CN216849940U - 电路基板 - Google Patents
电路基板 Download PDFInfo
- Publication number
- CN216849940U CN216849940U CN202090000496.1U CN202090000496U CN216849940U CN 216849940 U CN216849940 U CN 216849940U CN 202090000496 U CN202090000496 U CN 202090000496U CN 216849940 U CN216849940 U CN 216849940U
- Authority
- CN
- China
- Prior art keywords
- mounting
- circuit board
- step surface
- main surface
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000011241 protective layer Substances 0.000 claims abstract description 27
- 238000000926 separation method Methods 0.000 claims description 29
- 239000010410 layer Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 7
- 239000011247 coating layer Substances 0.000 description 11
- 102220518700 Mitochondrial import inner membrane translocase subunit TIM50_L11A_mutation Human genes 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 102200069897 rs121912969 Human genes 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/168—Wrong mounting prevention
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
针对保护层形成于在底面形成有安装用电极的腔室的构造,抑制安装上的不良情况。电路基板(10)具备具有厚度不同的第一部分(21)和第二部分(22)的基板(20)、保护层(30)以及多个安装用电极(411‑423)。基板(20)具备将第一部分(21)的一个主面(210)与第二部分(22)的一个主面(220)连接的阶差面(291)。多个安装用电极(411‑423)根据被安装的构件而排列在一个主面(210)上。保护层(30)遍及一个主面(210)、阶差面(291)及一个主面(220)而形成。安装用电极(423)与阶差面(291)的分离距离(L11)为安装用电极(423)与安装用电极(411)的端子间距离(DP11)以上。
Description
技术领域
本实用新型涉及具有腔室且在腔室的底面形成有多个安装用电极的电路基板。
背景技术
在专利文献1中公开了一种多层印刷布线板。专利文献1所记载的多层印刷布线板具有厚度小的可挠部和厚度大的硬质部。在可挠部的一个主面与硬质部的一个主面之间具有阶差。即,专利文献1所记载的多层印刷布线板具有将可挠部的一个主面作为底面的腔室。
专利文献1所记载的多层印刷布线板具有被覆层。被覆层遍及可挠部的一个主面、阶差面及硬质部的一个主面而形成。
在先技术文献
专利文献
专利文献1:日本特开2007-142188号公报
实用新型内容
实用新型要解决的课题
但是,根据被覆层的形成方法,在可挠部的一个主面(腔室的底面)上的靠近阶差面的位置和远离阶差面的位置处,被覆层的表面的高度有时不同。例如,用于形成被覆层的覆盖层无法追随于阶差,或者用于形成被覆层的涂敷液的厚度受到阶差的影响而变得不均匀,由此,被覆层的高度不同。而且,在设置有该被覆层的主面配置多个安装用电极且设置了使这多个安装用电极露出的开口的情况下,由于该被覆层的高度之差,多个安装用电极与安装于这些安装用电极的端子的距离产生差,有时产生安装上的不良情况。
因此,本实用新型的目的在于,提供一种即便具备在底面形成有安装用电极的腔室且在腔室形成有作为被覆层的保护层也能够抑制安装上的不良情况的电路基板。
用于解决课题的手段
本实用新型的电路基板具备将绝缘体材料作为主体的基板、多个安装用电极以及保护层。基板具备:第一部分和第二部分,该第一部分的一个主面与该第二部分的一个主面的位置在厚度方向上不同;以及阶差面,由于第一部分的一个主面与第二部分的一个主面的厚度方向上的位置之差,该阶差面在第一部分的一个主面侧露出。多个安装用电极包括作为用于安装一个部件的集合的一组安装用电极。一组安装用电极与被安装的部件的端子的排列相应地排列在第一部分的一个主面上。保护层遍及第一部分的一个主面、阶差面及第二部分的一个主面而形成。对于一组安装用电极中的两个安装用电极,靠近阶差面这一侧的安装用电极与阶差面的分离距离为两个安装用电极之间的距离以上。
在该结构中,能够确保分离距离,因此两个安装用电极的配置位置处的保护层的厚度之差变小。
实用新型效果
根据该实用新型,即便具备在底面形成有安装用电极的腔室且在腔室形成有保护层,也能够抑制安装上的不良情况。
附图说明
图1(A)是示出第一实施方式的电路基板的概要结构的局部俯视图,图1(B)是示出第一实施方式的电路基板的概要结构的局部侧面剖视图,图1(C)是示出比较对象的电路基板的概要结构的局部侧面剖视图。
图2(A)是示出第二实施方式的电路基板的概要结构的局部俯视图,图2(B)是示出第二实施方式的电路基板的概要结构的局部侧面剖视图。
图3是示出第三实施方式的电路基板的概要结构的局部侧面剖视图。
图4是示出第四实施方式的电路基板的概要结构的局部俯视图。
图5是示出第五实施方式的电路基板的概要结构的局部俯视图。
图6(A)是示出第六实施方式的电路基板的概要结构的局部俯视图,图6(B)是示出第六实施方式的电路基板的概要结构的局部侧面剖视图。
图7(A)是示出第七实施方式的电路基板的概要结构的局部俯视图,图7(B)是示出第七实施方式的电路基板的概要结构的局部侧面剖视图。
图8(A)是示出第八实施方式的电路基板的概要结构的局部俯视图,图8(B)是示出第八实施方式的电路基板的概要结构的局部侧面剖视图。
具体实施方式
(第一实施方式)
参照附图对本实用新型的第一实施方式的电路基板进行说明。图1(A)是示出第一实施方式的电路基板的概要结构的局部俯视图。图1(B)是示出第一实施方式的电路基板的概要结构的局部侧面剖视图。图1(C)是示出比较对象的电路基板的概要结构的局部侧面剖视图。需要说明的是,电路基板只要具备图1(A)、图1(B)所示的部位即可,其他部位的结构能够基于由电路基板实现的电子电路的电路结构等适当决定。因此,针对其他部位的结构省略说明。
如图1(A)、图1(B)所示,电路基板10具备基板20、保护层30、安装用电极411、安装用电极412、安装用电极413、安装用电极421、安装用电极422、以及安装用电极423。以下,安装用电极411、安装用电极412、安装用电极413、安装用电极421、安装用电极422、安装用电极423在能够统一说明的情况下称为多个安装用电极411-423。
基板20例如通过层叠多个绝缘体层而形成。基板20具备厚度不同的第一部分21和第二部分22。具体而言,第二部分22的厚度比第一部分21的厚度大。该厚度之差是通过被层叠的绝缘体层的层数而产生的。即,形成第二部分22的绝缘体层的层数比形成第一部分21的绝缘体层的层数多。而且,该结构例如能够通过将具有开口的绝缘体层层叠于不具有开口的绝缘体层而实现。
通过第一部分21与第二部分22的厚度不同,在基板20的厚度方向(z方向)上,第一部分21的一个主面210的位置与第二部分22的一个主面220的位置不同。通过该位置之差而形成阶差面291。
阶差面291与第一部分21的一个主面210及第二部分22的一个主面220连接。阶差面291与第一部分21的一个主面210及第二部分22的一个主面220正交。另外,通过第二部分22比第一部分21厚,阶差面291在一个主面210侧露出。在本实施方式中,第一部分21与第二部分22在x方向上排列,因此,阶差面291是与x方向正交的面(与y方向及z方向平行的面)。需要说明的是,阶差面291也可以不与第一部分21的一个主面210及第二部分22的一个主面220准确地正交。
根据该结构,电路基板10具备腔室100。阶差面291是腔室100的侧面,第一部分21的一个主面210是腔室100的底面。
多个安装用电极411-423形成于第一部分21的一个主面210,即,腔室100的底面。需要说明的是,虽然省略了图示,但是多个安装用电极411-423与根据由电路基板10实现的电子电路的电路结构而形成于基板20的电路电极图案适当连接。
多个安装用电极411-423根据安装于多个安装用电极411-423的安装型电子部件50的端子电极的配置而排列在第一部分21的一个主面210上。即,多个安装用电极411-423对应于本实用新型的一组安装用电极。具体而言,在本实施方式中,安装型电子部件50的端子电极是2×3的排列。因此,安装用电极411、安装用电极412及安装用电极413排列为一列,安装用电极421、安装用电极422及安装用电极423排列为一列。在本实施方式中,如图1(A)、图1(B)所示,这些列与x方向平行。安装用电极411与安装用电极421排列为一列,安装用电极412与安装用电极422排列为一列,安装用电极413与安装用电极423排列为一列,在本实施方式中,这些列与y方向平行。
保护层30由绝缘性材料构成,形成为膜状。保护层30遍及第一部分21的一个主面210、阶差面291及第二部分22的一个主面220而覆盖这些面。此时,保护层30具有将多个安装用电极411-423向外部露出的开口部。
安装型电子部件50的多个端子电极使用焊料等导电性接合剂等而与多个安装用电极411-423接合。
在这样的结构中,例如,在通过涂敷具有流动性的抗蚀剂液等并使其固化而形成保护层30的情况下,如图1(B)、图1(C)所示,在靠近阶差面291的位置与远离阶差面291的位置处,保护层30的表面的高度不同。另外,在使用其他方法形成保护层30的情况下也有时同样产生保护层30的表面的高度之差。当产生这样的保护层30的表面的高度之差时,产生图1(C)所示的问题。
如图1(C)所示,在将安装用电极413靠近阶差面291配置(距离L11P<L11)时,保护层30在安装用电极413的部分处的表面与安装用电极413的表面之差大于保护层30在安装用电极411的部分处的表面与安装用电极411的表面之差。因此,例如,如图1(C)所示,安装型电子部件50的背面的阶差面291侧的角部碰到保护层30,安装型电子部件50以倾斜的状态被安装。由此,安装用电极413及安装用电极412与安装型电子部件50的端子电极的距离变大,产生无法将安装型电子部件50的端子电极与安装用电极413及安装用电极412的情况。
于是,本申请实用新型的电路基板10如以下那样规定阶差面291与多个安装用电极411-423的关系。
如图1(A)、图1(B)所示,由于阶差面291与Y方向平行,因此,在多个安装用电极411-423中最靠近阶差面291的安装用电极是安装用电极413(第一安装用电极的例子)和安装用电极423。这里,安装用电极413与阶差面291的分离距离L11和安装用电极423与阶差面291的分离距离相同。因此,规定分离距离L11即可。
在规定安装用电极413与阶差面291的分离距离L11的直线上,最远离安装用电极413的安装用电极是安装用电极411(第二安装用电极的例子)。将两个安装用电极411与安装用电极413的距离设为端子间距离DP11。
这里,通过将分离距离L11设为端子间距离DP11以上,保护层30的厚度之差被抑制到在安装上能够容许的程度。因此,通过将阶差面291配置为分离距离L11成为端子间距离DP11以上,能够抑制安装上的不良情况。
需要说明的是,在上述的说明中,将分离距离L11设为端子间 距离DP11以上,但如果考虑电路基板10的小型化,则分离距离L11与端子间距离DP11之差优选较小,更优选相同。
另外,分离距离L11优选为成为该分离距离L11的一端的阶差面291的高度以上。由此,能够进一步抑制安装上的不良情况。
另外,在上述的说明中,以具备用于安装一个安装型电子部件50的一组安装用电极411-423的结构为例进行了说明。但是,也如后述的第五实施方式所示,在第一实施方式中,有时也安装有多个安装型电子部件。在该情况下,针对与形成于基板20的全部安装型电子部件对应的全部组安装用电极,能够通过满足上述的条件来抑制安装上的不良情况。
(第二实施方式)
参照附图对第二实施方式的电路基板进行说明。图2(A)是示出第二实施方式的电路基板的概要结构的局部俯视图。图2(B)是示出第二实施方式的电路基板的概要结构的局部侧面剖视图。
如图2(A)、图2(B)所示,第二实施方式的电路基板10A相对于第一实施方式的电路基板10,在基板20A的结构上不同。电路基板10A的其他结构与电路基板10相同,省略相同部位的说明。
基板20A相对于基板20,在还具备第二部分22A且形成腔室100A这一点不同。第二部分22A连接到第一部分21中的向第二部分22的连接端的相反侧。第二部分22A的高度与第二部分22的高度相同。阶差面292由第二部分22A和第一部分21形成。
在这样的结构中,安装用电极411与阶差面292的分离距离L12,与分离距离L11同样地为端子间距离DP11以上。
通过这样的结构,电路基板10A与电路基板10同样地能够抑制安装上的不良情况。
(第三实施方式)
参照附图对第三实施方式的电路基板进行说明。图3是示出第三实施方式的电路基板的概要结构的局部侧面剖视图。
如图3所示,第三实施方式的电路基板10B相对于第二实施方式的电路基板10A,在具备阶差面291的高度H291与阶差面292的高度H292具有差的腔室100B这一点不同。电路基板10B的其他结构与电路基板10A相同,省略相同部位的说明。
在电路基板10B中,基板20B中的阶差面291相对于第二部分22的高度H291大于阶差面292相对于第二部分22B的高度H292。在该情况下,安装用电极413与阶差面291的分离距离L11B比安装用电极411与阶差面292的分离距离L12B长。
在阶差面291的高度H291大于阶差面292的高度H292的情况下,第一部分21中的阶差面291附近的保护层30的表面的高度大于阶差面292的附近的保护层30的高度。因此,通过使阶差面291侧比阶差面292侧更为分离,能够进一步抑制上述的安装上的不良情况。即,通过在确保端子间距离DP11以上的同时根据阶差面的高度设定分离距离,电路基板10B能够进一步抑制安装上的不良情况。
(第四实施方式)
参照附图对第四实施方式的电路基板进行说明。图4是示出第四实施方式的电路基板的概要结构的局部俯视图。
如图4所示,第四实施方式的电路基板10C相对于第一实施方式的电路基板10,在具备具有腔室100C的基板20C这一点不同。电路基板10C的其他结构与电路基板10相同,省略相同部位的说明。
基板20C具备阶差面290C。阶差面290C具有沿X方向延伸的部分和沿Y方向延伸的部分,且具有连接这些部分的角部。
安装用电极411-423配置在该角部的附近。
在该情况下,不仅必须确保上述的安装用电极413与阶差面290C的分离距离L11C,还必须确保最靠近角部的安装用电极423与角部的分离距离L20。
具体而言,分离距离L20为最远离安装用电极423的安装用电极411与安装用电极423之间的端子间距离DP20以上。此时,分离距离L20不限于距角部的距离,如果距连结安装用电极411与安装用电极423并朝向阶差面290C的延长线与阶差面290C的交点的距离比距角部的距离近,则也可以是距该交点的距离。
通过这样的结构,电路基板10C与电路基板10同样能够进一步抑制上述的安装上的不良情况。
需要说明的是,在图4中的y方向上,安装用电极421与阶差面290C的分离距离也大于安装用电极421与安装用电极411的端子间距离。由此,电路基板10C能够抑制上述的安装上的不良情况。
(第五实施方式)
参照附图对第五实施方式的电路基板进行说明。图5是示出第五实施方式的电路基板的概要结构的局部俯视图。
如图5所示,第五实施方式的电路基板10D相对于第四实施方式的电路基板10C,在具备多个安装用电极的组、即具备安装有多个安装型电子部件的腔室100D这一点不同。电路基板10D的其他结构与电路基板10C相同,省略相同部位的说明。
基板20D具备阶差面290D。基板20D具备多个安装用电极411A-423B的组和多个安装用电极411B-423B的组。安装型电子部件50A被安装于多个安装用电极411A-423A。安装型电子部件50B被安装于多个安装用电极411B-423B。
多个安装用电极411A-423A的组与多个安装用电极411B-423B的组相比,更靠近阶差面290D中的沿y方向延伸的部分(阶差面290D不具有后退部299的由双点划线和与该双点划线呈直线状相连的实线记载的线)。
在多个安装用电极411B-423B中,安装用电极413B与阶差面290D的分离距离L11DB为安装用电极413B与安装用电极411B的端子间距离DP11B以上。另外,安装用电极423B与阶差面290D的分离距离L20D2为安装用电极423B与安装用电极411B的端子间距离DP20D2以上。
另一方面,在阶差面290D不具有后退部299的情况下,在多个安装用电极411A-423A中,安装用电极413A距图5的双点划线的距离小于安装用电极413A与安装用电极411A的端子间距离DP11A。同样地,从连结安装用电极423A和安装用电极411A的直线与双点划线的交点到安装用电极423A的距离小于安装用电极411A与安装用电极423A的端子间距离DP20D1。
但是,通过具备后退部299,多个安装用电极411A-423A与阶差面290D的距离变大。由此,安装用电极413A与阶差面290D的分离距离L11DA能够为安装用电极413A与安装用电极411A的端子间距离DP11A以上。另外,从连结安装用电极423A和安装用电极411A的直线与阶差面290D的交点到安装用电极423A的分离距离L20D1能够为安装用电极411A与安装用电极423A的端子间距离DP20D1以上。
这样,即便在多个安装用电极的组具有多个的情况下,针对各个组,通过满足上述的分离距离与端子间距离的关系的条件,从而电路基板10D也能够与上述的各实施方式同样地抑制上述的安装上的不良情况。
(第六实施方式)
参照附图对第六实施方式的电路基板进行说明。图6(A)是示出第六实施方式的电路基板的概要结构的局部俯视图。图6(B)是示出第六实施方式的电路基板的概要结构的局部侧面剖视图。
如图6(A)、图6(B)所示,第六实施方式的电路基板是集合基板90,是具备多个上述的电路基板10的结构。各电路基板10的结构与第一实施方式的电路基板10相同。因此,以下,仅对集合基板90中特征性的部位具体进行说明。
集合基板90具备基板20E。基板20E具备第一部分21E和两个第二部分22E。第一部分21E是将两个上述的第一部分21沿着x方向相连而形成的形状。一个第二部分22E与第一部分21E中的x方向的一端连接。另一个第二部分22E与第一部分21E中的x方向的另一端连接。根据该结构,集合基板90具有将第一部分21E作为底面的腔室100E。
两组的多个安装用电极411-423配置于一个腔室100E,并且沿着X方向隔开距离而配置。腔室100E的x方向的长度是相同形状的产品的两个量的长度。两组的多个安装用电极411-423配置在相对于腔室100E的x方向上的中心XO在X方向上等距离的位置,配置在将该中心XO夹在中间的位置。需要说明的是,中心XO与产品外形线900的一部分一致。但是,中心XO也可以与产品外形线900不一致。
在该结构中,各个多个安装用电极411-423与阶差面291的位置关系如上所述,在两个组中,安装用电极413与阶差面291的分离距离L11为安装用电极413与安装用电极411的端子间距离DP11以上。
产品外形线900是用于将各电路基板10单独切出的线,即便实际上不存在线,也通过切断面知晓。产品外形线900具有通过第一部分21E的x方向的中心且沿y方向延伸的部分。另外,产品外形线900在各个第二部分22E具有沿y方向延伸的部分。此外,产品外形线900具有在y方向上夹着多个安装用电极411-423而沿x方向延伸的部分。
通过与该产品外形线900配合地切断集合基板90,能够形成俯视下的形状为矩形的电路基板10。
这样,在集合基板90中,也能够通过满足上述的分离距离与端子间距离的关系的条件,与上述的各实施方式同样地抑制上述的安装上的不良情况。
另外,通过具备集合基板90的结构,能够在抑制上述的安装上的不良情况的同时,将多个电路基板10有效地配置于集合基板90。
(第七实施方式)
参照附图对第七实施方式的电路基板进行说明。图7(A)是示出第七实施方式的电路基板的概要结构的局部俯视图。图7(B)是示出第七实施方式的电路基板的概要结构的局部侧面剖视图。
如图7(A)、图7(B)所示,第七实施方式的电路基板与第六实施方式的电路基板同样地是集合基板的方式。第七实施方式的集合基板90A相对于第六实施方式的集合基板90,在电路基板10的配置上不同。集合基板90A的其他结构与集合基板90相同,省略相同部位的说明。
在集合基板90A中,电路基板10沿着x方向配置在相同的方向上。在该情况下,基板20F具备多个第一部分21F与多个第二部分22F在x方向上交替地排列的构造。
在该结构中,不仅在第一部分21F中的安装用电极413侧的端部连接第二部分22F,在安装用电极411侧的端部也连接第二部分22F。但是,电路基板10在第一部分21F中的安装用电极411侧的端部不需要阶差。因此,在第一部分21F中的安装用电极411与第二部分22F之间设定产品外形线900。换言之,安装用电极411侧的第二部分22F成为电路基板10的产品外。在这样的情况下,能够将第二部分22F的阶差面292的位置适当设定为,安装用电极411与产品外的第二部分22F的阶差面292的分离距离L11o成为安装用电极411与安装用电极413的端子间距离DP11以上。由此,集合基板90A与上述的集合基板90同样地能够抑制安装上的不良情况。而且,即便像这样阶差面处于产品外,也能够抑制上述的安装上的不良情况。此外,通过阶差面处于产品外,能够调整阶差面的位置,能够进一步抑制上述的安装上的不良情况。另外,通过阶差面处于产品外并且能够调整阶差面的位置,从而能够调整集合基板90的大小。换言之,能够在抑制上述的安装上的不良情况的同时调整集合基板90中的电路基板10的安装数量。例如,通过尽可能缩短分离距离L11o,能够进一步增多安装数量。
(第八实施方式)
参照附图对第八实施方式的电路基板进行说明。图8(A)是示出第八实施方式的电路基板的概要结构的局部俯视图。图8(B)是示出第八实施方式的电路基板的概要结构的局部侧面剖视图。
如图8(A)、图8(B)所示,第八实施方式的电路基板10G相对于第一实施方式的电路基板10,在具备腔室100G这一点不同。电路基板10G的其他结构与电路基板10相同,省略相同部位的说明。
电路基板10G具备基板20G。基板20G具备第一部分21、第二部分22及第三部分23。第二部分22的厚度比第一部分21的厚度大,第三部分23的厚度比第一部分21的厚度及第二部分22的厚度大。由此,第二部分22的一个主面220位于比第一部分21的一个主面210高的位置,第三部分23的一个主面230位于比第二部分22的一个主面220高的位置。而且,阶差面2911(第一阶差面)将第一部分21的一个主面210与第二部分22的一个主面220连接,阶差面2912(第二阶差面)将第二部分22的一个主面220与第三部分23的一个主面230连接。
通过该结构,电路基板10G具备将第一部分21的一个主面210作为第一底面且将第二部分22的一个主面220作为第二底面的以两级凹陷的腔室100G。
多个安装用电极411A-423A形成于第一部分21的一个主面210(腔室100G的第一底面),多个安装用电极411B-423B形成于第二部分22的一个主面220(腔室100G的第二底面)。
安装型电子部件50A安装于多个安装用电极411A-423A,安装型电子部件50B安装于多个安装用电极411B-423B。需要说明的是,在图8(A)、图8(B)中,安装型电子部件50A与安装型电子部件50B的形状相同,但也可以不同。
在这样的结构中,多个安装用电极411A-423A的组相对于阶差面2911满足上述的分离距离L11A与端子间距离DP11A的关系的条件。多个安装用电极411B-423B的组相对于阶差面2912满足上述的分离距离L11B与端子间距离DP11B的关系的条件。
由此,即便具有多级腔室100G,电路基板10G也能够与上述的电路基板10同样地抑制上述的安装上的不良情况。
此外,多个安装用电极411A-423A根据阶差面2911的高度来设定分离距离L11A。多个安装用电极411B-423B根据阶差面2912的高度来设定分离距离L11B。由此,电路基板10G能够进一步抑制上述的安装上的不良情况。
需要说明的是,通过使形成在第二部分22的一个主面220上的多个安装用电极411B-423B与阶差面2911的分离距离小于该多个安装用电极411B-423B与阶差面2912的分离距离L11B,能够使电路基板10G小型化。
上述的各实施方式所示的一组的多个安装用电极的个数及配置图案是一例,通过满足上述的与阶差面的关系的条件,能够对应于任何的个数及配置图案。
需要说明的是,上述的各实施方式的结构能够适当进行组合,能够起到与各个组合相应的作用效果。
附图标记说明
10、10A、10B、10C、10D、10G:电路基板
20、20A、20B、20C、20D、20E、20F、20G:基板
21、21E、21F:第一部分
22、22A、22B、22E、22F:第二部分
23:第三部分
30:保护层
50、50A:安装型电子部件
50B:安装型电子部件
90、90A:集合基板
100、100A、100B、100C、100D、100E、100G:腔室
210、220、230:一个主面
290C、290D、291、292、2911、2912:阶差面
299:后退部
411、411A、411B、412、413、413A、413B、421、422、423、423A、423B:安装用电极
900:产品外形线
DP11、DP11A、DP11B、DP20、DP20D1、DP20D2:端子间距离
H291、H292:高度
L11、L11A、L11B、L11C、L11DA、L11DB、L11o、L12、L12B、L20、L20D1、L20D2:分离距离。
Claims (9)
1.一种电路基板,其特征在于,
所述电路基板具备:
以绝缘性材料为主体的基板;
多个安装用电极;以及
保护层,
所述基板具备:
第一部分和第二部分,该第一部分的一个主面与该第二部分的一个主面的位置在厚度方向上不同;以及
阶差面,由于所述第一部分的一个主面与所述第二部分的一个主面的所述厚度方向上的位置之差,该阶差面在所述第一部分的一个主面侧露出,
所述多个安装用电极包括作为用于安装一个部件的集合的一组安装用电极,
所述一组安装用电极与所述部件的端子的排列对应地排列在所述第一部分的一个主面上,
所述保护层遍及所述第一部分的一个主面、所述阶差面及所述第二部分的一个主面而形成,
对于所述一组安装用电极中的两个安装用电极,靠近所述阶差面这一侧的安装用电极与所述阶差面的分离距离为所述两个安装用电极之间的距离以上。
2.根据权利要求1所述的电路基板,其特征在于,
所述基板是具有多个产品部的集合基板,该产品部构成为包括所述第一部分中的排列有所述一组安装用电极的部分,
所述阶差面处于所述产品部之外。
3.根据权利要求2所述的电路基板,其特征在于,
在相邻的所述多个产品部中,所述第一部分具有在同一面上相连的部分。
4.根据权利要求1至3中任一项所述的电路基板,其特征在于,
所述阶差面具有第一阶差面和比所述第一阶差面低的第二阶差面,
相对于所述第一阶差面的分离距离比相对于所述第二阶差面的分离距离长。
5.根据权利要求1至4中任一项所述的电路基板,其特征在于,
所述分离距离为所述阶差面的高度以上的长度。
6.根据权利要求1至5中任一项所述的电路基板,其特征在于,
所述电路基板具备与所述第一部分及所述第二部分不同的第三部分,
所述电路基板具有针对第三部分的阶差面,由于所述第一部分的一个主面与所述第三部分的一个主面的所述厚度方向上的位置之差,该第三部分的阶差面在所述第一部分的一个主面侧露出,
所述多个安装用电极包括形成于所述第三部分的一个主面的作为用于安装一个部件的集合的一组安装用电极,
形成在所述第三部分的一个主面上的一组安装用电极与所述部件的端子的排列对应地排列在所述第一部分的一个主面上,
所述保护层遍及针对所述第三部分的阶差面和所述第三部分的一个主面而形成,
对于形成在所述第三部分的一个主面上的一组安装用电极中的两个安装用电极,靠近针对所述第三部分的阶差面这一侧的安装用电极与针对所述第三部分的阶差面的分离距离为所述两个安装用电极之间的距离以上。
7.根据权利要求1至6中任一项所述的电路基板,其特征在于,
所述基板是层叠多个绝缘体层而成的层叠体,
所述阶差面通过所述多个绝缘体层的层叠数之差而形成。
8.根据权利要求1至7中任一项所述的电路基板,其特征在于,
所述电路基板具备安装型部件,该安装型部件具有安装于所述一组安装用电极的安装端子。
9.根据权利要求1至8中任一项所述的电路基板,其特征在于,
所述一组安装用电极中的两个安装用电极是最靠近所述阶差面的第一安装用电极以及在规定所述第一安装用电极与所述阶差面的分离距离的直线上最远离所述第一安装电极的第二安装用电极,
作为靠近所述阶差面这一侧的安装用电极的所述第一安装用电极与所述阶差面的所述分离距离为所述第一安装用电极与所述第二安装用电极之间的距离以上。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-127620 | 2019-07-09 | ||
JP2019127620 | 2019-07-09 | ||
PCT/JP2020/023251 WO2021005965A1 (ja) | 2019-07-09 | 2020-06-12 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216849940U true CN216849940U (zh) | 2022-06-28 |
Family
ID=74115163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202090000496.1U Active CN216849940U (zh) | 2019-07-09 | 2020-06-12 | 电路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11917757B2 (zh) |
JP (1) | JP7024919B2 (zh) |
CN (1) | CN216849940U (zh) |
WO (1) | WO2021005965A1 (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69626747T2 (de) * | 1995-11-16 | 2003-09-04 | Matsushita Electric Ind Co Ltd | Gedruckte Leiterplatte und ihre Anordnung |
US6350387B2 (en) * | 1997-02-14 | 2002-02-26 | Teledyne Industries, Inc. | Multilayer combined rigid/flex printed circuit board containing flexible soldermask |
JP2002158445A (ja) * | 2000-11-22 | 2002-05-31 | Cmk Corp | リジッドフレックスプリント配線板及びその製造方法 |
JP3993211B2 (ja) | 2005-11-18 | 2007-10-17 | シャープ株式会社 | 多層プリント配線板およびその製造方法 |
JP5034289B2 (ja) * | 2006-03-28 | 2012-09-26 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
JP5082321B2 (ja) * | 2006-07-28 | 2012-11-28 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
JP2009218319A (ja) * | 2008-03-10 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
US9258897B2 (en) * | 2011-07-22 | 2016-02-09 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP6076796B2 (ja) * | 2013-03-28 | 2017-02-08 | シチズン電子株式会社 | 半導体発光装置 |
-
2020
- 2020-06-12 WO PCT/JP2020/023251 patent/WO2021005965A1/ja active Application Filing
- 2020-06-12 JP JP2021530546A patent/JP7024919B2/ja active Active
- 2020-06-12 CN CN202090000496.1U patent/CN216849940U/zh active Active
-
2021
- 2021-10-07 US US17/495,851 patent/US11917757B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11917757B2 (en) | 2024-02-27 |
JPWO2021005965A1 (zh) | 2021-01-14 |
WO2021005965A1 (ja) | 2021-01-14 |
JP7024919B2 (ja) | 2022-02-24 |
US20220030712A1 (en) | 2022-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11387016B2 (en) | Transmission line substrate and electronic device | |
WO2019098316A1 (ja) | 高周波モジュール | |
KR20180080611A (ko) | 연성회로기판 | |
US9950512B2 (en) | Liquid discharge head | |
KR101966326B1 (ko) | 다층 경연성 인쇄회로기판 및 그 제조방법 | |
US11032904B2 (en) | Interposer substrate and circuit module | |
US9974185B2 (en) | Component-embedded substrate | |
US9917047B2 (en) | Wiring board | |
JP2014207347A (ja) | セラミック多層配線基板およびこれを備えるモジュール | |
CN216849940U (zh) | 电路基板 | |
KR101555403B1 (ko) | 배선기판 | |
JP5075568B2 (ja) | シールド付回路配線基板及びその製造方法 | |
US10559437B1 (en) | Membrane switch device and keyboard device | |
JPWO2018139382A1 (ja) | 多層基板および電子機器 | |
US10636549B2 (en) | Electronic component | |
US9560743B2 (en) | Multilayer circuit substrate having core layer with through-hole | |
CN111149177B (zh) | 电感器及其制造方法 | |
CN220233165U (zh) | 电子部件 | |
US11832384B2 (en) | Multilayer resin substrate and method of manufacturing multilayer resin substrate | |
JP7438656B2 (ja) | 集合基板 | |
JP2012109386A (ja) | 配線基板 | |
KR100632564B1 (ko) | 경연성 인쇄회로기판 및 그 제조방법 | |
WO2018212270A1 (ja) | 方向性結合器および高周波モジュール | |
WO2018124004A1 (ja) | 電子機器 | |
KR20220101628A (ko) | 배선 회로 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |