CN102867799A - 封装基板及其制造方法 - Google Patents

封装基板及其制造方法 Download PDF

Info

Publication number
CN102867799A
CN102867799A CN2011102156256A CN201110215625A CN102867799A CN 102867799 A CN102867799 A CN 102867799A CN 2011102156256 A CN2011102156256 A CN 2011102156256A CN 201110215625 A CN201110215625 A CN 201110215625A CN 102867799 A CN102867799 A CN 102867799A
Authority
CN
China
Prior art keywords
layer
dielectric layer
line
electric contact
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102156256A
Other languages
English (en)
Other versions
CN102867799B (zh
Inventor
曾子章
何崇文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN102867799A publication Critical patent/CN102867799A/zh
Application granted granted Critical
Publication of CN102867799B publication Critical patent/CN102867799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装基板及其制造方法，该封装基板包括：第一介电层、第一电性接触垫、第一线路层、第一金属凸块与增层结构，该第一电性接触垫嵌埋和外露于该第一介电层，该第一线路层嵌埋和外露于该第一介电层，该第一金属凸块设于该第一介电层中，该第一金属凸块的一端接置于该第一电性接触垫上，该第一金属凸块的另一端则嵌入至该第一线路层中，该增层结构设于该第一线路层与第一介电层上，该增层结构的最外层具有多个第二电性接触垫。相较于现有技术，本发明能有效改善现有封装基板过度翘曲的问题。

Description

封装基板及其制造方法
技术领域
本发明有关一种封装基板及其制造方法，尤指一种无核心层的封装基板及其制造方法。 
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前半导体封装结构已开发出不同的封装型态，例如：打线式或覆晶式，其于一封装基板上设置半导体芯片，且该半导体芯片借由导线或焊锡凸块电性连接至该封装基板上。为了满足半导体封装件高整合度(integration)及微型化(miniaturization)的封装需求，以供更多主、被动组件及线路载接，封装基板也逐渐由双层电路板演变成多层电路板(multi-layer board)，以于有限的空间下运用层间连接技术(interlayer connection)以扩大封装基板上可供利用的线路布局面积，并能配合高线路密度的集成电路(integrated circuit)的使用需求，且降低封装基板的厚度，而能达到封装结构轻薄短小及提高电性功能的目的。 
现有技术中，封装基板是由一具有内层线路的核心板及对称形成于其两侧的线路增层结构所构成。因使用核心板将导致整体结构厚度增加，故难以满足电子产品功能不断提升而体积却不断缩小的需求。 
因此，遂发展出无核心层(coreless)的封装基板，以缩短导线长度及降低整体结构厚度以符合高频化、微小化的趋势。如图1所示的无核心层的封装基板1，其制造方法包括：于一承载板(未图标)上形成第一介电层120a，且于该第一介电层120a上形成第一线路层11；于该第一介电层120a与第一线路层11上形成线路增层结构12，该线路增层结构12具有第二、第三与第四介电层120b，120c，120d，且于该第二至第四介电层120b，120c，120d上形成有第二线路层121，各该第二线路层121借由导电盲孔122相互电性连接；移除该承载板，以外 露该第一介电层120a；于该第一介电层120a、及第四介电层120d与第二线路层121上分别形成如绿漆的防焊层14a，14b；于该防焊层14a与第一介电层120a中形成开孔140a，以外露该第一线路层11的部分表面，并于该防焊层14b上形成开孔140b，以外露该第二线路层121的部分表面；于该开孔140a，140b中形成金属凸块13a，13b，以分别结合焊球15a，15b，令上侧焊球15b用以接置芯片(未图标)，而下侧焊球15a用以接置电路板(未图标)，换句话说，上述制造方法是从封装基板1的下侧(即接触该承载板的表面)开始制作，而后逐渐增层至用以接置芯片的金属凸块13b与防焊层14b为止，也就是从植球侧开始制作到置晶侧。 
其中，每制作一层介电层时即需进行一次固化(curing)工艺，使原本半固化的介电材的结构得以固化，且介电层经固化的次数越多，介电层的内部分子向中间集中聚缩的程度越完全，又每一次的固化工艺都会影响整体结构中所有的介电层，故于现有封装基板1中，该第一介电层120a是经过四次固化工艺，而该第二、第三与第四介电层120b，120c，120d则分别经过三次、二次与一次固化工艺。 
承上述，因该第一至第四介电层120a，120b，120c，120d所经过的固化次数不同，会造成各介电层尚存的聚缩能力也不相同，由于该第一介电层120a经过最多次固化工艺，所以几乎不再有聚缩能力，即该第一介电层120a中几乎没有聚缩力存在，依此类推，该第二、第三与第四介电层120b，120c，120d中的聚缩力将依序渐增，而由于各介电层的聚缩力都会对封装基板产生一种由四周往中心拉扯的力量，故现有封装基板1呈现该第四介电层120d的侧下凹且该第一介电层120a的侧凸出的翘曲现象，即置晶侧朝上的整体封装基板1呈「微笑」状是此类工艺所显现的一个特性，而此基板弯翘的现象会造成封装基板的制作及其后续封装工艺的困扰，进而影响良率。 
然而，该第一介电层120a及第四介电层120d上分别形成有该防焊层14a，14b，且因下侧防焊层14a的开孔140a大于该上侧防焊层14b的开孔140b，故下侧防焊层14a的实际覆盖面积小于该上侧防焊层14b的实际覆盖面积，即该上侧防焊层14b具有较下侧防焊层14a多的材料，又该防焊层14a，14b同样会有分子聚缩的能力，所以该上侧防焊 层14b对于封装基板的拉扯力量大于下侧防焊层14a的拉扯力量，这将造成该封装基板1的翘曲程度更加严重(如图1中所示的虚线)。 
此外，现有技术中的防焊层及其所覆盖的外层线路层并非共平面，这也影响到整体封装的良率与密度。 
因此，如何克服上述现有技术中的翘曲过多的问题，实已成目前亟欲解决的课题。 
发明内容
鉴于上述现有技术的缺失，本发明的主要目的在于提供一种封装基板及其制造方法，以有效改善现有封装基板过度翘曲的问题。 
本发明所揭露的封装基板，包括：第一介电层，其具有相对的第一表面与第二表面；多个第一电性接触垫，其嵌埋和外露于该第一介电层的第一表面，以供半导体芯片接置于该第一电性接触垫上；第一线路层，其嵌埋和外露于该第一介电层的第二表面；多个第一金属凸块，其设于该第一介电层中，且各该第一金属凸块具有相对的第一端与第二端，该第一金属凸块的第二端接置于该第一电性接触垫上，该第一金属凸块的第一端则嵌入至该第一线路层中，且该第一线路层与第一介电层之间、及该第一线路层与第一金属凸块之间设有导电层；以及增层结构，其设于该第一线路层与第一介电层上，该增层结构的最外层具有多个第二电性接触垫，以供外部电子装置接置于该第二电性接触垫上。 
本发明还揭露一种封装基板的制造方法，其包括：提供一具有相对两表面的承载板，且各该表面上形成有多个第一电性接触垫，以供半导体芯片接置于该第一电性接触垫上；于该第一电性接触垫上形成第一金属凸块，该第一金属凸块具有相对的第一端与第二端，且该第二端接置于该第一电性接触垫上；于该承载板的表面、第一电性接触垫与第一金属凸块上覆盖第一介电层，且该第一介电层具有多个第一开槽，以外露该第一金属凸块的第一端的顶表面与侧表面；于该第一介电层与第一金属凸块的第一端上形成导电层；于该导电层上形成金属层；移除该金属层与导电层高于该第一介电层顶表面的部分，而于该第一开槽中构成第一线路层；于该第一线路层与第一介电层上形成 增层结构，而构成一上下成对的整版面封装基板，该增层结构的最外层具有多个第二电性接触垫，以供外部电子装置接置于该第二电性接触垫上；以及移除该承载板而分离该上下成对的整版面封装基板，以成为两个整版面封装基板。 
由上可知，本发明的封装基板是由用以接置芯片的一侧制作到用以连接外部电子组件的一侧，这样会造成最终置晶侧朝上的整体封装基板呈「反微笑」的形状；但是又由于第一介电层(最上层介电层)被移除的面积小于最下层介电层，所以又会产生使封装基板呈「微笑」形状的应力，最终此微笑与反微笑的应力将相互抵销，使得整体封装基板较为平整。 
此外，本发明所制作的封装基板在置晶侧为电性接触垫与介电层齐平于表面，所以能增加电性接触垫的密度，而有利于高密度封装工艺。 
而且，本发明是以介电层来取代现有如绿漆的防焊层，使得封装基板中的各层的材质均匀且单纯化，而有助于整体封装基板更为稳定与平整，并提升良率。 
另外，本发明的金属凸块工艺不需使用传统的激光开孔方式，虽然激光可以透过调整来提高整体速度，但是毕竟激光一次只能形成一个开孔，因此本发明的同时形成多个金属凸块的方式能有效减少工艺时间，并降低成本。又，本发明是将金属凸块嵌入至线路层中，故能提升其结合的可靠度。 
附图说明
图1为现有无核心层的封装基板的剖视示意图。 
图2A至图2O为本发明的封装基板暨其应用例及其制造方法的第一实施例的剖视图。 
图3A至图3E为本发明的封装基板暨其应用例及其制造方法的第二实施例的剖视图。 
图3A’至图3D’为本发明的封装基板及其制造方法的第三实施例的剖视图。 
主要组件符号说明 
1，2”，3” 封装基板 
10 核心板 
100 内层线路 
11，261 第一线路层 
12 线路增层结构 
120a，24 第一介电层 
120b，272，311，311’ 第二介电层 
120c 第三介电层 
120d 第四介电层 
121，273，313，313’ 第二线路层 
122，312，312’ 导电盲孔 
13a，13b 金属凸块 
14a，14b 防焊层 
140a，140b 开孔 
15a，15b，29 焊球 
2 上下成对的整版面封装基板 
2’，3’ 整版面封装基板 
20 承载板 
20a 表面 
201 支持层 
202 中介层 
22 第一电性接触垫 
23 第一金属凸块 
23a 第一端 
23b 第二端 
24a 第一表面 
24b 第二表面 
240 第一开槽 
25 导电层 
26 金属层 
27，31，31’ 增层结构 
271 第二金属凸块 
271a 第三端 
271b 第四端 
272a，311b 第二开槽 
273a，313a，313a’ 第二电性接触垫 
28 半导体芯片 
311a，311a’ 盲孔。 
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。 
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」及「一」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。 
第一实施例 
请参阅图2A至图20，其为本发明的封装基板暨其应用例及其制造方法的第一实施例的剖视图。 
如图2A所示，提供一具有相对两表面20a的承载板20，且各该表面20a上形成有多个第一电性接触垫22，以供半导体芯片28接置于该第一电性接触垫22上(请参照图20)，以本实施例来说，该承载板20还可包括支持层201与设于该支持层201两表面上的中介层202，以令该第一电性接触垫22形成于该中介层202上。 
如图2B所示，于该第一电性接触垫22上形成第一金属凸块23， 该第一金属凸块23具有相对的第一端23a与第二端23b，且该第二端23b接置于该第一电性接触垫22上。 
于本实施例中，形成该第一金属凸块23的材料可为铜、镍、锡、金、银或铜锡合金，且以加成法、半加成法(SAP)、减成法、电镀、无电镀沉积(electroless plating deposit)、化学沉积或印刷的方式形成该第一金属凸块23。然而，有关形成金属凸块的方式与材料种类繁多，并不限于上述。 
如图2C所示，于该承载板20的表面20a、第一电性接触垫22与第一金属凸块23上覆盖第一介电层24。 
如图2D所示，于该第一介电层24中形成有多个第一开槽240，以外露该第一金属凸块23的第一端23a的顶表面与侧表面。 
如图2E所示，于该第一介电层24与第一金属凸块23的第一端23a上形成导电层25。 
如图2F所示，于该导电层25上形成金属层26。 
如图2G所示，移除该金属层26与导电层25高于该第一介电层24顶表面的部分，而于该第一开槽240中构成第一线路层261。 
要补充说明的是，该第一线路层261除了以前述的电镀方式来形成之外，也可使用下述方式来形成：首先，于如图2C的结构上形成屏蔽层(未图标)，再以激光来图案化该屏蔽层并形成如图2D的该第一开槽240，接着，全面性地形成活化层(未图标)，形成该活化层的方法有多种，而在本实施例中，该活化层可以是经由浸镀而形成，详细而言，其可浸泡于含有多个金属颗粒的化学溶液中，而该等金属颗粒可以附着在该屏蔽层、该第一开槽240表面、及外露的该第一端23a的顶表面与侧表面，进而形成该活化层，其中，该金属颗粒例如是钯颗粒、铂颗粒、金颗粒或银颗粒，且该钯颗粒可以来自于氯化物锡钯胶体或硫酸钯螯合物(chelator)，接着，移除该屏蔽层及其上的该活化层，最后，借由化学镀(即无电电镀(electroless plating))方式以于该第一开槽240中的该活化层上形成如图2G的该第一线路层261。又本发明中的嵌埋线路均可应用前述的线路形成方式，故将不再于下文中重复说明。 
如图2H至图2L所示，重复进行图2B至图2G的动作，依序形成 第二金属凸块271与第二介电层272，其中形成该第二金属凸块271的方法可参考前述形成该第一金属凸块23的方法，再于该第二介电层272中形成外露该第二金属凸块271的第三端271a的顶表面与侧表面的多个第二开槽272a，且于该第二开槽272a中形成第二线路层273，并可视需要继续形成该第二金属凸块271、第二介电层272与第二线路层273，以于该第一线路层261与第一介电层24上形成增层结构27，该增层结构27包括至少一第二介电层272、嵌埋和外露于该第二介电层272表面的第二线路层273、及多个形成于该第二介电层272中并电性连接该第一线路层261与第二线路层273或电性连接该等第二线路层273的第二金属凸块271，该第二金属凸块271具有相对的第三端271a与第四端271b，该第二金属凸块271的第三端271a嵌入至该第二线路层273中，且最外层的该第二线路层273具有该等第二电性接触垫273a，如此则构成一上下成对的整版面封装基板2，且该增层结构27的最外层还可具有多个第二电性接触垫273a，以供外部电子装置接置于该第二电性接触垫273上，至此即构成一上下成对的整版面封装基板2。 
要注意的是，虽然在该增层结构27中并未图标出导电层，但是应理解本实施例的该第二线路层273可借由该导电层的电镀及后续的研磨程序而形成(即类似图2E至图2G的步骤)。 
如图2M所示，移除该承载板20而分离该上下成对的整版面封装基板2，以成为两个整版面封装基板2’。 
如图2N所示，进行切单(singulation)工艺，以得到多个封装基板2”。 
如图20所示，于该第一电性接触垫22上封装接置半导体芯片28，并于该第二电性接触垫273a上形成焊球29。 
要注意的是，本实施例是先切割成该等封装基板2”后，再接置该半导体芯片28；但是当然也可先接置该半导体芯片28，最后再进行切割。 
第二实施例 
请参阅图3A至图3E，其为本发明的封装基板暨其应用例及其制造方法的第二实施例的剖视图。 
本实施例大致上相同于第一实施例，其主要的不同点在于增层结构的结构与制造方法。 
具体而言，本实施例的增层结构31的工艺是先形成第二介电层311，再于该第二介电层311中形成盲孔311a与第二开槽311b，并于该盲孔311a与第二开槽311b中分别形成导电盲孔312与第二线路层313；也就是本实施例的增层结构31包括至少一第二介电层311、嵌埋和外露于该第二介电层311表面的第二线路层313、及多个形成于该第二介电层311中并电性连接该第一线路层261与第二线路层313或电性连接该等第二线路层313的导电盲孔312，且最外层的该第二线路层313具有该等第二电性接触垫313a。 
第三实施例 
请参阅图3A’至图3D’，其为本发明的封装基板及其制造方法的第三实施例的剖视图。 
本实施例大致上相同于第二实施例，其主要的不同点在于本实施例的增层结构31’的第二线路层313’并未嵌埋于第二介电层311’中。 
详而言之，本实施例的增层结构31’的工艺是先形成该第二介电层311’，再于该第二介电层311’中形成盲孔311a’，并于该盲孔311a’中与该第二介电层311’上分别形成导电盲孔312’与该第二线路层313’；也就是本实施例的增层结构31’包括至少一第二介电层311’、形成于该第二介电层311’上的第二线路层313’、及多个形成于该第二介电层311’中并电性连接该第一线路层261与第二线路层313’或电性连接该等第二线路层313’的导电盲孔312’，且最外层的该第二线路层313’具有该等第二电性接触垫313a’。 
本发明还提供一种封装基板，包括：第一介电层24，其具有相对的第一表面24a与第二表面24b；多个第一电性接触垫22，其嵌埋和外露于该第一介电层24的第一表面24a，以供半导体芯片28接置于该第一电性接触垫22上；第一线路层261，其嵌埋和外露于该第一介电层24的第二表面24b；多个第一金属凸块23，其设于该第一介电层24中，且各该第一金属凸块23具有相对的第一端23a与第二端23b，该第一金属凸块23的第二端23b接置于该第一电性接触垫22上，该第 一金属凸块23的第一端23a则嵌入至该第一线路层261中，且该第一线路层261与第一介电层24之间、及该第一线路层261与第一金属凸块23之间设有导电层25；以及增层结构27，31，31’，其设于该第一线路层261与第一介电层24上，该增层结构27，31，31’的最外层具有多个第二电性接触垫273a，313a，313a’，以供外部电子装置接置于该第二电性接触垫273a，313a，313a’上。 
于前述的封装基板中，该增层结构27包括至少一第二介电层272、嵌埋和外露于该第二介电层272表面的第二线路层273、及多个设于该第二介电层272中并电性连接该第一线路层261与第二线路层273或电性连接该等第二线路层273的第二金属凸块271，该第二金属凸块271具有相对的第三端271a与第四端271b，该第二金属凸块271的第三端271a嵌入至该第二线路层273中，且最外层的该第二线路层273具有该等第二电性接触垫273a。 
依上所述的封装基板，该增层结构31包括至少一第二介电层311、嵌埋和外露于该第二介电层311表面的第二线路层313、及多个设于该第二介电层311中并电性连接该第一线路层261与第二线路层313或电性连接该等第二线路层313的导电盲孔312，且最外层的该第二线路层313具有该等第二电性接触垫313a。 
所述的封装基板中，该增层结构31’包括至少一第二介电层311’、设于该第二介电层311’上的第二线路层313’、及多个设于该第二介电层311’中并电性连接该第一线路层261与第二线路层313’或电性连接该等第二线路层313’的导电盲孔312’，且最外层的该第二线路层313’具有该等第二电性接触垫313a’。 
要补充说明的是，本说明书中所述的外部电子装置可为电路板或其它封装结构。 
综上所述，本发明的封装基板是由用以接置芯片的一侧制作到用以连接外部电子组件的一侧，这样会造成最终置晶侧朝上的整体封装基板呈「反微笑」的形状；但是又由于第一介电层(最上层介电层)被移除的面积小于最下层介电层，所以又会产生使封装基板呈「微笑」形状的应力，最终此微笑与反微笑的应力将相互抵销，使得整体封装基板较为平整。 
此外，本发明所制作的封装基板在置晶侧为电性接触垫与介电层齐平于表面，所以能增加电性接触垫的密度，而有利于高密度封装工艺。 
而且，本发明是以介电层来取代现有如绿漆的防焊层，使得封装基板中的各层的材质均匀且单纯化，而有助于整体封装基板更为稳定与平整，并提升良率。 
另外，本发明的金属凸块工艺不需使用传统的激光开孔方式，虽然激光可以透过调整来提高整体速度，但是毕竟激光一次只能形成一个开孔，因此本发明的同时形成多个金属凸块的方式能有效减少工艺时间，并降低成本。又，借由将金属凸块嵌入至线路层中，可使得该线路层与该金属凸块之间的接触面积增加，所以两者之间的结合性较佳，进而能提升整体可靠度。 
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域一般技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。 

Claims (13)

1.一种封装基板，包括：
第一介电层，其具有相对的第一表面与第二表面；
多个第一电性接触垫，其嵌埋和外露于该第一介电层的第一表面，以供半导体芯片接置于该第一电性接触垫上；
第一线路层，其嵌埋和外露于该第一介电层的第二表面；
多个第一金属凸块，其设于该第一介电层中，且各该第一金属凸块具有相对的第一端与第二端，该第一金属凸块的第二端接置于该第一电性接触垫上，该第一金属凸块的第一端则嵌入至该第一线路层中，且该第一线路层与第一介电层之间、及该第一线路层与第一金属凸块之间设有导电层；以及
增层结构，其设于该第一线路层与第一介电层上，该增层结构的最外层具有多个第二电性接触垫，以供外部电子装置接置于该第二电性接触垫上。
2.根据权利要求1所述的封装基板，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个设于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该等第二线路层的第二金属凸块，该第二金属凸块具有相对的第三端与第四端，该第二金属凸块的第三端嵌入至该第二线路层中，且最外层的该第二线路层具有该等第二电性接触垫。
3.根据权利要求1所述的封装基板，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个设于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该等第二线路层的导电盲孔，且最外层的该第二线路层具有该等第二电性接触垫。
4.根据权利要求1所述的封装基板，其特征在于，该增层结构包括至少一第二介电层、设于该第二介电层上的第二线路层、及多个设于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该等第二线路层的导电盲孔，且最外层的该第二线路层具有该等第二电性接触垫。
5.一种封装基板的制造方法，包括：
提供一具有相对两表面的承载板，且各该表面上形成有多个第一电性接触垫，以供半导体芯片接置于该第一电性接触垫上；
于该第一电性接触垫上形成第一金属凸块，该第一金属凸块具有相对的第一端与第二端，且该第二端接置于该第一电性接触垫上；
于该承载板的表面、第一电性接触垫与第一金属凸块上覆盖第一介电层，且该第一介电层具有多个第一开槽，以外露该第一金属凸块的第一端的顶表面与侧表面；
于该第一介电层与第一金属凸块的第一端上形成导电层；
于该导电层上形成金属层；
移除该金属层与导电层高于该第一介电层顶表面的部分，而于该第一开槽中构成第一线路层；
于该第一线路层与第一介电层上形成增层结构，而构成一上下成对的整版面封装基板，该增层结构的最外层具有多个第二电性接触垫，以供外部电子装置接置于该第二电性接触垫上；以及
移除该承载板而分离该上下成对的整版面封装基板，以成为两个整版面封装基板。
6.根据权利要求5所述的封装基板的制造方法，其特征在于，该制造方法还包括进行切单工艺，以得到多个封装基板。
7.根据权利要求5所述的封装基板的制造方法，其特征在于，该承载板还包括支持层与设于该支持层两表面上的中介层，以令该第一电性接触垫与第一介电层形成于该中介层上。
8.根据权利要求5所述的封装基板的制造方法，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个形成于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该等第二线路层的第二金属凸块，该第二金属凸块具有相对的第三端与第四端，该第二金属凸块的第三端嵌入至该第二线路层中，且最外层的该第二线路层具有该等第二电性接触垫。
9.根据权利要求8所述的封装基板的制造方法，其特征在于，该增层结构的工艺是先形成该第二金属凸块，并形成该第二介电层，再于该第二介电层中形成外露该第二金属凸块的第三端的顶表面与侧表面的多个第二开槽，且于该第二开槽中形成该第二线路层。
10.根据权利要求5所述的封装基板的制造方法，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个形成于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该等第二线路层的导电盲孔，且最外层的该第二线路层具有该等第二电性接触垫。
11.根据权利要求10所述的封装基板的制造方法，其特征在于，该增层结构的工艺是先形成该第二介电层，再于该第二介电层中形成盲孔与第二开槽，并于该盲孔与第二开槽中分别形成该导电盲孔与第二线路层。
12.根据权利要求5所述的封装基板的制造方法，其特征在于，该增层结构包括至少一第二介电层、形成于该第二介电层上的第二线路层、及多个形成于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该等第二线路层的导电盲孔，且最外层的该第二线路层具有该等第二电性接触垫。
13.根据权利要求12所述的封装基板的制造方法，其特征在于，该增层结构的工艺是先形成该第二介电层，再于该第二介电层中形成盲孔，并于该盲孔中与该第二介电层上分别形成该导电盲孔与第二线路层。
CN201110215625.6A 2011-07-08 2011-07-25 封装基板及其制造方法 Active CN102867799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100124360 2011-07-08
TW100124360A TWI473551B (zh) 2011-07-08 2011-07-08 封裝基板及其製法

Publications (2)

Publication Number Publication Date
CN102867799A true CN102867799A (zh) 2013-01-09
CN102867799B CN102867799B (zh) 2015-12-16

Family

ID=47438152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110215625.6A Active CN102867799B (zh) 2011-07-08 2011-07-25 封装基板及其制造方法

Country Status (3)

Country Link
US (2) US8624382B2 (zh)
CN (1) CN102867799B (zh)
TW (1) TWI473551B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835749A (zh) * 2014-02-11 2015-08-12 东琳精密股份有限公司 半导体封装结构及其制造方法
CN105244340A (zh) * 2014-06-17 2016-01-13 恒劲科技股份有限公司 封装基板、覆晶封装电路及其制作方法
CN105321828A (zh) * 2014-06-16 2016-02-10 恒劲科技股份有限公司 封装方法
CN105448883A (zh) * 2014-08-12 2016-03-30 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板及、芯片封装结构及二者之制作方法
CN109065460A (zh) * 2014-06-16 2018-12-21 恒劲科技股份有限公司 封装装置及其制作方法
CN114745862A (zh) * 2021-01-07 2022-07-12 欣兴电子股份有限公司 线路板及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412624B1 (en) 2014-06-26 2016-08-09 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US9502267B1 (en) 2014-06-26 2016-11-22 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
TWI571598B (zh) * 2015-01-15 2017-02-21 旭德科技股份有限公司 照明裝置
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
WO2020000414A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
CN114597193A (zh) * 2020-12-07 2022-06-07 群创光电股份有限公司 电子装置的重布线层结构及其制作方法
US11621217B2 (en) * 2021-01-15 2023-04-04 Advanced Semiconductor Engineering, Inc. Substrate structure and semiconductor package structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2068361A1 (en) * 2007-12-04 2009-06-10 Phoenix Precision Technology Corporation Packaging substrate having chip embedded therein and manufacturing method thereof
TW201002166A (en) * 2008-06-18 2010-01-01 Phoenix Prec Technology Corp Printed circuit board and fabrication method thereof
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US6187652B1 (en) * 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
TWI341002B (en) * 2007-02-09 2011-04-21 Unimicron Technology Corp Coreless flip-chip packing substrate and method for making coreless packing substrate
US8502398B2 (en) * 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
US7964965B2 (en) * 2008-03-31 2011-06-21 Intel Corporation Forming thick metal interconnect structures for integrated circuits
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2011118572A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 半導体装置の製造方法
US8508037B2 (en) * 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
JP5680401B2 (ja) * 2010-12-22 2015-03-04 新光電気工業株式会社 配線基板及び半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2068361A1 (en) * 2007-12-04 2009-06-10 Phoenix Precision Technology Corporation Packaging substrate having chip embedded therein and manufacturing method thereof
TW201002166A (en) * 2008-06-18 2010-01-01 Phoenix Prec Technology Corp Printed circuit board and fabrication method thereof
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835749A (zh) * 2014-02-11 2015-08-12 东琳精密股份有限公司 半导体封装结构及其制造方法
CN105321828A (zh) * 2014-06-16 2016-02-10 恒劲科技股份有限公司 封装方法
CN105321828B (zh) * 2014-06-16 2018-09-14 恒劲科技股份有限公司 封装方法
CN109065460A (zh) * 2014-06-16 2018-12-21 恒劲科技股份有限公司 封装装置及其制作方法
CN109065460B (zh) * 2014-06-16 2021-04-06 恒劲科技股份有限公司 封装装置及其制作方法
CN105244340A (zh) * 2014-06-17 2016-01-13 恒劲科技股份有限公司 封装基板、覆晶封装电路及其制作方法
CN105244340B (zh) * 2014-06-17 2018-01-09 恒劲科技股份有限公司 封装基板、覆晶封装电路及其制作方法
CN105448883A (zh) * 2014-08-12 2016-03-30 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板及、芯片封装结构及二者之制作方法
CN105448883B (zh) * 2014-08-12 2017-11-24 碁鼎科技秦皇岛有限公司 芯片封装基板及、芯片封装结构及二者之制作方法
CN114745862A (zh) * 2021-01-07 2022-07-12 欣兴电子股份有限公司 线路板及其制作方法

Also Published As

Publication number Publication date
US9070616B2 (en) 2015-06-30
US20130009293A1 (en) 2013-01-10
CN102867799B (zh) 2015-12-16
US8624382B2 (en) 2014-01-07
TWI473551B (zh) 2015-02-11
TW201304641A (zh) 2013-01-16
US20140090794A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
CN102867799B (zh) 封装基板及其制造方法
CN102867806B (zh) 封装基板及其制造方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US10212818B2 (en) Methods and apparatus for a substrate core layer
CN102867798B (zh) 无核心层的封装基板及其制造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
US9510453B2 (en) Package carrier
US20170062394A1 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US20100288541A1 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
KR102448248B1 (ko) Pop형 반도체 패키지 및 그 제조 방법
CN107527884A (zh) 扇出型半导体封装件
JP2007173775A (ja) 回路基板構造及びその製法
CN101364586B (zh) 封装基板结构
KR101207273B1 (ko) 임베디드 패키지 및 그 형성방법
CN105304584A (zh) 中介基板及其制造方法
WO2014063281A1 (en) Semiconductor device including stacked bumps for emi/rfi shielding
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
CN105789161A (zh) 封装结构及其制法
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
CN101740403B (zh) 封装基板结构及其制作方法
CN103390598A (zh) 半导体封装件及其制法
JP2023528811A (ja) パッケージ基板
TWI465159B (zh) 具階梯式開口之封裝基板
CN117096126A (zh) 封装基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant