CN114597193A - 电子装置的重布线层结构及其制作方法 - Google Patents

电子装置的重布线层结构及其制作方法 Download PDF

Info

Publication number
CN114597193A
CN114597193A CN202111324446.6A CN202111324446A CN114597193A CN 114597193 A CN114597193 A CN 114597193A CN 202111324446 A CN202111324446 A CN 202111324446A CN 114597193 A CN114597193 A CN 114597193A
Authority
CN
China
Prior art keywords
layer
dielectric layer
metal layer
sub
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111324446.6A
Other languages
English (en)
Inventor
范国荣
王程麒
叶恒伸
叶传铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to US17/533,068 priority Critical patent/US20220181242A1/en
Publication of CN114597193A publication Critical patent/CN114597193A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本揭露的实施例提供一种电子装置的重布线层结构及其制作方法。重布线层结构包括第一金属层、第一介电层、第二金属层以及第二介电层。第一介电层设置于第一金属层上。第二金属层设置于第一介电层上。第二介电层设置于第二金属层上。第一介电层的化学耐性大于第二介电层的化学耐性。

Description

电子装置的重布线层结构及其制作方法
技术领域
本揭露的实施例涉及一种电子装置的线路结构，尤其涉及一种电子装置的重布线层结构及其制作方法。
背景技术
随着电子装置的应用持续的增广，显示技术的发展也日新月异。随着不同的制程条件，对于电子装置的结构与质量的要求越来越高,进而电子装置面临不同的问题。因此，电子装置的研发须持续更新与调整。
发明内容
本揭露是针对一种重布线层结构，其具有较佳的结构强度或质量。
本揭露是针对一种重布线层结构的制作方法，其可达成较佳的制程良率或质量。
根据本揭露的实施例，电子装置的重布线层结构包括第一金属层、第一介电层、第二金属层及第二介电层。第一介电层设置于第一金属层上。第二金属层设置于第一介电层上。第二介电层设置于第二金属层上。第一介电层的化学耐性大于第二介电层的化学耐性。
根据本揭露的实施例，电子装置的重布线层结构的制作方法包括以下步骤。提供第一金属层。设置第一介电层于第一金属层上。设置第二金属层于第一介电层上。设置第二介电层于第二金属层上。第一介电层的化学耐性大于第二介电层的化学耐性。
综上所述，在本揭露一实施例的重布线层结构中，由于第一介电层的化学耐性大于第二介电层的化学耐性，因此经过较多道制程步骤的第一介电层，可通过其较大的化学耐性以降低受到制程的影响或保持其结构强度。第二介电层可减少在制程中对其产生的形变影响或降低其翘曲的产生机率。如此一来，于制程上，重布线层结构可达成较佳的制程良率或质量。此外，所形成的重布线层结构可具有较佳的结构强度或质量。
附图说明
图1为本揭露一实施例的重布线层结构的剖面示意图；
图2为本揭露另一实施例的重布线层结构的剖面示意图；
图3为本揭露一实施例的电子装置的剖面示意图。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
揭示通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“包括”、“含有”、“具有”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。
本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。
应当理解到，当组件或膜层被称为“连接至”另一个组件或膜层时，它可以直接连接到此另一组件或膜层，或者两者之间存在有插入的组件或膜层。当组件被称为“直接连接至”另一个组件或膜层时，两者之间不存在有插入的组件或膜层。另外，当构件被称为“耦接于另一个构件(或其变体)”时，它可以直接地连接或电连接到此另一构件，或者通过一或多个构件间接地连接或电连接到此另一构件。
在本揭露中，长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。
术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。
本揭露中所叙述的一结构(或层别、组件、基材)位于另一结构(或层别、元件、基材)之上，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接，非直接连接是指二结构之间具有至少一中介结构(或中介层别、中介组件、中介基材、中介间隔)，一结构的下侧表面相邻或直接连接于中介结构的上侧表面，另一结构的上侧表面相邻或直接连接于中介结构的下侧表面，而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构配置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。
本揭露说明书内的“第一”、“第二”等在本文中可以用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”是用于与“第二元件”、“部件”、“区域”、“层”、或“部分”区隔，而非用于限定顺序或特定元件、部件、区域、层和/或部分。
电子装置通过本揭露实施例的重布线层结构可达到显示效果，其中电子装置可包括显示装置、封装装置、半导体封装装置、背光装置、天线装置、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示装置可为非自发光型显示装置或自发光型显示装置。天线装置可为液晶型态的天线装置或非液晶型态的天线装置，感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。电子元件可包括被动元件与主动元件，例如电容、电阻、电感、二极管、晶体管等。二极管可包括发光二极管或光电二极管。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantumdot LED)，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。下文将以电子装置中的重布线层结构做为电子装置或拼接装置以说明本揭露内容，但本揭露不以此为限。
在本揭露中，以下所述的各种实施例可在不背离本揭露的精神与范围内做混合搭配使用，例如一实施例的部分特征可与另一实施例的部分特征组合而成为另一实施例。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1为本揭露一实施例的重布线层结构的剖面示意图。为了附图清楚及方便说明，图1省略示出了若干元件。请参考图1，设置于载板100上的重布线层结构RD例如是可用于达成高密度集成电路(integrated circuit，IC)的重布线路(redistribution circuit)，但不以此为限。重布线层结构RD可以包括多层导电层与多层介电层在载板100的法线方向(例如是z轴方向)上交替堆叠。
图1示出了重布线层结构RD的局部，至少包括第一金属层120、第一介电层140、第二金属层132以及第二介电层162。在一些实施例中，重布线层结构RD还包括第三金属层133、第三介电层163、第四金属层134及第四介电层164。在本实施例中，第一介电层140设置于第一金属层120上。第二金属层132设置于第一介电层120上。第二介电层162设置于第二金属层132上。第三金属层133设置于第二介电层162上。第三介电层163设置于第三金属层133上。第四金属层134设置于第三介电层163上。第四介电层164设置于第四金属层134上。须注意的是，为了使附图清晰，在图1中仅示意性地示出四层金属层与四层介电层，但图1所示的膜层数量不旨在限制本揭露。在其他实施例中，金属层与介电层的数量可以更多或更少，视使用者的实际需求而定。此外，本揭露也不对重布线层结构RD的布局做限定。在本实施例中，由于重布线层结构RD的第一介电层140的化学耐性或残留应力至少不同于第二介电层162的化学耐性或残留应力，因此重布线层结构RD可具有较高的化学耐性。或者重布线层结构RD可以降低应力或降低翘曲产生的机率。重布线层结构RD可具有较佳的结构强度或质量。此外，在制程上，重布线层结构RD可达成较佳的制程良率或质量。以下将简单说明各膜层的材料及结构关系。
请参考图1，本实施例的重布线层结构RD于制程中可设置于载板100上，并在制程完成后将载板100移除。载板100的材料可包括有机材料或无机材料，例如玻璃(glass)、石英(quartz)、蓝宝石(sapphire)、陶瓷(ceramic)、不锈钢、矽晶圆、封装胶体(moldingcompound)(例如聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、树脂、环氧树脂、有机硅化合物)、其它合适的载板材料、或前述的组合，但不以此为限。
在本实施例中，重布线层结构RD的第一金属层120设置于载板100上。第一金属层120的材料可包括钼(molybdenum，Mo)、钽(tantalum，Ta)、铌(niobium，Nb)、铪(hafnium，Hf)、镍(nickel，Ni)、铬(chromium，Cr)、钴(cobalt，Co)、锆(zirconium，Zr)、钨(tungsten，W)、铝(aluminum，Al)、钛(titanium,Ti)、铜(copper，Cu)、其他合适的金属、或上述材料的合金或组合，但不以此为限。在一些实施例中，第一金属层120例如为单层金属层或为具有多个子金属层堆叠的叠层结构。举例来说，第一金属层120可以是单层结构的铜层。或者，第一金属层120可以包括至少两个子金属层堆叠，两个子金属层的其中一者包括钛，而其中另一者包括铜。因此，第一金属层120也可以是钛-铜的多层叠构，但不以此为限。
第一介电层140设置于第一金属层120上。第一介电层140可为有机绝缘层，其材料可包括感光性聚酰亚胺类材料(photosensitive polyimide)、有机高分子材料、光致抗蚀剂材料或其他合适的材料。在一些实施例中，第一介电层140可包括聚酰亚胺类材料(polyimide)、聚苯恶唑(polybenzoxazole)、苯并环丁烯(benzocyclobutene)、环状烯烃共聚物(cyclo olefin polymer)或硅氧树脂(polysiloxane)、其他合适的材料、或上述材料的组合，但不以此为限。
第二金属层132设置于第一介电层140上。第二金属层132的材料可与第一金属层120的材料相同或不同，例如包括钼、钽、铌、铪、镍、铬、钴、锆、钨、铝、钛、铜、其他合适的金属、或上述材料的合金或组合，但不以此为限。在一些实施例中，第二金属层132例如为单层金属层或为具有多个子金属层堆叠的叠层结构。举例来说，第二金属层132可以是单层结构的铜层。或者，第二金属层132可以包括至少两个子金属层堆叠，两个子金属层的其中一者包括钛，而其中另一者包括铜。因此，第二金属层132可以是钛-铜的多层叠构，但不以此为限。
在本实施例中，第一金属层120与第二金属层132通过第一介电层140而彼此分离开，但不以此为限。
第二介电层162设置于第二金属层132上。第二介电层162可为有机绝缘层，其材料可包括感光性聚酰亚胺类材料、有机高分子材料、光致抗蚀剂材料或其他合适的材料。在一些实施例中，第二介电层162可包括聚酰亚胺类材料(polyimide)、聚苯恶唑(polybenzoxazole)、苯并环丁烯(benzocyclobutene)、环状烯烃共聚物(cyclo olefinpolymer)或硅氧树脂(polysiloxane)、其他合适的材料、或上述材料的组合，但不以此为限。
重布线层结构RD除了包括上述第一金属层120、第一介电层140、第二金属层132及第二介电层162的叠层外，还可依序包括第三金属层133、第三介电层163、第四金属层134及第四介电层164的叠层，但本揭露不限于上述所示的金属层与介电层数量。
第三金属层133设置于第二介电层162上，第三金属层133的材料可与第二金属层132的材料相同或不同；第三介电层163设置于第三金属层133上，第三介电层163的材料可与第二介电层162的材料相同或不同；第四金属层134设置于第三介电层163上，第四金属层134的材料可与第三金属层133的材料相同或不同；第四介电层164设置于第四金属层134上，第四介电层164的材料可与第三介电层163的材料相同或不同，故于此不再赘述。通过第二介电层162及第三介电层163，使得第二金属层132与第三金属层133彼此分离，且第三金属层133与第四金属层134彼此分离，但不以此为限。
本实施例的第一介电层140的化学耐性(chemical resistance)大于第二介电层162的化学耐性。在本揭露中，化学耐性的定义为介电层材料于微影蚀刻制程中对于溶剂的耐受程度。举例来说，第一介电层140的材料对于制程中所使用的溶剂的耐受程度大于第二介电层162的材料对于制程中所使用的溶剂的耐受程度。介电层的化学耐性的判断标准可依附着力测试、膜厚变化观察或膜面状况观察等方式进行判断。举例来说，附着力测试可以百格测试(Adhesion test)的方式进行检测。百格测试的步骤包括：1.在介电层上形成多条间隔相同距离的刀痕，以形成例如10x10的百格矩形(例如：正方形)；2.以胶带贴于介电层上的百格矩形上；3.撕起胶带；4.以目视或摄影装置获取图像，来判断介电层是否有脱落现象。在上述的检测方式下，第一介电层140表面的矩形脱落数量少于第二介电层162表面的矩形脱落数量。也就是说，第一介电层140的附着力大于第二介电层162的附着力。因此，可判断第一介电层140的化学耐性大于第二介电层162的化学耐性。
另外，以膜厚变化观察或膜面状况观察方式进行判断的步骤包括：1.设置相同厚度的第一介电层140与第二介电层162；2.以溶剂对第一介电层140与第二介电层162进行冲泡；3.以目视或摄影装置获取图像，来观察第一介电层140与第二介电层162的膜厚或第一介电层140与第二介电层162的表面状态。以膜厚变化观察的方式为例说明，可以将重布线层结构RD通过电子显微镜，以摄影装置获取第一介电层140的膜层剖面图像以及第二介电层162的膜层剖面图像，来比较出最大膜厚的差异。第一介电层140的最大膜厚若大于第二介电层162的最大膜厚，则可判断第一介电层140的化学耐性大于第二介电层162的化学耐性。以膜面状况观察的方式为例说明，可以将重布线层结构RD通过电子显微镜，以摄影装置获取第一介电层140的膜层表面图像以及第二介电层162的膜层表面图像，来比较出表面受损的差异。第一介电层140的膜面受损情形若小于第二介电层162的膜面受损情形，例如第一介电层140的表面粗糙度小于第二介电层162的表面粗糙度，则可判断第一介电层140的化学耐性大于第二介电层162的化学耐性。
此外，相对于第二介电层162，具有较大化学耐性的第一介电层140的残留应力(residual stress)也会较高。换句话说，第二介电层162的残留应力会小于第一介电层140的残留应力。在本揭露中，残留应力的定义为：在无施加外力的状况下，于介电层内达到力平衡时的应力。介电层的残留应力可能会受到介电层材料的杨氏系数(Young’s modulus)、蒲松比(Poisson’s ratio)、热膨胀系数(Coefficient of thermal expansion，CTE)或制程温度或其他制程条件的影响。在本揭露中，具有高残留应力的介电层容易产生高的形变，因此高残留应力的介电层容易导致翘曲，或在制程中对重布线层结构产生不良的影响。
值得注意的是，本实施例的重布线层结构RD的第一介电层140的化学耐性大于第二介电层162的化学耐性，或第二介电层162的残留应力小于第一介电层140的残留应力。由于在制程上，第一介电层140会通过后续多次的微影蚀刻制程、加热烘烤制程或多次的溶剂清洗等制程，因此具有较大化学耐性的第一介电层140能降低制程对第一介电层140的影响或保持第一介电层140的结构强度。此外，重布线层结构RD通过设置具有较小残留应力的第二介电层162，可减少介电层产生形变或减少翘曲的产生机率。如此一来，重布线层结构RD可具有较佳的结构强度或质量。此外，在制程上，重布线层结构RD可达成较佳的制程良率或质量。
在一些实施例中，第三介电层163与第二介电层162的材料可以相同。也就是说，第一介电层140的化学耐性大于第三介电层163的化学耐性。或者是，第一介电层140的残留应力大于第三介电层163的残留应力(或反过来说，第三介电层163的残留应力小于第一介电层140的残留应力)。如此一来，具有较大化学耐性的第一介电层140能降低制程中多次溶剂清洗等制程对第一介电层140的影响或保持第一介电层140的结构强度。重布线层结构RD通过设置具有较小残留应力的第三介电层163，减少介电层产生形变或减少翘曲的产生机率。如此一来，重布线层结构RD可具有较佳的结构强度或质量。此外，在制程上，重布线层结构RD可达成较佳的制程良率或质量。
在另一些实施例中，第一介电层140的化学耐性还可大于第四介电层164的化学耐性。或者是，第一介电层140的残留应力大于第四介电层164的残留应力，但不以此为限。重布线层结构RD可获致上述的较佳技术效果。
在另一些实施例中，第一介电层140的化学耐性大于第二介电层162的化学耐性(或者第一介电层140的残留应力大于第二介电层162的残留应力)。第二介电层162与第三介电层163的化学耐性或残留应力可以相同或不同。第二介电层162的化学耐性大于在最上层(或者是最后形成)的第四介电层164的化学耐性(或者第二介电层162的残留应力大于第四介电层164的残留应力)。在其他实施例中，重布线层结构RD中的多层介电层的化学耐性可依制程中由先而后的形成顺序逐渐地以梯度(gradient)减小，或者是多层介电层的残留应力可依制程中由先而后的形成顺序逐渐地以梯度减小，但不限于此。
以下将列举其他实施例以作为制程方式的说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2为本揭露另一实施例的重布线层结构的剖面示意图。为了附图清楚及方便说明，图2省略示出了若干元件。本实施例的重布线层结构RD’大致相似于图1的重布线层结构RD，因此两实施例中相同与相似的构件于此不再重述。以下将简单说明重布线结构RD’的制程步骤。
首先，提供载板100。在本实施例中，载板100的材料例如是玻璃，但不以此为限。
接着，在设置第一金属层120之前，可选择性地设置离型层110(release layer)。然后，设置第一金属层120于离形层110上。离型层110的材料包括聚乙烯(polyethylene，PE)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、定向拉伸聚丙烯薄膜(Oriented Polypropylene，OPP)或其他合适的材料或上述材料的组合，但不限于此。离型层110可通过解离系统，例如是光解离系统或热解离系统而分解。举例来说，以光解离系统而言，可通过雷射光束或紫外光束照射离型层110，而使离型层110吸收光束的能量以产生解离反应。如此一来，离型层110可与第一金属层120分离。以热解离系统而言，可通过热源对离型层110加热，而使离型层110吸收热源的能量产生解离反应。如此一来，离型层110可与第一金属层120分离。其他解离系统也可被使用，本揭露并不予以限制。
在本实施例中，第一金属层120可以是单层金属层或为具有多个子金属层堆叠的叠层结构。请参考图2，第一金属层120可包括第一子金属层121与第二子金属层122的堆叠。第一金属层120的形成方法包括以下步骤。首先，在约摄氏120度(120℃)的环境下，进行溅镀(sputter)制程约30秒至120秒，以在离型层110上形成包括钛的第一子金属层121，其厚度约为1000埃
Figure BDA0003346461570000091
接着，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第一子金属层121上形成包括铜的第二子金属层122，其厚度约为2000埃。在上述的设置下，包括铜的第二子金属层122的厚度大于包括钛的第一子金属层121的厚度，将可提高制程稳定性及膜厚的均匀性。
接着，在第二子金属层122上设置第一介电层140。第一介电层140的材料例如是具有高化学耐性或高残留应力的感光性聚酰亚胺类材料、有机高分子材料、光致抗蚀剂材料或其他合适的材料，但不以此为限。第一介电层140形成方法包括化学气相沉积(Chemicalvapor deposition，CVD)、物理气相沉积(Physical vapor deposition,PVD)、原子层沉积(atomic layer deposition，ALD)、旋转涂布(spin coating)或版印(screen printing)，或其他合适的方法，但不以此为限。举例来说，可在约120℃的环境下，在第二子金属层122上以涂布制程设置高化学耐性或高残留应力的感光性聚酰亚胺类材料约180秒至300秒。接着，再将上述材料加热至约230℃进行约3600秒的烘烤制程，以形成约5微米至20微米厚的第一介电层140。
接着，在设置第二金属层132于第一介电层140上之前，可先通过微影蚀刻制程对第一介电层140进行图案化。举例来说，可在第一介电层140中形成开孔(未标示)。然后可在第一介电层140的开孔中形成导电结构131。导电结构131的材料例如包括钼、钽、铌、铪、镍、铬、钴、锆、钨、铝、钛、铜、其他合适的金属、或上述材料的合金或组合，但不以此为限。导电结构131的形成方法包括以下步骤。首先，在室温下或约26℃的环境下，进行电镀(electroplating)制程约300秒至1800秒，以在开孔中形成包括铜的导电结构131，其厚度约为3微米至10微米。导电结构131可以耦接至第二子金属层122。
在另一些实施例中，也可以先形成导电结构131于第二子金属层122上，再设置第一介电层140于导电结构131与第二子金属层122上。然后，再通过图案化制程暴露出导电结构131的顶表面，但本揭露的制作方法不以此为限。
在另一些实施例中，导电结构131也可被视为第一金属层120的一部分。也就是说，第一金属层120可以是钛-铜-铜的叠构，但不限于此。
接着，在第一介电层140上设置第二金属层132。第二金属层132可以是单层金属层或为具有多个子金属层堆叠的叠层结构。举例来说，第二金属层132可包括第一子金属层1321及第二子金属层1322的堆叠。第二金属层132的形成方法包括以下步骤。首先，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第一介电层140上及其开孔中形成包括钛的第一子金属层1321，其厚度约为1000埃。接着，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第一子金属层1321上形成包括铜的第二子金属层1322，其厚度约为2000埃。在上述的设置下，包括铜的第二子金属层1322的厚度大于包括钛的第一子金属层1321的厚度，将可提高制程稳定性及膜厚的均匀性。在一些实施例中，第二金属层132可以是包括钛-铜两个子金属层的堆叠，但本揭露不限于此。
在另一些实施例中，第二金属层132还包括第三子金属层1323。第二金属层132的形成方法还包括：在形成第二子金属层1322后，在室温下或约26℃的环境下，进行电镀制程约300秒至1800秒，以在第二子金属层1322上形成包括铜的第三子金属层1323，其厚度约为3微米至10微米。也就是说，第二金属层132可以是包括钛-铜-铜三个子金属层的堆叠，但不以此为限。在本实施例中，第一子金属层1321、第二子金属层1322或第三子金属层1323的部分可以填入第一介电层140的开孔。第一子金属层1321可以耦接至导电结构131。如此一来，第二金属层132可通过导电结构131耦接至第一金属层120。
接着，在第二金属层132上设置第二介电层162。相对于第一介电层140，第二介电层162的材料例如是具有较低化学耐性或较低残留应力的感光性聚酰亚胺类材料、有机高分子材料、光致抗蚀剂材料或其他合适的材料，但不以此为限。第二介电层162形成方法包括化学气相沉积、物理气相沉积、原子层沉积、旋转涂布或版印，或其他合适的方法，但不以此为限。举例来说，可在约120℃的环境下，在第二金属层132上设置感光性聚酰亚胺类材料以进行涂布制程约180秒至300秒。接着，再将上述材料加热至约230℃进行约3600秒的烘烤制程，以形成约5微米至20微米厚的第二介电层162。
在上述的设置下，由于第一介电层140的化学耐性大于第二介电层162的化学耐性，或第二介电层162的残留应力小于第一介电层140的残留应力，因此经过较多道制程步骤的第一介电层140因有较大的化学耐性而可降低受到制程的影响或保持其结构强度。具有较小残留应力的第二介电层162，可减少在制程中对其产生形变的影响或减少翘曲的产生机率。如此一来，重布线层结构RD’可达成较佳的制程良率或质量。此外，所形成的重布线层结构RD’可具有较佳的结构强度或质量。
在一些实施例中，第一介电层140的厚度可以大于第二介电层162的厚度。在另一些实施例中，第一介电层140的厚度可以等于第二介电层162的厚度。如此一来，重布线层结构RD’可具有较高的化学耐性或较佳的结构强度。另外，重布线层结构RD’可以降低应力或降低翘曲产生的机率。
接着，在设置第三金属层133于第二介电层162上之前，可先通过微影蚀刻制程对第二介电层162进行图案化。举例来说，可在第二介电层162中形成开孔(未标示)，以暴露出第二金属层132的部分。在一些实施例中，第二介电层162的开孔可以不重叠第一介电层140的开孔，但不以此为限。在另一些实施例中，第二介电层162的开孔也可以至少部分重叠于第一介电层140的开孔。
接着，在第二介电层162上设置第三金属层133。第三金属层133可以是单层金属层或为具有多个子金属层堆叠的叠层结构。举例来说，第三金属层133可包括第一子金属层1331及第二子金属层1332的堆叠。第三金属层133的形成方法包括以下步骤。首先，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第二介电层162上及其开孔中形成包括钛的第一子金属层1331，其厚度约为1000埃。接着，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第一子金属层1331上形成包括铜的第二子金属层1332，其厚度约为2000埃。在上述的设置下，包括铜的第二子金属层1332的厚度大于包括钛的第一子金属层1331的厚度，将可提高制程稳定性及膜厚的均匀性。在一些实施例中，第三金属层133可以是包括钛-铜两个子金属层的堆叠，但本揭露不限于此。
在另一些实施例中，第三金属层133还包括第三子金属层1333。第三金属层133的形成方法还包括：在形成第二子金属层1332后，在室温下或约26℃的环境下，进行电镀制程约300秒至1800秒，以在第二子金属层1332上形成包括铜的第三子金属层1333，其厚度约为3微米至10微米。也就是说，第三金属层133可以是包括钛-铜-铜三个子金属层的堆叠，但不以此为限。在本实施例中，第一子金属层1331、第二子金属层1332或第三子金属层1333的部分可以填入第二介电层162的开孔。第三金属层133的第一子金属层1331可以耦接至第二金属层132的第三子金属层1323。如此一来，第三金属层133可耦接至第二金属层132。
接着，在第三金属层133上设置第三介电层163。第三介电层163的材料与设置方法与第二介电层162相似，故不再赘述。
在一些实施例中，第三介电层163的厚度可以相似于第二介电层162的厚度，但不以此为限。在另一些实施例中，第一介电层140的厚度可以大于或等于第三介电层163的厚度。
接着，在设置第四金属层134于第三介电层163上之前，可先通过微影蚀刻制程对第三介电层163进行图案化。举例来说，可在第三介电层163中形成开孔(未标示)，以暴露出第三金属层133的部分。在一些实施例中，第三介电层163的开孔可以重叠或不重叠第二介电层162的开孔，但不以此为限。在另一些实施例中，第三介电层163的开孔可以至少部分重叠第一介电层140的开孔，但不以此为限。
接着，在第三介电层163上设置第四金属层134。第四金属层134可以是单层金属层或为具有多个子金属层堆叠的叠层结构。举例来说，第四金属层134可包括第一子金属层1341及第二子金属层1342的堆叠。第四金属层134的形成方法包括以下步骤。首先，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第三介电层163上及其开孔中形成包括钛的第一子金属层1341，其厚度约为1000埃。接着，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第一子金属层1341上形成包括铜的第二子金属层1342，其厚度约为2000埃至3000埃。在上述的设置下，包括铜的第二子金属层1342的厚度大于包括钛的第一子金属层1341的厚度，将可提高制程稳定性及膜厚的均匀性。在一些实施例中，第四金属层134可以是包括钛-铜两个子金属层的堆叠，但本揭露不限于此。
在另一些实施例中，第四金属层134还包括第三子金属层1343。第四金属层134的形成方法还包括：在形成第二子金属层1342后，在室温下或约26℃的环境下，进行电镀制程约300秒至1800秒，以在第二子金属层1342上形成包括铜的第三子金属层1343，其厚度约为3微米至10微米。也就是说，第四金属层134可以是包括钛-铜-铜三个子金属层的堆叠，但不以此为限。在本实施例中，第一子金属层1341、第二子金属层1342或第三子金属层1343的部分可以填入第三介电层163的开孔中。第四金属层134的第一子金属层1341可以耦接至第三金属层133的第三子金属层1333。如此一来，第四金属层134可耦接至第三金属层133。
接着，在第四金属层134上设置第四介电层164。第四介电层164的材料与设置方法与第三介电层163(或第二介电层162)相似，故不再赘述。
在一些实施例中，第四介电层164的厚度可以相似于第三介电层163(或第二介电层162)的厚度，但不以此为限。在另一些实施例中，第一介电层140的厚度可以大于或等于第四介电层164的厚度。
接着，在重布线层结构RD’上设置导电凸块180(bump)之前，可先通过微影蚀刻制程对第四介电层164进行图案化。举例来说，可在第四介电层164中形成开孔(未标示)，以暴露出第四金属层134的部分。在一些实施例中，第四介电层164的开孔可以与第三介电层163的开孔至少部分重叠或不重叠。在另一些实施例中，第四介电层164的开孔可以不重叠或至少部分重叠第一介电层140的开孔。
导电凸块180例如为重布线层结构RD’的最上层接垫，但不以此为限。在形成导电凸块180之前，可选择性地在第四介电层164上设置第一子金属层171或第二子金属层172。举例来说，第一子金属层171与第二子金属层172的叠构可设置在第四介电层164上及其开孔中。第一子金属层171与第二子金属层172的形成方法包括以下步骤。首先，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第四介电层164上及其开孔中形成包括钛的第一子金属层171，其厚度约为1000埃。接着，在约120℃的环境下，进行溅镀制程约30秒至120秒，以在第一子金属层171上形成包括铜的第二子金属层172，其厚度约为2000埃至3000埃。在上述的设置下，包括铜的第二子金属层172的厚度大于包括钛的第一子金属层171的厚度，将可提高制程稳定性及膜厚的均匀性。
接着，在第四介电层164上形成导电凸块180。导电凸块180可以是单层金属层或为具有多个子金属层堆叠的叠层结构。导电凸块180的形成方法包括：在形成第二子金属层172后，在室温下或约26℃的环境下，进行电镀制程约300秒至1800秒，以在第二子金属层172上形成包括铜的导电凸块180，其厚度约为3微米至10微米。如此一来，第一子金属层171、第二子金属层172及导电凸块180可以是包括钛-铜-铜三层的堆叠，但不以此为限。第一子金属层171可以耦接至第四金属层134的第三子金属层1343。如此一来，导电凸块180可耦接至第四金属层134。藉此，导电凸块180可通过第四金属层134、第三金属层133及第二金属层132以耦接至第一金属层120。
图3为本揭露一实施例的电子装置的剖面示意图。为了附图清楚及方便说明，图3省略示出了若干组件。请同时参考图2与图3，本实施例的电子装置10的重布线层结构RD”与图2中的重布线层结构RD’相似，惟二者差异之处在于：在本实施例的电子装置10中，重布线层结构RD”可包括多个导电结构131、多个第二金属层132、多个第三金属层133、多个第四金属层134以及多个导电凸块180。
具体来说，请参考图3，本实施例的电子装置10可包括重布线层结构RD”、电子元件200、导电凸块210、表面安装组件300以及导电凸块310。导电凸块210位于电子元件200上，且电子元件200可通过导电凸块210与导电凸块180接合至重布线层结构RD”。导电凸块310位于表面安装组件300上，且表面安装组件300可通过导电凸块310与导电结构131接合至重布线层结构RD”。在本实施例中，电子元件200可例如是包括集成电路芯片(IC chip)、发光二极管(LED)、电阻、电容、其他合适的电子元件或电路组件，但不限于此。表面安装组件300可例如是包括印刷电路板(Printed Circuit Board，PCB)、电阻、电容、其他合适的电子元件或电路组件，但不限于此。
本实施例的电子装置10的制作方法为重布线层先制(redistribution layerfirst,RDL first)的制作方法，其可包括但不限于以下步骤：先形成类似图2的结构(包括载板100、离型层110、第一金属层120、重布线层结构RD’以及导电凸块180等)。接着，移除所述结构中的载板100、离型层110以及第一金属层120。举例来说，可通过雷射、加熱或其他合适的方法移除载板100、离型层110和/或第一金属层120，但不限于此。接着，形成导电凸块210于电子元件200上，以使电子元件200可通过导电凸块210与导电凸块180接合至重布线层结构RD”上。接着，形成导电凸块310于表面安装组件300上，以使表面安装组件300可通过导电凸块310与导电结构131接合至重布线层结构RD”上。在本实施例的电子装置10的制作方法中，载板100可以包括玻璃、石英、蓝宝石、陶瓷、不锈钢、硅晶圆、封装胶体(例如树脂、环氧树脂、有机硅化合物)、其他合适的基板材料或前述的组合，但不以此为限。至此，已大致上制作完成本实施例的电子装置10。
在本实施例的电子装置10的制作方法中，虽然是先移除载板100再配置电子元件200，但本揭露并不对上述两者的步骤顺序加以限制。也就是说，在一些实施例中，也可以在移除载板100、离型层110以及第一金属层120的步骤之前，先使电子元件200通过导电凸块210与导电凸块180接合至重布线层结构RD”上。
此外，虽然本揭露一实施例的重布线层结构RD、RD’、RD”的制作方法可应用于重布线层先制(redistribution layer first,RDL first)的制作方法，但不限于此。在一些实施例中，本揭露一实施例的重布线层结构RD、RD’、RD”的制作方法也可应用于晶粒先制/面朝上(chip first/face up)的制作方法或晶粒先制/面朝下(chip first/face down)的制作方法。在一些实施例中，当本揭露一实施例的重布线层结构RD、RD’、RD”应用于晶粒先制/面朝上的制作方法以及晶粒先制/面朝下的制作方法时，载板100可以包括被封装胶体(例如树脂、环氧树脂、有机硅化合物)封装的集成电路芯片(integrated circuit chip)、矽晶圆、其他合适的基板材料或前述的组合，但不以此为限。在一些实施例中，当本揭露一实施例的重布线层结构RD、RD’、RD”应用于晶粒先制/面朝上的制作方法以及晶粒先制/面朝下的制作方法时，可以选择性地在载板100上设置离型层或不需设置离型层，以使重布线层结构RD、RD’、RD”可在后续的制程中与例如是印刷电路板等元件进行接合，但不以此为限。
另外，在一些实施例中，本揭露的重布线层结构RD、RD’、RD”的制作方法例如是可应用于制作半导体封装类型的电子装置，例如片上系统(system on chip，SoC)、系统级封装(system in package，SiP)或通过上述方法制造的其他电子装置。综上所述，在本揭露一实施例的重布线层结构中，由于第一介电层的化学耐性大于第二介电层的化学耐性，或第二介电层的残留应力小于第一介电层的残留应力，因此经过较多道制程步骤的第一介电层，可通过其较大的化学耐性以降低其受到制程的影响或可保持其结构强度。具有较小残留应力的第二介电层，可减少在制程中对其产生形变的影响或减少翘曲的产生机率。如此一来，于制程上，重布线层结构可达成较佳的制程良率或质量。此外，所形成的重布线层结构可具有较佳的结构强度或质量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电子装置的重布线层结构，其特征在于，包括：
第一金属层；
第一介电层设置于所述第一金属层上；
第二金属层设置于所述第一介电层上；以及
第二介电层设置于所述第二金属层上，
其中所述第一介电层的化学耐性大于所述第二介电层的化学耐性。
2.根据权利要求1所述的电子装置的重布线层结构，其特征在于，所述第一介电层的厚度大于所述第二介电层的厚度。
3.根据权利要求1所述的电子装置的重布线层结构，其特征在于，所述重布线层结构还包括第三金属层与第三介电层，其中所述第三金属层设置于所述第二介电层上，且所述第三介电层设置于所述第三金属层上。
4.根据权利要求3所述的电子装置的重布线层结构，其特征在于，所述第一介电层的化学耐性大于所述第三介电层的化学耐性。
5.根据权利要求1所述的电子装置的重布线层结构，其特征在于，所述第一金属层或所述第二金属层的其中至少一者包括铜。
6.根据权利要求1所述的电子装置的重布线层结构，其特征在于，所述第一金属层或所述第二金属层的其中至少一者包括多个子金属层。
7.根据权利要求6所述的电子装置的重布线层结构，其特征在于，所述多个子金属层的其中至少一层包括钛。
8.根据权利要求7所述的电子装置的重布线层结构，其特征在于，所述多个子金属层的其中至少一层包括铜，且包括铜的所述至少一层子金属层的厚度大于包括钛的所述至少一层子金属层的厚度。
9.一种电子装置的重布线层结构的制作方法，其特征在于，所述制作方法包括：
提供第一金属层；
设置第一介电层于所述第一金属层上；
设置第二金属层于所述第一介电层上；以及
设置第二介电层于所述第二金属层上，
其中所述第一介电层的化学耐性大于所述第二介电层的化学耐性。
10.根据权利要求9所述的制作方法，其特征在于，所述第一介电层的厚度大于所述第二介电层的厚度。
CN202111324446.6A 2020-12-07 2021-11-10 电子装置的重布线层结构及其制作方法 Pending CN114597193A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/533,068 US20220181242A1 (en) 2020-12-07 2021-11-22 Redistribution layer structure and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011418487 2020-12-07
CN2020114184877 2020-12-07

Publications (1)

Publication Number Publication Date
CN114597193A true CN114597193A (zh) 2022-06-07

Family

ID=81804110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111324446.6A Pending CN114597193A (zh) 2020-12-07 2021-11-10 电子装置的重布线层结构及其制作方法

Country Status (2)

Country Link
US (1) US20220181242A1 (zh)
CN (1) CN114597193A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342750A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
US10204879B2 (en) * 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
CN108476585B (zh) * 2015-12-02 2021-05-18 弗莱克斯有限公司 Pcb混合重分布层
US10157871B1 (en) * 2017-10-12 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof

Also Published As

Publication number Publication date
US20220181242A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US8227927B2 (en) Chip package and fabrication method thereof
US8633582B2 (en) Chip package and fabrication method thereof
TWI475618B (zh) 晶圓級封裝半導體之方法
US20100207271A1 (en) Semiconductor device
US9024437B2 (en) Chip package and method for forming the same
US20220189862A1 (en) Redistribution layer structure
CN114597193A (zh) 电子装置的重布线层结构及其制作方法
JP2017228765A (ja) 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法
US20220189863A1 (en) Redistribution layer structure
CN114639656A (zh) 重布线层结构
CN114639650A (zh) 电子装置与重布线层结构
US11764077B2 (en) Composite layer circuit element and manufacturing method thereof
KR101055545B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
TWI821852B (zh) 電子元件及其製備方法
US20230090376A1 (en) Electronic component and manufacturing method thereof
US20230411230A1 (en) Electronic device and manufacturing method thereof
TWI818405B (zh) 電子裝置及其製備方法
JP7335036B2 (ja) 半導体パッケージの製造方法
TWI755349B (zh) 封裝結構
US20240120304A1 (en) Electronic device and manufacturing method thereof
US20230178447A1 (en) Method for manufacturing composite layer circuit structure of electronic device
US10937760B2 (en) Method for manufacturing a chip package
CN115692209A (zh) 复合层电路元件及其制作方法
Wang et al. Self-aligned flat ultra-thin chip package for flexible circuits
TW202416486A (zh) 電子裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination