TWI755349B - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWI755349B
TWI755349B TW110137194A TW110137194A TWI755349B TW I755349 B TWI755349 B TW I755349B TW 110137194 A TW110137194 A TW 110137194A TW 110137194 A TW110137194 A TW 110137194A TW I755349 B TWI755349 B TW I755349B
Authority
TW
Taiwan
Prior art keywords
layer
package structure
pad
positioning
height
Prior art date
Application number
TW110137194A
Other languages
English (en)
Other versions
TW202316609A (zh
Inventor
李嘯澐
蕭夏彩
林泓均
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110137194A priority Critical patent/TWI755349B/zh
Application granted granted Critical
Publication of TWI755349B publication Critical patent/TWI755349B/zh
Priority to CN202210215209.4A priority patent/CN114582831A/zh
Publication of TW202316609A publication Critical patent/TW202316609A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝結構，包括：載板、重佈線層以及定位層。重佈線層位於載板上，且包括：介電層、導電圖案以及接墊。導電圖案位於介電層中。接墊位於介電層上，且電性連接導電圖案。定位層位於重佈線層上，且具有開口。開口於載板的正投影重疊接墊於載板的正投影，且定位層的高度大於接墊的高度。

Description

封裝結構
本發明是有關於一種封裝結構。
隨著積體電路朝向高效能、高密度、低功耗及小尺寸的方向發展，使得前瞻封裝的開發也跟著加速。目前，扇出型晶圓級封裝（Fan-out wafer level package，FOWLP）可應用於高階產品。為了降低價格及提高生產率，相關業者亦積極開發扇出型面板級封裝（Fan-out panel level package，FOPLP）技術。
然而，由於機械取放（Pick & Place）的誤差及介電層材料的熱漲冷縮，FOPLP技術仍有晶片偏移（Die shift）的問題，導致晶片無法精確接合於重佈線層（Redistribution layer，RDL）上，而且，當載板面積愈大時，晶片偏移的幅度愈大，造成封裝良率難以提升。
本發明提供一種封裝結構，具有提高的封裝良率。
本發明的一個實施例提出一種封裝結構，包括：載板；重佈線層，位於載板上，且包括：介電層；導電圖案，位於介電層中；以及接墊，位於介電層上，且電性連接導電圖案；以及定位層，位於重佈線層上，且具有開口，其中，開口於載板的正投影重疊接墊於載板的正投影，且定位層的高度大於接墊的高度。
在本發明的一實施例中，上述的定位層的熱膨脹係數小於介電層的熱膨脹係數。
在本發明的一實施例中，上述的定位層的熱膨脹係數小於40 ppm/℃。
在本發明的一實施例中，上述的定位層的厚度大於介電層的厚度。
在本發明的一實施例中，上述的定位層的厚度介於10 μm至100 μm。
在本發明的一實施例中，上述的定位層的頂面高度高於接墊的頂面高度。
在本發明的一實施例中，上述的定位層的材料為聚醯亞胺（PI）、聚苯并噁唑（PBO）、環氧樹脂或矽氧烷（siloxane）。
在本發明的一實施例中，上述的封裝結構，還包括晶片，位於定位層的開口中，且電性連接接墊。
在本發明的一實施例中，上述的晶片具有寬度Y，接墊具有寬度X，且開口的口徑介於(Y+1/2X)至(Y+2X)之間。
在本發明的一實施例中，上述的定位層的頂面高度低於晶片的頂面高度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」可為二元件間存在其它元件。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包括複數形式，包括「至少一個」或表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包含」及/或「包括」指定所述特徵、區域、整體、步驟、操作、元件及/或部件的存在，但不排除一個或多個其它特徵、區域、整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下」或「下方」可以包括上方和下方的取向。
考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制），本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」、或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
圖1是依照本發明一實施例的封裝結構10的剖面示意圖。封裝結構10包括：載板110；重佈線層120，位於載板110上，且包括：介電層I1；導電圖案C1，位於介電層I1中；以及接墊PD，位於介電層I1上，且電性連接導電圖案C1；以及定位層130，位於重佈線層120上，且具有開口OP，其中，開口OP於載板110的正投影重疊接墊PD於載板110的正投影，且定位層130的高度H1大於接墊PD的高度H2。
在本發明的一實施例的封裝結構10中，藉由設置具有開口OP的定位層130，能夠在後續晶片接合的過程中減小晶片偏移的幅度，從而有助於提高封裝良率。
以下，配合圖1，繼續說明封裝結構10的各個元件的實施方式，但本發明不以此為限。
在本實施例中，載板110例如是用以承載重佈線層120以及定位層130的載具。在一些實施例中，載板110的熱膨脹係數可以介於3至10 ppm/℃。載板110的材料可以是玻璃、晶圓、或是其它可適用的材料。舉例而言，在本實施例中，載板110的材料是熱膨脹係數約為8.5 ppm/℃的玻璃，但本發明不以此為限。在其他實施例中，載板110可以是晶圓，且晶圓可具有約為3 ppm/℃的熱膨脹係數。
在本實施例中，介電層I1位於載板110上，且覆蓋導電圖案C1。介電層I1還可以具有通孔V1，使得接墊PD可以經由通孔V1電性連接導電圖案C1。在一些實施例中，除了介電層I1之外，重佈線層120還可以包括介電層I2、I3，且接墊PD可以位於介電層I3上，但不以此為限。在其他實施例中，重佈線層120可以視需要包括更少或更多層的介電層，例如兩層、四層或更多層的介電層。
在本實施例中，重佈線層120的介電層I1、I2、I3可以依序疊置於載板110上，且介電層I1、I2、I3的熱膨脹係數可以分別介於30至80 ppm/℃，但不限於此。介電層I1、I2、I3的材料可以分別選自於聚醯亞胺（Polyimide，PI）、聚苯并噁唑（Polybenzoxazole，PBO）、苯并環丁烯（Benzocyclobutene，BCB）以及其他適合的材料。另外，介電層I1、I2、I3也可以分別具有單層結構或多層結構，多層結構例如上述材料中任意兩層或更多層的疊層，可視需要進行組合與變化。
在本實施例中，除了導電圖案C1之外，重佈線層120還可以包括導電圖案C2、C3，且導電圖案C1、C2、C3可以分別位於介電層I1、I2、I3中，但不以此為限。在其他實施例中，重佈線層120可以視需要或配合介電層的層數而包括更少或更多層的導電圖案，例如兩層、四層或更多層的導電圖案。重佈線層120可以藉由導電圖案C1、C2、C3於介電層I1、I2、I3中形成所需的電性連接，且重佈線層120可以藉由接墊PD電性連接至外部的元件或走線。
舉例而言，在本實施例中，介電層I1、I2、I3可以分別具有通孔V1、V2、V3，且接墊PD可以穿過通孔V3而連接導電圖案C3，導電圖案C3可以穿過通孔V2而連接導電圖案C2，導電圖案C2可以穿過通孔V1而連接導電圖案C1，使得接墊PD能夠電性連接導電圖案C1。接墊PD的數量並無特殊限制，且可視需要設置所需數量的接墊PD。
導電圖案C1、C2、C3以及接墊PD的材質可以包括導電性良好的金屬或合金，例如鋁、鉬、鈦、銅、鎳、金、錫、銀等金屬、其合金、或其組合。舉例而言，在一實施例中，導電圖案C1、C2、C3以及接墊PD可以各自獨立為單層結構或多層結構，多層結構例如包括依續堆疊的鈦層、鋁層以及鈦層，但不以此為限。
定位層130可以露出全部的接墊PD。舉例而言，在本實施例中，定位層130可以完全不覆蓋接墊PD。然而，在一些實施例中，定位層130還可以部分覆蓋各個接墊PD，且露出每個接墊PD的一部分。
在一些實施例中，定位層130的熱膨脹係數可以小於介電層I1、I2、I3中任一層的熱膨脹係數。如此一來，還能夠有助於抑制或消除封裝結構10的翹曲。舉例而言，在一些實施例中，定位層130的熱膨脹係數可以介於載板110的熱膨脹係數與介電層I1、I2、I3中任一層的熱膨脹係數之間，且定位層130的厚度H1可以大於載板110的厚度H3，使得定位層130與載板110對重佈線層120施加的應力能夠互相抵銷。在一些實施例中，定位層130的熱膨脹係數可以小於40 ppm/℃，例如，定位層130的熱膨脹係數可以約為30 ppm/℃或15 ppm/℃。舉例而言，定位層130的材料可以是聚醯亞胺（PI）、聚苯并噁唑（PBO）、環氧樹脂或矽氧烷（siloxane），但不以此為限。
在一些實施例中，定位層130的厚度H1可以大於介電層I1、I2、I3中任一層的厚度。例如，定位層130的厚度H1可以大於介電層I1的厚度HI1；或者，定位層130的厚度H1可以大於介電層I2的厚度HI2；或者，定位層130的厚度H1可以大於介電層I3的厚度HI3；或者，定位層130的厚度H1可以大於介電層I1、I2、I3中的最大厚度。在一些實施例中，定位層130的厚度H1可以介於10 μm至100 μm，例如約為20 μm、50 μm或80 μm。在一些實施例中，定位層130的頂面130T距離重佈線層120的高度H1還可以大於接墊PD的頂面PT距離重佈線層120的高度H2。
定位層130的開口OP的形成方式並無特殊限制。舉例而言，在一些實施例中，可以藉由微影製程來形成開口OP。在其他實施例中，可以藉由雷射鑽孔的方式來形成開口OP。
以下，使用圖2A至圖2B繼續說明本發明的其他實施例，並且，沿用圖1的實施例的元件標號與相關內容，其中，採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明，可參考圖1的實施例，在以下的說明中不再重述。
圖2A是依照本發明一實施例的封裝結構20的局部上視示意圖。圖2B是沿圖2A的剖面線A-A’所作的剖面示意圖。封裝結構20包括載板110、重佈線層120以及定位層130。重佈線層120可以包括介電層I1、I2、I3、導電圖案C1、C2、C3以及多個接墊PD。定位層130可以具有多個開口OP，且多個開口OP可以以陣列的方式分布於定位層130中。
與如圖1所示的封裝結構10相比，圖2A至圖2B所示的封裝結構20的不同之處在於：封裝結構20還包括多個晶片140，晶片140分別位於定位層130的開口OP中，且電性連接接墊PD。
舉例而言，在本實施例中，晶片140還可以包括多個引腳141，且引腳141可以分別透過連接材CL電性連接至接墊PD。連接材CL例如為銲料、導電膠或其他材料。在一些實施例中，連接材CL與引腳141或接墊PD之間還可以包括其他導電材料或導電膠。
在本實施例中，設晶片140具有寬度Y，接墊PD具有寬度X，則開口OP的口徑W可以介於(Y+1/2X)至(Y+2X)之間。也就是說，晶片140的側壁SW與定位層130之間的間隙G可以介於1/4X至X之間，即間隙G較佳小於接墊PD的寬度X。如此一來，當藉由機械取放將晶片140放置於開口OP內以對接引腳141與接墊PD時，能夠調整晶片140的偏移幅度與方位，而有助於引腳141精準對接接墊PD，使得晶片140能夠精準接合於重佈線層120上。
在一些實施例中，定位層130的頂面130T距離重佈線層120的高度H1可以低於晶片140的頂面140T距離重佈線層120的高度H4，但不限於此。在某些實施例中，定位層130的頂面130T距離重佈線層120的高度H1仍可以高於晶片140的頂面140T距離重佈線層120的高度H4。
綜上所述，本發明的封裝結構藉由設置具有開口的定位層於重佈線層上，能夠在後續晶片接合的過程中調整晶片的偏移幅度與方位，使得晶片的引腳能夠精準對接於重佈線層的接墊，從而提高封裝結構的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20:封裝結構 110:載板 120:重佈線層 130:定位層 130T:頂面 140:晶片 140T:頂面 141:引腳 A-A’:剖面線 C1、C2、C3:導電圖案 CL:連接材 G:間隙 H1:厚度/高度 H2、H4:高度 H3:厚度 HI1、HI2、HI3:厚度 I1、I2、I3:介電層 OP:開口 PD:接墊 PT:頂面 SW:側壁 V1、V2、V3:通孔 W:口徑 X:寬度 Y:寬度
圖1是依照本發明一實施例的封裝結構10的剖面示意圖。 圖2A是依照本發明一實施例的封裝結構20的局部上視示意圖。 圖2B是沿圖2A的剖面線A-A’所作的剖面示意圖。
10:封裝結構
110:載板
120:重佈線層
130:定位層
130T:頂面
C1、C2、C3:導電圖案
H1:厚度/高度
H2:高度
H3:厚度
HI1、HI2、HI3:厚度
I1、I2、I3:介電層
OP:開口
PD:接墊
PT:頂面
V1、V2、V3:通孔

Claims (9)

  1. 一種封裝結構，包括：載板；重佈線層，位於所述載板上，且包括：介電層；導電圖案，位於所述介電層中；以及接墊，位於所述介電層上，且電性連接所述導電圖案；以及定位層，位於所述重佈線層上，且具有開口，其中，所述開口於所述載板的正投影重疊所述接墊於所述載板的正投影，且所述定位層的高度大於所述接墊的高度，所述定位層的熱膨脹係數小於所述介電層的熱膨脹係數。
  2. 如請求項1所述的封裝結構，其中所述定位層的熱膨脹係數小於40ppm/℃。
  3. 如請求項1所述的封裝結構，其中所述定位層的厚度大於所述介電層的厚度。
  4. 如請求項1所述的封裝結構，其中所述定位層的厚度介於10μm至100μm。
  5. 如請求項1所述的封裝結構，其中所述定位層的頂面高度高於所述接墊的頂面高度。
  6. 如請求項1所述的封裝結構，其中所述定位層的材料為聚醯亞胺(PI)、聚苯并噁唑(PBO)、環氧樹脂或矽氧烷(siloxane)。
  7. 如請求項1所述的封裝結構，還包括晶片，位於所述定位層的所述開口中，且電性連接所述接墊。
  8. 如請求項7所述的封裝結構，其中所述晶片具有寬度Y，所述接墊具有寬度X，且所述開口的口徑介於(Y+1/2X)至(Y+2X)之間。
  9. 如請求項7所述的封裝結構，其中所述定位層的頂面高度低於所述晶片的頂面高度。
TW110137194A 2021-10-06 2021-10-06 封裝結構 TWI755349B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110137194A TWI755349B (zh) 2021-10-06 2021-10-06 封裝結構
CN202210215209.4A CN114582831A (zh) 2021-10-06 2022-03-07 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110137194A TWI755349B (zh) 2021-10-06 2021-10-06 封裝結構

Publications (2)

Publication Number Publication Date
TWI755349B true TWI755349B (zh) 2022-02-11
TW202316609A TW202316609A (zh) 2023-04-16

Family

ID=81329635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137194A TWI755349B (zh) 2021-10-06 2021-10-06 封裝結構

Country Status (2)

Country Link
CN (1) CN114582831A (zh)
TW (1) TWI755349B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380334A1 (en) * 2014-06-26 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced Structure for Info Wafer Warpage Reduction
TW201821545A (zh) * 2016-10-28 2018-06-16 南韓商三星Ｓｄｉ股份有限公司 用於窗戶薄膜的組成物以及使用此組成物製備而成的可撓性窗戶薄膜
TW202011545A (zh) * 2018-09-06 2020-03-16 南韓商三星電子股份有限公司 扇出型半導體封裝
TW202137354A (zh) * 2020-03-26 2021-10-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380334A1 (en) * 2014-06-26 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced Structure for Info Wafer Warpage Reduction
TW201821545A (zh) * 2016-10-28 2018-06-16 南韓商三星Ｓｄｉ股份有限公司 用於窗戶薄膜的組成物以及使用此組成物製備而成的可撓性窗戶薄膜
TW202011545A (zh) * 2018-09-06 2020-03-16 南韓商三星電子股份有限公司 扇出型半導體封裝
TW202137354A (zh) * 2020-03-26 2021-10-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
CN114582831A (zh) 2022-06-03
TW202316609A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
US8703600B2 (en) Electronic component and method of connecting with multi-profile bumps
US20220254747A1 (en) Semiconductor package and method for manufacturing the same
TWI707435B (zh) 半導體封裝及其製造方法
TW202133376A (zh) 半導體封裝及其製造方法
KR20170043421A (ko) 칩 패키지를 위한 구조 및 형성 방법
KR20210157787A (ko) 반도체 패키지 및 이의 제조 방법
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
TW201913914A (zh) 積體扇出型封裝
KR102506101B1 (ko) 반도체 디바이스 및 제조 방법
TWI723793B (zh) 半導體元件及其形成方法
TWI755349B (zh) 封裝結構
US20210375642A1 (en) Semiconductor package method of fabricating semiconductor package and method of fabricating re-distribution structure
TWI713165B (zh) 晶片封裝結構及其製造方法
KR102202634B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 모듈
TWI705547B (zh) 晶片封裝結構及其製造方法
US10418316B1 (en) Semiconductor substrate, semiconductor package structure and method of manufacturing a semiconductor device
TW202207398A (zh) 半導體封裝
CN113314505A (zh) 半导体封装及其制造方法
TWI614862B (zh) 基板結構及其製法
TWI795187B (zh) 半導體封裝結構及其形成方法
TWI763601B (zh) 封裝結構
TWI821835B (zh) 基板結構及其製造方法
US20240014117A1 (en) Semiconductor package
WO2023157892A1 (ja) 半導体パッケージ、半導体パッケージ中間体、再配線層チップ、再配線層チップ中間体、半導体パッケージの製造方法及び半導体パッケージ中間体の製造方法
TWI797639B (zh) 半導體封裝及製造半導體封裝的方法