TW202011545A - 扇出型半導體封裝 - Google Patents

扇出型半導體封裝 Download PDF

Info

Publication number
TW202011545A
TW202011545A TW108106173A TW108106173A TW202011545A TW 202011545 A TW202011545 A TW 202011545A TW 108106173 A TW108106173 A TW 108106173A TW 108106173 A TW108106173 A TW 108106173A TW 202011545 A TW202011545 A TW 202011545A
Authority
TW
Taiwan
Prior art keywords
heat dissipation
fan
semiconductor package
layer
dissipation member
Prior art date
Application number
TW108106173A
Other languages
English (en)
Other versions
TWI709206B (zh
Inventor
朴盛燦
權鋿鉉
金漢
金慧利
姜丞溫
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202011545A publication Critical patent/TW202011545A/zh
Application granted granted Critical
Publication of TWI709206B publication Critical patent/TWI709206B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種扇出型半導體封裝包括：半導體晶片，具有主動面以及與所述主動面相對的非主動面，所述主動面上配置有連接墊；散熱構件，貼附至所述半導體晶片的所述非主動面，且具有較所述半導體晶片的厚度大的厚度；包封體，包封所述半導體晶片及所述散熱構件中的每一者的至少部分；以及連接構件，配置於所述半導體晶片的所述主動面上，且包括電性連接至所述連接墊的重佈線層，其中所述散熱構件為碳與金屬的複合物。

Description

扇出型半導體封裝
本揭露是有關於一種電性連接結構可朝向半導體晶片所配置的區域之外擴展的扇出型半導體封裝。
在半導體晶片技術的研發中近來一種主要的趨勢是減小組件的尺寸。因此，即使在封裝技術的領域中，亦要求半導體封裝具有緊湊的尺寸，且同時要求半導體封裝根據對緊湊型半導體晶片等的需求的快速增長而實現多個引腳。
被建議來滿足以上所述技術需求的半導體封裝技術的一種類型是扇出型封裝。這樣的扇出型封裝可具有緊湊尺寸，並可使得能夠藉由朝半導體晶片所配置的區域之外對電性連接結構進行重佈線而實現多個引腳。
同時，近來，已要求扇出型封裝改善散熱功能，此在高端應用處理器（application processor，AP）中是必要的。
本揭露的態樣可提供一種扇出型半導體封裝，所述扇出型半導體封裝具有優異的散熱特性且包括散熱構件，所述散熱構件具有與半導體晶片的熱膨脹性質類似的熱膨脹性質。
根據本揭露的態樣，一種扇出型半導體封裝可包括：半導體晶片，具有主動面以及與所述主動面相對的非主動面，所述主動面上配置有連接墊；散熱構件，貼附至所述半導體晶片的所述非主動面，且具有較所述半導體晶片的厚度大的厚度；包封體，包封所述半導體晶片及所述散熱構件中的每一者的至少部分；以及連接構件，配置於所述半導體晶片的所述主動面上，且包括電性連接至所述連接墊的重佈線層，其中所述散熱構件為碳與金屬的複合物。
所述散熱構件可具有碳顆粒分散在金屬基質（metal matrix）中的形式。
所述碳顆粒可具有形狀各向異性，且具有所述碳顆粒中的每一者的長軸實質上定向在所述半導體晶片的厚度方向上的形式。
在所述碳顆粒中的每一者的表面上可塗佈有金屬層。
所述散熱構件可具有其中堆疊有多個散熱層的結構。
所述碳顆粒可具有形狀各向異性，且在所述多個散熱層中所包括的碳顆粒的定向可彼此不同。
所述散熱構件可更包括添加劑，且所述添加劑可包括鋯（Zr）、鉻（Cr）及硼（B）中的至少一者。
所述添加劑在所述散熱構件中的含量可相對於所述散熱構件小於約5重量%。
所述散熱構件可藉由黏合層貼附至所述半導體晶片的所述非主動面。
所述黏合層可包括散熱填料。
所述黏合層的厚度可為1微米或小於1微米。
所述散熱構件可直接接合至所述半導體晶片的所述非主動面。
所述扇出型半導體封裝可更包括金屬圖案層，所述金屬圖案層配置於與所述散熱構件的上面配置有所述半導體晶片的一個表面相對的所述散熱構件的另一個表面上，且具有不平整的表面結構。
所述扇出型半導體封裝可更包括：散熱圖案層，配置於所述包封體上；以及散熱通孔，穿透所述包封體的至少部分並將所述散熱圖案層與所述散熱構件彼此連接。
所述散熱構件中所包括的所述碳可包括選自由金剛石、類金剛石碳、石墨及石墨烯組成的群組中的一或多者。
所述碳在所述散熱構件中的含量可相對於所述散熱構件為約20重量%至80重量%。
所述散熱構件中所包括的所述金屬可包括選自由銅（Cu）、鋁（Al）及銀（Ag）組成的群組中的一或多者。
所述金屬在所述散熱構件中的含量可相對於所述散熱構件為約20重量%至80重量%。
在下文中，現將參照附圖詳細說明本揭露的例示性實施例。
在本文中，下側、下部分、下表面等是用來指代相對於圖式的剖面的朝向扇出型半導體封裝之安裝表面的方向，而上側、上部分、上表面等是用來指代與所述方向相反的方向。然而，定義該些方向是為了方便闡釋，且本申請專利範圍並不受如上所述所定義的方向特別限制。電子裝置
圖1為示出電子裝置系統的實例的方塊示意圖。
參照圖1，電子裝置1000中可容置主板1010。主板1010可包括物理連接至或電性連接至主板1010的晶片相關組件1020、網路相關組件1030以及其他組件1040等。該些組件可連接至以下將闡述的其他組件以形成各種訊號線1090。
晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如：中央處理單元（central processing unit，CPU））、圖形處理器（例如：圖形處理單元（graphic processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；以及邏輯晶片，例如類比至數位轉換器（analog-to-digital converter，ADC）、應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可包括例如以下的協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定、5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與上文所描述的晶片相關組件1020一起彼此組合。
其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器（power inductor）、鐵氧體珠粒（ferrite beads）、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上文所描述的晶片相關組件1020或網路相關組件1030一起彼此組合。
視電子裝置1000的類型，電子裝置1000可包括可物理連接至或電性連接至主板1010的其他組件，或可不物理連接至或不電性連接至主板1010的其他組件。該些其他組件可包括例如照相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（圖中未示出）、視訊編解碼器（圖中未示出）、功率放大器（圖中未示出）、羅盤（圖中未示出）、加速度計（圖中未示出）、陀螺儀（圖中未示出）、揚聲器（圖中未示出）、大容量儲存單元（例如硬碟驅動機）（圖中未示出）、光碟（compact disk，CD）驅動機（圖中未示出）、數位多功能光碟（digital versatile disk，DVD）驅動機（圖中未示出）等。然而，該些其他組件並非僅限於此，而是亦可包括取決於電子裝置1000的類型等用於各種目的的其他組件。
電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、膝上型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶或汽車組件等。然而，電子裝置1000並非僅限於此，而是亦可為處理資料的任何其他電子裝置。
圖2為示出電子裝置的實例的立體示意圖。
參照圖2，半導體封裝可於如上文所述的各種電子裝置1000中用於各種目的。舉例而言，母板1110可容置於智慧型電話1100的本體1101中，且各種電子組件1120可物理連接至或電性連接至母板1110。另外，可物理連接至或電性連接至主板1010或可不物理連接至或不電性連接至主板1010的其他組件（例如照相機模組1130）可容置於本體1101中。電子組件1120中的部份電子組件可為晶片相關組件，例如半導體封裝1121，但並非僅限於此。所述電子裝置不必僅限於智慧型電話1100，而是可為如上所述的其他電子裝置。半導體封裝
一般而言，在半導體晶片中整合有許多精密的電路。然而，半導體晶片自身可能無法充當已完成的半導體產品，且可能因外部物理性或化學性影響而受損。因此，半導體晶片可能無法單獨使用，但可封裝於電子裝置等中且在電子裝置等中以封裝狀態使用。
此處，由於半導體晶片與電子裝置的主板之間存在電性連接方面的電路寬度差異，因而需要半導體封裝。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的連接墊之間的間隔極為精密，但電子裝置中所使用的主板的組件安裝墊的尺寸及主板的組件安裝墊之間的間隔顯著大於半導體晶片的連接墊的尺寸及間隔。因此，可能難以將半導體晶片直接安裝於主板上，而需要用於緩衝半導體晶片與主板之間的電路寬度差異的封裝技術。
視半導體封裝的結構及目的而定，封裝技術所製造的半導體封裝可分類為扇入型半導體封裝或扇出型半導體封裝。
將在下文中參照圖式更詳細地闡述扇入型半導體封裝及扇出型半導體封裝。扇入型 半導體封裝
圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後狀態的剖面示意圖。
圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。
參照圖3A至圖4，半導體晶片2220可例如是處於裸露狀態下的積體電路（integrated circuit，IC），半導體晶片2220包括：本體2221，包括矽（Si）、鍺（Ge）、砷化鎵（GaAs）等；連接墊2222，形成於本體2221的一個表面上且包括例如鋁（Al）等導電材料；以及鈍化層2223，其例如是氧化物層或氮化物層等，且形成於本體2221的一個表面上且覆蓋連接墊2222的至少部分。在此種情形中，由於連接墊2222可為顯著小的，因此可能難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板等上。
因此，可視半導體晶片2220的尺寸，在半導體晶片2220上形成連接構件2240以對連接墊2222進行重佈線。連接構件2240可藉由以下步驟來形成：利用例如感光成像介電（photoimagable dielectric，PID）樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241，形成敞開連接墊2222的通孔孔洞2243h，並接著形成配線圖案2242及通孔2243。接著，可形成保護連接構件2240的鈍化層2250，可形成開口2251，並可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接構件2240、鈍化層2250及凸塊下金屬層2260的扇入型半導體封裝2200。
如上所述，扇入型半導體封裝可具有半導體晶片的所有連接墊（例如輸入/輸出（input/output，I/O）端子）均配置於半導體晶片內的一種封裝形式，且可具有優異的電性特性並可以低成本進行生產。因此，已以扇入型半導體封裝的形式製造諸多安裝於智慧型電話中的元件。詳言之，已開發出諸多安裝於智慧型電話中的元件以進行快速的訊號傳輸並同時具有緊湊的尺寸。
然而，由於扇入型半導體封裝中的所有輸入/輸出端子均需要配置在半導體晶片內部，因此扇入型半導體封裝具有顯著的空間限制。因此，難以將此結構應用於具有大量輸入/輸出端子的半導體晶片或具有緊湊尺寸的半導體晶片。另外，由於上述缺點，扇入型半導體封裝可能無法在電子裝置的主板上直接安裝並使用。原因在於，即使藉由重佈線製程增大半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔仍不足以使扇入型半導體封裝直接安裝於電子裝置的主板上。
圖5為示出扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上之情形的剖面示意圖。
圖6為示出扇入型半導體封裝嵌入於中介基板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。
參照圖5及圖6，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222（亦即，輸入/輸出端子）可經由中介基板2301進行重佈線，且扇入型半導體封裝2200可在其安裝於中介基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊球2270等，且半導體晶片2220的外側可以模製材料2290等覆蓋。或者，扇入型半導體封裝2200可嵌入於單獨的中介基板2302中，半導體晶片2220的連接墊2222（亦即，輸入/輸出端子）可在扇入型半導體封裝2200嵌入於中介基板2302中的狀態下，由中介基板2302進行重佈線，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上所述，可能難以直接在電子裝置的主板上安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的中介基板上，並接著藉由封裝製程安裝於電子裝置的主板上，或者扇入型半導體封裝可在扇入型半導體封裝嵌入於中介基板中的狀態下在電子裝置的主板上安裝並使用。扇出型 半導體封裝
圖7為示出扇出型半導體封裝的剖面示意圖。
參照圖7，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側可由包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接構件2140而朝半導體晶片2120之外進行重佈線。在此情況下，可在連接構件2140上進一步形成鈍化層2150，且可在鈍化層2150的開口中進一步形成凸塊下金屬層2160。可在凸塊下金屬層2160上進一步形成焊球2170。半導體晶片2120可為包括本體2121、連接墊2122、鈍化層（圖中未示出）等的積體電路（IC）。連接構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142以及將連接墊2122與重佈線層2142彼此電性連接的通孔2143。
如上所述，扇出型半導體封裝可具有其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重佈線並配置的形式。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子都需要配置於半導體晶片內。因此，當半導體晶片的尺寸減小時，需減小球的尺寸及間距，進而使得標準化球佈局（standardized ball layout）可能無法在扇入型半導體封裝中使用。另一方面，如上所述，扇出型半導體封裝具有其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重佈線並配置的形式。因此，即使在半導體晶片的尺寸減小的情形中，標準化球佈局亦可照樣用於扇出型半導體封裝中，使得扇出型半導體封裝無需使用單獨的中介基板即可安裝於電子裝置的主板上，如下所述。
圖8為示出扇出型半導體封裝安裝於電子裝置的主板上的情形的剖面示意圖。
參照圖8，扇出型半導體封裝2100可經由焊球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接構件2140，連接構件2140形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的尺寸之外的扇出區域，進而使得標準化球佈局可照樣在扇出型半導體封裝2100中使用。因此，扇出型半導體封裝2100無需使用單獨的中介基板等即可安裝於電子裝置的主板2500上。
如上所述，由於扇出型半導體封裝無需使用單獨的中介基板即可安裝於電子裝置的主板上，因此扇出型半導體封裝可在其厚度小於使用中介基板的扇入型半導體封裝的厚度的情況下實施。因此，可使扇出型半導體封裝小型化且薄化。另外，扇出型電子組件封裝具有優異的熱特性及電性特性，使得扇出型半導體封裝尤其適合用於行動產品。因此，扇出型電子組件封裝可以較使用印刷電路板（PCB）的一般疊層封裝（package-on-package，POP）類型更緊湊的形式實施，且可解決因翹曲（warpage）現象出現而產生的問題。
同時，扇出型半導體封裝意指一種封裝技術，如上所述用於將半導體晶片安裝於電子裝置的主板等上且保護半導體晶片免受外部影響，且其與例如中介基板等印刷電路板（PCB）在概念上是不同的，印刷電路板具有與扇出型半導體封裝的規格、目的等不同的規格、目的等，且有扇入型半導體封裝嵌入於其中。
以下，將參照圖式闡述一種扇出型半導體封裝，所述扇出型半導體封裝具有優異的散熱特性且包括散熱構件，所述散熱構件可有效地控制熱膨脹係數。
圖9為示出扇出型半導體封裝的實例的剖面示意圖。圖10為沿圖9的扇出型半導體封裝的剖線I-I’所截取的平面示意圖。圖11為示出可在圖9的例示性實施例中採用的散熱構件的形式的剖面示意圖，且圖12為示出在圖9的例示性實施例中採用的散熱構件中可包括的碳顆粒的實例的剖視圖。
參照圖9，根據本揭露中的例示性實施例的扇出型半導體封裝100A包括：半導體晶片120，具有主動面以及與所述主動面相對的非主動面，所述主動面上配置有連接墊122；散熱構件125，貼附至半導體晶片120的所述非主動面；包封體130，包封半導體晶片120及散熱構件125中的每一者的至少部分；以及連接構件140，配置於半導體晶片120的所述主動面上，且包括電性連接至連接墊122的重佈線層142。在根據例示性實施例的扇出型半導體封裝100A中，散熱構件125貼附至半導體晶片120的非主動面，使得半導體晶片120的熱量可有效地耗散。
根據例示性實施例，可藉由碳與金屬的複合物來實施散熱構件125。由於這樣的散熱構件125具有高導熱率以及與由矽等形成的半導體晶片120類似的熱膨脹係數，因此散熱特性優異，且同時可確保高機械穩定性。散熱構件125中所包括的碳組分的實例可包括金剛石、類金剛石碳、石墨及石墨烯等，且所述碳組分的含量可相對於散熱構件125為約20重量%至80重量%。在散熱構件125中所包括的金屬組分的實例可包括銅（Cu）、鋁（Al）及銀（Ag）等，且所述金屬組分的含量可相對於散熱構件125為約20重量%至80重量%。此外，為了顯著減小金屬與碳之間的熱接觸電阻，散熱構件125可以小於約5重量%的含量包括添加劑，且所述添加劑可包括鋯（Zr）、鉻（Cr）及硼（B）等。
如在圖11中所示，散熱構件125可具有碳顆粒202分散在金屬基質201中的形式。在此種情形中，碳顆粒202可具有形狀各向異性，且可具有碳顆粒202中的每一者的長軸實質上定向在半導體晶片120的厚度方向（圖11中的縱向方向）（例如，與主動面或非主動面垂直的方向）上的形式。碳顆粒的長軸可指與碳顆粒的邊緣相交的線段，且此線段的長度可長於與碳顆粒的邊緣相交的任何其他線段的長度。可藉由將形狀各向異性碳顆粒202定向在垂直方向上而改善在垂直方向（例如，半導體晶片120的厚度方向）上的散熱效率。此處，在垂直方向上的定向意指碳顆粒202一般以接近垂直的方向進行配置及/或整個碳顆粒202以垂直方向進行配置。舉例而言，大多數碳顆粒202（例如，90%的碳顆粒202）可以垂直方向或接近垂直的方向進行配置。此處，碳顆粒以垂直方向進行配置可指碳顆粒的長軸是沿著垂直方向，且碳顆粒以接近垂直的方向進行配置可指碳顆粒的長軸與垂直方向之間的角度為銳角，例如15度或小於15度。碳顆粒的長軸與垂直方向之間的角度的平均值可小於預定角度，例如10度。
可使用例如粉末冶金製程（powder metallurgical process）、火花電漿燒結法（spark plasma sintering method）以及滲透法等方法來實施形成散熱構件125的此碳-金屬複合物。此外，為了改善金屬及碳的可濕性，可如在圖12中所示在碳顆粒202中的每一者的表面上塗佈金屬層203，且金屬層203可藉由例如電鍍技術形成。
如在圖9中所示，散熱構件125可直接接合至半導體晶片120的非主動面，且藉由這樣的直接接合結構可改善散熱效率。為了使散熱構件125及半導體晶片120能夠彼此直接接合，可對散熱構件125及半導體晶片120中的至少一者的表面進行機械修飾或化學修飾。具體而言，可藉由按壓並加熱散熱構件125及半導體晶片120而使散熱構件125與半導體晶片120直接彼此接合，且可在散熱構件125與半導體晶片120之間形成能夠利用透射式電子顯微鏡識別的接合層。然而，接合層的厚度不超過數十奈米。此外，在使散熱構件125與半導體晶片120直接彼此接合時，可利用化學機械拋光（chemical mechanical polishing，CMP）等對接合表面進行拋光以具有為10奈米或小於10奈米的表面粗糙度Ra，使得構成散熱構件125的原子與構成半導體晶片120的原子可彼此接觸。此外，當散熱構件125與半導體晶片120彼此接觸時，需要藉由以下方式來增大表面能量：移除污染，斷開現有的表面的鍵，引入新的反應性官能基等以使得能夠在散熱構件125與半導體晶片120之間的介面處形成新的鍵。為此，可使散熱構件125的表面以及半導體晶片120的非主動面兩者皆經受電漿蝕刻處理或離子蝕刻處理。在此種情形中，包括氫（H）、碳（C）、氟（F）、氧（O）、氮（N）、硫（S）及磷（P）的分子氣體以及不活潑的單原子氣體（例如，氬氣（Ar）、氙氣（Xe）、氪氣（Kr）等）中的一或多者可用於電漿蝕刻處理以及離子蝕刻處理。
如圖所示，散熱構件125可具有其中散熱構件125的厚度t2大於半導體晶片120的厚度t1的形式，且在此種情形中，散熱效果可為顯著的。此外，此種形式可在利用包封體130包封散熱構件125時顯著減小散熱構件125與以下將闡述的核心構件110之間的高度差，藉此顯著減小由包封厚度的不均勻導致的缺陷。具體而言，當在半導體晶片120未經研磨的狀態下貼附散熱構件125時，在將散熱構件125貼附至半導體晶片120之後半導體晶片120與散熱構件125的整個厚度可變得大於核心構件110的厚度，使得可發生例如包封厚度不均勻等問題。當減小散熱構件125的厚度t2以解決此問題時，散熱效果可能不充分。因此，較佳的是使半導體晶片120的厚度t1小於散熱構件125的厚度t2。在此方面，半導體晶片120的厚度t1可小於散熱構件125的厚度t2，且可等於或大於散熱構件125的厚度t2的0.4倍。
同時，包封體130可由包括絕緣樹脂及無機填料的材料形成，且在此種情形中，無機填料的含量可高於一般模製材料或包封材料中的無機填料的含量以增大導熱率。舉例而言，包封體130中無機填料的含量可為約60重量%至80重量%，但並非僅限於此。
同時，根據例示性實施例的扇出型半導體封裝100A可更包括具有貫穿孔110HA的核心構件110。在引入核心構件110的情形中，可更有效地控制翹曲。具體而言，在核心構件110中形成由金屬材料形成的多個配線層112a、配線層112b、配線層112c及配線層112d的情形中，可更有效地保持剛性。
同時，根據例示性實施例的扇出型半導體封裝100A可更包括：散熱圖案層132B，配置於包封體130上；以及散熱通孔133B，貫穿包封體130的至少部分並將散熱圖案層132B與散熱構件125彼此連接。在引入散熱圖案層132B及散熱通孔133B的情形中，經由散熱構件125耗散的熱量可更有效地朝扇出型半導體封裝100A上方耗散。
同時，根據例示性實施例的扇出型半導體封裝100A可更包括：背側配線層132A，配置於包封體130上；以及背側通孔133A，貫穿包封體130的至少部分並將背側配線層132A與核心構件110的所述多個配線層112a、配線層112b、配線層112c及配線層112d中的最上配線層112d彼此電性連接。此外，根據例示性實施例的扇出型半導體封裝100A可更包括覆蓋層180，覆蓋層180配置於包封體130上且具有暴露出背側配線層132A的至少部分的開口180h。在此種情形中，可於被暴露出的背側配線層132A的表面上配置藉由鍍覆金屬（例如，貴金屬）而形成的表面處理層P。此外，根據例示性實施例的扇出型半導體封裝100A可更包括：鈍化層150，配置於連接構件140下方且具有暴露出連接構件140的重佈線層142中的最下重佈線層142的至少部分的開口150h；多個凸塊下金屬160，形成於鈍化層150的開口150h中並連接至被暴露出的重佈線層142；以及多個電性連接結構170，配置於鈍化層150下方並連接至所述多個凸塊下金屬160。此外，根據例示性實施例的扇出型半導體封裝100A可更包括藉由表面安裝技術（surface mounting technology，SMT）安裝於鈍化層150的下表面上的表面安裝組件190。
核心構件110可依據特定材料而改善扇出型半導體封裝100A的剛性，且可用來確保包封體130的厚度均勻性。在核心構件110中形成配線層112a、配線層112b、配線層112c及配線層112d以及連接通孔層113a、連接通孔層113b及連接通孔層113c的情形中，扇出型半導體封裝110A可用作疊層封裝（POP）類型封裝。核心構件110可具有貫穿孔110HA。在貫穿孔110HA中，直接貼附有散熱構件125的半導體晶片120可被配置成自核心構件110間隔開預定距離。半導體晶片120以及散熱構件125的側表面可被核心構件110環繞。然而，此形式僅為舉例說明，並可經各式修改以具有其他形式，且可根據所述其他形式執行其他功能。
核心構件110可包括：第一絕緣層111a，與連接構件140接觸；第一配線層112a，與連接構件140接觸且嵌入於第一絕緣層111a中；第二配線層112b，配置於與第一絕緣層111a的其中嵌入有第一配線層112a的一個表面相對的第一絕緣層111a的另一表面上；第二絕緣層111b，配置於第一絕緣層111a上並覆蓋第二配線層112b；第三配線層112c，配置於第二絕緣層111b上；第三絕緣層111c，配置於第二絕緣層111b上並覆蓋第三配線層112c；以及第四配線層112d，配置於第三絕緣層111c上。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可電性連接至連接墊122。第一配線層112a、第二配線層112b、第三配線層112c以及第四配線層112d可經由第一連接通孔層113a、第二連接通孔層113b以及第三連接通孔層113c而彼此電性連接。
在第一配線層112a嵌入於第一絕緣層111a中的情形中，因第一配線層112a的厚度而產生的台階可顯著地減小，使得連接構件140的絕緣距離可為一致的。核心構件110的第一配線層112a的下表面所配置的水平高度可高於半導體晶片120的連接墊122的下表面。亦即，第一配線層112a可凹陷於第一絕緣層111a中，使得第一絕緣層111a的下表面與第一配線層112a的下表面之間可具有台階。在此種情形中，可防止包封體130的材料滲出而污染第一配線層112a的現象。第二配線層112b及第三配線層112c可配置於半導體晶片120的主動面與非主動面之間的水平高度上。核心構件110可藉由基板製程等以充分的厚度製造而成，而連接構件140可藉由半導體製程等以小的厚度製造而成。因此，核心構件110的配線層112a、配線層112b、配線層112c及配線層112d中的每一者的厚度可大於連接構件140的重佈線層142中的每一者的厚度。
絕緣層111a、絕緣層111b及絕緣層111c中的每一者的材料不受特別限制。舉例而言，可使用絕緣材料作為絕緣層111a、絕緣層111b及絕緣層111c中每一者的材料。在此情況下，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體（prepreg）、味之素構成膜（Ajinomoto Build-up Film，ABF）、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）等。若有必要，亦可使用感光成像介電（PID）樹脂。
配線層112a、配線層112b、配線層112c及配線層112d可用於將半導體晶片120的連接墊122重佈線。配線層112a、配線層112b、配線層112c及配線層112d中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。配線層112a、配線層112b、配線層112c及配線層112d可視對應層的設計而執行各種功能。舉例而言，配線層112a、配線層112b、配線層112c及配線層112d可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除了接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，配線層112a、配線層112b、配線層112c及配線層112d可包括通孔接墊、焊線接墊、電性連接結構接墊等。
連接通孔層113a、連接通孔層113b及連接通孔層113c可將形成於不同層上的配線層112a、配線層112b、配線層112c及配線層112d彼此電性連接，從而在核心構件110中形成電性通路。連接通孔層113a、連接通孔層113b及連接通孔層113c中每一者的材料可為導電材料。連接通孔層113a、連接通孔層113b及連接通孔層113c中的每一者可以導電材料完全填充，或者導電材料可沿通孔孔洞中每一者的壁面形成。同時，出於製程中的原因，所有的連接通孔層113a、連接通孔層113b及連接通孔層113c可具有方向彼此相同的錐形形狀，亦即上部直徑大於下部直徑的錐形形狀。
半導體晶片120可為數百至數百萬個或更多個數量的元件整合於單一晶片中的積體電路（IC）。在此情況下，舉例而言，所述積體電路可為處理器晶片（更具體而言，應用處理器（AP）），例如中央處理器（例如中央處理單元（CPU））、圖形處理器（例如圖形處理單元（GPU））、場域可程式閘陣列（field programmable gate array，FPGA）、數位訊號處理器、密碼處理器、微處理器或微控制器等。然而，所述積體電路並非僅限於此，而是亦可為另一種積體電路，例如記憶體或電源管理元件。
半導體晶片120可以主動晶圓為基礎形成。在此情形下，半導體晶片120的本體121的基礎材料（base material）可為矽（Si）、鍺（Ge）、砷化鎵（GaAs）等。在本體121上可形成各種電路。連接墊122可將半導體晶片120電性連接至其他組件。各個連接墊122的材料可為例如鋁（Al）、銅（Cu）等導電材料。在本體121的主動面上可形成暴露出連接墊122的鈍化層123，且鈍化層123可為氧化物層、氮化物層等或氧化物層與氮化物層所構成的雙層。藉由鈍化層123，連接墊122的下表面可具有相對於包封體130的下表面的台階。因此，包封體130可填充鈍化層123與連接構件140之間的空間的至少部分。在此種情形中，在一定程度上可防止包封體130滲入連接墊122的下表面的現象。亦可在其他需要的位置上進一步配置絕緣層（圖中未示出）等。半導體晶片120可為裸晶粒（bare die）。因此，連接墊122可與連接構件140的連接通孔143物理接觸。然而，依據半導體晶片120的種類，在半導體晶片120的主動面上可進一步形成單獨的重佈線層（圖中未示出），且凸塊（圖中未示出）等可連接至連接墊122。
如上所述，散熱構件125的厚度t2可大於半導體晶片120的厚度t1。在此種情形中，散熱效果可為顯著的，且可在利用包封體130包封包封散熱構件125時顯著減小散熱構件125與核心構件110之間的高度差，藉此顯著減小由包封厚度的不均勻導致的缺陷。詳細而言，當在半導體晶片120未經研磨的狀態下將散熱構件125貼附至半導體晶片120時，在將散熱構件125貼附至半導體晶片120之後半導體晶片120與散熱構件125的整個厚度可變得大於核心構件110的厚度，使得可發生例如包封厚度不均勻等問題。當減小散熱構件125的厚度t2以解決此問題時，散熱效果可能不充分。
包封體130可保護核心構件110、半導體晶片120及散熱構件125等。包封體130的包封形式不受特別限制，但可為包封體130環繞核心構件110、半導體晶片120及散熱構件125等的至少部分的形式。舉例而言，包封體130可覆蓋核心構件110及散熱構件125的上部部分，並填充貫穿孔110HA的至少部分以覆蓋半導體晶片120的側部部分。同時，視特定材料而定，包封體130可填充貫穿孔110HA藉以充當黏合劑並減少半導體晶片120的彎曲（buckling）情況。
包封體130的材料不受特定限制。舉例而言，可使用絕緣材料作為包封體130的材料。在此情況下，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體、味之素構成膜（ABF）、FR-4、雙馬來醯亞胺三嗪（BT）等。若有必要，亦可使用感光成像包封（photoimagable encapsulant，PIE）樹脂。
當包封體130是由包括絕緣樹脂及無機填料的材料形成的時，包封體130中的無機填料的含量可高於一般模製材料或包封體中的無機填料的含量以增大導熱率。舉例而言，包封體130中無機填料的含量可為60重量%至80重量%，但並非僅限於此。
背側配線層132A及背側通孔133A中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。散熱圖案層132B及散熱通孔133B中的每一者的材料亦可為如上所述的導電材料。背側配線層132A可視設計而執行各種功能。舉例而言，背側配線層132A可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。背側通孔133A及散熱通孔133B中的每一者可具有錐形形狀，所述錐形形狀的錐形方向與核心構件110的連接通孔層113a、連接通孔層113b及連接通孔層113c中的每一者的錐形方向相同。
連接構件140可將半導體晶片120的連接墊122重佈線。具有各種功能的數十至數百個半導體晶片120的連接墊122可藉由連接構件140進行重佈線，且取決於功能，可藉由電性連接結構170在外部物理連接或電性連接。連接構件140可包括：絕緣層141，配置於核心構件110及半導體晶片120的主動面上；重佈線層142，配置於絕緣層141上；以及連接通孔143，貫穿絕緣層141並將連接墊122與重佈線層142彼此連接。在圖式中示出了其中連接構件140包括多個絕緣層、多個重佈線層以及多個通孔層的情形，但連接構件140可依據設計包括較圖式中所示者更少數量或更多數量的絕緣層、重佈線層以及通孔層。
絕緣層141中的每一者的材料可為絕緣材料。在此情況下，除上述絕緣材料以外，亦可使用例如感光成像介電（PID）樹脂等感光性絕緣材料作為絕緣材料。亦即，絕緣層141中的每一者可為感光性絕緣層。當絕緣層141具有感光性性質時，絕緣層141可形成為具有較小厚度，並可更輕易地達成連接通孔143的精密間距。絕緣層141中的每一者可為包括絕緣樹脂及無機填料的感光性絕緣層。當絕緣層141為多層時，絕緣層141的材料可為彼此相同，必要時亦可為彼此不同。當絕緣層141為多層時，絕緣層141可視製程而彼此整合，進而使得各絕緣層之間的邊界亦可為不明顯。然而，絕緣層141並非僅限於此。
重佈線層142可實質上用來將連接墊122重佈線。重佈線層142中的每一者的材料可為導電材料，諸如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。重佈線層142可視對應層的設計而執行各種功能。舉例而言，重佈線層142可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除了接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。此外，重佈線層142可包括各種接墊圖案。
連接通孔143可將在不同層上形成的重佈線層142、連接墊122等彼此電性連接，從而在扇出型半導體封裝100A中形成電性通路。連接通孔143中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。連接通孔143中的每一者可以導電材料完全填充，或者導電材料可沿通孔孔洞中每一者的壁面形成。同時，連接構件140的連接通孔143中的每一者可具有錐形形狀，所述錐形形狀的方向與核心構件110的連接通孔層113a、連接通孔層113b及連接通孔層113c中的每一者的方向相反。亦即，連接通孔143中的每一者的上部直徑可小於連接通孔143中的每一者的下部直徑。
鈍化層150可保護連接構件140不受外部物理或化學損害。鈍化層150可具有暴露出連接構件140的最下重佈線層142的至少部分的開口150h。在鈍化層150中所形成的開口150h的數量可為數十至數千個。可藉由在被暴露出的重佈線層142的表面上進行鍍覆（例如，貴金屬鍍覆）而形成表面處理層（圖中未示出）。鈍化層150的材料不受特定限制。舉例而言，可使用絕緣材料作為鈍化層150的材料。在此情況下，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體、味之素構成膜（ABF）、FR-4、雙馬來醯亞胺三嗪（BT）等。或者，亦可使用阻焊劑（solder resist）。
凸塊下金屬160可改善電性連接結構170的連接可靠性，以改善扇出型半導體封裝100A的板級可靠性。凸塊下金屬160可連接至經由鈍化層150的開口150h而暴露出的連接構件140的重佈線層142。可藉由任何習知金屬化方法，使用任何習知導電材料（例如金屬）以在鈍化層150的開口150h中形成凸塊下金屬160，但並非僅限於此。
電性連接結構170可在外部物理連接或電性連接扇出型半導體封裝100A。舉例而言，扇出型半導體封裝100A可經由電性連接結構170安裝於電子裝置的主板上。電性連接結構170中的每一者可由例如焊料（例如，錫（Sn）-鋁（Al）-銅（Cu））等低熔點金屬形成。然而，此僅為舉例說明，且電性連接結構170中的每一者的材料並不特別以此為限。電性連接結構170中的每一者可為接腳（land）、球、引腳等。電性連接結構170可形成為多層結構或單層結構。當電性連接結構170形成為多層結構時，電性連接結構170可包括銅（Cu）柱及焊料。當電性連接結構170形成為單層結構時，電性連接結構170可包括錫-銀焊料或銅（Cu）。然而，此僅為舉例說明，且電性連接結構170並非僅限於此。
電性連接結構170的數量、間隔、配置形式等不受特別限制，並可由熟習此項技術者根據設計細節而充分修改。舉例而言，電性連接結構170可根據連接墊122的數量而設置為數十至數千的數量，亦或可設置為數十至數千或更多的數量或是數十至數千或更少的數量。當電性連接結構170為焊球時，電性連接結構170可覆蓋延伸至鈍化層150的一個表面上的凸塊下金屬160的側表面，且連接可靠性可更加優異。電性連接結構170的至少一者可配置於扇出區域中。所述扇出區域是指除配置有半導體晶片120的區域之外的區域。扇出型封裝相較於扇入型封裝而言可具有優異的可靠性，並可實施多個輸入/輸出（I/O）端子，且可有利於三維（3D）內連線。另外，相較於球柵陣列（ball grid array，BGA）封裝、接腳柵陣列（land grid array，LGA）封裝等，扇出型封裝可被製造為具有小的厚度，並可具有價格競爭力。
覆蓋層180可保護背側配線層132A或散熱圖案層132B不受外部物理或化學損害。覆蓋層180可具有暴露出背側配線層132A的至少部分的開口180h。在覆蓋層180中所形成的開口180h的數量可為數十至數千個。可在被暴露出的背側配線層132A的表面上形成表面處理層P。覆蓋層180的材料不受特別限制。舉例而言，可使用絕緣材料作為覆蓋層180的材料。在此情況下，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體、味之素構成膜（ABF）、FR-4、雙馬來醯亞胺三嗪（BT）等。或者，亦可使用阻焊劑。
可藉由表面安裝技術（SMT）將表面安裝組件190安裝於鈍化層150的下表面上。表面安裝組件190可為任何習知的被動組件，例如電容器，電感器等，但並非僅限於此。若有必要，則表面安裝組件190可為主動組件。表面安裝組件190可藉由連接構件140的重佈線層142電性連接至半導體晶片120的連接墊122。
同時，儘管圖中未示出，但若有必要，則在貫穿孔110HA中可配置執行彼此相同功能或不同功能的多個半導體晶片120。另外，若有必要，則在貫穿孔110HA中可配置單獨的被動組件，例如電感器、電容器等。
圖13至圖16為示出扇出型半導體封裝的其他實例的剖面示意圖。
首先，根據圖13的例示性實施例的扇出型半導體封裝100B可具有其中散熱構件125藉由黏合層124貼附至半導體晶片120的非主動面的結構。舉例而言，可使用熱固性黏合層作為黏合層124，且使用厚度為約1微米或小於1微米的薄黏合劑在改善散熱效能方面可為有利的。此外，可使用可商購的晶粒貼附膜（die attach film，DAF）作為黏合層124。當使用在此項技術中可商購的晶粒貼附膜時，需要顯著減小黏合層124的厚度以便改善散熱效果，且所述厚度可為例如10微米或小於10微米，亦即約1微米至10微米。黏合層124可包括散熱填料，以進一步改善散熱效果。包封體130可保護核心構件110、半導體晶片120、黏合層124及散熱構件125等。包封體130的包封形式不受特別限制，但可為包封體130環繞核心構件110、半導體晶片120、黏合層124及散熱構件125等的至少部分的形式。舉例而言，包封體130可覆蓋核心構件110及散熱構件125的上部部分，並填充貫穿孔110HA的至少部分以覆蓋黏合層124及半導體晶片120的側部部分。同時，視特定材料而定，包封體130可填充貫穿孔110HA藉以充當黏合劑並減少半導體晶片120的彎曲情況。其他內容與以上參照圖9至圖12所述內容重疊，因此對其不再予以贅述。
接下來，在根據圖14的例示性實施例的扇出型半導體封裝100C中，散熱構件125可具有其中堆疊有多個散熱層211及散熱層212的結構。在圖14中散熱構件125包括二個散熱層211及散熱層212，然而，散熱構件125可包括更大數量的散熱層211及散熱層212。黏合層213可配置於所述多個散熱層211與散熱層212之間。若有必要，則可控制所述多個散熱層211及散熱層212的散熱方向。詳言之，所述多個散熱層211及散熱層212中所包括的碳顆粒的定向可彼此不同。舉例而言，靠近半導體晶片120的散熱層211中所包括的碳顆粒可定向在水平方向（圖14中的橫向方向）上，且遠離半導體晶片120配置的散熱層212中所包括的碳顆粒可實質上定向在垂直方向上。其他內容與以上參照圖9至圖13所述內容重疊，因此對其不再予以贅述。
接下來，根據圖15的例示性實施例的扇出型半導體封裝100D可包括金屬圖案層126，作為用於進一步改善散熱效率的結構。金屬圖案層126可配置於與散熱構件125的上面配置有半導體晶片120的一個表面相對的散熱構件125的另一表面上，且具有不平整的表面結構。金屬圖案層126可由具有優異的散熱效能的金屬（例如，銅（Cu）、鋁（Al）、銀（Ag）等）形成。由於在許多情形中，金屬圖案層126的導熱率低於作為金屬-碳複合物的散熱構件125的導熱率，因此金屬圖案層126可被形成為具有小的厚度及大的表面面積，藉此改善散熱效率。此金屬圖案層126可例如藉由對散熱構件125的表面執行例如電鍍等方法而獲得。其他內容與以上參照圖9至圖14所述內容重疊，因此對其不再予以贅述。
接下來，根據圖16的例示性實施例的扇出型半導體封裝100E鑑於核心構件等而與根據上述例示性實施例的扇出型半導體封裝不同。詳言之，根據例示性實施例的扇出型半導體封裝100E可更包括形成於貫穿孔110HA的壁面上的金屬層115。金屬層115可延伸至核心構件110的上表面，且可電性連接至核心構件110的配線層112a、配線層112b、配線層112c及配線層112d的接地圖案、或連接構件140的重佈線層142的接地圖案。自半導體晶片120產生的熱量可藉由金屬層115被有效地轉移至扇出型半導體封裝100E的側部部分以耗散至外部。金屬層115可由與核心構件110的配線層112a、配線層112b、配線層112c及配線層112d中的每一者的導電材料相同的導電材料形成。
如在圖16中所示，核心構件110可包括：第一絕緣層111a；第一配線層112a及第二配線層112b，分別配置於第一絕緣層111a的上表面及下表面上；第二絕緣層111b，配置於第一絕緣層111a的下表面上並覆蓋第一配線層112a；第三配線層112c，配置於第二絕緣層111b的下表面上；第三絕緣層111c，配置於第一絕緣層111a的上表面上並覆蓋第二配線層112b；以及第四配線層112d，配置於第三絕緣層111c的上表面上。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可電性連接至連接墊122。由於核心構件110可包括大量的配線層112a、配線層112b、配線層112c及配線層112d，因此連接構件140可被簡化。因此，因形成連接構件140的製程中出現的缺陷而導致的良率下降問題可獲得抑制。同時，第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可經由分別貫穿第一絕緣層111a、第二絕緣層111b及第三絕緣層111c的第一連接通孔層113a、第二連接通孔層113b及第三連接通孔層113c而彼此電性連接。
第一絕緣層111a的厚度可大於第二絕緣層111b的厚度及第三絕緣層111c的厚度。第一絕緣層111a基本上可為相對較厚以維持剛性，且第二絕緣層111b及第三絕緣層111c可被引入以便形成數量較多的配線層112c及配線層112d。第一絕緣層111a包括的絕緣材料可不同於第二絕緣層111b及第三絕緣層111c的絕緣材料。舉例而言，第一絕緣層111a可例如為包括玻璃纖維、無機填料及絕緣樹脂的預浸體，且第二絕緣層111b及第三絕緣層111c可為包括無機填料及絕緣樹脂的味之素構成膜或感光成像介電膜。然而，第一絕緣層111a的材料、第二絕緣層111b的材料及第三絕緣層111c的材料並非僅限於此。類似地，貫穿第一絕緣層111a的第一連接通孔層113a的直徑可大於各自貫穿第二絕緣層111b及第三絕緣層111c的第二連接通孔層113b及第三連接通孔層113c的直徑。
核心構件110的第三配線層112c的下表面可配置在低於半導體晶片120的連接墊122的下表面的水平高度上。此外，在連接構件140的重佈線層142與核心構件110的第三配線層112c之間的距離可小於在連接構件140的重佈線層142與半導體晶片120的連接墊122之間的距離。原因在於第三配線層112c可以突出形式配置於第二絕緣層111b上，從而與連接構件140接觸。核心構件110的第一配線層112a及第二配線層112b可配置在半導體晶片120的主動面與非主動面之間的水平高度上。核心構件110的配線層112a、配線層112b、配線層112c及配線層112d中的每一者的厚度可大於連接構件140的重佈線層142中的每一者的厚度。第一連接通孔層113a可具有沙漏形狀，並且第二連接通孔層113b及第三連接通孔層113c可具有方向彼此相反的錐形形狀。其他內容與以上參照圖9至圖15所述內容重疊，因此對其不再予以贅述。
如上所述，根據本揭露中的例示性實施例，可提供扇出型半導體封裝，所述扇出型半導體封裝具有優異的散熱特性且包括散熱構件，所述散熱構件具有與半導體晶片的熱膨脹性質類似的熱膨脹性質。
雖然例示性實施例已顯示及闡述如上，但對於熟習此項技術者而言顯而易見的是，可在不脫離如由所附的申請專利範圍所界定的本發明的範圍的條件下進行修改及變化。
100:半導體封裝 100A、100B、100C、100D、100E:扇出型半導體封裝 110:核心構件 110HA:貫穿孔 111a:第一絕緣層 111b:第二絕緣層 111c:第三絕緣層 112a:第一配線層 112b:第二配線層 112c:第三配線層 112d:第四配線層 113a:第一連接通孔層 113b:第二連接通孔層 113c:第三連接通孔層 115:金屬層 120:半導體晶片 121:本體 122:連接墊 123:鈍化層 124:黏合層 125:散熱構件 126:金屬圖案層 130:包封體 132A:背側配線層 132B:散熱圖案層 133A:背側通孔 133B:散熱通孔 140:連接構件 141、181:絕緣層 142:重佈線層 143:連接通孔 150:鈍化層 150h:開口 160:凸塊下金屬 170:電性連接結構 180:覆蓋層 180h:開口 190:表面安裝組件 201:金屬基質 202:碳顆粒 203:金屬層 211、212:散熱層 213:黏合層 1000:電子裝置 1010:主板 1020:晶片相關組件 1030:網路相關組件 1040:其他組件 1050:照相機模組 1060:天線 1070:顯示器裝置 1080:電池 1090:訊號線 1100:智慧型電話 1101:本體 1110:母板 1120:電子組件 1130:照相機模組 2100:扇出型半導體封裝 2120:半導體晶片 2121:本體 2122:連接墊 2130:包封體 2140:連接構件 2141:絕緣層 2142:重佈線層 2143:通孔 2150:鈍化層 2160:凸塊下金屬層 2170:焊球 2200:扇入型半導體封裝 2220:半導體晶片 2221:本體 2222:連接墊 2223:鈍化層 2240:連接構件 2241:絕緣層 2242:配線圖案 2243:通孔 2243h:通孔孔洞 2250:鈍化層 2251:開口 2260:凸塊下金屬層 2270:焊球 2280:底部填充樹脂 2290:模製材料 2301、2302:中介基板 2500:主板 I-I’:剖線 P:表面處理層 t1、t2:厚度
根據以下結合附圖的詳細描述，將更清楚地理解本揭露的上述及其他態樣、特徵及優點，在附圖中： 圖1為示出電子裝置系統的實例的方塊示意圖。 圖2為示出電子裝置的實例的立體示意圖。 圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後狀態的剖面示意圖。 圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。 圖5為示出扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上之情形的剖面示意圖。 圖6為示出扇入型半導體封裝嵌入於中介基板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。 圖7為示出扇出型半導體封裝的剖面示意圖。 圖8為示出扇出型半導體封裝安裝於電子裝置的主板上之情形的剖面示意圖。 圖9為示出扇出型半導體封裝的實例的剖面示意圖。 圖10為沿圖9的扇出型半導體封裝的剖線I-I’所截取的平面示意圖。 圖11為示出可在圖9的例示性實施例中採用的散熱構件的形式的剖面示意圖。 圖12為示出在圖9的例示性實施例中採用的散熱構件中可包括的碳顆粒的實例的剖視圖。 圖13至圖16為示出扇出型半導體封裝的其他實例的剖面示意圖。
100A:扇出型半導體封裝
110:核心構件
110HA:貫穿孔
111a:第一絕緣層
111b:第二絕緣層
111c:第三絕緣層
112a:第一配線層
112b:第二配線層
112c:第三配線層
112d:第四配線層
113a:第一連接通孔層
113b:第二連接通孔層
113c:第三連接通孔層
120:半導體晶片
121:本體
122:連接墊
123:鈍化層
125:散熱構件
130:包封體
132A:背側配線層
132B:散熱圖案層
133A:背側通孔
133B:散熱通孔
140:連接構件
141:絕緣層
142:重佈線層
143:連接通孔
150:鈍化層
150h:開口
160:凸塊下金屬
170:電性連接結構
180:覆蓋層
180h:開口
190:表面安裝組件
I-I’:剖線
P:表面處理層
t1、t2:厚度

Claims (18)

  1. 一種扇出型半導體封裝，包括： 半導體晶片，具有主動面以及與所述主動面相對的非主動面，所述主動面上配置有連接墊； 散熱構件，貼附至所述半導體晶片的所述非主動面，且具有較所述半導體晶片的厚度大的厚度； 包封體，包封所述半導體晶片及所述散熱構件中的每一者的至少部分；以及 連接構件，配置於所述半導體晶片的所述主動面上，且包括電性連接至所述連接墊的重佈線層， 其中所述散熱構件為碳與金屬的複合物。
  2. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述散熱構件具有碳顆粒分散在金屬基質中的形式。
  3. 如申請專利範圍第2項所述的扇出型半導體封裝，其中所述碳顆粒具有形狀各向異性，且具有所述碳顆粒中的每一者的長軸實質上定向在所述半導體晶片的厚度方向上的形式。
  4. 如申請專利範圍第2項所述的扇出型半導體封裝，其中在所述碳顆粒中的每一者的表面上塗佈有金屬層。
  5. 如申請專利範圍第2項所述的扇出型半導體封裝，其中所述散熱構件具有其中堆疊有多個散熱層的結構。
  6. 如申請專利範圍第5項所述的扇出型半導體封裝，其中所述碳顆粒具有形狀各向異性，且在所述多個散熱層中所包括的碳顆粒的定向彼此不同。
  7. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述散熱構件更包括添加劑，且所述添加劑包括鋯（Zr）、鉻（Cr）及硼（B）中的至少一者。
  8. 如申請專利範圍第7項所述的扇出型半導體封裝，其中所述添加劑在所述散熱構件中的含量相對於所述散熱構件小於約5重量%。
  9. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述散熱構件藉由黏合層貼附至所述半導體晶片的所述非主動面。
  10. 如申請專利範圍第9項所述的扇出型半導體封裝，其中所述黏合層包括散熱填料。
  11. 如申請專利範圍第9項所述的扇出型半導體封裝，其中所述黏合層的厚度為1微米或小於1微米。
  12. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述散熱構件直接接合至所述半導體晶片的所述非主動面。
  13. 如申請專利範圍第1項所述的扇出型半導體封裝，更包括金屬圖案層，所述金屬圖案層配置於與所述散熱構件的上面配置有所述半導體晶片的一個表面相對的所述散熱構件的另一個表面上，且所述金屬圖案層具有不平整的表面結構。
  14. 如申請專利範圍第1項所述的扇出型半導體封裝，更包括： 散熱圖案層，配置於所述包封體上；以及 散熱通孔，穿透所述包封體的至少部分並將所述散熱圖案層與所述散熱構件彼此連接。
  15. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述散熱構件中所包括的所述碳包括選自由金剛石、類金剛石碳、石墨及石墨烯組成的群組中的一或多者。
  16. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述碳在所述散熱構件中的含量相對於所述散熱構件為約20重量%至80重量%。
  17. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述散熱構件中所包括的所述金屬包括選自由銅（Cu）、鋁（Al）及銀（Ag）組成的群組中的一或多者。
  18. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述金屬在所述散熱構件中的含量相對於所述散熱構件為約20重量%至80重量%。
TW108106173A 2018-09-06 2019-02-23 扇出型半導體封裝 TWI709206B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0106635 2018-09-06
KR1020180106635A KR102164795B1 (ko) 2018-09-06 2018-09-06 팬-아웃 반도체 패키지

Publications (2)

Publication Number Publication Date
TW202011545A true TW202011545A (zh) 2020-03-16
TWI709206B TWI709206B (zh) 2020-11-01

Family

ID=69718970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106173A TWI709206B (zh) 2018-09-06 2019-02-23 扇出型半導體封裝

Country Status (4)

Country Link
US (1) US10748833B2 (zh)
KR (1) KR102164795B1 (zh)
CN (1) CN110880486B (zh)
TW (1) TWI709206B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755349B (zh) * 2021-10-06 2022-02-11 友達光電股份有限公司 封裝結構
TWI800787B (zh) * 2020-04-23 2023-05-01 南韓商三星電子股份有限公司 半導體元件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653213B1 (ko) * 2019-05-13 2024-04-01 삼성전기주식회사 반도체 패키지
KR102574409B1 (ko) * 2019-07-01 2023-09-04 삼성전기주식회사 반도체 패키지
KR20210096497A (ko) * 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지
CN114334854A (zh) 2020-09-30 2022-04-12 华为技术有限公司 芯片及其制造方法、电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312362A (ja) 1996-05-23 1997-12-02 Sumitomo Electric Ind Ltd ヒートシンク及びその製造方法ならびにそれを用いたパッケージ
JP4759122B2 (ja) 2000-09-12 2011-08-31 ポリマテック株式会社 熱伝導性シート及び熱伝導性グリス
TWI259211B (en) 2002-02-27 2006-08-01 Jian-Min Sung Heat-dissipation body containing diamond powder
US20050189647A1 (en) 2002-10-11 2005-09-01 Chien-Min Sung Carbonaceous composite heat spreader and associated methods
JP2005005528A (ja) 2003-06-12 2005-01-06 Hitachi Metals Ltd 半導体素子搭載用モジュール
JP2006045596A (ja) * 2004-08-02 2006-02-16 Hitachi Metals Ltd 高熱伝導・低熱膨脹複合体およびその製造方法
JP4862871B2 (ja) * 2008-09-18 2012-01-25 株式会社デンソー 半導体装置
BR112012012525A2 (pt) * 2009-12-01 2019-09-24 Applied Nanostructured Sols materiais compósitos de matriz elétrica contendo materiais de fibra infundidos com nanotubos de carbono e métodos para produção dos mesmos
CN103299418A (zh) 2010-09-21 2013-09-11 铼钻科技股份有限公司 单层金刚石颗粒散热器及其相关方法
DE112012004167T5 (de) 2011-10-05 2014-07-10 Flipchip International, Llc Auf Wafer-Ebene aufgebrachte Wärmesenke
KR101411953B1 (ko) 2012-02-29 2014-07-04 한국생산기술연구원 이종접합 방열 구조체 및 그 제조방법
JP6023474B2 (ja) 2012-06-08 2016-11-09 デンカ株式会社 熱伝導性絶縁シート、金属ベース基板及び回路基板、及びその製造方法
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
WO2015145711A1 (ja) 2014-03-28 2015-10-01 株式会社日立製作所 電力変換装置
US9355985B2 (en) 2014-05-30 2016-05-31 Freescale Semiconductor, Inc. Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6605382B2 (ja) 2016-03-30 2019-11-13 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102565119B1 (ko) 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
KR102591618B1 (ko) * 2016-11-02 2023-10-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR101982049B1 (ko) * 2016-11-23 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102041661B1 (ko) * 2016-12-06 2019-11-07 삼성전기주식회사 팬-아웃 반도체 패키지
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800787B (zh) * 2020-04-23 2023-05-01 南韓商三星電子股份有限公司 半導體元件
US11855013B2 (en) 2020-04-23 2023-12-26 Samsung Electronics Co., Ltd. Semiconductor device
TWI755349B (zh) * 2021-10-06 2022-02-11 友達光電股份有限公司 封裝結構

Also Published As

Publication number Publication date
US10748833B2 (en) 2020-08-18
KR102164795B1 (ko) 2020-10-13
US20200083137A1 (en) 2020-03-12
CN110880486A (zh) 2020-03-13
TWI709206B (zh) 2020-11-01
KR20200028216A (ko) 2020-03-16
CN110880486B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
TWI689055B (zh) 半導體封裝
TWI681521B (zh) 扇出型半導體封裝
TWI709206B (zh) 扇出型半導體封裝
TWI651818B (zh) 扇出型半導體封裝
TWI655725B (zh) 扇出型半導體封裝
TWI703706B (zh) 扇出型半導體封裝
TW202010076A (zh) 扇出型半導體封裝
US20190333837A1 (en) Fan-out semiconductor package
TW201935651A (zh) 扇出型半導體封裝
TWI695465B (zh) 扇出型半導體封裝
TW201917839A (zh) 扇出型半導體封裝
TWI809190B (zh) 半導體封裝
TW202007007A (zh) 天線基底以及包括其的天線模組
TWI702697B (zh) 半導體封裝
TWI826537B (zh) 半導體封裝
TW202008476A (zh) 扇出型半導體封裝
US11670518B2 (en) Method of manufacturing semiconductor package having connection structure with tapering connection via layers
TW202011538A (zh) 半導體封裝
TW202036798A (zh) 半導體封裝
TW201824471A (zh) 扇出型半導體封裝
TW201944560A (zh) 扇出型半導體封裝
TW202008533A (zh) 半導體封裝
TW201929183A (zh) 扇出型半導體封裝
TW202005044A (zh) 電磁干擾屏蔽結構以及具有該結構的半導體封裝
TW202017122A (zh) 扇出型半導體封裝