CN114334854A - 芯片及其制造方法、电子设备 - Google Patents

芯片及其制造方法、电子设备 Download PDF

Info

Publication number
CN114334854A
CN114334854A CN202011063273.2A CN202011063273A CN114334854A CN 114334854 A CN114334854 A CN 114334854A CN 202011063273 A CN202011063273 A CN 202011063273A CN 114334854 A CN114334854 A CN 114334854A
Authority
CN
China
Prior art keywords
chip
layer
bonding
heat
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011063273.2A
Other languages
English (en)
Inventor
邓抄军
魏潇赟
杨勇
许继业
付星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202011063273.2A priority Critical patent/CN114334854A/zh
Priority to EP21194487.1A priority patent/EP3979312A3/en
Priority to US17/473,673 priority patent/US11862529B2/en
Publication of CN114334854A publication Critical patent/CN114334854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08233—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a potential ring of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请实施例公开了一种芯片及其制造方法、电子设备，属于芯片散热技术领域。该芯片包括裸芯片和导热片，所述裸芯片的有源面与所述导热片通过第一键合层连接。裸芯片的有源面上温度较高的部位产生的热量能够通过导热片快速传导和分散，使得有源面的温度均匀分布，避免芯片局部温度过高，影响芯片的运行。

Description

芯片及其制造方法、电子设备
技术领域
本申请涉及芯片散热技术领域，特别涉及一种芯片及其制造方法、电子设备。
背景技术
随着芯片技术的发展，芯片的功率越来越大，芯片运行过程中产生的热量也越来越大，芯片散热问题日益突出。
相关技术中，裸芯片的无源面与散热器通过TIM(thermal interface material，热界面材料)连接。裸芯片发热的部位主要集中在有源面，热量从有源面经过裸芯片本体，由无源面传递到散热器，然后通过散热器散发出去。
由于裸芯片本体的材料热导率较低，并且采用TIM连接无源面和散热器时界面接触热阻较大，所以该热量传递路径上的热阻较大，热量传导速度较慢。当有源面上的温度不均匀时，温度较高的位置的热量很难快速散发，影响芯片的性能。
发明内容
本申请提供了一种芯片及其制造方法、电子设备，能够提高芯片的散热效果，所述技术方案如下：
一方面，提供了一种芯片，该芯片包括裸芯片和导热片。裸芯片是指半导体元器件制造完成，封装之前的产品形式，例如硅片。裸芯片具有有源面和无源面，有源面为集成电路图形所在的一面，无源面为与有源面相对的一面。裸芯片的有源面与导热片通过第一键合层连接。
在有源面通过第一键合层连接导热片，裸芯片与导热片之间界面接触热阻较小，所以有源面上温度较高的位置的热量能够通过所连接的导热片快速传导至温度较低的位置，使得有源面上的温度能够均匀分布，避免局部温度过高影响芯片的性能。
由于导热片的材料热导率与导热片的热阻负相关，即导热片的材料热导率越大，导热片的热阻越小，导热效果越好，所以导热片的材料热导率越大越好。因此，在本申请实施例中，导热片采用高热导率材料制成，这里，高热导率材料指热导率大于设定值的材料，例如，热导率大于或者等于1000W/m·K的材料，或者，热导率大于或者等于1200W/m·K的材料。
可选地，导热片采用高热导率的无机材料制成。例如，单晶金刚石薄膜、多晶金刚石薄膜、氮化硼薄膜和砷化硼薄膜中的一种或多种。
在一些示例中，导热片中具有多个通孔，每个通孔中均设有导电柱，导电柱贯穿导热片，并且与有源面上的焊盘连接。
示例性地，导电柱采用金属材料制成，例如Cu，Ag，Au等等。
可选地，由于材料特性，一些导电柱材料容易扩散至导热片中，例如，当导电柱为Cu柱时，Cu在Si和含Si的材料中有较强的扩散性，扩散到导热片中的Cu会在导热片中产生陷阱，使得器件性能退化。因此，需要在导电柱和所述导热片之间设置阻挡层，防止导电柱的材料扩散到导热片中。
可选地，所述阻挡层采用以下材料中的一种或多种：Ti，Cr，Ni，W，Ta。
可选地，由于材料的差异性和导电柱的制作方法的原因，导电柱和导热片之间的连接强度较差。例如，当导热片为单晶金刚石薄膜或多晶金刚石薄膜，而导电柱为铜柱，并且导电柱通过电镀的方式形成时，导电柱和导热片之间的连接强度较差。在这种情况下，该芯片还包括：位于所述导电柱和所述导热片之间的种子层，以增强导电柱和导热片之间的连接强度。
可选地，导电柱采用烧结的方式形成在导热片中，这种情况下，无需在导电柱和导热片之间设置种子层。
在导热片中有导电柱的情况下，第一键合层至少要完成绝缘材料的键合，也即是该第一键合层包括绝缘连接层，所述有源面的除焊盘以外的区域和所述导热片之间通过所述绝缘连接层键合连接，所述有源面的焊盘与延伸至所述绝缘连接层中的所述导电柱连接。
在一种可能的实施方式中，第一键合层为混合键合层，该混合键合层既需要完成有绝缘材料的键合，也需要完成导电材料的键合。因此，该第一键合层包括绝缘连接层和位于绝缘连接层中的电互连结构；所述有源面的焊盘和所述导电柱之间通过所述电互连结构键合连接，所述有源面的除焊盘以外的区域和所述导热片之间通过所述绝缘连接层键合连接。
在另一种可能的实施方式中，第一键合层仅完成绝缘材料的键合。此时，该第一键合层仅包括绝缘连接层，所述导电柱沉积在所述有源面的焊盘上，所述有源面的除焊盘以外的区域和所述导热片之间通过所述绝缘连接层键合连接。
可选地，所述绝缘连接层采用化合物材料或者聚合物材料制成。化合物材料包括但不限于SiO2，AlN，SiC。聚合物材料包括但不限于苯并环丁烯(benzocyclobuten，BCB)、近紫外负性光刻胶(SU-8)、聚酰亚胺(polyimide，PI)等。
可选地，所述电互连结构采用以下材料中的一种或多种制成：Cu，W，Ni，CuSn，AuSn。
为了进一步提高有源面的温度传导速度，提高芯片的散热性能，需要通过选择合适的材料使得第一键合层的热阻较小，例如，小于设定值。示例性地，设定值为1Kmm2/W。
在一种可能的实施方式中，该芯片为采用三维堆叠技术的芯片，这种芯片包括至少两个裸芯片和至少一个导热片，这至少两个裸芯片依次堆叠，至少部分裸芯片的有源面设有导热片。
可选地，为了便于提高散热性能，每个裸芯片的有源面均与一个导热片连接，也即是，裸芯片和所述导热片交替堆叠，且堆叠后的结构中在裸芯片的排列方向上一侧为裸芯片，另一侧为导热片。可替代地，在另一些示例中，每两个相邻的裸芯片之间布置有一个导热片，也即是，裸芯片和所述导热片交替堆叠，且堆叠后的结构中在裸芯片的排列方向上两侧均为裸芯片。
可选地，导热片与相邻的所述裸芯片的无源面通过第二键合层连接，所述第二键合层的结构与所述第一键合层的结构相同，相邻的两个所述裸芯片通过对应的所述导热片中的导电柱电连接。
除了三维堆叠芯片以外，本申请还适用于包括一个裸芯片和一个导热片的芯片。
可选地，该芯片还包括电路板，所述裸芯片和所述导热片位于所述电路板上。示例性地，该电路板为基板，或者，该电路板包括基板和位于基板上的中介板(interposer)。
在一种可能的实施方式中，在所述裸芯片和所述导热片的排列方向上，与所述电路板相邻的为所述导热片。在这种情况下，裸芯片通过扇出的方式与电路板连接，或者，通过导热片中的导电柱与电路板连接。
在另一种可能的实施方式中，在所述裸芯片和所述导热片的排列方向上，与所述电路板相邻的为所述裸芯片，该裸芯片的有源面的焊盘通过焊球与电路板连接。
可选地，裸芯片的厚度为15μm～500μm。目前，大多数裸芯片的厚度为775μm，将裸芯片的厚度减薄至15μm～500μm，有利于三维堆叠芯片的垂直方向的热传导。
可选地，导热片的厚度为50μm～400μm。在裸芯片的厚度减薄的情况下，将导热片的厚度在该范围内取值，相当于采用高热导率的导热片替换低热导率的裸芯片的材料，从而在芯片的厚度基本不变的前提下，减小三维芯片垂直方向的热阻。
可选地，该芯片还包括散热器，散热器与最外侧的裸芯片的无源面连接。
示例性地，散热器包括但不限于散热片、热沉、热导板等。其中，散热片采用高热导率的无机材料制成。例如，单晶金刚石薄膜、多晶金刚石薄膜、氮化硼薄膜和砷化硼薄膜中的一种或多种。
可选地，散热器与最外侧的裸芯片通过第三键合层连接或者通过热界面材料连接。
在一些示例中，当散热器为散热片时，该散热片与最外侧的所述裸芯片的无源面通过第三键合层连接。
示例性地，所述第三键合层采用金属材料制成，所述金属材料包括以下一种或多种：Au，AuSn，Cu，CuSn，Ag，AgSn；或者，所述第三键合层采用非金属材料制成，所述非金属材料包括以下一种或多种：SiO2，SiC，AlN，Si。
由于接触面积越大，热传导效率越高，因此，为了保证散热效果，导热片的尺寸大于或者等于裸芯片尺寸。这样，当导热片与裸芯片的有源面连接之后，裸芯片在相连的导热片的表面上的投影位于该表面内或者与该表面重合。
另一方面，提供了一种芯片的制造方法，用于制造前述任一种芯片。该制造方法包括：提供裸芯片；在所述裸芯片的有源面与所述导热片之间形成第一键合层，以将所述裸芯片的有源面与所述导热片通过所述第一键合层连接。
在第一种可能的实施方式中，先在导热片中形成贯穿所述导热片的导电柱，然后再将裸芯片的有源面和导热片键合连接。在该实施方式中，在所述裸芯片的有源面与所述导热片之间形成第一键合层，包括：提供贯穿有导电柱的所述导热片；在所述有源面的除焊盘以外的区域形成绝缘的第一连接子层；在所述导热片的一侧面上除导电柱以外的区域形成绝缘的第二连接子层；将所述第一连接子层和所述第二连接子层键合连接，并将所述有源面的焊盘与所述导电柱键合连接，形成所述第一键合层。
在另一种可能的实施方式中，先将导热片与裸芯片的有源面键合连接，然后再在导热片中形成导电柱。
例如，在一些示例中，在所述裸芯片的有源面与所述导热片之间形成第一键合层包括：先在所述有源面形成绝缘的第一连接子层，并且在所述导热片的一侧面形成绝缘的第二连接子层；然后，将所述第一连接子层和所述第二连接子层键合连接，形成绝缘连接层；在所述导热片和所述绝缘连接层中对应所述有源面上的焊盘形成通孔，所述绝缘连接层中除所述通孔以外的部分为所述第一键合层；在所述焊盘上沉积形成位于所述通孔中的所述导电柱，所述导电柱贯穿所述导热片。
又例如，在一些示例中，在所述裸芯片的有源面与所述导热片之间形成第一键合层包括：在所述有源面的除焊盘以外的区域形成绝缘的第一连接子层；在所述导热片上形成多个通孔，所述通孔与所述焊盘对应；在所述导热片的一侧面上除所述通孔以外的区域形成绝缘的第二连接子层；将所述第一连接子层和所述第二连接子层键合连接，形成所述第一键合层；然后在所述焊盘上沉积形成位于所述通孔中的所述导电柱，所述导电柱贯穿所述导热片。
可选地，对于三维堆叠芯片，该制造方法还包括：将所述裸芯片的无源面与另一导热片通过第二键合层连接，所述第二键合层的结构与所述第一键合层的结构相同。
可选地，该制造方法还包括：将连接在一起的所述裸芯片和所述导热片与电路板连接。
可选地，该制造方法还包括：将连接在一起的所述裸芯片和所述导热片中，位于最外侧的所述裸芯片的无源面与散热器连接。
示例性地，如果散热器为前述散热片，通过第三键合层将位于最外侧的所述裸芯片的无源面与散热片连接。
又一方面，提供了一种电子设备，包括前述任一种芯片。
附图说明
图1是本申请实施例提供的一种芯片的结构示意图；
图2是本申请实施例提供的一种芯片的结构示意图；
图3是本申请实施例提供的一种裸芯片的有源面的结构示意图；
图4是本申请实施例提供的一种导热片的俯视结构示意图；
图5是本申请实施例提供的一种焊盘与导电柱的连接状态的示意图；
图6是本申请实施例提供的一种芯片的结构示意图；
图7是本申请实施例提供的一种裸芯片的无源面的结构示意图；
图8为沿图7中的A-A线的截面结构示意图；
图9是本申请实施例提供的一种芯片的结构示意图；
图10是本申请实施例提供的一种芯片的结构示意图；
图11是本申请实施例提供的一种芯片的结构示意图；
图12～13是本申请实施例提供的一种芯片的制作过程示意图；
图14～17是本申请实施例提供的另一种芯片的制作过程示意图；
图18～20是本申请实施例提供的另一种芯片的制作过程示意图。
图例说明
10、裸芯片；10a、Cu柱；11、有源面；11a、焊盘；12、无源面；12a、开口；
20、导热片；21、导电柱；20a、通孔；
30、第一键合层；31、绝缘连接层；31a、第一连接子层；31b、第二连接子层；32、电互连结构；
40、第二键合层；41、绝缘连接层；42、电互连结构；
50、电路板；51、基板；51a、焊球；51b、焊球；52、中介板；52a、焊球；
60、散热片；
70、第三键合层。
具体实施方式
本申请实施例提供了一种芯片，在一些示例中，该芯片是处理器芯片，存储器芯片等等。
图1是本申请实施例提供的一种芯片的结构示意图，如图1所示，该芯片包括裸芯片10和导热片20。裸芯片10具有有源面11和无源面12，有源面11为集成电路图形所在的一面，无源面12为与有源面11相对的一面。裸芯片10的有源面11与导热片20通过第一键合层30连接。
在本申请实施例中，裸芯片10是指半导体元器件制造完成，封装之前的产品形式，例如硅片。
有源面通过第一键合层连接导热片，在键合连接方式下，裸芯片与导热片之间的界面接触热阻很小，在0.5Kmm2/W以下，所以有源面上温度较高的位置的热量能够通过所连接的导热片快速传导至温度较低的位置，使得有源面上的温度能够均匀分布，避免局部温度过高影响芯片的性能。
由于导热片的材料热导率与导热片的热阻负相关，即导热片的材料热导率越大，导热片的热阻越小，导热效果越好，所以导热片的材料热导率越大越好。因此，在本申请实施例中，导热片采用高热导率材料制成，这里，高热导率材料指热导率大于设定值的材料，例如，热导率大于或者等于1000W/m·K的材料，或者，热导率大于或者等于1200W/m·K的材料。
在一些示例中，导热片20采用高热导率的无机材料制成。例如，导热片20为单晶金刚石薄膜、多晶金刚石薄膜、氮化硼薄膜和砷化硼薄膜中的一种或多种。这些材料制成的导热片20除了热导率高以外，化学键能强，具有稳定的化学性能，不易腐蚀和被腐蚀。并且，与金属材料制成的导热片相比，非金属材料制成的导热片与半导体材料制成的裸芯片的热膨胀系数更为匹配，且绝缘性能优异，不会因为导热片材料本身引起对电信号的干扰，在高温、高辐射等环境下性能不会受到影响。
在图1所示实施例中，导热片20为整片结构，第一键合层30采用绝缘材料形成。在该实施例中，裸芯片10需要通过扇出的方式与其他电子元器件电连接，以实现电信号传输。
在一些示例中，裸芯片10的有源面11设有焊盘，例如，焊盘位于有源面的边缘，集成电路图形位于有源面的中部，焊盘与集成电路图形电连接。第一键合层30避开焊盘，仅连接裸芯片的有源面的中部和导热片之间，焊盘通过金属引线与其他电子元器件连接，其他电子元器件包括但不限于另一裸芯片、基板等等。这种通过外部的金属引线与其他电子元器件连接的方式即为扇出。
图2是本申请实施例提供的一种芯片的结构示意图，如图2所示，该芯片包括裸芯片10和导热片20。裸芯片10具有有源面11和无源面12，有源面11为集成电路图形所在的一面，无源面12为与有源面相对的一面。裸芯片10的有源面11与导热片20通过第一键合层30连接。
图3是本申请实施例提供的一种裸芯片的有源面的结构示意图。如图3所示，有源面11具有多个焊盘11a。焊盘11a用于与其他电子元器件电连接，以进行电信号的传输。需要说明的是，图3中焊盘的位置仅为示例，并不作为对本申请的限制。例如，焊盘11a除了位于有源面11的边缘之外，还位于有源面11的中部。
在本申请实施例中，焊盘通常采用金属材料制成。在一些示例中，焊盘11a采用键合金属材料制成，例如Cu，Ag，Au，Al等，或者采用低熔点钎料制成，例如AgSn，AgCuSn，CuSn等。可选地，焊盘为单层结构或者多层结构。
在一些示例中，焊盘11a至少部分凸出于有源面11，以便于后续与导热片20中的导电柱21连接。
再次参见图2，导热片20中具有多个通孔20a，每个通孔20a中设有一个导电柱21。导电柱21贯穿导热片20并且凸出于导热片20的表面。
示例性地，导电柱21采用金属材料制成，例如Cu，Ag，Au等等。
在一些示例中，由于材料特性，一些导电柱的材料容易扩散至导热片中，影响器件性能，所以需要在导电柱和导热片之间设置阻挡层。例如，当导电柱为Cu柱时，Cu的扩散系数较高，为防止Cu扩散到导热片中，需要在导电柱和导热片之间设置阻挡层。
可选地，阻挡层采用以下材料中的一种或多种：Ti，Cr，Ni，W，Ta。
在一些示例中，由于材料的差异性和导电柱的制作方法的原因，导电柱和导热片之间的连接强度较差。例如，当导热片为单晶金刚石薄膜或多晶金刚石薄膜，而导电柱为铜柱，并且导电柱通过电镀的方式形成时，导电柱和导热片之间的连接强度较差。在这种情况下，该芯片还包括：位于导电柱和导热片之间的种子层，以增强导电柱和导热片之间的连接强度。可选地，种子层和阻挡层为同一层，例如，Ti层，或者，种子层和阻挡层为不同的层，例如，种子层为Ti层，阻挡层为Ni层。
在一些示例中，导电柱采用烧结的方式形成在导热片中，这种情况下，无需在导电柱和导热片之间设置种子层。
在一些示例中，可以先在导热片20的通孔的内壁上例如通过溅射等方式形成阻挡层，再通过电镀的方式形成导电柱。
图4是本申请实施例提供的一种导热片的俯视结构示意图。如图4所示，导热片20中设有多个导电柱21。在一些示例中，导电柱21的直径为3μm～50μm。该导电柱的直径尺寸与大部分芯片的焊盘尺寸相匹配，实际应用中可以根据实际情况调整。
在本申请实施例中，导电柱21在导热片20中的位置根据裸芯片10的有源面11上的焊盘11a的位置确定。
多个导电柱21与多个焊盘11a一一对应且导电柱21与对应的焊盘11a电连接。在连接裸芯片10和导热片20时，需要先对裸芯片10上的焊盘11a和导热片20中的导电柱21进行对位，对位精度在要求值以内，例如在±2μm以内。在一些示例中，对位精度以焊盘中心和导电柱的中心的间距表示。
在一些示例中，由于有源面通过第一键合层与导热片连接，如果要实现有源面上的焊盘与对应的导电柱电连接，第一键合层需要是混合键合层，该混合键合层既需要完成绝缘材料的键合，也需要完成导电材料的键合。如图2所示，该第一键合层30包括绝缘连接层31和位于绝缘连接层31中的电互连结构32。其中，有源面11的焊盘11a和导热片20中的导电柱21之间通过电互连结构32键合连接，有源面11的除焊盘11a以外的区域和导热片20之间通过绝缘连接层31键合连接，绝缘连接层31填充在多个电互连结构32之间。
在一些示例中，绝缘连接层31采用化合物材料或者聚合物材料制成。化合物材料包括但不限于SiO2，AlN，SiC。聚合物材料包括但不限于BCB、SU-8、PI等。
在一些示例中，电互连结构32采用以下材料中的一种或多种制成：Cu，Ni，W，CuSn，AuSn。示例性地，电互连结构32为单层结构，例如Cu层或者CuSn层或者AuSn层；或者，电互连结构32为多层结构，例如电互连结构32包括Cu层和CuSn层。
图5是本申请实施例提供的导电柱和焊盘的一种连接状态的示意图。图6中的虚线表示焊盘11a和导电柱21之间的键合界面，电互连结构32为在导电柱21的延伸方向以该键合界面为中心的一定厚度范围的部分，如图5中虚线框所示部分，在该厚度范围内焊盘11和导电柱21相互结合，例如焊盘11a和导电柱21的原子相互渗入并结合。
在一些示例中，焊盘11a和导电柱21采用同种材料制成，例如，Cu，则该电互连结构32为Cu原子相互渗入的部分。在另一些示例中，焊盘11a和导电柱21相对的部分采用不同材料制成，例如，焊盘的表面为Sn层，导电柱21采用Cu制成，该电互连结构32为焊盘的Sn原子和导电柱的Cu原子结合形成CuSn合金的部分。又例如，焊盘的表面为CuSn层，导电柱21采用Cu制成，该电互连结构32为CuSn层与Cu结合的部分。
可替换地，在其他实施例中，该第一键合层30仅包括绝缘连接层31，导电柱21沉积在焊盘11a上，从而与焊盘11a连接。例如，导电柱21通过电镀的方式沉积在焊盘11a上。
为了进一步提高有源面的温度传导速度，提高芯片的散热性能，需要通过选择合适的材料使得第一键合层30的热阻较小，例如，小于设定值。示例性地，设定值为1Kmm2/W。
示例性地，第一键合层30的厚度小于10μm。由于热阻与材料的厚度正相关，即材料越厚，热阻越大，所以将第一键合层30的厚度设置得较小能够避免第一键合层的热阻过大，影响芯片的散热性能。
三维(3D)堆叠技术是芯片领域的一个重要发展趋势。三维堆叠芯片是指将至少两个互连的裸芯片堆叠以后封装。
在一些示例中，堆叠在一起的多个裸芯片采用垂直互连结构电连接。垂直互连结构采用基于硅通孔(through silicon via，TSV)的Cu互连技术。在该互连技术中，裸芯片中开设有通孔，通孔从裸芯片的有源面延伸至无源面，该通孔内设置有Cu柱，通过该Cu柱将一个裸芯片与位于该裸芯片的无源面的另一裸芯片电连接。垂直互联结构一方面可以提高芯片集成度，另一方面可以通过短距离互连的优势降低芯片间互连的延迟。
对于三维堆叠芯片而言，芯片内部的发热问题更加严重，因此，在本申请实施例中，可以在三维堆叠芯片中的至少部分裸芯片的有源面设置导热片，例如，在下方(即靠近基板的位置)的至少一个裸芯片的有源面设置导热片，或者，在中间或者上方(即远离基板的位置)的至少一个裸芯片的有源面设置导热面，或者，在除了最下方的裸芯片以外的每个裸芯片的有源面设置导热片，或者，在每个裸芯片的有源面设置导热片。
图6是本申请实施例提供的一种芯片的结构示意图。如图6所示，该芯片包括多个裸芯片10和多个导热片20。裸芯片10和导热片20交替堆叠。裸芯片10的数量和导热片20的数量相等，每个裸芯片10的有源面11均与一个导热片20通过第一键合层30连接。
示例性地，裸芯片10采用前述基于TSV的Cu互连技术。
图7为本申请实施例提供的一种裸芯片的无源面的结构示意图。如图7所示，裸芯片10的无源面12具有多个开口12a，每个开口12a对应一个通孔。图5中的裸芯片10的有源面的结构参见图3，结合3和图6，无源面12的开口12a与有源面11上的焊盘11a是一一对应的。
图8为沿图7中的A-A线的截面结构示意图。如图8所示，裸芯片10中开设有多个通孔，通孔从裸芯片10的有源面11延伸至无源面12，通孔内设有Cu柱10a，Cu柱10a的一端与有源面11的焊盘11a连接，Cu柱10a的另一端从通孔在无源面12上的开口12a露出。
每个导热片20与相邻的裸芯片10的无源面12通过第二键合层40连接。使得相邻两个裸芯片以及两个裸芯片之间的第二键合层形成一个整体，减小垂直方向(即堆叠方向)的热量传导路径上的热阻，进一步提高芯片散热性能。
在一些示例中，第二键合层40也需要同时实现绝缘材料的键合和导电材料的键合，所以该第二键合层40的结构与第一键合层30的结构相同。再次参见图6，该第二键合层40包括绝缘连接层41和位于绝缘连接层41中的电互连结构42。其中，导热片20中的导电柱21和裸芯片10中的Cu柱的一端通过电互连结构42键合连接，导热片20和该导热片20相邻的裸芯片10的无源面12上除Cu柱以外的区域通过绝缘连接层41键合连接。通过第一键合层30的电互连结构32、导电柱21和第二键合层40的电互连结构42，可以实现相邻的两个裸芯片20之间的电信号互连。同时，相邻的两个裸芯片10之间的导热片20可以快速将堆叠区域内的热量扩散导出，降低结温。
可选地，再次参见图6，该芯片还包括电路板50，裸芯片10和导热片20位于电路板50上，且在裸芯片10和导热片20的排列方向上，与电路板50相邻的为导热片20。最外侧的导热片20中的导电柱21与电路板50连接，即图中最下方的导热片20中的导电柱21与电路板50连接。该电路板50包括基板51，导热片20中的导电柱21与基板51的表面的焊盘连接。例如，通过焊球51a连接。该基板51为芯片封装基板，包括但不限于印刷电路板板材或者陶瓷基板。示例性地，该基板51的另一表面通过焊球51b与外部电路连接。
对于三维堆叠芯片而言，通常热量会大量积聚在最下方的裸芯片，通过在基板50和最下方的裸芯片10之间也设有一个导热片20，可以实现最下方的芯片的快速均温。
可选地，如图6所示，该芯片还包括散热片60，散热片60与最外侧的裸芯片10的无源面12，即最上方的裸芯片10的无源面12通过第三键合层70连接。
在一些示例中，该第三键合层70采用金属材料制成。可选地，该第三键合层70为单层结构，例如，采用以下材料中的至少一种制成：Au，AuSn，Cu，CuSn，Ag，AgSn。或者，该第三键合层70为多层结构，例如，该第三键合层包括过渡层和接合层，过渡层和接合层依次位于裸芯片的无源面。示例性地，过渡层采用以下材料中的一种或多种制成：Ti，Cr，W，Ni，接合层包括以下一种或多种制成：Au，AuSn，Cu，CuSn，Ag，AgSn。
在另一些示例中，该第三键合层70采用非金属材料制成，非金属材料包括以下一种或多种：SiO2，SiC，AlN，Si。
为了进一步提高有源面的温度传导速度，提高芯片的散热性能，需要通过选择合适的材料使得第三键合层的热阻较小，例如，小于设定值。示例性地，设定值为1Kmm2/W。
在一些示例中，第三键合层70的厚度为0.5μm～10μm。
该散热片60可以采用高热导率材料制成，这里，高热导率材料指热导率大于设定值的材料，例如，热导率大于1000W/m·K的材料，或者，热导率大于1200W/m·K的材料。
在一些示例中，散热片60采用高热导率的无机材料制成。例如，单晶金刚石薄膜、多晶金刚石薄膜、氮化硼薄膜和砷化硼薄膜中的一种或多种。
在一些示例中，为满足散热需求，散热片60的厚度在300μm以上，例如为300μm～2000μm。
在一些示例中，散热片60采用以下方式中的任一种制成：高温高压法(hightemperature high pressure，HTHP)、微波等离子体化学气相沉积(microwave plasmaassisted chemical vapor deposition，MWCVD)、直流电弧等离子体喷射化学气相沉积(direct current arc plasma jet chemical vapor deposition，DC arc CVD)、物理气相沉积(physical vapor deposition，PVD)。
在一些示例中，散热片60与裸芯片10的无源面12的键合方式包括但不限于共晶键合、原子扩散键合(atomic diffusion bonding，ADB)、热压键合(thermal compression)、表面活化键合(surface activated bonding，SAB)等。
需要说明的是，在其他实施例中，散热片60可替换为其他形式的散热器，例如热沉、热导板等等。示例性地，热沉采用Cu、Al等材料制成。
在一种可能的实施方式中，裸芯片的厚度为15μm～500μm。目前，大多数裸芯片的厚度为775μm，由于裸芯片的材料(例如Si)本身的热导率较小，将裸芯片的厚度减薄至15μm～500μm，减小了三维堆叠芯片垂直方向的热阻，有利于三维堆叠芯片的垂直方向的热传导。
在一些示例中，导热片20的厚度为50μm～500μm。在裸芯片的厚度减薄的情况下，将导热片的厚度在该范围内取值，相当于采用高热导率的导热片替换低热导率的裸芯片的材料，从而在芯片的厚度基本不变的前提下，减小三维芯片垂直方向的热阻。
图6中的三维堆叠芯片，使用热导率为1200W/m·K的多晶金刚石薄膜作为导热片和散热片，与不使用导热片和散热片相比，芯片散热收益提升了11％，芯片片上温差以及最高结温均可以有10℃以上散热收益，能够有效降低系统散热压力。
为了保证散热效果，导热片20的尺寸大于或者等于裸芯片10的尺寸。这样，当导热片与裸芯片的有源面连接之后，裸芯片10在相连的导热片20的表面上的投影与该表面重合，即裸芯片10与导热片20的外边缘对齐；或者，裸芯片10在相连的导热片20的表面上的投影位于该表面内，即导热片20的外边缘超出导热片20的外边缘。
图9是本申请实施例提供的一种芯片的结构示意图。如图9所示，该芯片包括多个裸芯片10和多个导热片20。裸芯片10和导热片20交替堆叠。与图6所示结构的区别在于，在图9所示结构中，裸芯片10的数量比导热片20的数量少1，最外侧的一个裸芯片10的有源面11没有连接导热片20，而是直接通过焊球51a与基板51连接。
在一些示例中，图6和图9中的三维堆叠芯片是存储器芯片，例如HBM(high-bandwidth memory，高带宽内存)芯片等。
需要说明的是，在前述三维堆叠芯片中，多个导热片20采用相同的材料制成，例如，多个导热片20都采用多晶金刚石薄膜；或者，多个导热片20采用不同的材料制成，例如，部分导热片20采用多晶金刚石薄膜，部分导热片20采用氮化硼薄膜。
图10是本申请实施例提供的一种芯片的结构示意图。如图10所示，该芯片的结构与图9所示芯片的结构之间的区别在于，图10所示的芯片仅包括一个裸芯片10和一个导热片20。该裸芯片10的有源面11通过第一键合层30与导热片20连接，导热片20中的导电柱21通过焊球51a与基板51连接。该裸芯片10的无源面12通过第三键合层70与散热片60连接。
针对150W/cm2的芯片功耗密度，使用热导率为1200W/m·K的多晶金刚石薄膜作为导热片和散热片，与不使用导热片和散热片相比，芯片散热收益提升了7％，结温下降7℃以上，能够有效降低系统散热压力。
图11是本申请实施例提供的一种芯片的结构示意图。如图11所示，该芯片的结构与图6所示芯片的结构之间的区别在于，除了基板51之外，电路板50还包括中介板52，基板51并不是直接与堆叠在一起的裸芯片10和导热片20连接，而是通过中介层52与堆叠在一起的裸芯片10和导热片20连接。
示例性地，如图11所示，中介层52的一侧面通过焊球52a与导热片20中的导电柱21连接，中介层52的另一侧面通过焊球51a与基板51连接。
假设一组裸芯片包括一个裸芯片或者堆叠在一起的至少两个裸芯片，图11所示的芯片包括两组裸芯片，两组裸芯片位于该中介层52的同一表面，两组裸芯片通过该中介层52实现电信号互连。
可选地，两组裸芯片的结构不同，例如，在图11所示的这两组裸芯片中，图左侧的一组裸芯片的结构与图6所示结构相同，图右侧的一组裸芯片仅包括一个裸芯片10，该裸芯片10的有源面通过焊球52a与中介层52连接，裸芯片10的无源面通过第三键合层70与散热片60连接。
可替代地，在其他实施例中，两组裸芯片的结构相同，例如，都采用图11左侧的一组裸芯片的结构。
需要说明的是，在一些实施例中，图11中的两组裸芯片中的至少一组裸芯片的结构替换为图1、图2、图9、图10中的结构，本申请对此不做限制。
本申请实施例还提供了一种芯片的制造方法。该制造方法包括：提供裸芯片；在裸芯片的有源面与导热片之间形成第一键合层，以将裸芯片的有源面与导热片通过第一键合层连接。
在一些示例中，导热片为整片结构，导热片中未形成导电柱，这种情况下，将裸芯片的有源面与导热片通过第一键合层连接，包括：第一步、在裸芯片的有源面形成绝缘的第一连接子层；第二步、在导热片的一侧面上形成绝缘的第二连接子层；第三步、将第一连接子层和第二连接子层键合连接，得到图1所示的结构。
示例性地，第一连接子层通过甩胶等方式形成，第二连接子层通过甩胶等方式形成。
在一些示例中，导热片中形成有导电柱。这种情况下，将裸芯片的有源面与导热片通过第一键合层连接的方式包括以下三种。
第一种、先在导热片20中形成通孔，并在通孔中形成导电柱21，然后在裸芯片的有源面与导热片之间形成第一键合层，以将带有导电柱21的导热片20与裸芯片10的有源面通过第一键合层30连接。通过预先在导热片20中形成导电柱21，然后再将导热片与裸芯片10键合连接，多个步骤可以同步进行，例如，裸芯片和导热片同时制作，这样能够提高芯片的制作效率。
在一种可能的实施方式中，在该第一种方式中，在裸芯片的有源面与导热片之间形成第一键合层，包括：
第一步、在裸芯片10的有源面11的除焊盘以外的区域形成绝缘的第一连接子层31a，如图12所示，有源面11上形成有第一连接子层31a，有源面11上的焊盘11a从第一连接子层31a中的空缺处露出；
第二步、在导热片20的一侧面上除导电柱21以外的区域形成绝缘的第二连接子层31b，如图13所示，多个导电柱21凸出于导热片20的侧面，第二连接子层31b位于导热片20上且位于导电柱21的间隙之间；
第三步、将第一连接子层31a和第二连接子层31b键合连接，并将焊盘11a与导电柱21键合连接，形成第一键合层30，裸芯片10的有源面11和导热片20通过第一键合层30连接，得到图2所示的结构。在这种情况下，第一连接子层31a和第二连接子层31b键合连接形成绝缘连接层31，焊盘11a与导电柱21的键合界面处形成电互连结构32。
在一些示例中，为了保证第一连接子层31a和第二连接子层31b键合连接的同时，焊盘11a与导电柱21也能够键合连接，焊盘11a凸出于裸芯片的有源面11。此外，第一步和第二步的执行顺序可以调换，即先执行第二步再执行第一步，或者，可以同时执行第一步和第二步。
第一连接子层31a采用化合物材料或者聚合物材料制成。化合物材料包括但不限于SiO2，AlN，SiC。聚合物材料包括但不限于BCB、SU-8、PI等。第二连接子层31b的材料与第一连接子层31a的材料相同，以保证第一连接子层31a和第二连接子层31b能够键合连接。
可选地，焊盘11a采用键合金属材料制成，例如Cu，Ag，Au，Al等，或者采用低熔点钎料制成，例如AgSn，AgCuSn，CuSn等。
可选地，导电柱21采用金属材料制成，例如Cu，Ag，Au等等。导电柱21的材料需要与焊盘11a的材料对应，以保证焊盘11a和导电柱21之间能够通过键合方式连接。
需要说明的是，在该实施方式中，焊盘11a与导电柱21直接键合连接形成电互连结构32，在其他实施方式中，该方法还包括：在焊盘11a和导电柱21中的至少一个上形成钎料层，焊盘11a和导电柱21通过该钎料层键合连接，电互连结构由该钎料层和该钎料层相对的结构(焊盘或导电柱)形成。
第二种、先在导热片20中形成通孔，再在裸芯片的有源面与导热片之间形成第一键合层，以将导热片20与裸芯片10的有源面通过第一键合层30连接，然后在通孔中形成导电柱21。
在一种可能的实施方式中，在该第二种方式中，将裸芯片的有源面与导热片通过第一键合层连接，包括：
第一步、在有源面11形成绝缘的第一连接子层31a，该第一连接子层31a覆盖该有源面11，如图14所示；
第二步、在导热片20的一侧面形成绝缘的第二连接子层31b，该第二连接子层覆盖导热片的一侧面，如图15所示；
第三步、将第一连接子层31a和第二连接子层31b键合连接，形成绝缘连接层31，如图16所示；
第四步、在导热片20和绝缘连接层31中对应有源面11上的焊盘11a形成通孔20a，绝缘连接层31中除通孔20a以外的部分为第一键合层30，如图17所示；
第五步、在焊盘11a上沉积形成位于通孔20a中的导电柱21，导电柱21贯穿导热片20，得到如图2所示的结构。
需要说明的是，第一步和第二步的执行顺序可以调换，即先执行第二步再执行第一步，或者，同时执行第一步和第二步。
第三种、先将导热片20与裸芯片10的有源面通过第一键合层30连接之后，再在导热片20中形成通孔，然后在通孔中形成导电柱21。
在一种可能的实施方式中，在该第三种方式中，将裸芯片的有源面与导热片通过第一键合层连接，包括：
第一步、在有源面11的除焊盘11a以外的区域形成绝缘的第一连接子层31a，如图18所示；
第二步、在导热片20上形成多个通孔20a，通孔20a与焊盘11a对应，如图19所示；
第三步、在导热片20的一侧面上除通孔20a以外的区域形成绝缘的第二连接子层31b，如图20所示；
第四步、将第一连接子层31a和第二连接子层31b键合连接，形成第一键合层31，如图17所示；
第五步、在焊盘11a上沉积形成位于通孔20a中的导电柱21，导电柱21贯穿导热片20，得到如图2所示的结构。
需要说明的是，本申请不限定第一步、第二步和第三步的执行顺序，例如，先执行第二步和第三步，再执行第一步，或者，同时执行第一步和第二步，再执行第三步；或者，先执行第二步，再同时执行第一步和第三步。
在一些示例中，在这三种方式中，在采用以下方式导热片20中形成通孔：在导热片的一侧面形成光刻胶层；对光刻胶层进行曝光和显影，得到图案化的光刻胶层，该图案化的光刻胶层中对应通孔的位置是镂空的；以图案化的光刻胶层为掩膜，对导热片进行刻蚀，从而在导热片中形成通孔。在另一些示例中，采用激光打孔的方式在导热片20中形成通孔。
可选地，在这三种方式中，导电柱21通过电镀、烧结等方式形成在通孔20a中。需要说明的是，在第二种和第三种方式中，导电柱21直接沉积在焊盘11a上，例如，通过电镀等方式直接形成在焊盘11a上，也就是说，导电柱21延伸至第一键合层30中与焊盘11a连接。
可选地，对于前述任一种三维堆叠芯片，该制造方法还包括：将裸芯片的无源面与另一导热片通过第二键合层连接，第二键合层的结构与第一键合层的结构相同，连接在导热片两侧的两个裸芯片通过导热片中的导电柱电连接。
将裸芯片的无源面与相邻的导热片通过第二键合层连接的过程参见裸芯片的有源面与导热片通过第一键合层连接的过程，在此省略详细描述。
可选地，该制造方法还包括：将连接在一起的裸芯片和导热片中，位于最外侧的裸芯片的无源面与散热片通过第三键合层连接。例如，先在该最外侧的裸芯片的无源面上形成第一键合子层；然后在散热片上形成第二键合子层；然后将第一键合子层和第二键合子层键合连接。
第一键合子层和第二键合子层的材料与前述第三键合层的材料相应，在此省略详细描述。
可选地，散热片采用以下方式中的任一种制成：HTHP、MWCVD、DC arc CVD、PVD。
在一些示例中，散热片与裸芯片的无源面的键合方式包括但不限于共晶键合、ADB、热压键合、表面活化键合SAB等。
可选地，该制造方法还包括：将连接在一起的裸芯片和导热片与电路板连接。
在一种实现方式中，电路板为基板，将连接在一起的裸芯片和导热片与电路板连接包括：先将连接在一起的裸芯片和导热片放置在基板上，然后将连接在一起的裸芯片和导热片通过焊球与基板连接。
在另一种实现方式中，电路板包括基板和中介板，中介板位于基板上，将连接在一起的裸芯片和导热片与电路板连接，包括：将连接在一起的裸芯片和导热片通过焊球与中介板的一侧面连接，将中介板的另一侧面通过焊球与基板连接。
本申请实施例还提供了一种电子设备，该电子设备包括前述任一种芯片。
示例性地，该电子设备为移动终端，包括但不限于手机、平板电脑、笔记本电脑等等。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
以上所述仅为本申请一个实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (24)

1.一种芯片，其特征在于，包括：
裸芯片(10)和导热片(20)，所述裸芯片的有源面(11)与所述导热片(20)通过第一键合层(30)连接。
2.根据权利要求1所述的芯片，其特征在于，还包括导电柱(21)，所述导电柱(21)贯穿所述导热片(20)；
所述第一键合层(30)包括绝缘连接层(31)和电互连结构(32)，所述电互连结构(32)位于绝缘连接层(31)中；其中，所述有源面(11)的焊盘(11a)和所述导电柱(21)之间通过所述电互连结构(32)键合连接，所述有源面(11)的除焊盘(11a)以外的区域和所述导热片(20)之间通过所述绝缘连接层(31)键合连接。
3.根据权利要求1所述的芯片，其特征在于，还包括导电柱(21)，所述导电柱(21)贯穿所述导热片(20)；
所述第一键合层(30)包括绝缘连接层(31)，所述导电柱(21)沉积在所述有源面(11)的焊盘(11a)上，所述有源面(11)的除焊盘(11a)以外的区域和所述导热片(20)之间通过所述绝缘连接层(31)键合连接。
4.根据权利要求2所述的芯片，其特征在于，所述电互连结构(32)采用以下材料中的一种或多种制成：Cu，Ni，W，CuSn，AuSn。
5.根据权利要求2至4任一项所述的芯片，其特征在于，所述绝缘连接层(31)采用以下材料中的一种或多种制成：SiO2，AlN，SiC，苯并环丁烯，聚酰亚胺，近紫外负性光刻胶。
6.根据权利要求2至5任一项所述的芯片，其特征在于，所述第一键合层(30)的热阻小于1Kmm2/W。
7.根据权利要求1至6任一项所述的芯片，其特征在于，所述芯片包括至少两个所述裸芯片(10)和至少一个所述导热片(20)，所述裸芯片(10)和所述导热片(20)交替堆叠。
8.根据权利要求7所述的芯片，其特征在于，所述导热片(20)与相邻的所述裸芯片(10)的无源面(12)通过第二键合层(40)连接，所述第二键合层(40)的结构与所述第一键合层(30)的结构相同。
9.根据权利要求1至6任一项所述的芯片，其特征在于，所述芯片包括一个所述裸芯片(10)和一个所述导热片(20)。
10.根据权利要求1至9任一项所述的芯片，其特征在于，还包括：
电路板(50)，所述裸芯片(10)和所述导热片(20)位于所述电路板(50)上，且在所述裸芯片(10)和所述导热片(20)的排列方向上，与所述电路板(50)相邻的为所述导热片(20)。
11.根据权利要求1至10任一项所述的芯片，其特征在于，还包括：
散热片(60)，所述散热片(60)与最外侧的所述裸芯片(10)的无源面(12)通过第三键合层(70)连接。
12.根据权利要求11所述的芯片，其特征在于，所述第三键合层(70)采用金属材料制成，所述金属材料包括以下一种或多种：Au，AuSn，Cu，CuSn，Ag，AgSn；
或者，所述第三键合层(70)采用非金属材料制成，所述非金属材料包括以下一种或多种：SiO2，SiC，AlN，Si。
13.根据权利要求1至12任一项所述的芯片，其特征在于，所述裸芯片(10)在相连的所述导热片(20)的表面上的投影位于所述表面内或者与所述表面重合。
14.根据权利要求1至13任一项所述的芯片，其特征在于，所述裸芯片(10)的厚度为15μm～500μm。
15.根据权利要求1至14任一项所述的芯片，其特征在于，所述导热片(20)的厚度为50μm～500μm。
16.根据权利要求1至15任一项所述的芯片，其特征在于，所述导热片(20)包括单晶金刚石薄膜、多晶金刚石薄膜、氮化硼薄膜和砷化硼薄膜中的一种或多种。
17.一种芯片的制造方法，其特征在于，包括：
提供裸芯片和导热片；
在所述裸芯片的有源面与所述导热片之间形成第一键合层，以将所述裸芯片的有源面与所述导热片通过所述第一键合层连接。
18.根据权利要求17所述的制造方法，其特征在于，所述将所述裸芯片的有源面与导热片通过第一键合层连接，包括：
提供贯穿有导电柱的所述导热片；
在所述有源面的除焊盘以外的区域形成绝缘的第一连接子层；
在所述导热片的一侧面上除导电柱以外的区域形成绝缘的第二连接子层；
将所述第一连接子层和所述第二连接子层键合连接，并将所述有源面的焊盘与所述导电柱键合连接，形成所述第一键合层。
19.根据权利要求17所述的制造方法，其特征在于，所述在所述裸芯片的有源面与所述导热片之间形成第一键合层，包括：
在所述有源面形成绝缘的第一连接子层；
在所述导热片的一侧面形成绝缘的第二连接子层；
将所述第一连接子层和所述第二连接子层键合连接，形成绝缘连接层；
在所述导热片和所述绝缘连接层中对应所述有源面上的焊盘形成通孔，所述绝缘连接层中除所述通孔以外的部分为所述第一键合层；
在所述焊盘上沉积形成位于所述通孔中的导电柱，所述导电柱贯穿所述导热片。
20.根据权利要求17所述的制造方法，其特征在于，所述在所述裸芯片的有源面与所述导热片之间形成第一键合层，包括：
在所述有源面的除焊盘以外的区域形成绝缘的第一连接子层；
在所述导热片上形成多个通孔，所述通孔与所述焊盘对应；
在所述导热片的一侧面上除所述通孔以外的区域形成绝缘的第二连接子层；
将所述第一连接子层和所述第二连接子层键合连接，形成所述第一键合层；
在所述焊盘上沉积形成位于所述通孔中的导电柱，所述导电柱贯穿所述导热片。
21.根据权利要求17至20任一项所述的制造方法，其特征在于，还包括：将所述裸芯片的无源面与另一导热片通过第二键合层连接，所述第二键合层的结构与所述第一键合层的结构相同。
22.根据权利要求17至21任一项所述的制造方法，其特征在于，还包括：
将连接在一起的所述裸芯片和所述导热片与电路板连接。
23.根据权利要求17至22任一项所述的制造方法，其特征在于，还包括：将连接在一起的所述裸芯片和所述导热片中，位于最外侧的所述裸芯片的无源面与散热片通过第三键合层连接。
24.一种电子设备，其特征在于，包括：如权利要求1至16任一项所述的芯片。
CN202011063273.2A 2020-09-30 2020-09-30 芯片及其制造方法、电子设备 Pending CN114334854A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011063273.2A CN114334854A (zh) 2020-09-30 2020-09-30 芯片及其制造方法、电子设备
EP21194487.1A EP3979312A3 (en) 2020-09-30 2021-09-02 Chip and manufacturing method thereof, and electronic device
US17/473,673 US11862529B2 (en) 2020-09-30 2021-09-13 Chip and manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011063273.2A CN114334854A (zh) 2020-09-30 2020-09-30 芯片及其制造方法、电子设备

Publications (1)

Publication Number Publication Date
CN114334854A true CN114334854A (zh) 2022-04-12

Family

ID=77640367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011063273.2A Pending CN114334854A (zh) 2020-09-30 2020-09-30 芯片及其制造方法、电子设备

Country Status (3)

Country Link
US (1) US11862529B2 (zh)
EP (1) EP3979312A3 (zh)
CN (1) CN114334854A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114759130A (zh) * 2022-06-15 2022-07-15 镭昱光电科技(苏州)有限公司 一种Micro-LED显示芯片及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637078A1 (en) * 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
US6653730B2 (en) 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
CN2499978Y (zh) 2001-10-26 2002-07-10 财团法人工业技术研究院 三维堆叠封装散热模块
CN1494136A (zh) 2002-11-01 2004-05-05 威宇科技测试封装（上海）有限公司 一种带有内置散热片的芯片封装结构
TWI239606B (en) 2002-11-07 2005-09-11 Kobe Steel Ltd Heat spreader and semiconductor device and package using the same
CN100390974C (zh) 2004-08-20 2008-05-28 清华大学 一种大功率半导体器件用的大面积散热结构
CN100505248C (zh) 2006-11-27 2009-06-24 南茂科技股份有限公司 具有散热结构的堆叠芯片封装
TWI470762B (zh) * 2007-07-27 2015-01-21 尼康股份有限公司 Laminated semiconductor device
US8502373B2 (en) * 2008-05-05 2013-08-06 Qualcomm Incorporated 3-D integrated circuit lateral heat dissipation
CN101556941B (zh) 2009-05-13 2011-09-07 重庆三祥汽车电控系统有限公司 贴片式大功率元件的散热结构
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
CN102130244B (zh) 2010-12-17 2013-03-06 天津理工大学 一种基于金刚石薄膜的led散热基底及其制作方法
WO2013074122A1 (en) 2011-11-18 2013-05-23 Intel Corporation Thermal management in packaged vcsels
CN103378026A (zh) 2012-04-16 2013-10-30 北京大学 一种具有散热功能的三维封装方法
CN202871787U (zh) 2012-09-07 2013-04-10 浙江中博光电科技有限公司 一种均温板上直接封装芯片的结构
US20140374891A1 (en) * 2013-06-24 2014-12-25 Boon Yew Low Semiconductor device with heat spreader and thermal sheet
CN103489838B (zh) 2013-10-15 2016-04-06 北京大学 一种强化散热三维封装结构及其封装方法
US9570421B2 (en) * 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
CN103762203B (zh) 2014-01-09 2016-08-24 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板三维封装的散热结构及制作方法
CN203774287U (zh) 2014-03-10 2014-08-13 中国科学院微电子研究所 带散热功能的三维堆叠芯片
US10468351B2 (en) * 2014-08-26 2019-11-05 Xilinx, Inc. Multi-chip silicon substrate-less chip packaging
CN204360313U (zh) 2015-01-11 2015-05-27 泉州三欣新材料科技有限公司 一种cpu高效散热装置
CN205845932U (zh) 2016-07-28 2016-12-28 重庆蓝岸通讯技术有限公司 芯片的散热结构
CN108885676A (zh) 2017-02-09 2018-11-23 斯蒂芬·莱波尔德 磁性隐私屏幕
US10658264B2 (en) * 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
CN107523828B (zh) 2017-09-04 2019-08-23 哈尔滨工业大学 一种GaN与金刚石复合散热结构的制备方法
KR102164795B1 (ko) * 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN109524373B (zh) 2018-11-19 2020-10-30 中国电子科技集团公司第五十八研究所 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN113113367A (zh) 2020-01-13 2021-07-13 华为技术有限公司 芯片、芯片的制造方法和电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114759130A (zh) * 2022-06-15 2022-07-15 镭昱光电科技(苏州)有限公司 一种Micro-LED显示芯片及其制备方法

Also Published As

Publication number Publication date
EP3979312A3 (en) 2022-04-13
US11862529B2 (en) 2024-01-02
EP3979312A2 (en) 2022-04-06
US20220102237A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US7078788B2 (en) Microelectronic substrates with integrated devices
JP5897729B2 (ja) 温度管理強化型半導体ダイアセンブリ、それを含む半導体デバイスおよび関連方法
TWI528519B (zh) 封裝結構及傳輸線之形成方法
US7906842B2 (en) Wafer level system in package and fabrication method thereof
EP2469591B1 (en) Semiconductor device package and method for fabricating the same
EP1906436B1 (en) Semiconductor-embedded substrate and manufacturing method thereof
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
US20170025393A1 (en) Thermally enhanced face-to-face semiconductor assembly with heat spreader and method of making the same
CN101295683A (zh) 改善散热与接地屏蔽功能的半导体装置封装结构及其方法
JPH02257664A (ja) 集積回路チップ　パッケージおよびその形成方法
US8877563B2 (en) Microfabricated pillar fins for thermal management
US20240321683A1 (en) Semiconductor package and cooling system thereof
CN114334854A (zh) 芯片及其制造方法、电子设备
TWI362735B (en) Semiconductor chip having tsv (through silicon via) and stacked assembly including the chips
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法
KR20110075354A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
TWI817728B (zh) 內埋元件之封裝結構
US20240355798A1 (en) Semiconductor package
CN115881659A (zh) 一种芯片
JP2024019051A (ja) 熱管理構造及び熱管理構造の製造方法
CN118693021A (zh) 半导体封装及其冷却系统
CN117374025A (zh) 一种具散热功能的双面系统级封装结构及其制作方法
CN118824975A (zh) 半导体封装和用于制造该半导体封装的方法
CN117766488A (zh) 用于增强冷却的半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination