TWI763319B - 電子封裝件及其製法 - Google Patents
電子封裝件及其製法 Download PDFInfo
- Publication number
- TWI763319B TWI763319B TW110106127A TW110106127A TWI763319B TW I763319 B TWI763319 B TW I763319B TW 110106127 A TW110106127 A TW 110106127A TW 110106127 A TW110106127 A TW 110106127A TW I763319 B TWI763319 B TW I763319B
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic
- electronic package
- cladding layer
- layer
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 230000017525 heat dissipation Effects 0.000 claims abstract description 29
- 238000005253 cladding Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 71
- 239000004065 semiconductor Substances 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000005022 packaging material Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 241001133184 Colletotrichum agaves Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一種電子封裝件,係於承載結構上設置電子元件,且將該承載結構接置於一電子裝置上,並將散熱件設於該電子裝置上並結合該承載結構,使該電子元件所產生之熱經由該承載結構及散熱件排逸至外界環境,以達到散熱之需求。
Description
本發明係有關一種半導體封裝件,尤指一種具散熱結構之電子封裝件及其製法。
現今無線通訊技術已廣泛應用於各式消費性電子產品(如手機、平板電腦等),以利接收或發送各種無線訊號。同時,為滿足消費性電子產品的便於攜帶性及上網便利性,無線通訊模組之製造與設計係朝輕、薄、短、小之需求作開發,其中,5G系統因訊號品質與傳輸速度要求而需更好的天線配置,以提升訊號的品質與傳輸速度。
圖1係習知半導體封裝件1之剖面示意圖。如圖1所示,該半導體封裝件1係包含有相堆疊之一封裝模組1a以及一天線基板14。該封裝模組1a係包含一嵌埋有至少一半導體晶片11及複數導電柱13之包覆層15、設於該包覆層15其中一側之線路結構10、及設於該包覆層15另一側之佈線結構16,其中,該導電柱13電性連接該線路結構10及該佈線結構16,且該半導體晶片11之作用面11a電性連接該線路結構10,並使該佈線結構16接合該天線基板14,而該線路
結構10上可藉由複數導電元件17接置一電路板18,再以底膠180包覆該些導電元件17。
習知半導體封裝件1中,該半導體晶片11於製程中係以其晶背(非作用面11b)藉由黏著層12固定於該佈線結構16上,故該半導體晶片係藉由該黏著層12與該佈線結構16之介電材160將熱能導引至外界環境。
然而,由於5G系統之需求,該天線基板14需高功率運作,故該半導體晶片11於運作時會產生大量之熱能,而該熱能主要經由晶背之黏著層12與介電材160排逸至外界環境,造成無法快速排熱,即無法達到5G系統所需之散熱效果,導致該5G系統於運作中,該半導體封裝件1容易因過熱而故障。
因此,如何克服上述習知技術的問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失,本發明係提供一種電子封裝件,係包括:電子裝置;承載結構,係具有線路層以及相對之第一側與第二側,其中,該承載結構之第一側係定義有一置晶區及一鄰接該置晶區之導熱區,且該承載結構以其第二側設於該電子裝置上;電子元件,係設於該承載結構之置晶區上並電性連接該線路層;包覆層,係設於該承載結構之置晶區上以包覆該電子元件;以及散熱件,係設於該電子裝置上並藉由散熱材連結至該承載結構之導熱區。
本發明復提供一種電子封裝件之製法,係包括:提供一具有線路層以及相對之第一側與第二側之承載結構,且該承載結構之第一側係定義有一置晶區及一鄰接該置晶區之導熱區;於該承載結構之置晶區上設有至少一電性
連接該線路層之電子元件;形成包覆層於該承載結構之置晶區上,以令該包覆層包覆該電子元件;將該承載結構以其第二側接置於一電子裝置上;以及將散熱件設於該電子裝置上,並使該散熱件藉由散熱材連結至該承載結構之導熱區。
前述之電子封裝件及其製法中,該散熱材係為導熱介面材、銲錫材或金屬材。
前述之電子封裝件及其製法中,該散熱件係具有一結合於該承載結構之環體。例如,該環體係具有開口,其對應該承載結構之位置。
前述之電子封裝件及其製法中,復包括形成佈線結構於該包覆層上。
前述之電子封裝件及其製法中,復包括形成天線結構於該包覆層上。
前述之電子封裝件及其製法中,復包括嵌埋複數導電體於該包覆層中,以令該複數導電體電性連接該線路層。
由上可知,本發明之電子封裝件及其製法中,主要藉由在承載結構與電子裝置之間設置散熱件之設計,使該電子元件所產生之熱能可經由該承載結構及散熱件排逸至外界環境中,故相較於習知技術,本發明之電子封裝件以該散熱件作為散熱路徑,因而能大幅增加散熱效果,以達到5G系統所需之散熱要求。
1:半導體封裝件
1a:封裝模組
10:線路結構
11:半導體晶片
11a,21a:作用面
11b,21b:非作用面
12,31:黏著層
13:導電柱
14:天線基板
15,25:包覆層
16,26:佈線結構
160:介電材
17,27:導電元件
18:電路板
180:底膠
2:電子封裝件
20:承載結構
20a:第一側
20b:第二側
20c:側面
200,260:絕緣層
201,261:線路層
21:電子元件
210:電極墊
211:導電凸塊
22:絕緣材
23:導電體
24:天線結構
240:介電層
241:天線部
28:電子裝置
28a:第一表面
28b:第二表面
280:封裝材
29:散熱件
29a:環體
290:開口
291:支撐腳
30:散熱材
A:空氣間隔
A1:置晶區
A2:導熱區
P1:組裝區
P2:輔助區
S:外界環境
圖1係為習知半導體封裝件之剖面示意圖。
圖2A至圖2E係為本發明之電子封裝件之製法之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
圖2A至圖2E係為本發明之電子封裝件2之製法的剖面示意圖。
如圖2A所示,提供一承載結構20,其具有相對之第一側20a與第二側20b,且該承載結構20之第一側20a上設置有至少一電子元件21及複數導電體23。
於本實施例中,該承載結構20係例如為具有核心層與線路結構之封裝基板、無核心層(coreless)形式線路結構之封裝基板、具導電矽穿孔(Through-silicon via,簡稱TSV)之矽中介板(Through Silicon interposer,簡稱TSI)或其它板型,其包含至少一絕緣層200及至少一結合該絕緣層之線路層201,如至少一扇出(fan out)型重佈線路層(redistribution layer,簡稱RDL)。應可理解地,該承載結構20亦可為其它承載晶片之基材,如導線架(lead frame)、晶圓(wafer)、或其它具有金屬佈線(routing)之板體等,並不限於上述。
再者,該承載結構20之第一側20a係定義有一置晶區A1及一鄰接該置晶區A1之導熱區A2。
又,該電子元件21係為主動元件、被動元件或其組合者。該主動元件係例如半導體晶片,而該被動元件係例如電阻、電容及電感。於本實施例中,該電子元件21係為半導體晶片,其具有相對之作用面21a與非作用面21b,該作用面21a具有複數電極墊210,以藉由複數如銲錫材料、金屬柱(pillar)或其它等之導電凸塊211利用覆晶方式設於該承載結構20之第一側20a之置晶區A1之線路層201上並電性連接該線路層201,且以如底膠或非導電底部填充薄膜(NCF)等絕緣材22包覆該些導電凸塊211;或者,該電子元件21可藉由複數銲線(圖未示)以打線方式電性連接該承載結構20之第一側20a之置晶區A1之線路層201;亦或,該電子元件21可直接接觸該承載結構20之第一側20a之置晶區A1之線路層201。因此,可於該承載結構20上接置所需類型及數量之電子元件,以提升其電性功能,且有關電子元件21電性連接承載結構20之方式繁多,並不限於上述。
另外,該導電體23係為柱狀,其形成於該承載結構20之置晶區A1上並電性連接該第一側20a之置晶區A1之線路層201,且形成該導電體23之材質係為如銅之金屬材或銲錫材。
如圖2B所示,形成一包覆層25於該承載結構20之第一側20a之置晶區A1上,以令該包覆層25包覆該電子元件21與該些導電體23。接著,形成一佈線結構26於該包覆層25上,且令該佈線結構26電性連接該些導電體23,使該電子元件21藉由該承載結構20與該導電體23電性連接該佈線結構26。
於本實施例中,形成該包覆層25之材質係為聚醯亞胺(polyimide,簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等絕緣材,但並不限於上述。例如,可採用壓合(lamination)或模壓(molding)等方式將該包覆層25形成於該承載結構20之第一側20a上。
再者,可依需求進行整平製程,以令該包覆層25之上表面齊平該導電體23之端面,使該導電體23之端面外露出該包覆層25,甚至可使該包覆層25之上表面齊平該非作用面21b,以令該非作用面21b外露出該包覆層25。例如,可藉由研磨方式進行該整平製程,以移除該導電體23之部分材質與該包覆層25之部分材質。
又,該佈線結構26係包括至少一絕緣層260及設於該絕緣層260上之複數線路層261(如RDL)。例如,形成該線路層261之材質係為銅,且形成該絕緣層260之材質係為如聚對二唑苯(PBO)、聚醯亞胺(PI)、預浸材(PP)之介電材,較佳為PI材。
如圖2C所示,接置一天線結構24於該佈線結構26上,且該天線結構24係包含一結合該佈線結構26之介電層240及一配置於該介電層240外表面上之天線部241。
於本實施例中,該介電層240係為單層結構體,且形成該介電層240之材質係為如聚對二唑苯(PBO)、聚醯亞胺(PI)、預浸材(PP)之介電材,其可同於或異於該絕緣層260之材質。
再者,該天線部241係為天線層形式。例如,可於該介電層240上藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或貼膜(foiling)等方式製作厚度輕薄之圖案化天線層。或者,該天線層可採用貼片(patch)構造,並可依需求於該介電層240上形成有一覆蓋該天線層之絕緣保護層(圖略)。
再者,該天線部241與該線路層261係以耦合方式傳輸訊號。例如,該天線部241與該線路層261係可由交變電壓、交變電流或輻射變化產生輻射能量,且該輻射能量係為電磁場,以令該天線部241與該線路層261能相互電磁耦合,使天線訊號能於該天線部241與該線路層261之間傳遞。
如圖2D所示,形成複數如銲球之導電元件27於該承載結構20之第二側20b之線路層201上,以接置於一如電路板之電子裝置28上,並形成如底膠之封裝材280於該電子裝置28上,以令該封裝材280包覆該些導電元件27。
於本實施例中,該電子裝置28係具有相對之第一表面28a與第二表面28b,且該第一表面28a上係定義有一接置該些導電元件27且佈設該封裝材280之組裝區P1及一鄰接該組裝區P1周圍之輔助區P2。
如圖2E所示,將一散熱件29設於該電子裝置28之第一表面28a之輔助區P2上,且該散熱件29復結合該承載結構20。
於本實施例中,該散熱件29係具有一環體29a與複數自該環體29a邊緣向下延伸之支撐腳291,且該環體29a係為散熱片狀型式,其下側以散熱材30結合於該承載結構20之第一表面20a之導熱區A2上。例如,該散熱材30係為導熱介面材(Thermal Interface Material,簡稱TIM)、銲錫材、金屬材或其它導熱材料,且該環體29a具有一開口290,其對應該承載結構20之位置,以令該天線結構24外露於該開口290,甚至可依需求凸伸出該環體29a。
再者,該支撐腳291係藉由黏著層31結合於該電子裝置28之第一表面28a之輔助區P2上。例如,該支撐腳291並未接觸該承載結構20與封裝材280,使該支撐腳291與該承載結構20之側面20c之間形成有一空氣間隔A。
因此,本發明之製法主要藉由該散熱件之環體29a之設計,使該電子元件21所產生之熱能可經由該承載結構20之導熱區A2、散熱材30及環體29a等處排逸至外界環境S中,故相較於習知技術,本發明之散熱路徑主要經由該環體29a,而非由晶背上之絕緣材(如該包覆層25或習知黏著層與介電材)為主要散熱路徑,因而能大幅增加散熱效果(約增加25%散熱效率),以達到5G系統所需之散熱要求。
本發明復提供一種電子封裝件2,係包括:一電子裝置28、一具有線路層201之承載結構20、至少一電子元件21、一包覆層25以及一散熱件29。
所述之承載結構20係設於該電子裝置28上。
所述之電子元件21係設於該承載結構20上並電性連接該承載結構20之線路層201。
所述之包覆層25係設於該承載結構20上以包覆該電子元件21。
所述之散熱件29係設於該電子裝置28上並藉由散熱材30結合該承載結構20。
於一實施例中,該承載結構20係具有相對之第一側20a與第二側20b,以令該電子元件21及包覆層25配置於該第一側20a,且該承載結構20以其第二側20b接置該電子裝置28。例如,該承載結構20之第一側20a係定義有一置晶區A1及一鄰接該置晶區A1之導熱區A2,以令該電子元件21及包覆層25配置於該置晶區A1上,且該散熱件29結合至該導熱區A2。
於一實施例中,該散熱材30係為導熱介面材、銲錫材或金屬材。
於一實施例中,該散熱件29係具有一結合於該承載結構20之環體29a。例如,該環體29a係具有開口290,其對應該承載結構20之位置。
於一實施例中,所述之電子封裝件2復包括一設於該包覆層25上之佈線結構26。
於一實施例中,所述之電子封裝件2復包括設於該包覆層25上之天線結構24。
於一實施例中,所述之電子封裝件2復包括嵌埋於該包覆層25中之複數導電體23,其電性連接該線路層201。
綜上所述,本發明之電子封裝件及其製法,係藉由在承載結構及電子裝置之間設置散熱件之設計,使該電子元件所產生之熱能可經由該承載結
構、散熱材及散熱件排逸至外界環境中,故本發明之電子封裝件以該散熱件作為散熱路徑,因而能大幅增加散熱效果,以達到5G系統所需之散熱要求。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
2:電子封裝件
20:承載結構
20c:側面
21:電子元件
22:絕緣材
23:導電體
24:天線結構
25:包覆層
26:佈線結構
27:導電元件
28:電子裝置
28a:第一表面
28b:第二表面
280:封裝材
29:散熱件
29a:環體
290:開口
291:支撐腳
30:散熱材
31:黏著層
A:空氣間隔
A2:導熱區
P2:輔助區
S:外界環境
Claims (12)
- 一種電子封裝件,係包括:電子裝置;承載結構,係具有線路層以及相對之第一側與第二側,其中,該承載結構之第一側係定義有一置晶區及一鄰接該置晶區之導熱區,且該承載結構以其第二側設於該電子裝置上;電子元件,係設於該承載結構之置晶區上,並電性連接該線路層;包覆層,係設於該承載結構上之置晶區,以包覆該電子元件;以及散熱件,係設於該電子裝置上並藉由散熱材連結至該承載結構之導熱區;其中,該散熱件係具有一結合於該承載結構之環體。
- 如請求項1所述之電子封裝件,其中,該散熱材係為導熱介面材、銲錫材或金屬材。
- 如請求項1所述之電子封裝件,其中,該環體係具有對應於該承載結構之開口。
- 如請求項1所述之電子封裝件,復包括設於該包覆層上之佈線結構。
- 如請求項1所述之電子封裝件,復包括設於該包覆層上之天線結構。
- 如請求項1所述之電子封裝件,復包括嵌埋於該包覆層中之複數導電體,其電性連接該線路層。
- 一種電子封裝件之製法,係包括: 提供一具有線路層以及相對之第一側與第二側之承載結構,其中,該承載結構之第一側係定義有一置晶區及一鄰接該置晶區之導熱區;將至少一電性連接該線路層之電子元件設於該承載結構之置晶區上;形成包覆層於該承載結構之置晶區上,以令該包覆層包覆該電子元件;將該承載結構以其第二側接置於一電子裝置上;以及將散熱件設於該電子裝置上,並使該散熱件藉由散熱材連結至該承載結構之導熱區;其中,該散熱件係具有一結合於該承載結構之環體。
- 如請求項7所述之電子封裝件之製法,其中,該散熱材係為導熱介面材、銲錫材或金屬材。
- 如請求項7所述之電子封裝件之製法,其中,該環體係具有對應於該承載結構之開口。
- 如請求項7所述之電子封裝件之製法,復包括形成佈線結構於該包覆層上。
- 如請求項7所述之電子封裝件之製法,復包括形成天線結構於該包覆層上。
- 如請求項7所述之電子封裝件之製法,復包括嵌埋複數導電體於該包覆層中,以令該複數導電體電性連接該線路層。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110106127A TWI763319B (zh) | 2021-02-22 | 2021-02-22 | 電子封裝件及其製法 |
CN202110244482.5A CN114975309A (zh) | 2021-02-22 | 2021-03-05 | 电子封装件及其制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110106127A TWI763319B (zh) | 2021-02-22 | 2021-02-22 | 電子封裝件及其製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI763319B true TWI763319B (zh) | 2022-05-01 |
TW202234617A TW202234617A (zh) | 2022-09-01 |
Family
ID=82594074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110106127A TWI763319B (zh) | 2021-02-22 | 2021-02-22 | 電子封裝件及其製法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114975309A (zh) |
TW (1) | TWI763319B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI823618B (zh) * | 2022-10-14 | 2023-11-21 | 矽品精密工業股份有限公司 | 電子封裝件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200423347A (en) * | 2003-04-21 | 2004-11-01 | Phoenix Prec Technology Corp | Method for fabricating heat sink of semiconductor packaging substrate |
TW201919157A (zh) * | 2017-11-03 | 2019-05-16 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
TW202013653A (zh) * | 2018-08-16 | 2020-04-01 | 台灣積體電路製造股份有限公司 | 半導體裝置與其形成方法 |
TW202038391A (zh) * | 2019-04-09 | 2020-10-16 | 矽品精密工業股份有限公司 | 封裝堆疊結構及其製法與載板組件 |
-
2021
- 2021-02-22 TW TW110106127A patent/TWI763319B/zh active
- 2021-03-05 CN CN202110244482.5A patent/CN114975309A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200423347A (en) * | 2003-04-21 | 2004-11-01 | Phoenix Prec Technology Corp | Method for fabricating heat sink of semiconductor packaging substrate |
TW201919157A (zh) * | 2017-11-03 | 2019-05-16 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
TW202013653A (zh) * | 2018-08-16 | 2020-04-01 | 台灣積體電路製造股份有限公司 | 半導體裝置與其形成方法 |
TW202038391A (zh) * | 2019-04-09 | 2020-10-16 | 矽品精密工業股份有限公司 | 封裝堆疊結構及其製法與載板組件 |
Also Published As
Publication number | Publication date |
---|---|
CN114975309A (zh) | 2022-08-30 |
TW202234617A (zh) | 2022-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI764032B (zh) | 天線整合式封裝結構及其製造方法 | |
TW201903992A (zh) | 封裝結構及其製造方法 | |
TW201436161A (zh) | 半導體封裝件及其製法 | |
TW201836078A (zh) | 電子封裝件及其基板構造 | |
US20230420420A1 (en) | Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same | |
US20230395571A1 (en) | Electronic package and manufacturing method thereof | |
TWI763319B (zh) | 電子封裝件及其製法 | |
TWI734401B (zh) | 電子封裝件 | |
TWI733142B (zh) | 電子封裝件 | |
TWI706523B (zh) | 電子封裝件 | |
CN113496966A (zh) | 电子封装件 | |
TW202310273A (zh) | 半導體裝置封裝體及其形成方法 | |
TWI802726B (zh) | 電子封裝件及其承載基板與製法 | |
TWI837021B (zh) | 電子封裝件 | |
TWI796694B (zh) | 電子封裝件及其製法 | |
TWI773360B (zh) | 電子封裝件及其承載結構與製法 | |
TWI776747B (zh) | 電子封裝件及其製法 | |
TWI831241B (zh) | 電子封裝件及其製法 | |
TWI839645B (zh) | 電子封裝件及其製法 | |
TWI830062B (zh) | 電子封裝件及其製法 | |
US20230111192A1 (en) | Electronic package and manufacturing method thereof | |
US20230369188A1 (en) | Semiconductor package structure | |
KR20230163732A (ko) | 반도체 패키지 | |
CN117153805A (zh) | 电子封装件及其制法 | |
TW202303867A (zh) | 電子封裝件及其製法 |