TW201919157A - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TW201919157A
TW201919157A TW106138120A TW106138120A TW201919157A TW 201919157 A TW201919157 A TW 201919157A TW 106138120 A TW106138120 A TW 106138120A TW 106138120 A TW106138120 A TW 106138120A TW 201919157 A TW201919157 A TW 201919157A
Authority
TW
Taiwan
Prior art keywords
antenna
substrate
electronic package
carrier portion
layer
Prior art date
Application number
TW106138120A
Other languages
English (en)
Other versions
TWI640066B (zh
Inventor
方柏翔
陳冠達
盧盈維
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106138120A priority Critical patent/TWI640066B/zh
Priority to CN201711316863.XA priority patent/CN109755202B/zh
Priority to US15/969,199 priority patent/US20190139913A1/en
Application granted granted Critical
Publication of TWI640066B publication Critical patent/TWI640066B/zh
Publication of TW201919157A publication Critical patent/TW201919157A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Details Of Aerials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種電子封裝件及其製法，係於一包含電子元件之封裝結構上藉由複數導電元件堆疊一具有天線主層之天線基板，因而無需於該封裝結構中增加佈設面積，即可依需求規劃天線長度，藉此達到天線運作之需求。

Description

電子封裝件及其製法
本發明係有關一種電子封裝件，尤指一種具天線結構之電子封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前無線通訊技術已廣泛應用於各式各樣的消費性電子產品以利接收或發送各種無線訊號。為了滿足消費性電子產品的外觀設計需求，無線通訊模組之製造與設計係朝輕、薄、短、小之需求作開發，其中，平面天線(Patch Antenna)因具有體積小、重量輕與製造容易等特性而廣泛利用於手機(cell phone)、個人數位助理(Personal Digital Assistant，簡稱PDA)等電子產品之無線通訊模組中。
第1圖係習知無線通訊模組之立體示意圖。如第1圖所示，該無線通訊模組1係包括：一基板10、設於該基板10上之複數電子元件11、一天線結構12以及封裝材13。該基板10係為電路板並呈矩形體。該電子元件11係設於該基板10上且電性連接該基板10。該天線結構12係為平 面型且具有一天線本體120與一導線121，該天線本體120藉由該導線121電性連接該電子元件11。該封裝材13覆蓋該電子元件11與該部分導線121。
惟，習知無線通訊模組1中，因該天線結構12係為平面型，故當需增加該天線結構12之長度時，需於該基板10之表面上增加佈設區域(未形成封裝材13之區域)以形成該天線本體120，但該基板10之長寬尺寸均為固定，因而難以增加佈設區域的面積，致使無法增加該天線結構12之長度，而無法滿足天線運作之需求。
因此，如何克服上述習知技術之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係揭露一種電子封裝件，係包括：封裝結構，係包含相互堆疊之第一承載部與第二承載部，並於該第一承載部與第二承載部之間設有至少一電子元件；以及天線基板，係透過複數導電元件接置於該封裝結構上。
本發明亦揭露一種電子封裝件，係包括：封裝結構，係結合有至少一電子元件；以及天線基板，係透過複數導電元件接置於該封裝結構上，且該天線基板具有絕緣體，其材質係為封裝材。
本發明復揭露一種電子封裝件之製法，係包括：提供一天線基板與一封裝結構，且該封裝結構係包含相互堆疊之第一承載部與第二承載部，並於該第一承載部與第二承 載部之間設有至少一電子元件；以及將該天線基板透過複數導電元件接置於該封裝結構上。
本發明另揭露一種電子封裝件之製法，係包括：提供一天線基板與一封裝結構，且該天線基板具有絕緣體，其材質係為封裝材；以及將該天線基板透過複數導電元件接置於該封裝結構上。
前述之電子封裝件及其製法中，第一承載部與該第二承載部之至少其中一者係為線路構造或基板構造，該基板構造係為具有核心層型式或無核心層型式。
前述之電子封裝件及其製法中，該第一承載部電性連接該第二承載部。
前述之電子封裝件及其製法中，該電子元件電性連接該第一承載部或該第二承載部。
前述之電子封裝件及其製法中，該封裝結構之製程係包括：設置該電子元件於該第一承載部上；形成包覆層於該第一承載部上以包覆該電子元件；以及形成該第二承載部於該包覆層上。
前述之電子封裝件及其製法中，該天線基板係包含有基板本體，且該基板本體具有天線主層。例如，該天線基板係於介電材上形成該天線主層，且該天線主層具有複數外接墊與接地部，以藉由該些外接墊結合該些導電元件。
前述之電子封裝件及其製法中，該天線基板更包含設於該基板本體上且具有天線佈設層之延伸部。進一步，該延伸部更具有結合該天線佈設層之絕緣體。於一實施例 中，該天線佈設層與該基板本體係位於該絕緣體之相對兩側，且該延伸部之絕緣體之材質係為介電材或封裝材。
由上可知，本發明之電子封裝件及其製法中，係將天線基板透過複數導電元件接置於封裝結構上，以依需求於該天線基板之基板本體上規劃天線主層之佈設區域，因而無需於該封裝結構之第一承載部或第二承載部之表面上增加佈設區域，故相較於習知技術，本發明能於預定的第一承載部或第二承載部尺寸下於該天線基板上規劃該天線主層之長度，因而得以達到天線運作之需求，且能使該電子封裝件符合微小化之需求。再者，於該基板本體之延伸部上製作該天線佈設層，可依需求增加頻寬。
1‧‧‧無線通訊模組
10‧‧‧基板
11,21,31‧‧‧電子元件
12‧‧‧天線結構
120‧‧‧天線本體
121‧‧‧導線
13‧‧‧封裝材
2,3‧‧‧電子封裝件
2a‧‧‧封裝結構
2b‧‧‧天線基板
20‧‧‧第一承載部
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧第一絕緣層
201‧‧‧第一線路層
21a‧‧‧作用面
21b‧‧‧非作用面
210‧‧‧電極墊
211,212‧‧‧保護膜
22‧‧‧導電凸塊
23‧‧‧電性連接件
24‧‧‧固晶層
25‧‧‧包覆層
26‧‧‧第二承載部
260,260’‧‧‧第二絕緣層
261,261’‧‧‧第二線路層
27a,27b‧‧‧導電元件
270‧‧‧塊底下金屬層
28‧‧‧基板本體
280‧‧‧天線主層
281‧‧‧外接墊
282‧‧‧接地部
29,39‧‧‧延伸部
290,390‧‧‧絕緣體
291,391‧‧‧天線佈設層
9‧‧‧承載板
90‧‧‧離型層
900‧‧‧開孔
91‧‧‧黏著層
S‧‧‧切割路徑
第1圖係為習知無線通訊模組之立體示意圖；第2A至2F圖係為本發明之電子封裝件之製法之第一實施例的剖面示意圖；第3圖係為本發明之電子封裝件之第二實施例的剖面示意圖；第4A至4B圖係為第2E圖之天線基板之製程的剖面示意圖；以及第5A至5C圖係為第3圖之天線基板之製程的剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地 瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2F圖係為本發明之電子封裝件2之製法之第一實施例的剖面示意圖。
如第2A圖所示，於一承載板9上結合有第一承載部20，該第一承載部20具有相對之第一側20a與第二側20b，且該第一承載部20以其第二側20b結合至該承載板9上。接著，於該第一側20a上形成複數電性連接該第一承載部20之電性連接件23，且設置至少一電子元件21於該第一承載部20之第一側20a上。
於本實施例中，該第一承載部20係為線路構造或基板構造，該基板構造係為具有核心層型式或無核心層型式，例如，具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路基板構造，其中，該第一承載 部20包括至少一第一絕緣層200與設於該第一絕緣層200上之一第一線路層201，如線路重佈層(redistribution layer，簡稱RDL)。例如，形成該第一線路層201之材質係為銅，且形成該第一絕緣層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。應可理解地，該第一承載部20亦可為其它可供承載如晶片等電子元件之承載單元，例如導線架(leadframe)或矽中介板(silicon interposer)，並不限於上述。
再者，該承載板9例如為半導體材質(如矽或玻璃)之圓形板體，其上以塗佈方式依序形成有一離型層90與一黏著層91，以供該第一承載部20設於該黏著層91上。
又，該電性連接件23係例如為柱狀體、線狀體或球狀體，其設於該第一線路層201上並電性連接該第一線路層201，且形成該電性連接件23之材質係為如銅、金之金屬材或銲錫材。應可理解地，該電性連接件23之種類繁多，例如亦可為被動元件，並不限於上述。
另外，該電子元件21係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於本實施例中，該電子元件21係為半導體晶片，其具有相對之作用面21a與非作用面21b，該電子元件21係以其非作用面21b藉由一固晶層24黏固於該第一承載部20之第一側20a上，且該作用面21a具有複數電極墊210，並於該電極墊210上形成有導電凸 塊22與覆蓋該些電極墊210與導電凸塊22之保護膜211,212(於本實施例中例如為二層保護膜，但並非用以限制該保護膜之層數)，其中，該保護膜211,212係例如為聚對二唑苯(PBO)，且該導電凸塊22係為如導電線路、銲球之圓球狀、或如銅柱、銲錫凸塊等金屬材之柱狀、或銲線機製作之釘狀(stud)，但不限於此。
如第2B圖所示，形成一包覆層25於該第一承載部20之第一側20a上，以令該包覆層25包覆該電子元件21與該些電性連接件23，再藉由整平製程，令上層之保護膜212、該電性連接件23之端面與該導電凸塊22之端面外露於該包覆層25，使該包覆層25之上表面與上層之保護膜212、該電性連接件23之端面及該導電凸塊22之端面共平面。
於本實施例中，該包覆層25係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)之方式形成於該第一承載部20之第一側20a上。
再者，該整平製程係藉由研磨方式，移除該電性連接件23、保護膜212、導電凸塊22與包覆層25之部分材質，而使該包覆層25之上表面與保護膜212、該電性連接件23之端面及該導電凸塊22之端面共平面。
如第2C圖所示，形成一第二承載部26於該包覆層25上，使該第二承載部26堆疊於該第一承載部20上以形成 一封裝結構2a，且令該第二承載部26電性連接該些電性連接件23與該電子元件21上之導電凸塊22。
於本實施例中，該第二承載部26係為線路構造或基板構造，該基板構造係為具有核心層型式或無核心層型式，例如，具有核心層與線路結構之封裝基板(substrate)或無核心層之線路基板構造，其中，該第二承載部26包括複數第二絕緣層260,260’、及設於該第二絕緣層260,260’上之複數如RDL之第二線路層261,261’，且最外層之第二絕緣層260’可作為防銲層，以令最外層之第二線路層261’外露於該防銲層。或者，該第二承載部26亦可僅包括單一第二絕緣層260及單一第二線路層261。
再者，形成該第二線路層261,261’之材質係為銅，且形成該第二絕緣層260,260’之材質係為如聚對二唑苯(PBO)、聚醯亞胺(PI)、預浸材(PP)之介電材。
又，形成複數如銲球之導電元件27a於最外層之第二線路層261’上。例如，可形成一凸塊底下金屬層(Under Bump Metallurgy，簡稱UBM)270於最外層之第二線路層261’上，以利於結合該導電元件27a。
另外，該第二承載部26亦可為其它可供承載如晶片等電子元件之承載單元，例如導線架(leadframe)或矽中介板(silicon interposer)，並不限於上述。
如第2D圖所示，移除該承載板9，並翻轉整體結構，且於該離型層90與黏著層91中形成複數開孔900，以令該第一線路層201外露於該些開孔900。
於其它實施例中，可移除該離型層90與黏著層91，再形成一如防銲層之絕緣保護層於該第一承載部20之第二側20b上，且於該絕緣保護層中形成複數開孔，以令該第一線路層201外露於該些開孔。
另外，有關該封裝結構2a之種類繁多，並不限於上述。
如第2E圖所示，接置一天線基板2b於該封裝結構2a之第二承載部26上，其中，該天線基板2b係包含一結合該第二承載部26之基板本體28及一結合於該基板本體28上之延伸部29，使該基板本體28位於該延伸部29與該第二承載部26之間。
於本實施例中，該天線基板2b係為封裝基板型式。具體地，該基板本體28係例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其係於介電材上形成複數天線主層280，且該天線主層280具有複數外接墊281與接地部282，以藉由該些外接墊281結合該些導電元件27a。
再者，該延伸部29係具有絕緣體290與一設於該絕緣體290上之天線佈設層291，其中，該天線佈設層291與該天線主層280係位於該絕緣體290之相對兩側。具體地，該延伸部29之絕緣體290係為封裝材，其材質如苯並環丁烯(BCB)、聚對二唑苯(PBO)、乾膜(dry film)或封裝膠體(molding compound)或其它封裝材質，但不限於上述。例如，於製作該天線基板2b時，如第4A至4B圖所示，係於該基板本體28上以模封(molding)或壓合(laminating) 製程形成該絕緣體290，再於該絕緣體290上形成該天線佈設層291。
又，該電子元件21之作用面21a係朝向該天線基板2b；亦可依需求，使該電子元件21之非作用面21b朝向該天線基板2b，例如，該電子元件21之作用面21a電性連接該第一承載部20。
如第2F圖所示，沿如第2E圖所示之切割路徑S進行切單製程，以完成該電子封裝件2之製法。
於本實施例中，可於各該開孔900中之第一線路層201上結合複數如銲球之導電元件27b，以接置電子裝置，例如至少一連接器或如系統級封裝(System in package，簡稱SiP)之封裝結構。
另外，依據製程需求，未切單的該天線基板2b可接置於晶圓型式(wafer form)或條狀型式(strip form)之封裝結構2a上，再一併進行切單；或者，可先對晶圓型式(wafer form)或條狀型式(strip form)之封裝結構2a進行切單，再將已切單的該天線基板2b接置於切單後之單元型式之封裝結構2a上；亦或，將已切單的天線基板2b接置於晶圓型式(wafer form)或條狀型式(strip form)之封裝結構2a上，再將晶圓型式(wafer form)或條狀型式(strip form)之封裝結構2a進行切單。
本實施例之製法中，係利用該天線基板2b之設計，以依需求於該天線基板2b上規劃天線區域，因而無需於該第一或第二承載部20,26之表面上增加佈設區域，故相較於 習知技術，本發明之製法能於預定的第一或第二承載部20,26尺寸下於該基板本體28上規畫該天線主層280之長度，因而得以達到天線運作之需求，且能使該電子封裝件2符合微小化之需求。
再者，於該基板本體28上製作該天線佈設層291，可依需求增加頻寬。
請參閱第3圖，係為本發明之電子封裝件3之第二實施例之剖視示意圖。本實施例與第一實施例之差異在於天線基板之製程之不同，其組成構件大致相同，故以下僅說明相異處，而不再贅述相同處。
如第3圖所示，天線基板2b包含基板本體28及延伸部39，其中，該延伸部39之絕緣體390係為介電材，其材質如預浸材(prepreg，簡稱PP)、聚醯亞胺(polyimide，簡稱PI)、環氧樹脂(epoxy)或玻纖(glass fiber)，但不限於上述，係以增層方式製作該絕緣體390，因而可利用RDL製程形成天線佈設層391。
於本實施例中，可依頻寬的需求，利用增層製程形成多層絕緣體390(介電層)及天線佈設層391。例如，於製作該天線基板2b時，如第5A至5C圖所示，係於該基板本體28上以增層方式形成該絕緣體390，再於該絕緣體390上形成該天線佈設層391。
本發明復提供一種電子封裝件2,3，其包括：一封裝結構2a以及一透過複數導電元件接置於該封裝結構2a上之天線基板2b。
所述之封裝結構2a係包含藉由複數電性連接件23相互堆疊之第一承載部20與第二承載部26，並於該第一承載部20與第二承載部26之間設有至少一電子元件21。
所述之天線基板2b係疊設於該封裝結構2a之第二承載部26上，且該天線基板2b係包含一接置於該第二承載部26上之基板本體28及設於該基板本體28上之延伸部29,39，該延伸部29,39係具有絕緣體290,390與設於該絕緣體290,390上之天線佈設層291,391，其中，該天線佈設層291,391與該基板本體28係位於該絕緣體290,390之相對兩側。
於一實施例中，該第一承載部20可藉由電性連接件23電性連接該第二承載部26。
於一實施例中，該電子元件21電性連接該第二承載部26。應可理解地，該電子元件21亦可電性連接該第一承載部20。
於一實施例中，復包括形成於該第一承載部20與第二承載部26之間以包覆該電子元件21之包覆層25。
於一實施例中，該天線基板2b之基板本體28係以導電元件27a設於該封裝結構2a之第二承載部26上。應可理解地，該天線基板2b之基板本體28亦可利用導電元件27b設於該封裝結構2a之第一承載部20上。
於一實施例中，該延伸部29,39之絕緣體290,390之材質係為封裝材或介電材。
綜上所述，本發明之電子封裝件及其製法中，主要將 天線基板透過複數導電元件接置於封裝結構上，而無需於封裝結構之第一承載部或第二承載部之表面上增加佈設區域，故本發明能於預定的第一承載部或第二承載部尺寸下於該天線基板之基板本體上規畫天線主層之長度，因而得以達到天線運作之需求，且能使結合有該封裝結構及天線基板之電子封裝件符合微小化之需求。
再者，本發明利用於該天線基板之基板本體上製作延伸部，並藉由形成於該延伸部上之天線佈設層增加頻寬。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (36)

  1. 一種電子封裝件，係包括：封裝結構，係包含相互堆疊之第一承載部與第二承載部，並於該第一承載部與第二承載部之間設有至少一電子元件；以及天線基板，係透過複數導電元件接置於該封裝結構上。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該天線基板包含有基板本體，且該基板本體具有天線主層。
  3. 如申請專利範圍第2項所述之電子封裝件，其中，該天線基板係於介電材上形成該天線主層，且該天線主層具有複數外接墊與接地部，以藉由該些外接墊結合該些導電元件。
  4. 如申請專利範圍第2項所述之電子封裝件，其中，該天線基板更包含有設於該基板本體上且具有天線佈設層之延伸部。
  5. 如申請專利範圍第4項所述之電子封裝件，其中，該延伸部更具有結合該天線佈設層之絕緣體。
  6. 如申請專利範圍第5項所述之電子封裝件，其中，該天線佈設層與該基板本體係位於該絕緣體之相對兩側。
  7. 如申請專利範圍第6項所述之電子封裝件，其中，構成該絕緣體之材質係為介電材或封裝材。
  8. 一種電子封裝件，係包括：封裝結構，係結合有至少一電子元件；以及 天線基板，係透過複數導電元件接置於該封裝結構上，且該天線基板具有絕緣體，其材質係為封裝材。
  9. 如申請專利範圍第8項所述之電子封裝件，其中，該天線基板包含有基板本體，且該基板本體具有天線主層。
  10. 如申請專利範圍第9項所述之電子封裝件，其中，該天線基板係於介電材上形成該天線主層，且該天線主層具有複數外接墊與接地部，以藉由該些外接墊結合該些導電元件。
  11. 如申請專利範圍第9項所述之電子封裝件，其中，該天線基板更包含有設於該基板本體上並具有天線佈設層與該絕緣體之延伸部，且該天線佈設層結合於該絕緣體上。
  12. 如申請專利範圍第11項所述之電子封裝件，其中，該天線佈設層與該基板本體係位於該絕緣體之相對兩側。
  13. 如申請專利範圍第8項所述之電子封裝件，其中，該封裝結構係包含相互堆疊之第一承載部與第二承載部，並於該第一承載部與第二承載部之間設有該電子元件。
  14. 如申請專利範圍第1或13項所述之電子封裝件，其中，該第一承載部與該第二承載部之至少其中一者係為線路構造或基板構造，該基板構造係為具有核心層型式或無核心層型式。
  15. 如申請專利範圍第1或13項所述之電子封裝件，其中，該第一承載部電性連接該第二承載部。
  16. 如申請專利範圍第1或13項所述之電子封裝件，其中， 該電子元件電性連接該第一承載部或該第二承載部。
  17. 如申請專利範圍第1或13項所述之電子封裝件，復包括形成於該第一承載部與第二承載部之間以包覆該電子元件之包覆層。
  18. 一種電子封裝件之製法，係包括：提供一天線基板與一封裝結構，且該封裝結構係包含相互堆疊之第一承載部與第二承載部，並於該第一承載部與第二承載部之間設有至少一電子元件；以及將該天線基板透過複數導電元件接置於該封裝結構上。
  19. 如申請專利範圍第18項所述之電子封裝件之製法，其中，該天線基板係包含有基板本體，且該基板本體具有天線主層。
  20. 如申請專利範圍第19項所述之電子封裝件之製法，其中，該天線基板係於介電材上形成該天線主層，且該天線主層具有複數外接墊與接地部，以藉由該些外接墊結合該些導電元件。
  21. 如申請專利範圍第19項所述之電子封裝件之製法，其中，該天線基板更包含有設於該基板本體上且具有天線佈設層之延伸部。
  22. 如申請專利範圍第21項所述之電子封裝件之製法，其中，該延伸部更具有結合該天線佈設層之絕緣體。
  23. 如申請專利範圍第22項所述之電子封裝件之製法，其中，該天線佈設層與該基板本體係位於該絕緣體之相對 兩側。
  24. 如申請專利範圍第22項所述之電子封裝件之製法，其中，該延伸部之絕緣體之材質係為介電材或封裝材。
  25. 如申請專利範圍第21項所述之電子封裝件之製法，其中，該延伸部係利用模封、壓合或增層製程形成於該基板本體上。
  26. 一種電子封裝件之製法，係包括：提供一天線基板與一封裝結構，且該天線基板具有絕緣體，其材質係為封裝材；以及將該天線基板透過複數導電元件接置於該封裝結構上。
  27. 如申請專利範圍第26項所述之電子封裝件之製法，其中，該天線基板係包含有基板本體，且該基板本體具有天線主層。
  28. 如申請專利範圍第27項所述之電子封裝件之製法，其中，該天線基板係於介電材上形成該天線主層，且該天線主層具有複數外接墊與接地部，以藉由該些外接墊結合該些導電元件。
  29. 如申請專利範圍第27項所述之電子封裝件之製法，其中，該天線基板更包含有設於該基板本體上並具有天線佈設層與該絕緣體之延伸部，且該天線佈設層結合於該絕緣體上。
  30. 如申請專利範圍第29項所述之電子封裝件之製法，其中，該天線佈設層與該基板本體係位於該絕緣體之相對 兩側。
  31. 如申請專利範圍第29項所述之電子封裝件之製法，其中，該延伸部係利用模封或壓合製程形成於該基板本體上。
  32. 如申請專利範圍第26項所述之電子封裝件之製法，其中，該封裝結構係包含相互堆疊之第一承載部與第二承載部，並於該第一承載部與第二承載部之間設有該電子元件。
  33. 如申請專利範圍第18或32項所述之電子封裝件之製法，其中，該第一承載部與該第二承載部之至少其中一者係為線路構造或基板構造，該基板構造係為具有核心層型式或無核心層型式。
  34. 如申請專利範圍第18或32項所述之電子封裝件之製法，其中，該第一承載部電性連接該第二承載部。
  35. 如申請專利範圍第18或32項所述之電子封裝件之製法，其中，該電子元件電性連接該第一承載部或該第二承載部。
  36. 如申請專利範圍第18或32項所述之電子封裝件之製法，其中，該封裝結構之製程係包括：設置該電子元件於該第一承載部上；形成包覆層於該第一承載部上以包覆該電子元件；以及形成該第二承載部於該包覆層上。
TW106138120A 2017-11-03 2017-11-03 電子封裝件及其製法 TWI640066B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106138120A TWI640066B (zh) 2017-11-03 2017-11-03 電子封裝件及其製法
CN201711316863.XA CN109755202B (zh) 2017-11-03 2017-12-12 电子封装件及其制法
US15/969,199 US20190139913A1 (en) 2017-11-03 2018-05-02 Electronic package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106138120A TWI640066B (zh) 2017-11-03 2017-11-03 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TWI640066B TWI640066B (zh) 2018-11-01
TW201919157A true TW201919157A (zh) 2019-05-16

Family

ID=65034173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138120A TWI640066B (zh) 2017-11-03 2017-11-03 電子封裝件及其製法

Country Status (3)

Country Link
US (1) US20190139913A1 (zh)
CN (1) CN109755202B (zh)
TW (1) TWI640066B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI738445B (zh) * 2019-08-01 2021-09-01 聯發科技股份有限公司 半導體封裝結構
TWI763319B (zh) * 2021-02-22 2022-05-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI777540B (zh) * 2021-04-23 2022-09-11 大陸商鵬鼎控股（深圳）股份有限公司 天線模組及其製作方法和終端

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696255B (zh) * 2019-04-09 2020-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11705625B2 (en) * 2020-06-04 2023-07-18 Tdk Corporation Antenna device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728369B (zh) * 2008-10-28 2014-05-07 赛伊公司 表面可安装的集成电路封装方法
US8587482B2 (en) * 2011-01-21 2013-11-19 International Business Machines Corporation Laminated antenna structures for package applications
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
TWI453836B (zh) * 2011-09-09 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
TWI492343B (zh) * 2012-11-02 2015-07-11 矽品精密工業股份有限公司 半導體基板及其製法
US10056323B2 (en) * 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US9472859B2 (en) * 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
TWI567920B (zh) * 2015-02-17 2017-01-21 矽品精密工業股份有限公司 基板結構
TWI655719B (zh) * 2015-08-12 2019-04-01 矽品精密工業股份有限公司 電子模組
US10546835B2 (en) * 2015-12-22 2020-01-28 Intel Corporation Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
TW201724648A (zh) * 2015-12-22 2017-07-01 矽品精密工業股份有限公司 電子封裝件
TWI593165B (zh) * 2016-02-04 2017-07-21 矽品精密工業股份有限公司 電子封裝件
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
WO2017209761A1 (en) * 2016-06-03 2017-12-07 Intel IP Corporation Wireless module with antenna package and cap package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738445B (zh) * 2019-08-01 2021-09-01 聯發科技股份有限公司 半導體封裝結構
US11508678B2 (en) 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
US11824020B2 (en) 2019-08-01 2023-11-21 Mediatek Inc. Semiconductor package structure including antenna
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
CN113539979A (zh) * 2020-04-16 2021-10-22 矽品精密工业股份有限公司 封装结构及其制法
TWI763319B (zh) * 2021-02-22 2022-05-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI777540B (zh) * 2021-04-23 2022-09-11 大陸商鵬鼎控股（深圳）股份有限公司 天線模組及其製作方法和終端

Also Published As

Publication number Publication date
CN109755202B (zh) 2020-08-28
CN109755202A (zh) 2019-05-14
US20190139913A1 (en) 2019-05-09
TWI640066B (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
TWI640066B (zh) 電子封裝件及其製法
US20200335447A1 (en) Method for fabricating electronic package
TWI684260B (zh) 電子封裝件及其製法
TWI663701B (zh) 電子封裝件及其製法
TWI569390B (zh) 電子封裝件及其製法
TW201818529A (zh) 電子封裝件及其製法
CN110797293A (zh) 封装堆叠结构及其制法暨封装结构
CN111987048A (zh) 电子封装件及其制法
TWI643302B (zh) 電子封裝件及其製法
TWI753561B (zh) 電子封裝件及其製法
CN111883506B (zh) 电子封装件及其承载基板与制法
TWI723414B (zh) 電子封裝件及其製法
TW201813021A (zh) 電子封裝件及其製法
CN112397483A (zh) 电子封装件及其制法
CN107622981B (zh) 电子封装件及其制法
TWI689067B (zh) 電子封裝件及其製法
TWI612627B (zh) 電子封裝件及其製法
TW202115855A (zh) 電子封裝件及其製法
CN111883505A (zh) 电子封装件及其承载基板与制法
TWI778406B (zh) 電子封裝件及其製法
TWI818458B (zh) 電子封裝件及其製法
TWI832571B (zh) 電子封裝件及其製法
CN118039572A (zh) 电子封装件及其制法
TW202422841A (zh) 電子封裝件及其製法
CN117673031A (zh) 电子封装件及其制法