CN109755202A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN109755202A
CN109755202A CN201711316863.XA CN201711316863A CN109755202A CN 109755202 A CN109755202 A CN 109755202A CN 201711316863 A CN201711316863 A CN 201711316863A CN 109755202 A CN109755202 A CN 109755202A
Authority
CN
China
Prior art keywords
antenna
packing piece
supporting part
electronic packing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711316863.XA
Other languages
English (en)
Other versions
CN109755202B (zh
Inventor
方柏翔
陈冠达
卢盈维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN109755202A publication Critical patent/CN109755202A/zh
Application granted granted Critical
Publication of CN109755202B publication Critical patent/CN109755202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Details Of Aerials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子封装件及其制法，通过于一包含电子元件的封装结构上通过多个导电元件堆叠一具有天线主层的天线基板，因而无需于该封装结构中增加布设面积，即可依需求规划天线长度，藉此达到天线运作的需求。

Description

电子封装件及其制法
技术领域
本发明有关一种电子封装件，尤指一种具天线结构的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前无线通讯技术已广泛应用于各式各样的消费性电子产品以利接收或发送各种无线讯号。为了满足消费性电子产品的外观设计需求，无线通讯模组的制造与设计朝着轻、薄、短、小的需求作开发，其中，平面天线(Patch Antenna)因具有体积小、重量轻与制造容易等特性而广泛利用于手机(cell phone)、个人数字助理(Personal Digital Assistant，简称PDA)等电子产品的无线通讯模组中。
图1为现有无线通讯模组的立体示意图。如图1所示，该无线通讯模组1包括：一基板10、设于该基板10上的多个电子元件11、一天线结构12以及封装材13。该基板10为电路板并呈矩形体。该电子元件11设于该基板10上且电性连接该基板10。该天线结构12为平面型且具有一天线本体120与一导线121，该天线本体120通过该导线121电性连接该电子元件11。该封装材13覆盖该电子元件11与该部分导线121。
然而，现有无线通讯模组1中，因该天线结构12为平面型，故当需增加该天线结构12的长度时，需于该基板10的表面上增加布设区域(未形成封装材13的区域)以形成该天线本体120，但该基板10的长宽尺寸均为固定，因而难以增加布设区域的面积，致使无法增加该天线结构12的长度，而无法满足天线运作的需求。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明揭示一种电子封装件及其方法，无需于该封装结构中增加布设面积，即可依需求规划天线长度，藉此达到天线运作的需求。
本发明的电子封装件，包括：封装结构，其包含相互堆叠的第一承载部与第二承载部，并于该第一承载部与第二承载部之间设有至少一电子元件；以及天线基板，其透过多个导电元件接置于该封装结构上。
本发明也揭示一种电子封装件，包括：封装结构，其结合有至少一电子元件；以及天线基板，其透过多个导电元件接置于该封装结构上，且该天线基板具有绝缘体，其材质为封装材。
本发明还揭示一种电子封装件的制法，包括：提供一天线基板与一封装结构，且该封装结构包含相互堆叠的第一承载部与第二承载部，并于该第一承载部与第二承载部之间设有至少一电子元件；以及将该天线基板透过多个导电元件接置于该封装结构上。
本发明另揭示一种电子封装件的制法，包括：提供一天线基板与一封装结构，且该天线基板具有绝缘体，其材质为封装材；以及将该天线基板透过多个导电元件接置于该封装结构上。
前述的电子封装件及其制法中，第一承载部与该第二承载部的至少其中一者为线路构造或基板构造，该基板构造为具有核心层型式或无核心层型式。
前述的电子封装件及其制法中，该第一承载部电性连接该第二承载部。
前述的电子封装件及其制法中，该电子元件电性连接该第一承载部或该第二承载部。
前述的电子封装件及其制法中，该封装结构的制程包括：设置该电子元件于该第一承载部上；形成包覆层于该第一承载部上以包覆该电子元件；以及形成该第二承载部于该包覆层上。
前述的电子封装件及其制法中，该天线基板包含有基板本体，且该基板本体具有天线主层。例如，该天线基板于介电材上形成该天线主层，且该天线主层具有多个外接垫与接地部，以通过该些外接垫结合该些导电元件。
前述的电子封装件及其制法中，该天线基板更包含设于该基板本体上且具有天线布设层的延伸部。进一步，该延伸部更具有结合该天线布设层的绝缘体。于一实施例中，该天线布设层与该基板本体位于该绝缘体的相对两侧，且该延伸部的绝缘体的材质为介电材或封装材。
由上可知，本发明的电子封装件及其制法中，用于将天线基板透过多个导电元件接置于封装结构上，以依需求于该天线基板的基板本体上规划天线主层的布设区域，因而无需于该封装结构的第一承载部或第二承载部的表面上增加布设区域，故相较于现有技术，本发明能于预定的第一承载部或第二承载部尺寸下于该天线基板上规划该天线主层的长度，因而得以达到天线运作的需求，且能使该电子封装件符合微小化的需求。再者，于该基板本体的延伸部上制作该天线布设层，可依需求增加频宽。
附图说明
图1为现有无线通讯模组的立体示意图；
图2A至图2F为本发明的电子封装件的制法的第一实施例的剖面示意图；
图3为本发明的电子封装件的第二实施例的剖面示意图；
图4A至图4B为图2E的天线基板的制程的剖面示意图；以及
图5A至图5C为图3的天线基板的制程的剖面示意图。
符号说明：
1 无线通讯模组
10 基板
11,21,31 电子元件
12 天线结构
120 天线本体
121 导线
13 封装材
2,3 电子封装件
2a 封装结构
2b 天线基板
20 第一承载部
20a 第一侧
20b 第二侧
200 第一绝缘层
201 第一线路层
21a 作用面
21b 非作用面
210 电极垫
211,212 保护膜
22 导电凸块
23 电性连接件
24 固晶层
25 包覆层
26 第二承载部
260,260’ 第二绝缘层
261,261’ 第二线路层
27a,27b 导电元件
270 块底下金属层
28 基板本体
280 天线主层
281 外接垫
282 接地部
29,39 延伸部
290,390 绝缘体
291,391 天线布设层
9 承载板
90 离型层
900 开孔
91 黏着层
S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的电子封装件2的制法的第一实施例的剖面示意图。
如图2A所示，于一承载板9上结合有第一承载部20，该第一承载部20具有相对的第一侧20a与第二侧20b，且该第一承载部20以其第二侧20b结合至该承载板9上。接着，于该第一侧20a上形成多个电性连接该第一承载部20的电性连接件23，且设置至少一电子元件21于该第一承载部20的第一侧20a上。
于本实施例中，该第一承载部20为线路构造或基板构造，该基板构造为具有核心层型式或无核心层型式，例如，具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路基板构造，其中，该第一承载部20包括至少一第一绝缘层200与设于该第一绝缘层200上的一第一线路层201，如线路重布层(redistribution layer，简称RDL)。例如，形成该第一线路层201的材质为铜，且形成该第一绝缘层200的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。应可理解地，该第一承载部20也可为其它可供承载如晶片等电子元件的承载单元，例如导线架(leadframe)或硅中介板(siliconinterposer)，并不限于上述。
再者，该承载板9例如为半导体材质(如硅或玻璃)的圆形板体，其上以涂布方式依序形成有一离型层90与一黏着层91，以供该第一承载部20设于该黏着层91上。
又，该电性连接件23例如为柱状体、线状体或球状体，其设于该第一线路层201上并电性连接该第一线路层201，且形成该电性连接件23的材质为如铜、金的金属材或焊锡材。应可理解地，该电性连接件23的种类繁多，例如也可为被动元件，并不限于上述。
另外，该电子元件21为主动元件、被动元件或其二者组合，且该主动元件例如为半导体晶片，而该被动元件例如为电阻、电容及电感。于本实施例中，该电子元件21为半导体晶片，其具有相对的作用面21a与非作用面21b，该电子元件21为以其非作用面21b通过一固晶层24黏固于该第一承载部20的第一侧20a上，且该作用面21a具有多个电极垫210，并于该电极垫210上形成有导电凸块22与覆盖该些电极垫210与导电凸块22的保护膜211,212(于本实施例中例如为二层保护膜，但并非用以限制该保护膜的层数)，其中，该保护膜211,212例如为聚对二唑苯(PBO)，且该导电凸块22为如导电线路、焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)，但不限于此。
如图2B所示，形成一包覆层25于该第一承载部20的第一侧20a上，以令该包覆层25包覆该电子元件21与该些电性连接件23，再通过整平制程，令上层的保护膜212、该电性连接件23的端面与该导电凸块22的端面外露于该包覆层25，使该包覆层25的上表面与上层的保护膜212、该电性连接件23的端面及该导电凸块22的端面共平面。
于本实施例中，该包覆层25为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(moldingcompound)，其可用压合(lamination)或模压(molding)的方式形成于该第一承载部20的第一侧20a上。
再者，该整平制程为通过研磨方式，移除该电性连接件23、保护膜212、导电凸块22与包覆层25的部分材质，而使该包覆层25的上表面与保护膜212、该电性连接件23的端面及该导电凸块22的端面共平面。
如图2C所示，形成一第二承载部26于该包覆层25上，使该第二承载部26堆叠于该第一承载部20上以形成一封装结构2a，且令该第二承载部26电性连接该些电性连接件23与该电子元件21上的导电凸块22。
于本实施例中，该第二承载部26为线路构造或基板构造，该基板构造为具有核心层型式或无核心层型式，例如，具有核心层与线路结构的封装基板(substrate)或无核心层的线路基板构造，其中，该第二承载部26包括多个第二绝缘层260,260’、及设于该第二绝缘层260,260’上的多个如RDL的第二线路层261,261’，且最外层的第二绝缘层260’可作为防焊层，以令最外层的第二线路层261’外露于该防焊层。或者，该第二承载部26也可仅包括单一第二绝缘层260及单一第二线路层261。
再者，形成该第二线路层261,261’的材质为铜，且形成该第二绝缘层260,260’的材质为如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材(PP)的介电材。
又，形成多个如焊球的导电元件27a于最外层的第二线路层261’上。例如，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)270于最外层的第二线路层261’上，以利于结合该导电元件27a。
另外，该第二承载部26也可为其它可供承载如晶片等电子元件的承载单元，例如导线架(leadframe)或硅中介板(silicon interposer)，并不限于上述。
如图2D所示，移除该承载板9，并翻转整体结构，且于该离型层90与黏着层91中形成多个开孔900，以令该第一线路层201外露于该些开孔900。
于其它实施例中，可移除该离型层90与黏着层91，再形成一如防焊层的绝缘保护层于该第一承载部20的第二侧20b上，且于该绝缘保护层中形成多个开孔，以令该第一线路层201外露于该些开孔。
另外，有关该封装结构2a的种类繁多，并不限于上述。
如图2E所示，接置一天线基板2b于该封装结构2a的第二承载部26上，其中，该天线基板2b包含一结合该第二承载部26的基板本体28及一结合于该基板本体28上的延伸部29，使该基板本体28位于该延伸部29与该第二承载部26之间。
于本实施例中，该天线基板2b为封装基板型式。具体地，该基板本体28例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其于介电材上形成多个天线主层280，且该天线主层280具有多个外接垫281与接地部282，以通过该些外接垫281结合该些导电元件27a。
再者，该延伸部29具有绝缘体290与一设于该绝缘体290上的天线布设层291，其中，该天线布设层291与该天线主层280位于该绝缘体290的相对两侧。具体地，该延伸部29的绝缘体290为封装材，其材质如苯并环丁烯(BCB)、聚对二唑苯(PBO)、干膜(dry film)或封装胶体(molding compound)或其它封装材质，但不限于上述。例如，于制作该天线基板2b时，如图4A至图4B所示，通过于该基板本体28上以模封(molding)或压合(laminating)制程形成该绝缘体290，再于该绝缘体290上形成该天线布设层291。
又，该电子元件21的作用面21a朝向该天线基板2b；也可依需求，使该电子元件21的非作用面21b朝向该天线基板2b，例如，该电子元件21的作用面21a电性连接该第一承载部20。
如图2F所示，沿如图2E所示的切割路径S进行切单制程，以完成该电子封装件2的制法。
于本实施例中，可于各该开孔900中的第一线路层201上结合多个如焊球的导电元件27b，以接置电子装置，例如至少一连接器或如系统级封装(System in package，简称SiP)的封装结构。
另外，依据制程需求，未切单的该天线基板2b可接置于晶圆型式(wafer form)或条状型式(strip form)的封装结构2a上，再一并进行切单；或者，可先对晶圆型式(waferform)或条状型式(strip form)的封装结构2a进行切单，再将已切单的该天线基板2b接置于切单后的单元型式的封装结构2a上；抑或，将已切单的天线基板2b接置于晶圆型式(wafer form)或条状型式(strip form)的封装结构2a上，再将晶圆型式(wafer form)或条状型式(strip form)的封装结构2a进行切单。
本实施例的制法中，是利用该天线基板2b的设计，以依需求于该天线基板2b上规划天线区域，因而无需于该第一或第二承载部20,26的表面上增加布设区域，故相较于现有技术，本发明的制法能于预定的第一或第二承载部20,26尺寸下于该基板本体28上规画该天线主层280的长度，因而得以达到天线运作的需求，且能使该电子封装件2符合微小化的需求。
再者，于该基板本体28上制作该天线布设层291，可依需求增加频宽。
请参阅图3，其为本发明的电子封装件3的第二实施例的剖视示意图。本实施例与第一实施例的差异在于天线基板的制程的不同，其组成构件大致相同，故以下仅说明相异处，而不再赘述相同处。
如图3所示，天线基板2b包含基板本体28及延伸部39，其中，该延伸部39的绝缘体390为介电材，其材质如预浸材(prepreg，简称PP)、聚酰亚胺(polyimide，简称PI)、环氧树脂(epoxy)或玻纤(glass fiber)，但不限于上述，是以增层方式制作该绝缘体390，因而可利用RDL制程形成天线布设层391。
于本实施例中，可依频宽的需求，利用增层制程形成多层绝缘体390(介电层)及天线布设层391。例如，于制作该天线基板2b时，如图5A至图5C所示，于该基板本体28上以增层方式形成该绝缘体390，再于该绝缘体390上形成该天线布设层391。
本发明还提供一种电子封装件2,3，其包括：一封装结构2a以及一透过多个导电元件接置于该封装结构2a上的天线基板2b。
所述的封装结构2a包含通过多个电性连接件23相互堆叠的第一承载部20与第二承载部26，并于该第一承载部20与第二承载部26之间设有至少一电子元件21。
所述的天线基板2b叠设于该封装结构2a的第二承载部26上，且该天线基板2b包含一接置于该第二承载部26上的基板本体28及设于该基板本体28上的延伸部29,39，该延伸部29,39具有绝缘体290,390与设于该绝缘体290,390上的天线布设层291,391，其中，该天线布设层291,391与该基板本体28位于该绝缘体290,390的相对两侧。
于一实施例中，该第一承载部20可通过电性连接件23电性连接该第二承载部26。
于一实施例中，该电子元件21电性连接该第二承载部26。应可理解地，该电子元件21也可电性连接该第一承载部20。
于一实施例中，还包括形成于该第一承载部20与第二承载部26之间以包覆该电子元件21的包覆层25。
于一实施例中，该天线基板2b的基板本体28以导电元件27a设于该封装结构2a的第二承载部26上。应可理解地，该天线基板2b的基板本体28也可利用导电元件27b设于该封装结构2a的第一承载部20上。
于一实施例中，该延伸部29,39的绝缘体290,390的材质为封装材或介电材。
综上所述，本发明的电子封装件及其制法中，主要将天线基板透过多个导电元件接置于封装结构上，而无需于封装结构的第一承载部或第二承载部的表面上增加布设区域，故本发明能于预定的第一承载部或第二承载部尺寸下于该天线基板的基板本体上规画天线主层的长度，因而得以达到天线运作的需求，且能使结合有该封装结构及天线基板的电子封装件符合微小化的需求。
再者，本发明利用于该天线基板的基板本体上制作延伸部，并通过形成于该延伸部上的天线布设层增加频宽。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (36)

1.一种电子封装件，其特征为，该电子封装件包括：
封装结构，其包含相互堆叠的第一承载部与第二承载部，并于该第一承载部与第二承载部之间设有至少一电子元件；以及
天线基板，其透过多个导电元件接置于该封装结构上。
2.根据权利要求1所述的电子封装件，其特征为，该天线基板包含有基板本体，且该基板本体具有天线主层。
3.根据权利要求2所述的电子封装件，其特征为，该天线基板于介电材上形成该天线主层，且该天线主层具有多个外接垫与接地部，以通过该些外接垫结合该些导电元件。
4.根据权利要求2所述的电子封装件，其特征为，该天线基板更包含有设于该基板本体上且具有天线布设层的延伸部。
5.根据权利要求4所述的电子封装件，其特征为，该延伸部更具有结合该天线布设层的绝缘体。
6.根据权利要求5所述的电子封装件，其特征为，该天线布设层与该基板本体位于该绝缘体的相对两侧。
7.根据权利要求6所述的电子封装件，其特征为，构成该绝缘体的材质为介电材或封装材。
8.一种电子封装件，其特征为，该电子封装件包括：
封装结构，其结合有至少一电子元件；以及
天线基板，其透过多个导电元件接置于该封装结构上，且该天线基板具有绝缘体，其材质为封装材。
9.根据权利要求8所述的电子封装件，其特征为，该天线基板包含有基板本体，且该基板本体具有天线主层。
10.根据权利要求9所述的电子封装件，其特征为，该天线基板于介电材上形成该天线主层，且该天线主层具有多个外接垫与接地部，以藉由该些外接垫结合该些导电元件。
11.根据权利要求9所述的电子封装件，其特征为，该天线基板更包含有设于该基板本体上并具有天线布设层与该绝缘体的延伸部，且该天线布设层结合于该绝缘体上。
12.根据权利要求11所述的电子封装件，其特征为，该天线布设层与该基板本体位于该绝缘体的相对两侧。
13.根据权利要求8所述的电子封装件，其特征为，该封装结构包含相互堆叠的第一承载部与第二承载部，并于该第一承载部与第二承载部之间设有该电子元件。
14.根据权利要求1或13所述的电子封装件，其特征为，该第一承载部与该第二承载部的至少其中一者为线路构造或基板构造，该基板构造为具有核心层型式或无核心层型式。
15.根据权利要求1或13所述的电子封装件，其特征为，该第一承载部电性连接该第二承载部。
16.根据权利要求1或13所述的电子封装件，其特征为，该电子元件电性连接该第一承载部或该第二承载部。
17.根据权利要求1或13所述的电子封装件，其特征为，该电子封装件还包括形成于该第一承载部与第二承载部之间以包覆该电子元件的包覆层。
18.一种电子封装件的制法，其特征为，该制法包括：
提供一天线基板与一封装结构，且该封装结构包含相互堆叠的第一承载部与第二承载部，并于该第一承载部与第二承载部之间设有至少一电子元件；以及
将该天线基板透过多个导电元件接置于该封装结构上。
19.根据权利要求18所述的电子封装件的制法，其特征为，该天线基板包含有基板本体，且该基板本体具有天线主层。
20.根据权利要求19所述的电子封装件的制法，其特征为，该天线基板于介电材上形成该天线主层，且该天线主层具有多个外接垫与接地部，以通过该些外接垫结合该些导电元件。
21.根据权利要求19所述的电子封装件的制法，其特征为，该天线基板更包含有设于该基板本体上且具有天线布设层的延伸部。
22.根据权利要求21所述的电子封装件的制法，其特征为，该延伸部更具有结合该天线布设层的绝缘体。
23.根据权利要求22所述的电子封装件的制法，其特征为，该天线布设层与该基板本体位于该绝缘体的相对两侧。
24.根据权利要求22所述的电子封装件的制法，其特征为，该延伸部的绝缘体的材质为介电材或封装材。
25.根据权利要求21所述的电子封装件的制法，其特征为，该延伸部利用模封、压合或增层制程形成于该基板本体上。
26.一种电子封装件的制法，其特征为，该制法包括：
提供一天线基板与一封装结构，且该天线基板具有绝缘体，其材质为封装材；以及
将该天线基板透过多个导电元件接置于该封装结构上。
27.根据权利要求26所述的电子封装件的制法，其特征为，该天线基板包含有基板本体，且该基板本体具有天线主层。
28.根据权利要求27所述的电子封装件的制法，其特征为，该天线基板于介电材上形成该天线主层，且该天线主层具有多个外接垫与接地部，以通过该些外接垫结合该些导电元件。
29.根据权利要求27所述的电子封装件的制法，其特征为，该天线基板更包含有设于该基板本体上并具有天线布设层与该绝缘体的延伸部，且该天线布设层结合于该绝缘体上。
30.根据权利要求29所述的电子封装件的制法，其特征为，该天线布设层与该基板本体位于该绝缘体的相对两侧。
31.根据权利要求29所述的电子封装件的制法，其特征为，该延伸部利用模封或压合制程形成于该基板本体上。
32.根据权利要求26所述的电子封装件的制法，其特征为，该封装结构包含相互堆叠的第一承载部与第二承载部，并于该第一承载部与第二承载部之间设有该电子元件。
33.根据权利要求18或32所述的电子封装件的制法，其特征为，该第一承载部与该第二承载部的至少其中一者为线路构造或基板构造，该基板构造为具有核心层型式或无核心层型式。
34.根据权利要求18或32所述的电子封装件的制法，其特征为，该第一承载部电性连接该第二承载部。
35.根据权利要求18或32所述的电子封装件的制法，其特征为，该电子元件电性连接该第一承载部或该第二承载部。
36.根据权利要求18或32所述的电子封装件的制法，其特征为，该封装结构的制程包括：
设置该电子元件于该第一承载部上；
形成包覆层于该第一承载部上以包覆该电子元件；以及
形成该第二承载部于该包覆层上。
CN201711316863.XA 2017-11-03 2017-12-12 电子封装件及其制法 Active CN109755202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106138120 2017-11-03
TW106138120A TWI640066B (zh) 2017-11-03 2017-11-03 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
CN109755202A true CN109755202A (zh) 2019-05-14
CN109755202B CN109755202B (zh) 2020-08-28

Family

ID=65034173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711316863.XA Active CN109755202B (zh) 2017-11-03 2017-12-12 电子封装件及其制法

Country Status (3)

Country Link
US (1) US20190139913A1 (zh)
CN (1) CN109755202B (zh)
TW (1) TWI640066B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764877A (zh) * 2020-06-04 2021-12-07 Tdk株式会社 天线装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696255B (zh) * 2019-04-09 2020-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11508678B2 (en) * 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI763319B (zh) * 2021-02-22 2022-05-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN115241636A (zh) * 2021-04-23 2022-10-25 鹏鼎控股(深圳)股份有限公司 天线模块及其制作方法和终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728369A (zh) * 2008-10-28 2010-06-09 赛伊公司 表面可安装的集成电路封装方法
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
US20150340765A1 (en) * 2014-05-20 2015-11-26 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
CN106450659A (zh) * 2015-08-12 2017-02-22 矽品精密工业股份有限公司 电子模块
CN107039405A (zh) * 2016-02-04 2017-08-11 矽品精密工业股份有限公司 电子封装件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587482B2 (en) * 2011-01-21 2013-11-19 International Business Machines Corporation Laminated antenna structures for package applications
TWI453836B (zh) * 2011-09-09 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
TWI492343B (zh) * 2012-11-02 2015-07-11 矽品精密工業股份有限公司 半導體基板及其製法
TWI567920B (zh) * 2015-02-17 2017-01-21 矽品精密工業股份有限公司 基板結構
WO2017111768A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
TW201724648A (zh) * 2015-12-22 2017-07-01 矽品精密工業股份有限公司 電子封裝件
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
EP3465751B1 (en) * 2016-06-03 2021-08-18 Intel Corporation Wireless module with antenna package and cap package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728369A (zh) * 2008-10-28 2010-06-09 赛伊公司 表面可安装的集成电路封装方法
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
US20170018513A1 (en) * 2011-07-07 2017-01-19 Samsung Electro-Mechanics Co., Ltd. Semiconductor package including an antenna formed in a groove within a sealing element
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
US20150340765A1 (en) * 2014-05-20 2015-11-26 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
CN106450659A (zh) * 2015-08-12 2017-02-22 矽品精密工业股份有限公司 电子模块
CN107039405A (zh) * 2016-02-04 2017-08-11 矽品精密工业股份有限公司 电子封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764877A (zh) * 2020-06-04 2021-12-07 Tdk株式会社 天线装置
CN113764877B (zh) * 2020-06-04 2024-03-08 Tdk株式会社 天线装置

Also Published As

Publication number Publication date
CN109755202B (zh) 2020-08-28
TWI640066B (zh) 2018-11-01
US20190139913A1 (en) 2019-05-09
TW201919157A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
CN109755202A (zh) 电子封装件及其制法
CN211578748U (zh) 半导体装置
CN108878395A (zh) 电子封装件及其制法
CN110098169A (zh) 电子封装件及其制法
US20170236790A1 (en) Semiconductor Device on Leadframe with Integrated Passive Component
CN106711118B (zh) 电子封装件及其制法
CN107785334B (zh) 电子封装结构及其制法
CN109427759A (zh) 一种芯片封装结构及其制作方法、电子设备
US20180019194A1 (en) Low Parasitic Surface Mount Circuit Over Wirebond IC
CN108807297A (zh) 电子封装件及其制法
CN103681607A (zh) 半导体器件及其制作方法
US7939928B2 (en) Method and apparatus for stacked die package with insulated wire bonds
CN105990270A (zh) 电子封装件及其制法
CN108962840A (zh) 电子封装件及其制法
CN111834342A (zh) 半导体设备封装及其制造方法
US20230343665A1 (en) Electronic package and manufacturing method thereof
CN109817600A (zh) 电子封装件及其制法
CN108962878A (zh) 电子封装件及其制法
CN203351587U (zh) 半导体器件
CN109860140A (zh) 电子封装件及其制法
CN107799490A (zh) 电子封装件及其制法
CN107622981B (zh) 电子封装件及其制法
US10991656B2 (en) Semiconductor device package
CN112701101A (zh) 电子封装件及其制法
TWI843347B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant