KR102489595B1

KR102489595B1 - 칩 온 필름 및 그를 포함하는 디스플레이 장치

Info

Publication number: KR102489595B1
Application number: KR1020170173219A
Authority: KR
Inventors: 조순동; 한재원; 허준오; 김동주
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-15
Filing date: 2017-12-15
Publication date: 2023-01-17
Also published as: CN109935186B; US10726787B2; US20190189058A1; KR20190072125A; DE102018128484A1; CN109935186A

Abstract

본 발명은 데이터 구동 IC에서 게이트용 전송 신호들과 데이터 출력들을 선택적으로 출력함으로써 출력 패드 수를 저감할 수 있는 칩 온 필름 및 그를 포함하는 디스플레이 장치에 관한 것으로, 일 실시예에 따른 칩 온 필름은 데이터 구동 IC가 실장된 회로 필름과, 데이터 구동 IC와 접속되고 회로 필름의 제1 패드 영역에 배치된 데이터용 입력 패드들 및 게이트용 입력 패드들과, 데이터 구동 IC와 접속되고 회로 필름의 제2 패드 영역에 배치된 제1 내지 제3 그룹의 출력 패드들을 포함한다. 데이터 구동 IC는 제1 내지 제3 그룹의 출력 버퍼들과, 게이트용 입력 패드들로부터 공급받은 복수의 게이트용 전송 신호와 제1 그룹의 출력 버퍼들의 출력을 선택적으로 제1 그룹의 출력 패드들로 공급하는 제1 스위처블 출력부와, 복수의 게이트용 전송 신호와 제3 그룹의 출력 버퍼들의 출력을 선택적으로 제3 그룹의 출력 패드들로 공급하는 제2 스위처블 출력부를 포함하고, 제2 그룹의 출력 버퍼들의 출력은 제1 및 제3 그룹의 출력 패드들 사이에 배치된 제2 그룹의 출력 패드들로 공급한다.

Description

칩 온 필름 및 그를 포함하는 디스플레이 장치{CHIP ON FILM AND DISPLAY DEVICE INCLUIDNG THE SAME}

본 발명은 데이터 구동 집적 회로에서 게이트용 전송 신호들과 데이터 출력들을 선택적으로 출력함으로써 출력 패드 수를 저감할 수 있는 칩 온 필름 및 그를 포함하는 디스플레이 장치에 관한 것이다.

최근 디지털 데이터를 이용하여 영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 디스플레이(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode)를 이용한 OLED 디스플레이, 전기영동 입자를 이용한 전기영동 디스플레이(Electro Phoretic Display; EPD) 등이 대표적이다.

패널의 게이트 라인들을 구동하는 게이트 드라이버는 패널에 내장된 게이트-인-패널(Gate In Panel; GIP) 타입이 적용되고 있다. GIP 타입의 게이트 드라이버는 필요한 구동 신호들을 PCB(Printed Circuit Board)로부터 데이터 구동 IC(Integrated Circuit)가 실장된 칩 온 필름(Chip On Film; COF)을 경유하는 게이트용 전송 라인들을 통해 공급받는다.

게이트용 전송 라인들을 포함하는 COF는 호환성을 위해 회로 필름의 좌측부에 위치하는 N개의 게이트용 출력 패드들과, 우측부에 위치하는 N개의 게이트용 출력 패드들을 포함한다. COF의 본딩 위치에 따라, 좌우측부 중 일측부에 위치하는 N개의 게이트용 출력 패드만 패널과 접속되고, 타측부에 위치하는 N개의 게이트용 출력 패드는 사용하지 않는 더미 패드가 된다.

그런데, OLED 디스플레이 장치와 같이 게이트용 전송 신호들의 수가 많아지는 경우 각 COF에 형성되는 게이트용 출력 패드들의 수도 함께 많아짐으로써 COF의 출력 패드 피치가 협소해지는 문제점이 있다.

COF의 출력 패드가 많아지는 경우 COF의 본딩 공정에서 미스 얼라인(mis-align)되는 불량이 발생할 수 있기 때문에, COF의 가로폭을 증가시킬 수 있으나 COF의 가로폭이 증가할수록 제조 비용이 증가하는 문제점이 있다.

2개의 소스 PCB 각각을 2개로 추가 분리하여 본딩 공정에서 미스 얼라인 불량을 개선하는 방법이 제안되었으나, 추가 분리된 소스 PCB들은 커넥터 및 플렉서블 케이블을 통해 서로 연결해야 하므로, 본딩 및 조립 공정에서 작업수가 증가하여 택트 타임(Tact time)이 증가하고 제조 비용이 증가하는 문제점이 있다.

본 발명은 데이터 구동 IC에서 게이트용 전송 신호들과 데이터 출력들을 선택적으로 출력함으로써 출력 패드 수를 저감할 수 있는 칩 온 필름 및 그를 포함하는 디스플레이 장치를 제공한다.

일 실시예에 따른 COF는 데이터 구동 IC가 실장된 회로 필름과, 데이터 구동 IC와 접속되고 회로 필름의 제1 패드 영역에 배치된 데이터용 입력 패드들 및 게이트용 입력 패드들과, 데이터 구동 IC와 접속되고 회로 필름의 제2 패드 영역에 배치된 제1 내지 제3 그룹의 출력 패드들을 포함한다. 데이터 구동 IC는 제1 내지 제3 그룹의 출력 버퍼들과, 게이트용 입력 패드들로부터 공급받은 복수의 게이트용 전송 신호와 제1 그룹의 출력 버퍼들의 출력을 선택적으로 제1 그룹의 출력 패드들로 공급하는 제1 스위처블 출력부와, 복수의 게이트용 전송 신호와 제3 그룹의 출력 버퍼들의 출력을 선택적으로 제3 그룹의 출력 패드들로 공급하는 제2 스위처블 출력부를 포함하고, 제2 그룹의 출력 버퍼들의 출력은 제1 및 제3 그룹의 출력 패드들 사이에 배치된 제2 그룹의 출력 패드들로 공급한다.

제1 스위처블 출력부는 인에이블 신호에 응답하여 복수의 게이트용 전송 신호를 선택하거나, 제1 그룹의 출력 버퍼들의 출력을 선택하여 제1 그룹의 출력 패드들로 공급하는 제1 그룹의 MUX들을 포함한다. 제2 스위처블 출력부는 인에이블 신호가 반전된 반전 인에이블 신호에 응답하여, 복수의 게이트용 전송 신호를 선택하거나, 제3 그룹의 출력 버퍼들의 출력을 선택하여 제3 그룹의 출력 패드들로 공급하는 제2 그룹의 MUX들을 포함한다.

제1 스위처블 출력부가 복수의 게이트용 전송 신호들을 선택하여 제1 그룹의 출력 패드들로 공급하는 경우, 제2 스위처블 출력부는 제3 그룹의 출력 버퍼들의 출력을 선택하여, 제2 그룹 및 제3 그룹의 출력 버퍼들은 제2 그룹 및 제3 그룹의 출력 패드들을 통해 데이터를 출력한다.

제2 스위처블 출력부가 복수의 게이트용 전송 신호들을 선택하여 제3 그룹의 출력 패드들로 공급하는 경우, 제1 스위처블 출력부는 제1 그룹의 출력 버퍼들의 출력을 선택하여, 제1 그룹 및 제2 그룹의 출력 버퍼들은 제1 그룹 및 제2 그룹의 출력 패드들을 통해 데이터를 출력한다.

일 실시예에 따른 데이터 구동 IC는 제1 내지 제3 그룹의 출력 버퍼들과 채널별로 접속된 제1 내지 제3 그룹의 DAC들과, 제1 내지 제3 그룹의 DAC들과 채널별로 접속된 제1 내지 제3 그룹의 래치들과, 제1 내지 제3 그룹의 래치들과 채널별로 접속되어 샘플링 신호를 공급하는 제1 내지 제3 그룹의 스테이지들을 포함하는 쉬프트 레지스터를 포함하고, 인에이블 신호에 응답하여 래치 스타트 펄스를 제1 그룹의 첫번째 스테이지 또는 제2 그룹의 첫번째 스테이지로 공급하는 제1 DEMUX와, 반전 인에이블 신호에 응답하여 제2 그룹의 마지막 스테이지의 샘플링 신호를 다음단 데이터 구동 IC에 캐리 출력으로 출력하거나 제3 그룹의 첫번째 스테이지로 공급하는 제2 DEMUX를 포함한다.

제1 스위처블 출력부가 복수의 게이트용 전송 신호들을 제1 그룹의 출력 패드들로 공급하는 경우, 제1 및 제2 DEMUX에 의해 제2 그룹 및 제3 그룹의 스테이지들이 쉬프트 동작을 하여, 제2 그룹 및 제3 그룹의 래치들에 래치된 화소 데이터가 제2 및 제3 그룹의 DAC들 및 출력 버퍼들을 통해 제2 및 제3 그룹의 출력 패드들로 공급된다.

제2 스위처블 출력부가 복수의 게이트용 전송 신호들을 제3 그룹의 출력 패드들로 공급하는 경우, 제1 및 제2 DEMUX에 의해 제1 그룹 및 제2 그룹의 스테이지들이 쉬프트 동작을 하여, 제1 그룹 및 제2 그룹의 래치들에 래치된 화소 데이터가 제1 및 제2 그룹의 DAC들 및 출력 버퍼들을 통해 제1 및 제2 그룹의 출력 패드들로 공급된다.

게이트용 입력 패드들은 데이터용 입력 패드들의 일측 외곽에 위치하는 제1 그룹의 게이트용 입력 패드들과, 타측 외곽에 외치하는 제2 그룹의 게이트용 입력 패드들 중 적어도 어느 한 그룹을 포함하고, 제1 스위처블 출력부는 제1 그룹의 게이트용 입력 패드들과 접속되고, 제2 스위처블 출력부는 제2 그룹의 게이트용 입력 패드들과 접속되거나, 제1 및 제2 스위처블 출력부는 데이터 구동 IC의 입력 단자를 통해 제1 및 제2 그룹 중 어느 한 그룹의 게이트용 입력 패드들과 공통 접속될 수 있다.

일 실시예에 따른 디스플레이 장치는 픽셀 어레이를 포함하는 패널과, 패널의 양측부에 접속되어 픽셀 어레이의 게이트 라인들을 구동하는 제1 및 제2 게이트 드라이버와, 픽셀 어레이의 데이터 라인들을 구동하는 복수의 데이터 구동 IC가 복수의 회로 필름 상에 각각 실장되고, 패널과 PCB 사이에 접속된 복수의 칩 온 필름을 포함하고, 복수의 칩 온 필름 중 제1 게이트 드라이버와 접속된 제1 칩 온 필름과, 제2 게이트 드라이버와 접속된 제2 칩 온 필름은 전술한 칩 온 필름을 이용하여 복수의 게이트용 전송 신호들을 전송한다.

일 실시예에 따른 COF는 구동 IC에서 스위처블 출력부를 이용하여 게이트용 전송 신호들과 데이터 출력들을 선택적으로 출력함으로써 게이트용 더미 패드를 제거할 수 있으므로 출력 패드의 수를 저감할 수 있다.

이에 따라, COF의 가로폭을 증가시키지 않더라도 출력 패드의 피치를 안정적으로 확보할 수 있으므로 COF와 PCB의 본딩 공정시 미스-얼라인 불량을 최소화하고 제조 비용을 저감할 수 있다.

또한, COF와 소스 PCB의 미스-얼라인 불량을 개선하기 위해 2개의 소스 PCB 각각을 복수개로 분리하지 않아도 되므로, 본딩 및 조립 공정이 용이하여 택트 타임 및 제조 비용을 저감할 수 있다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 나타낸 시스템 구성도이다.
도 2는 본 발명의 일 실시예에 따른 COF 구조를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 첫번째 COF에 적용된 스위처블 출력부의 출력 설정을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 마지막번째 COF에 적용된 스위처블 출력부의 출력 설정을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 COF 구조를 개략적으로 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 데이터 구동 IC의 내부 구성을 나타낸 회로 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 시스템 구성도이다.

이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 나타낸 블록도이다.

도 1을 참조하면, 디스플레이 장치는 패널(100), GIP 타입의 게이트 드라이버(200, 210), 데이터 구동부, 소스 PCB(500, 510) 등을 포함한다.

패널(100)은 서브픽셀들이 매트릭스 형태로 배열된 픽셀 어레이(PA)를 통해 영상을 표시한다. 기본 픽셀은 화이트(W), 레드(R), 그린(G), 블루(B) 서브픽셀들 중 컬러 혼합으로 화이트 표현이 가능한 적어도 3개 서브픽셀들로 구성될 수 있다. 예를 들면, 기본 픽셀은 R/G/B 조합의 서브픽셀들로 구성되거나, W/R/G/B 조합의 서브픽셀들로 구성될 수 있다. 기본 픽셀은 R/G/B 조합의 서브픽셀들, W/R/G 조합의 서브픽셀들, B/W/R 조합의 서브픽셀들, G/B/W 조합의 서브픽셀들로 구성될 수 있다.

패널(100)은 LCD 패널, OLED 패널 등과 같은 다양한 디스플레이 패널일 수 있으며, 터치 센싱 기능도 갖는 터치 겸용 디스플레이 패널일 수 있다.

패널(100)에는 GIP 타입의 제1 및 제2 게이트 드라이버(200, 210)가 내장된다. 제1 및 제2 게이트 드라이버(200, 210)는 패널(100)의 제1 및 제2 비표시 영역에 각각 위치하여 픽셀 어레이(PA)에 포함되는 게이트 라인들을 구동한다. 제1 및 제2 게이트 드라이버(200, 210)는 각 게이트 라인의 양끝단에서 게이트 신호를 동시 공급하여 게이트 신호의 딜레이를 감소시킬 수 있다.

데이터 구동부는 복수의 데이터 구동 IC(310)가 복수의 회로 필름(320)에 개별적으로 실장된 복수의 COF(300)를 포함한다.

복수의 COF(300)는 제1, 제2 소스 PCB(500, 510)와 패널(100) 사이에 접속된다. 복수의 COF(300) 각각의 제1 패드 영역은 이방성 도전 필름(Anisotropic Conductive Film; ACF)를 통해 제1, 제2 소스 PCB(500, 510)의 패드 영역과 TAB(Tape Automatic Bonding) 방식으로 본딩되어 접속된 복수의 입력 패드들을 포함한다. 복수의 COF(300) 각각의 제2 패드 영역은 패널(100)의 패드 영역과 ACF를 통해 TAB 방식으로 본딩되어 접속된 복수의 출력 패드들을 포함한다.

제1, 제2 소스 PCB(500, 510)는 제1 및 제2 플랫 플렉서블 케이블(Flat Flexible Cable; FFC)(410, 420)를 통해 제어 PCB(400)와 접속된다. 제어 PCB(400) 상에는 복수의 데이터 제어 신호들을 생성하고 영상 데이터와 함께 출력하는 타이밍 컨트롤러와, 타이밍 컨트롤러의 제어에 따라 복수의 GIP 구동 신호들을 생성하여 출력하는 레벨 쉬프터, 디스플레이 장치에서 필요한 복수의 구동 전압들을 생성하여 출력하는 전원 관리 회로 등과 같은 구동 회로들이 실장될 수 있다. 한편, 레벨 쉬프터는 제1, 제2 소스 PCB(500, 510)에 실장될 수 있다.

복수의 데이터 구동 IC(310)는 제어 PCB(400)로부터 FFC(410, 420), 소스 PCB(500, 520)를 통해 복수의 데이터 제어 신호 및 영상 데이터를 공급받고, 공급받은 영상 데이터를 아날로그 데이터 신호로 변환하여 패널(100)의 데이터 라인들에 공급한다.

패널(100)이 OLED 패널인 경우, 복수의 데이터 구동 IC(310)는 타이밍 컨트롤러의 제어에 따라 각 서브픽셀의 전기적인 특성(구동 TFT의 임계 전압 및 이동도, OLED 소자의 임계 전압 등)을 나타내는 픽셀 전류를 전류 또는 전압으로 센싱하고, 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러에 공급하는 센싱부를 더 포함할 수 있다. 타이밍 컨트롤러는 복수의 데이터 구동 IC(310)로부터 공급받은 각 서브픽셀의 센싱 데이터를 이용하여 각 서브픽셀의 보상값을 업데이트할 수 있다. 타이밍 컨트롤러는 각 서브픽셀의 영상 데이터를 해당 보상값을 적용하여 보상함으로써 서브픽셀 간의 특성 차이로 인한 휘도 불균일을 보상할 수 있다.

제어 PCB(400)의 레벨 쉬프터에서 발생된 게이트용 전송 신호들은 제1 FFC(410) 및 제1 소스 PCB(500)를 경유하여 일측단에 위치한 첫번째 COF(300-1)로 전송되고, 제2 FFC(420) 및 제2 소스 PCB(510)를 경유하여 타측단에 위치한 마지막번째 COF(300-K)로 전송된다.

예를 들면, 게이트용 전송 신호들은 스타트 펄스, 리셋 펄스, 오드 프레임용 교류 구동 전압, 이븐 프레임용 교류 구동 전압, 게이트 라인들을 구동하는 스캔 신호로 이용되는 복수의 스캔 클럭들을 포함할 수 있고, 게이트 드라이버(200, 210)의 쉬프트 동작을 제어하는 복수의 캐리 클럭들을 더 포함할 수 있다. 또한, 패널(100)이 OLED 패널인 경우 센싱 게이트 라인들을 구동하는 센스 신호로 이용되는 복수의 센스 클럭들과, 센싱을 위한 게이트 라인들을 선택하기 위해 이용되는 라인 선택 신호 등을 더 포함할 수 있다.

복수의 COF(300) 중, 첫번째 및 마지막번째 COF(300-1, 300-K)는 회로 필름(320) 및 데이터 구동 IC(310)를 경유하는 게이트용 전송 경로를 더 포함하여, 소스 PCB(500, 510)로부터 공급된 복수의 게이트용 전송 신호들을 게이트용 전송 경로를 통해 패널(100)의 제1 및 제2 게이트 드라이버(200, 210)로 각각 전송한다.

특히, 일 실시예에 따른 첫번째 및 마지막번째 COF(300-1, 300-K)는 데이터 구동 IC(310)를 통해 양측 출력부에서 N개의 게이트용 전송 신호들과 N개의 데이터 출력들을 선택적으로 출력함으로써 불필요한 N개의 게이트용 더미 출력 패드들을 제거할 수 있다. 이에 따라, 일 실시예에 따른 첫번째 및 마지막번째 COF(300-1, 300-K)는 게이트용 출력 패드들의 수를 종래의 2N개에서 N개로 감소시킴으로써 출력 패드의 총 갯수를 종래의 M+2N(M은 데이터 출력수)개에서 M+N개로 감소시킬 수 있다.

도 2 내지 도 4는 본 발명의 일 실시예에 따른 COF 구조를 개략적으로 나타낸 도면이다.

도 2 내지 도 4를 참조하면, 일 실시예에 따른 게이트용 전송 경로를 포함하는 COF(300-1, 300-K)는 소스 PCB(500, 510)의 패드 영역에 본딩 및 접속되는 회로 필름(320)의 제1 패드 영역(330)과, 패널(100)의 패드 영역에 본딩 및 접속되는 회로 필름(320)의 제2 패드 영역(340)과, 제1 패드 영역(330)의 패드들(332, 334, 336)과 데이터 구동 IC(310)의 단자들을 개별적으로 연결하는 제1 연결 라인들(350)과, 데이터 구동 IC(310)의 단자들과 제2 패드 영역(340)의 패드들(342, 344, 346)을 개별적으로 연결하는 제2 연결 라인들(360)을 포함한다.

회로 필름(320)의 제1 패드 영역(330)은 소스 PCB(500, 510)와 접속되는 데이터용 입력 패드들(332)과 게이트용 입력 패드들(334, 336)을 포함한다. 게이트용 입력 패드들(334, 336)은 N개의 게이트용 전송 신호들을 전달하는 제1 그룹(334)의 N개의 게이트용 입력 패드들(334)과, 제2 그룹(336)의 N개의 게이트용 입력 패드들(336)을 포함할 수 있다. COF(300-1, 300-K)의 본딩 위치에 따라 제1 및 제2 그룹의 게이트용 입력 패드들(334, 336) 중 어느 한 그룹만 소스 PCB(500, 510)와 접속되고, 나머지 그룹은 더미 입력 패드가 된다. 제1 패드 영역(330)의 일측부에 제1 그룹의 N개의 게이트용 입력 패드들(334)이 배치되고, 타측부에 제2 그룹의 N개의 게이트용 입력 패드들(336)이 배치되며, 제1 및 제2 그룹(334, 336) 사이에 데이터용 입력 패드들(332)이 배치될 수 있다. 또한, 제1 패드 영역(330)에는 데이터 구동 IC(310)의 출력 신호들을 소스 PCB(500, 510)로 전달하는 IC용 출력 패드들(미도시)이 더 배치될 수 있다.

제1 패드 영역(330)과 데이터 구동 IC(310) 사이에 배치된 제1 연결 라인들(350)은 제1 패드 영역(330)의 입력 패드들(332, 334, 336)과 데이터 구동 IC(310)의 입력 단자들을 개별적으로 연결한다.

데이터 구동 IC(310)와 제2 패드 영역(340) 사이에 배치된 제2 연결 라인들(360)은 데이터 구동 IC(310)의 출력 단자들과 제2 패드 영역(340)의 출력 패드들(342, 344, 346)을 개별적으로 연결한다.

회로 필름(320)의 제2 패드 영역(340)은 패널(100)과 접속되는 제1 내지 제3 그룹의 출력 패드들(342, 344, 346)을 포함한다. 제2 패드 영역(340)의 중앙부에 위치하는 제2 그룹의 M-N개의 출력 패드들(344)은 데이터 구동 IC(310)로부터 M-N개의 데이터 출력들을 공급받아 패널(100)에 공급한다. 제2 패드 영역(340)의 양측부에 위치하는 제1 그룹의 N개의 출력 패드들(342) 및 제3 그룹의 N개의 출력 패드들(346)은 데이터 구동 IC(310)에 내장된 제1 및 제2 스위처블 출력부(312, 314) 각각을 통해 N개의 게이트용 전송 신호들을 공급받거나 N개의 데이터 출력들을 공급받아 패널(100)에 공급한다.

제1 스위처블 출력부(312) 및 제1 그룹의 출력 패드들(342)이 N개의 게이트용 전송 신호들을 패널(100)에 공급하는 경우, 제2 스위처블 출력부(314) 및 제3 그룹의 출력 패드들(346)은 제2 그룹의 출력 패드들(344)과 함께 M개의 데이터 출력들을 패널(100)에 공급한다.

반대로, 제2 스위처블 출력부(314) 및 제3 그룹의 출력 패드들(346)이 N개의 게이트용 전송 신호들을 패널(100)에 공급하는 경우, 제1 스위처블 출력부(312) 및 제1 그룹의 출력 패드들(342)은 제2 그룹의 출력 패드들(344)과 함께 M개의 데이터 출력들을 패널(100)에 공급한다.

도 3 및 도 4를 참조하면, 데이터 구동 IC(310)에 내장된 제1 및 제2 스위처블 출력부(312, 314) 각각은 게이트용 전송 신호(GS)와 출력 버퍼(B)의 데이터 출력을 선택적으로 출력하는 멀티플렉서(Multiplexer; 이하 MUX)(313, 315)를 출력 채널별로 포함한다. 제1 스위처블 출력부(312)는 인에이블 신호(EN)에 의해 제어되고, 제2 스위처블 출력부(314)는 인에이블 신호(EN)를 반전시킨 반전 인에이블 신호(/EN)에 의해 제어됨으로써, 제1 및 제2 스위처블 출력부(312, 314)는 상반된 입력을 선택하여 출력한다.

제1 스위처블 출력부(312)는 인에이블 신호(EN)에 의해 제어되는 N개의 제1 MUX(313)를 포함하여, 제1 그룹의 게이트용 입력 패드들(334)을 통해 공급받은 N개의 게이트용 전송 신호들(GS)을 선택하여 제1 그룹의 출력 패드들(342)로 출력하거나, N개의 출력 버퍼(B)로부터 공급받은 N개의 데이터 출력들을 선택하여 제1 그룹의 출력 패드들(342)로 출력한다.

제2 스위처블 출력부(314)는 반전 인에이블 신호(/EN)에 의해 제어되는 N개의 제2 MUX(315)를 포함하여, 제2 그룹의 게이트용 입력 패드들(336)을 통해 공급받은 N개의 게이트용 전송 신호들(GS)을 선택하여 제3 그룹의 출력 패드들(346)로 출력하거나, N개의 출력 버퍼(B)로부터 공급받은 N개의 데이터 출력들을 선택하여 제3 그룹의 출력 패드들(346)로 출력한다.

도 1 및 도 3을 참조하면, 패널(100)의 패드 영역 중 X축 방향으로 일측부에 본딩된 첫번째 COF(300-1)는 제1 스위처블 출력부(312)를 통해 N개의 데이터 출력들을 선택하여 제1 그룹의 출력 패드들(342)로 출력하고, 제2 스위처블 출력부(314)를 통해 N개의 게이트용 전송 신호(GS)들을 선택하여 제3 그룹의 출력 패드들(346)로 출력한다. 이에 따라, 첫번째 COF(300-1)는 제1 그룹 및 제2 그룹의 M개의 출력 패드들(342, 344)을 통해 M개의 데이터 출력들을 패널(100)에 공급하고, 제3 그룹의 N개의 출력 패드들(346)을 통해 N개의 게이트용 전송 신호들을 패널(100)의 제1 게이트 드라이버(200)로 공급한다.

도 1 및 도 4를 참조하면, 패널(100)의 패드 영역 중 X축 방향으로 타측부에 본딩된 마지막번째 COF(300-K)는 제1 스위처블 출력부(312)를 통해 N개의 게이트용 전송 신호들(GS) 선택하여 제1 그룹의 출력 패드들(342)로 출력하고, 제2 스위처블 출력부(314)를 통해 N개의 데이터 출력들을 선택하여 제3 그룹의 출력 패드들(346)로 출력한다. 이에 따라, 마지막번째 COF(300-K)는 제3 그룹 및 제2 그룹의 M개의 출력 패드들(346, 344)을 통해 M개의 데이터 출력들을 패널(100)에 공급하고, 제1 그룹의 N개의 출력 패드들(342)을 통해 N개의 게이트용 전송 신호들을 패널(100)의 제2 게이트 드라이버(210)로 공급한다.

이와 같이, 일 실시예에 따른 첫번째 및 마지막번째 COF(300-1, 300-K)는 데이터 구동 IC(310)에 내장된 제1 및 제2 스위처블 출력부(312, 314)를 통해 N개의 게이트용 전송 신호들과 N개의 데이터 출력들을 선택적으로 출력함으로써 종래대비 N개의 게이트용 더미 출력 패드들을 제거할 수 있으므로, 출력 패드의 총 갯수를 종래의 M+2N개에서 M+N개로 감소시킬 수 있다.

도 5는 본 발명의 다른 실시예에 따른 COF 구조를 개략적으로 나타낸 도면이다.

도 5를 참조하면, 제1 그룹의 N개의 게이트용 입력 패드들(334)과 제1 연결 라인들(350)을 경유하여 접속되고 데이터 구동 IC(310')에 위치하는 게이트용 전송 라인들(352, 354)이 데이터 구동 IC(310') 내에서 분기하는 구조를 갖는다. 이에 따라, 제1 스위처블 출력부(312)는 제1 그룹의 N개의 게이트용 전송 라인들(352)를 통해 제1 그룹의 입력 패드들(334)과 접속되고, 제2 스위처블 출력부(314)는 제1 그룹(352)로부터 분기된 제2 그룹의 N개의 게이트용 전송 라인들(354)를 통해 제1 그룹의 입력 패드들(334)와 접속될 수 있다.

따라서, 도 2와 대비하여 도 5에 도시된 COF(300-1, 300-K)는 도 2에 도시된 제2 그룹의 N개의 게이트용 입력 패드들(336)을 더 제거할 수 있으므로 게이트용 입력 패드들(334)의 수도 2N개에서 N개로 저감할 수 있다.

도 6은 본 발명의 일 실시예에 따른 게이트용 전송 경로를 내장한 데이터 구동 IC(310)의 내부 구성을 나타낸 회로 블록도이다.

도 6을 참조하면, 게이트용 전송 경로를 내장한 데이터 구동 IC(310)는 쉬프트 레지스터(10), 제1 래치 어레이(20), 제2 래치 어레이(30), 디지털/아날로그 변환기(이하 DAC) 어레이(40), 출력 버퍼 어레이(50), 제1 및 제2 스위처블 출력부(312, 314)를 포함한다.

쉬프트 레지스터(10)는 M+N개의 스테이지(ST1~ST(M+N))를 포함하고, 소스 스타트 펄스(SSP) 또는 이전단 데이터 구동 IC로부터 공급받은 캐리 출력(EIO1)을 래치 스타트 펄스로 입력하여, 래치 스타트 펄스를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시키면서 M개의 샘플링 신호들을 순차 출력한다.

M+N개의 스테이지(ST) 중 M개 채널을 선택하기 위하여, 쉬프트 레지스터(10)는 인에이블 신호(EN)에 의해 제어되는 제1 디멀티플렉서(Demultiplexer; 이하 DEMUX)(12)와, 반전 인에이블 신호(/EN)에 의해 제어되는 제2 DEMUX(14)를 더 포함한다.

제1 DEMUX(12)는 인에이블 신호(EN)에 응답하여 래치 스타트 펄스(SSP 또는 EIO1)를 제1 그룹(G1)의 제1 스테이지(ST1) 또는 제2 그룹(G2)의 제N+1 스테이지(ST(N+1))로 공급한다. 제2 DEMUX(14)는 반전 인에이블 신호(/EN)에 응답하여 제2 그룹(G2)의 제M 스테이지(ST(M))의 샘플링 신호를 다음단 데이터 구동 IC의 래치 스타트를 위한 캐리 출력(EIO2)으로 출력하거나 제3 그룹(G3)의 제M+1 스테이지(ST(M+1))로 공급한다. 이에 따라, 제1 및 제2 DEMUX(12, 14)에 의해 제1 및 제2 그룹(G1, G2)의 제1 스테이지(ST1)로부터 제M 스테이지(ST(M))까지의 M개 채널의 스테이지가 쉬프트 동작을 하거나, 제2 및 제3 그룹(G2, G3)의 제N+1 스테이지(ST(N+1))로부터 제M+N 스테이지(ST(M+N))까지의 M개 채널의 스테이지가 쉬프트 동작을 하여, M개의 샘플링 신호를 순차적으로 출력한다.

제1 래치 어레이(20)는 M+N 채널의 제1 래치들(LH1)을 포함하고, 제2 래치 어레이(30)는 M+N 채널의 제2 래치들(LH2)을 포함한다. 쉬프트 레지스터(10)의 제1 및 제2 그룹(G1, G2)으로부터 M개의 샘플링 신호를 공급받은 제1 및 제2 그룹(G1, G2)의 제1 래치들(LH1)이 M개의 픽셀 데이터를 순차적으로 샘플링하여 래치한 다음, 제1 및 제2 그룹(G1, G2)의 M개 채널의 제2 래치들(LH2)을 통해 동시 출력한다. 한편, 쉬프트 레지스터(10)의 제2 및 제3 그룹(G2, G3)으로부터 M개의 샘플링 신호를 공급받은 제2 및 제3 그룹(G2, G3)의 제1 래치들(LH1)이 M개의 픽셀 데이터를 순차적으로 샘플링하여 래치한 다음, 제2 및 제3 그룹(G2, G3)의 M개 채널의 제2 래치들(LH2)을 통해 동시 출력한다.

DAC 어레이(40)는 M+N개 채널의 DAC을 포함하고, 출력 버퍼 어레이(50)는 M+N개 채널의 출력 버퍼(B)를 포함한다. DAC 어레이(40)는 기준 감마 전압들을 세분화한 계조 전압들을 이용하여, 제2 래치 어레이(30)로부터 공급되는 M개 채널의 픽셀 데이터를 아날로그 데이터 전압으로 변환하여 M개 채널의 출력 버퍼(B)를 통해 출력한다. 제1 및 제2 그룹(G1, G2)의 DAC은 제1 및 제2 그룹(G1, G2)의 제2 래치들(LH2)로부터 공급받은 픽셀 데이터를 아날로그 데이터 전압으로 변환하여 제1 및 제2 그룹(G1, G2)의 출력 버퍼들(B)로 출력한다. 한편, 제2 및 제3 그룹(G2, G3)의 DAC은 제2 및 제3 그룹(G2, G3)의 제2 래치들(LH2)로부터 공급받은 픽셀 데이터를 아날로그 데이터 전압으로 변환하여 제2 및 제3 그룹(G2, G3)의 출력 버퍼들(B)로 출력한다.

제1 스위처블 출력부(312)는 인에이블 신호(EN)에 의해 제어되는 N개의 제1 MUX(313)를 포함하여, PCB(500, 510)로부터 공급받은 N개의 게이트용 전송 신호들(GS-1~GS-N)을 선택하여 제1 그룹의 출력 패드들(342)로 출력하거나, 제1 그룹(G1)의 N개의 출력 버퍼들(B)로부터 공급받은 제1 그룹의 N개의 데이터 출력들을 선택하여 제1 그룹의 출력 패드들(342)로 출력한다.

제2 스위처블 출력부(314)는 반전 인에이블 신호(/EN)에 의해 제어되는 N개의 제2 MUX(315)를 포함하여, PCB(500, 510)로부터 공급받은 N개의 게이트용 전송 신호들(GS)을 선택하여 제3 그룹의 출력 패드들(346)로 출력하거나, 제3 그룹(G3)의 N개의 출력 버퍼들(B)로부터 공급받은 제3 그룹의 N개의 데이터 출력들을 선택하여 제3 그룹의 출력 패드들(346)로 출력한다.

제1 및 제3 그룹 사이에 배치된 제2 그룹(G2)의 M-N개의 출력 버퍼들(50-2)은 제2 그룹의 M-N개의 데이터 출력들을 제2 그룹의 출력 패드들(344)로 출력한다.

예를 들어, 인에이블 신호(EN)가 하이이고, 반전 인에이블 신호(/EN)는 로우인 경우, 제1 스위처블 출력부(312)는 N개의 게이트용 전송 신호들(GS-1~GS-N)을 선택하여 출력함으로써 제1 그룹의 출력 패드들(342)은 N개의 게이트용 전송 신호들(GS-1~GS-N)을 패널(100)로 출력한다. 제1 및 제2 DEMUX(12, 14)의 제어에 제2 및 제3 그룹(G2, G3)의 제N+1 내지 제M+N 채널의 스테이지(ST(N+1)~ST(M+N))가 M개의 샘플링 신호를 출력함으로써, 제2 및 제3 그룹(G2, G3)의 N+1 내지 제M+N 채널의 래치들(LH1, LH2) 및 DAC들과 출력 버퍼들(B)을 통해 M개의 픽셀 데이터가 출력되고, 제2 스위처블 출력부(314)가 제3 그룹(G3)의 N개의 출력 버퍼들(B)로부터 출력되는 N개의 픽셀 데이터를 선택하여 출력함으로써, 제2 그룹 및 제3 그룹의 출력 패드들(344, 346)은 M개의 픽셀 데이터를 패널(100)로 출력한다.

한편, 인에이블 신호(EN)가 로우이고, 반전 인에이블 신호(/EN)는 하이인 경우, 제2 스위처블 출력부(314)는 N개의 게이트용 전송 신호들(GS-1~GS-N)을 선택하여 출력함으로써 제3 그룹의 출력 패드들(346)은 N개의 게이트용 전송 신호들(GS-1~GS-N)을 패널(100)로 출력한다. 제1 및 제2 DEMUX(12, 14)의 제어에 의해 제1 및 제2 그룹(G1, G2)의 제1 내지 제M 채널의 스테이지(ST1~ST(M))가 M개의 샘플링 신호를 출력함으로써, 제1 및 제2 그룹(G1, G2)의 제1 내지 제M 채널의 래치들(LH1, LH2) 및 DAC들과 출력 버퍼들(B)을 통해 M개의 픽셀 데이터가 출력되고, 제1 스위처블 출력부(312)가 제1 그룹(G1)의 N개의 출력 버퍼들(B)로부터 출력되는 N개의 픽셀 데이터를 선택하여 출력함으로써, 제1 그룹 및 제2 그룹의 출력 패드들(342, 344)은 M개의 픽셀 데이터를 패널(100)로 출력한다.

도 7은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 나타낸 시스템 구성도이다.

도 7에 도시된 디스플레이 장치는, 도 1에 도시된 디스플레이 장치와 대비하여, 게이트 드라이버(200, 210)가 복수의 게이트 IC(220)로 구성된 점만 차이가 있으므로, 도 1과 중복되는 구성요소들에 대한 설명은 생략한다.

복수의 게이트 IC(220)가 복수의 회로 필름(240) 각각에 개별적으로 실장된 복수의 게이트 COF(250)는 패널(100)의 양측부 또는 일측부와 ACF를 통해 본딩 및 접속된다.

제어 PCB(400)의 타이밍 컨트롤러에서 발생된 게이트용 전송 신호들은 제1 FFC(410) 및 제1 소스 PCB(500)를 경유하여 일측단에 위치한 첫번째 COF(300-1)로 전송되고, 제2 FFC(420) 및 제2 소스 PCB(510)를 경유하여 타측단에 위치한 마지막번째 COF(300-K)로 전송된다.

첫번째 및 마지막번째 COF(300-1, 300-K)는 도 2 내지 도 6에서 설명한 바와 같이, 회로 필름(320) 및 데이터 구동 IC(310)를 경유하는 게이트용 전송 경로를 더 포함하여, 소스 PCB(500, 510)로부터 공급된 복수의 게이트용 전송 신호들을 게이트용 전송 경로를 통해 패널(100)로 공급한다. 패널(100)은 전송 경로를 통해 복수의 게이트용 전송 신호들을 게이트 COF(250) 상의 게이트 IC(220)로 공급한다.

도 2 내지 도 6에 도시된 바와 같이, 첫번째 및 마지막번째 COF(300-1, 300-K)는 데이터 구동 IC(310)를 통해 양측 출력부에서 N개의 게이트용 전송 신호들과 N개의 데이터 출력들을 선택적으로 출력함으로써 불필요한 N개의 게이트용 더미 출력 패드들을 제거할 수 있다. 이에 따라, 첫번째 및 마지막번째 COF(300-1, 300-K)는 게이트용 출력 패드들의 수를 종래의 2N개에서 N개로 감소시킴으로써 출력 패드의 총 갯수를 종래의 M+2N(M은 데이터 출력수)개에서 M+N개로 감소시킬 수 있다.

이와 같이, 일 실시예에 따른 COF는 구동 IC에서 스위처블 출력부를 이용하여 게이트용 전송 신호들과 데이터 출력들을 선택적으로 출력함으로써 게이트용 더미 패드를 제거할 수 있으므로 출력 패드의 수를 저감할 수 있다.

일 실시예에 따른 칩 온 필름은 OLED 디스플레이 장치, LCD 등과 같은 모든 디스플레이 장치에 적용될 수 있다.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 패널 200, 210: 게이트 드라이버
300: COF 310: 데이터 구동 IC
320: 회로 필름 400: 제어 PCB
410, 420: FFC 510, 520: 소스 PCB
330: 제1 패드 영역 340: 제2 패드 영역
332: 데이터용 입력 패드들 334, 336: 게이트용 입력 패드들
350: 제1 연결 라인들 312, 314: 스위처블 출력부
360: 제2 연결 라인들 342: 제1 그룹 출력 패드들
344: 제2 그룹 출력 패드들 346: 제3 그룹 출력 패드들

Claims

데이터 구동 IC와 접속되고 회로 필름의 제1 패드 영역에 배치된 데이터용 입력 패드들 및 게이트용 입력 패드들과,
상기 데이터 구동 IC와 접속되고 상기 회로 필름의 제2 패드 영역에 배치된 제1 내지 제3 그룹의 출력 패드들을 포함하고,
상기 데이터 구동 IC는
제1 내지 제3 그룹의 출력 버퍼들과,
상기 게이트용 입력 패드들로부터 공급받은 복수의 게이트용 전송 신호와 제1 그룹의 출력 버퍼들의 출력을 선택적으로 상기 제1 그룹의 출력 패드들로 공급하는 제1 스위처블 출력부와,
상기 복수의 게이트용 전송 신호와 제3 그룹의 출력 버퍼들의 출력을 선택적으로 상기 제3 그룹의 출력 패드들로 공급하는 제2 스위처블 출력부를 포함하고,
상기 제2 그룹의 출력 버퍼들의 출력은 상기 제1 및 제3 그룹의 출력 패드들 사이에 배치된 제2 그룹의 출력 패드들로 공급하고,
상기 제1 스위처블 출력부는 인에이블 신호에 응답하여 상기 복수의 게이트용 전송 신호를 선택하거나, 상기 제1 그룹의 출력 버퍼들의 출력을 선택하여 상기 제1 그룹의 출력 패드들로 공급하는 제1 그룹의 MUX들을 포함하고,
상기 제2 스위처블 출력부는 상기 인에이블 신호가 반전된 반전 인에이블 신호에 응답하여, 상기 복수의 게이트용 전송 신호를 선택하거나, 상기 제3 그룹의 출력 버퍼들의 출력을 선택하여 상기 제3 그룹의 출력 패드들로 공급하는 제2 그룹의 MUX들을 포함하는 칩 온 필름.
삭제
청구항 1에 있어서,
상기 제1 스위처블 출력부가 상기 복수의 게이트용 전송 신호들을 선택하여 상기 제1 그룹의 출력 패드들로 공급하는 경우, 상기 제2 스위처블 출력부는 상기 제3 그룹의 출력 버퍼들의 출력을 선택하여, 상기 제2 그룹 및 제3 그룹의 출력 버퍼들은 상기 제2 그룹 및 제3 그룹의 출력 패드들을 통해 데이터를 출력하거나,
상기 제2 스위처블 출력부가 상기 복수의 게이트용 전송 신호들을 선택하여 상기 제3 그룹의 출력 패드들로 공급하는 경우, 상기 제1 스위처블 출력부는 상기 제1 그룹의 출력 버퍼들의 출력을 선택하여, 상기 제1 그룹 및 제2 그룹의 출력 버퍼들은 상기 제1 그룹 및 제2 그룹의 출력 패드들을 통해 데이터를 출력하는 칩 온 필름.
청구항 1에 있어서,
상기 데이터 구동 IC는
상기 제1 내지 제3 그룹의 출력 버퍼들과 채널별로 접속된 제1 내지 제3 그룹의 DAC들과,
상기 제1 내지 제3 그룹의 DAC들과 채널별로 접속된 제1 내지 제3 그룹의 래치들과,
상기 제1 내지 제3 그룹의 래치들과 채널별로 접속되어 샘플링 신호를 공급하는 제1 내지 제3 그룹의 스테이지들을 포함하는 쉬프트 레지스터를 포함하고,
상기 인에이블 신호에 응답하여 래치 스타트 펄스를 상기 제1 그룹의 첫번째 스테이지 또는 제2 그룹의 첫번째 스테이지로 공급하는 제1 DEMUX와,
상기 반전 인에이블 신호에 응답하여 상기 제2 그룹의 마지막 스테이지의 샘플링 신호를 다음단 데이터 구동 IC에 캐리 출력으로 출력하거나 상기 제3 그룹의 첫번째 스테이지로 공급하는 제2 DEMUX를 포함하는 칩 온 필름.
청구항 4에 있어서,
상기 제1 스위처블 출력부가 상기 복수의 게이트용 전송 신호들을 상기 제1 그룹의 출력 패드들로 공급하는 경우,
상기 제1 및 제2 DEMUX의 제어에 의해 상기 제2 그룹 및 제3 그룹의 스테이지들이 쉬프트 동작을 하여, 상기 제2 그룹 및 제3 그룹의 래치들에 화소 데이터가 래치되고, 래치된 화소 데이터들은 상기 제2 및 제3 그룹의 DAC들 및 출력 버퍼들을 통해 상기 제2 및 제3 그룹의 출력 패드들로 공급되는 칩 온 필름.
청구항 4에 있어서,
상기 제2 스위처블 출력부가 상기 복수의 게이트용 전송 신호들을 상기 제3 그룹의 출력 패드들로 공급하는 경우,
상기 제1 및 제2 DEMUX의 제어에 의해 상기 제1 그룹 및 제2 그룹의 스테이지들이 쉬프트 동작을 하여, 상기 제1 그룹 및 제2 그룹의 래치들에 화소 데이터가 래치되고, 래치된 화소 데이터들은 상기 제1 및 제2 그룹의 DAC들 및 출력 버퍼들을 통해 상기 제1 및 제2 그룹의 출력 패드들로 공급되는 칩 온 필름.
청구항 3에 있어서,
상기 게이트용 입력 패드들은
상기 데이터용 입력 패드들의 일측 외곽에 위치하는 제1 그룹의 게이트용 입력 패드들과, 타측 외곽에 외치하는 제2 그룹의 게이트용 입력 패드들 중 적어도 어느 한 그룹을 포함하고,
상기 제1 스위처블 출력부는 상기 제1 그룹의 게이트용 입력 패드들과 접속되고, 상기 제2 스위처블 출력부는 상기 제2 그룹의 게이트용 입력 패드들과 접속되거나,
상기 제1 및 제2 스위처블 출력부는 상기 데이터 구동 IC의 입력 단자를 통해 상기 제1 및 제2 그룹 중 어느 한 그룹의 게이트용 입력 패드들과 공통 접속되는 칩 온 필름.
픽셀 어레이를 포함하는 패널과,
상기 패널의 양측부에 접속되어 상기 픽셀 어레이의 게이트 라인들을 구동하는 제1 및 제2 게이트 드라이버와,
상기 픽셀 어레이의 데이터 라인들을 구동하는 복수의 데이터 구동 IC가 복수의 회로 필름 상에 각각 실장되고, 상기 패널과 PCB 사이에 접속된 복수의 칩 온 필름을 포함하고,
상기 복수의 칩 온 필름 중 상기 제1 게이트 드라이버와 접속된 제1 칩 온 필름과, 상기 제2 게이트 드라이버와 접속된 제2 칩 온 필름은 청구항 1 및 3 내지 7 중 어느 한 청구항에 기재된 칩 온 필름을 이용하여 복수의 게이트용 전송 신호들을 전송하는 디스플레이 장치.
청구항 8에 있어서,
상기 제1 및 제2 칩 온 필름 각각은 상기 제1 패드 영역을 통해 상기 PCB와 접속되고, 상기 제2 패드 영역을 통해 상기 패널과 접속되고,
상기 제1 및 제2 게이트 드라이버는 상기 패널에 내장되거나, 복수의 게이트 구동 IC가 개별적으로 실장된 복수의 게이트 칩 온 필름으로 구성되어 상기 패널과 접속되는 디스플레이 장치.