CN105047122A - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明实施例提供了一种阵列基板、显示面板及显示装置，涉及显示技术领域，可简化显示面板三侧的边框，从视觉上达到近乎零边框的效果；并且不采用GOA设计，因此无需考虑与GOA输出相匹配的信号设计，驱动电路的成本也可以降低，整个显示也可避开因GOA设计所引起的相关信赖性不良。该阵列基板包括：显示区与位于显示区外侧靠近数据线一端的驱动电路区；显示区中设置有：数据线、栅线、沿数据线方向排列的与栅线相连的栅线导线；驱动电路区中设置有：驱动模块；依次连接驱动模块与每根栅线导线的栅线信号引线；依次连接驱动模块与每根数据线的数据线信号引线。本发明实施例用于阵列基板及包括该阵列基板的显示面板、显示装置的制备。

Description

一种阵列基板、显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

如图1所示，阵列基板上设置有由横纵交叉的数据线与栅线限定出的呈阵列排布的多个R(Red、红)、G(Green、绿)、B(Blue、蓝)子像素单元；图中以D1、D2、D3......示意出各根数据线，并以G1、G2、G3......示意出各根栅线。数据线一端设置有用于向数据线提供source(源极)信号的IC(IntegratedCircuit，集成电路)，栅线一端或两端设置有向栅线提供gate(栅极扫描)信号的GOA(GateDriveronArray，阵列基板行驱动)电路。

由于GOA电路将栅极驱动电路制作在阵列基板上，可代替外接的驱动芯片，减少生产工艺程序，降低产品工艺成本，提高液晶面板的集成度。然而，由于集成到阵列基板中的GOA电路以及用于连接栅线与GOA电路的周边走线等结构都需要额外设置在显示区域一侧或两侧原本可用于显示的区域，造成阵列基板的外围面积加大，难以省去显示面板两侧的边框结构，难以满足消费市场对窄边框、零边框显示装置的需求。此外，由于需要考虑GOA电路与栅线之间输出相匹配的信号设计，阵列基板驱动的成本较高，还会产生因GOA电路设计所引起的相关信赖性不良。

发明内容

鉴于此，为解决现有技术的不足，本发明的实施例提供一种阵列基板、显示面板及显示装置，可简化显示面板三侧的边框，从视觉上达到近乎零边框的效果；并且对于栅极的驱动不采用GOA设计，因此无需考虑与GOA输出相匹配的信号设计，驱动电路的成本也可以降低，整个显示也可避开因GOA设计所引起的相关信赖性不良。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面、本发明实施例提供了一种阵列基板，所述阵列基板包括：显示区与位于所述显示区外侧靠近数据线一端的驱动电路区；所述显示区中设置有：横纵交叉的多根数据线与多根栅线；沿数据线方向排列的依次与每根栅线相连的栅线导线；所述驱动电路区中设置有：驱动模块；依次连接所述驱动模块与每根所述栅线导线的栅线信号引线，用于向所述栅线导线输入栅极扫描信号；依次连接所述驱动模块与每根所述数据线的数据线信号引线，用于向所述数据线输入源极信号。

作为一种可选的方式，所述显示区中还设置有：呈阵列排布的多个像素单元；每个所述像素单元包括沿数据线方向依次排列的x个子像素单元；所述数据线的数量为m根，所述栅线的数量为x×n根；其中，x、n以及m均为正整数；从第一根栅线信号引线起，依次排列的每x根所述栅线信号引线为一组栅线信号引线；所述驱动模块包括：驱动IC；依次与每组栅线信号引线连接的n个第一多路复用单元；每个第一多路复用单元用于向x根所述栅线信号引线输出对应的x个所述栅极扫描信号。

可选的，所述驱动IC包括：依次向n个所述第一多路复用单元输出n组第一栅极控制信号的n个第一输出管道；时序控制器；其中，每个第一多路复用单元包括x个第一开关管；每个第一输出管道分别与x个所述第一开关管的栅极相连；所述时序控制器分别与x个所述第一开关管的源极相连，用于向x个所述第一开关管的源极输出对应的所述栅极扫描信号；当所述驱动IC向x个所述第一开关管的栅极输入一组第一栅极控制信号时，所述x个第一开关管由对应的第一输出管道控制导通，并依次输出与x根所述栅线信号引线对应的x个所述栅极扫描信号。

优选的，从第一根数据线信号引线起，依次排列的每a×x根所述数据线信号引线为一组数据线信号引线；其中，a为正整数，且m为x的整数倍；所述驱动模块还包括：依次与每组数据线信号引线连接的m/(a×x)个第二多路复用单元；每个第二多路复用单元用于向a×x根所述数据线信号引线输出对应的a×x个所述源极信号。

进一步优选的，所述驱动IC还包括：依次向m/(a×x)个所述第二多路复用单元输出m/(a×x)组第二栅极控制信号的m/(a×x)个第二输出管道；每个第二多路复用单元包括a×x个第二开关管；其中，每个第二输出管道分别与a×x个所述第二开关管的栅极相连；所述时序控制器分别与a×x个所述第二开关管的源极相连，还用于向a×x个所述第二开关管的源极输出对应的所述源极信号；当所述驱动IC向a×x个所述第二开关管的栅极输入一组第二栅极控制信号时，a×x个所述第二开关管由对应的所述第二输出管道控制导通，并依次输出与a×x根所述数据线信号引线对应的a×x个所述源极信号。

作为另一种可选的方式，所述显示区中还设置有：呈阵列排布的多个像素单元；每个所述像素单元包括沿栅线方向依次排列的x个子像素单元；所述数据线的数量为x×m根，所述栅线的数量为n根；其中，x、n以及m均为正整数；从第一根栅线信号引线起，依次排列的每b×x根所述栅线信号引线为一组栅线信号引线；其中，b为正整数，且n为x的整数倍；所述驱动模块包括：驱动IC；依次与每组栅线信号引线连接的n/(b×x)个第三多路复用单元；每个第三多路复用单元用于向b×x根所述栅线信号引线输出对应的b×x个所述栅极扫描信号。

可选的，所述驱动IC还包括：依次向n/(b×x)个所述第三多路复用单元输出n/(b×x)组第三栅极控制信号的n/(b×x)个第三输出管道；时序控制器；其中，每个第三多路复用单元包括b×x个第三开关管；每个第三输出管道分别与b×x个所述第三开关管的栅极相连；所述时序控制器分别与b×x个所述第三开关管的源极相连，用于向b×x个所述第三开关管的源极输出对应的栅极扫描信号；当所述驱动IC向b×x个所述第三开关管的栅极输入一组第三栅极控制信号时，b×x个所述第三开关管由对应的所述第三输出管道控制导通，并依次输出与b×x根所述栅线信号引线对应的b×x个所述栅极扫描信号。

优选的，从第一根数据线信号引线起，依次排列的每x根所述数据线信号引线为一组数据线信号引线；所述驱动模块还包括：依次与每组数据线信号引线连接的m个第四多路复用单元；每个第四多路复用单元用于向x根所述数据线信号引线输出对应的x个所述源极信号。

进一步优选的，所述驱动IC还包括：依次向m个所述第四多路复用单元输出m组第四栅极控制信号的m个第四输出管道；每个第四多路复用单元包括x个第四开关管；其中，每个第四输出管道分别与x个所述第四开关管的栅极相连；所述时序控制器分别与x个所述第四开关管的源极相连，还用于向x个所述第四开关管的源极输出对应的源极信号；当所述驱动IC向x个所述第四开关管的栅极输入一组第二栅极控制信号时，x个所述第四开关管由对应的所述时序控制器控制导通，并依次输出与x根所述数据线信号引线对应的x个所述源极信号。

在上述基础上优选的，每个像素单元包括3个子像素单元。

在上述基础上优选的，所述栅线导线与所述数据线同层设置，且所述栅线导线通过栅绝缘层上的过孔与所述栅线相连。

另一方面、本发明实施例还提供了一种显示面板，所述显示面板包括上述任一项所述的阵列基板。

进一步的，本发明实施例还提供一种显示装置，所述显示装置包括上述的所述的显示面板。

基于此，采用本发明实施例提供的上述阵列基板，由于靠近数据线一端的驱动电路区中设置有分别向数据线和栅线提供信号的驱动模块，即使得用于驱动阵列基板中像素单元进行显示的所有信号都从datapad(数据线信号引线压焊区)一端引出，阵列基板沿栅线方向两端则无需再设置GOA电路以及连接栅线与GOA电路的周边走线等结构，从而省去了阵列基板中沿栅线方向的两端以及数据线远离驱动电路区的另一端这三侧边框。由于人的双眼是水平排列的，当上述的阵列基板应用于显示面板后，用户在观看显示面板显示的内容时，通常只会注意到面板上方和两侧是否有边框，而不容易注意到面板下方的边框。因此，本发明实施例提供的上述阵列基板应用于显示面板后可以从视觉上达到近乎零边框的效果，满足目前市场对于窄边框、零边框显示面板的需求。

并且，由于上述的阵列基板栅极驱动不采用GOA设计，因此无需考虑与GOA电路输出相匹配的信号设计，驱动电路的成本也可以降低，整个显示也可避开因GOA设计所引起的相关信赖性不良。

此外，相比于现有技术通过背光膜材的光学转换来实现无边框的技术方案，由于借助背光膜材的光学转换对膜材和用户视角的要求较高，同时显示装置的成本也会显著上升。而将本发明实施例提供的上述阵列基板应用于显示面板后，可省去显示面板上方及两侧的边框，不需要依靠背光膜材的视觉效果即可达到三侧零边框的效果，并且可以沿用现有技术的量产条件实现三侧零边框显示面板的制备。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供一种阵列基板的俯视结构示意图；

图2为本发明实施例提供的一种阵列基板的俯视结构示意图一；

图3为本发明具体实施例1提供的一种阵列基板的俯视结构示意图；

图4为图3中第一多路复用单元的具体结构示意图；

图5为图3中驱动IC控制栅极扫描信号输出的时序图；

图6为图3中第二多路复用单元的具体结构示意图；

图7为图3中驱动IC控制源极信号输出的时序图；

图8为本发明具体实施例2提供的一种阵列基板的俯视结构示意图；

图9为图8中第三多路复用单元的具体结构示意图；

图10为图8中第四多路复用单元的具体结构示意图。

附图标记：

01-阵列基板；01a-显示区；01b-驱动电路区；10-数据线；11-数据线信号引线；20-栅线；21-栅线导线；22-栅线信号引线；30-驱动模块；31-第一多路复用单元；32-第二多路复用单元；33-第三多路复用单元；34-第四多路复用单元；35-驱动IC；351-第一输出管道；352-第二输出管道；353-第三输出管道；354-第四输出管道；40-像素单元；41-子像素单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

并且，本发明专利申请说明书以及权利要求书中所使用的术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

本发明实施例提供了一种阵列基板01，如图2所示，该阵列基板01包括：显示区01a与位于显示区01a外侧靠近数据线一端的驱动电路区01b；显示区01a中设置有：横纵交叉的多根数据线10与多根栅线20；沿数据线方向排列的依次与每根栅线20相连的栅线导线21；驱动电路区01b中设置有：驱动模块30；依次连接驱动模块30与每根栅线导线21的栅线信号引线22，用于向栅线导线21输入栅极扫描信号；依次连接驱动模块30与每根数据线10的数据线信号引线11，用于向数据线10输入源极信号。

需要说明的是，第一、为了避免增加额外的构图工艺和阵列基板的整体层数，可以将栅线导线21与数据线10同层设置，从而可在通过构图工艺形成数据线10的同时还形成与数据线10平行设置的栅线导线21。

这样一来，由于栅线20是沿横向排列的，而栅线导线21是沿纵向方向排列的，可以通过在栅绝缘层上设置过孔(可参见图2中的黑色实心圆点)来使栅线导线21与栅线20的一一相连，从而达到传输栅极扫描信号的目的。

当然，栅线导线21还可以设置在其他绝缘层上，本发明实施例对此不作限定。例如，栅线导线21可以先设置在衬底基板表面，在栅线导线21上依次形成覆盖栅线导线21的绝缘层，以及栅线20，在形成绝缘层时预留有过孔以使栅线导线21与栅线20的一一相连。

第二、本发明实施例对栅线导线21与栅线信号引线22连接的方式不作限定，当二者位于由绝缘层相隔离开的不同层时，可通过设置在绝缘层中的过孔使栅线导线21与栅线信号引线22一一相连；或者，也可以在形成栅线导线21的同时即形成栅线信号引线22，二者可以为一体结构，只是分别位于显示区01a与驱动电路区01b。

本发明实施例对数据线10与数据线信号引线11连接的方式也不作限定，可参考栅线导线21与栅线信号引线22的多种连接方式，在此不再赘述。

第三、这里，在上述阵列基板01中，驱动模块30可以包括集成有源极信号和栅极扫描信号的驱动IC等电子元件，以分别向数据线10和栅线20提供相应的信号。

基于此，参考图2所示，采用本发明实施例提供的上述阵列基板01，由于靠近数据线10一端的驱动电路区01b中设置有向数据线10和栅线20分别提供信号的驱动模块30，即使用于驱动阵列基板01中像素单元进行显示的所有信号都从datapad(数据线信号引线压焊区)一端引出，阵列基板沿栅线方向两端就无需再设置GOA电路以及连接栅线20与GOA电路的周边走线等结构了，从而即省去了阵列基板01中沿栅线方向的两端以及数据线10远离驱动电路区01b的另一端这三侧边框。由于人的双眼是水平排列的，当上述的阵列基板01应用于显示面板后，用户在观看显示面板显示的内容时，通常只会注意到面板上方和两侧是否有边框，而不容易注意到下方的边框，因此，采用本发明实施例提供的上述阵列基板01应用于显示面板后可以从视觉上达到近乎零边框的效果，满足目前市场对于窄边框、零边框显示面板的需求。

并且，由于上述的阵列基板栅极驱动不采用GOA设计，因此无需考虑与GOA电路输出相匹配的信号设计，驱动电路的成本也可以降低，整个显示也可避开因GOA设计所引起的相关信赖性不良。

此外，相比于现有技术通过背光膜材的光学转换来实现无边框的技术方案，由于借助背光膜材的光学转换对膜材和用户视角的要求较高，同时显示装置的成本也会显著上升。而将本发明实施例提供的上述阵列基板应用于显示面板后，可省去显示面板上方及两侧的边框，不需要依靠背光膜材的视觉效果即可达到三侧零边框的效果，并且可以沿用现有技术的量产条件实现三侧零边框显示面板的制备。

下面提供2个具体实施例，详细描述上述阵列基板01中驱动模块30分别向数据线10、栅线20输出信号的具体模式。

具体实施例1

如图3所示，显示区01a中还设置有：呈阵列排布的多个像素单元40；每个像素单元40包括沿数据线方向依次排列的x个子像素单元41；数据线10的数量为m根，栅线20的数量为x×n根；其中，x、n以及m均为正整数；从第一根栅线信号引线22起，依次排列的每x根栅线信号引线22为一组栅线信号引线；驱动模块30包括：驱动IC35；依次与每组栅线信号引线连接的n个第一多路复用单元31；每个第一多路复用单元31用于向x根栅线信号引线22输出对应的x个栅极扫描信号(依次标记为Sg1～Sgx，图中以x取值为3进行示例)。

需要说明的是，第一、每个像素单元40内的x个子像素单元41例如可以是参考图3所示的R、G、B三个子像素单元；也可以是R、G、B、W(White，白色)，或者R、G、B、Y(Yellow，黄色)四个子像素单元，即x取值为4。本发明实施例对像素单元40内的子像素单元41数量不作限定，具体可沿用现有显示面板或显示装置中的像素设计。

此外，图3中仅以TFT(ThinFilmTransistor，薄膜晶体管)在电路中的符号示意出每个子像素单元41中驱动晶体管分别与数据线10、栅线20的连接方式。TFT的具体结构可以为底栅型、顶栅型；或者，当上述的阵列基板01具体为低温多晶硅(LowTemperaturePolySilicon，简称LTPS)TFT阵列基板时，TFT的结构还可以为双栅型，可沿用现有技术，具体结构示意图在此不再赘述。

第二、参考图3所示，上述的子像素的排列方式为triplegate(“triple”表示三倍)，即一个像素单元40中的3个子像素的单元41沿数据线方向排列，并由三根栅线20分别控制。从而可以使得一根数据线10控制一整列子像素单元41，简化了每个子像素单元中源极信号的输入模式。

第三、上述的多路复用单元(Multiplexer，简称为MUX单元)是指在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，也称为数据选择器或多路开关。

在上述具体实施例1中，通过n个第一多路复用单元31，即可向x×n根栅线20提供相应的栅极扫描信号，驱动IC35向第一多路复用单元31传输信号的输出管道数为n。

这里，若不采用第一多路复用单元31，即由驱动IC35直接向栅线信号引线22提供栅极扫描信号，则驱动IC35中需要有x×n个输出管道(pin，即IC输出信号的电子引脚，下文中均简称为引脚pin)来提供相应的栅极扫描信号，所需的输出管道数较多。而pin的数量直接影响驱动IC的成本，引脚pin数量越多则驱动IC的成本越大，导致阵列基板应用于显示面板成本也增大，不利于显示装置成本的进一步降低。而上述具体实施例1采用n个第一多路复用单元31，节省了(x-1)×n数量个引脚pin，降低了驱动IC的成本。

在上述基础上，第一多路复用单元31的具体结构以及驱动IC35向n个第一多路复用单元31输出信号的具体方式如下所述：

参考图3所示，驱动IC35具体包括：依次向n个第一多路复用单元31输出n组第一栅极控制信号的n个第一输出管道351；时序控制器；如图4所示，每个第一多路复用单元31包括x个第一开关管(依次标记为T1-1～T1-x，图中以x取值为3进行示例)；其中，每个第一输出管道351分别与x个第一开关管的栅极相连；时序控制器分别与x个第一开关管的源极相连，用于向x个第一开关管的源极分别输出时序信号，即对应的栅极扫描信号(依次标记为G1～Gx，图中以x取值为3进行示例)；如图5的IC控制gateoutput时序图所示，当驱动IC35向x个第一开关管的栅极输入一组第一栅极控制信号(图中标记为ICGout)时，x个第一开关管由对应的第一输出管道控制导通，并依次输出与x根栅线信号引线对应的x个栅极扫描信号(依次标记为Gout1～Goutx，图中以x取值为3进行示例)。

需要说明的是，以任一组第一栅极控制信号为例，由驱动IC35输出的一组第一栅极控制信号包括控制3个第一开关管依次导通或截止的总信号，即任一组第一栅极控制信号均包括有3个第一开关管栅极控制的信号。

以一个像素单元40包括3个子像素单元41为例，每个第一多路复用单元31中的T1-1的源极可以通过由时序控制器中的一个引脚pin引出的第一时钟线相连，每个第一多路复用单元31中的T1-2的源极可以通过由时序控制器中的另一个引脚pin引出的第二时钟线相连，每个第一多路复用单元31中的T1-3的源极可以通过由时序控制器中的再一个引脚pin引出的第三时钟线相连。即，驱动IC35中的时序控制器向第一多路复用单元31输出时序信号的引脚pin的数量为3个。而在现有技术中，GOA电路也是需要与时序控制器相连的，时序控制器向GOA电路输出信号的引脚pin的数量也为3个。因此，在上述具体实施例1中，没有增加驱动IC35中的时序控制器向n个第一多路复用单元31输出时序信号时的引脚pin的数量。

在上述图6中，当驱动IC35向每个第一多路复用单元31中的3个第一开关管的栅极输入一组第一栅极控制信号时，每个第一多路复用单元31中的3个第一开关管由一组第一栅极控制信号控制导通和截止，并由时序控制器控制依次将Gout1～Gout3个栅极扫描信号输出。

其中，第1个至第3个第一开关管的依次导通时间之和可以大于驱动IC35输出的一组第一栅极控制信号时间，但是这样会导致阵列基板驱动时间的延长，并且T1-1～T1-3依次导通时间之和比驱动IC35输出的一组第一栅极控制信号时间多的部分也不能用于有效显示。因此，优选地，第1个至第3个第一开关管的导通时间依次为驱动IC35输出的一组第一栅极控制信号时间的第一个1/3时间至第3个1/3时间。具体的，任一个1/3时间可以为1/(60×3×n)，即现有技术中GOA电路中的与一根栅线20相连的GOA单元的导通时间1/(60×n)的1/3。

在上述基础上，驱动模块30向数据线10输出信号可采用如下的具体模式，首先，参考图3所示，从第一根数据线信号引线11起，依次排列的每a×x根数据线信号引线11为一组数据线信号引线；其中，a为正整数，且m为x的整数倍；驱动模块30还包括：依次与每组数据线信号引线连接的m/(a×x)个第二多路复用单元32；每个第二多路复用单元32用于向a×x根数据线信号引线11输出对应的a×x个源极信号(即，Ssl～Ssa×x，图中以a×x取值为3进行示例)。

这里，若不采用第二多路复用单元32，即由驱动IC35直接向数据线信号引线11提供源极信号，则驱动IC35中需要有m个引脚pin来提供相应的源极信号，所需的输出管道数较多。

而在上述实施例1中，通过m/(a×x)个第二多路复用单元32即可向m根数据线10提供源极信号，驱动IC35向第二多路复用单元32传输信号的输出管道数为m/(a×x)，可节省m[1-1/(a×x)]数量个引脚pin，进一步降低了驱动IC的成本。

以x取值为3、a取值为1为示例，采用上述的第一多路复用单元31和第二多路复用单元32，在驱动IC35的output端(输出端)交替引出栅极扫描信号和源极信号，驱动IC35只需向阵列基板01提供(1/3)m+n个output(输出)信号及一些MIPI(MobileIndustryProcessorInterface，移动产业处理器接口差分信号)信号即可。而在现有技术采用GOA电路向栅线提供栅极扫描信号、采用MUX设计向数据线提供源极信号的电路设计中，驱动IC需要向数据线的MUX结构输出信号的引脚pin数量为m个。因此，采用上述实施例1的电路设计，阵列基板应用于具有m×n分辨率的显示面板后，省去3侧走线边框的同时，减少(2/3)个用于output的引脚pin；并且，驱动IC的整体长度也不会增加，其成本也不会上升。

在上述基础上，第二多路复用单元32的具体结构以及驱动IC35向m/(a×x)个第二多路复用单元32输出信号的具体方式如下所述：

参考图3所示，驱动IC35还包括：依次向m/(a×x)个第二多路复用单元32输出m/(a×x)组第二栅极控制信号的m/(a×x)个第二输出管道352；如图6所示，每个第二多路复用单元32包括a×x个第二开关管(图中依次标记为T2-1～T2-a×x，图中以x取值为3、a取值为1进行示例)；其中，每个第二输出管道352分别与a×x个第二开关管的栅极相连；时序控制器分别与a×x个第二开关管的源极相连，用于向a×x个第二开关管的源极输出相应的源极信号；如图7的IC控制dataoutput时序图所示，当驱动IC35向a×x个第二开关管的栅极输入一组第二栅极控制信号(图中标记为ICGout′)时，a×x个第二开关管由相应的第二输出管道控制导通，并依次输出与a×x根数据线信号引线11对应的a×x个源极信号(依次标记为Doutl～Douta×x，图中以a×x取值为3进行示例)。

需要说明的是，在上述阵列基板01中，以任一组第二栅极控制信号为例，由驱动IC35输出的一组第二栅极控制信号包括控制3个第二开关管依次导通或截止的总信号，即任一组第二栅极控制信号均包括有3个第二开关管栅极控制的信号。

由上述描述可知，时序控制器的作用是用于将Gout1～Gouta×x个栅极扫描信号依次输出的，而时序控制器中的另外3个引脚pin引出的时钟线与第二多路复用单元32中的a×x个第二开关管的源极相连。

具体的，以一个像素单元40包括3个子像素单元41为例，每个第二多路复用单元32中的T2-1的源极可以通过由时序控制器中的一个引脚pin引出的第四时钟线相连，每个第二多路复用单元32中的T2-2的源极可以通过由时序控制器中的另一个引脚pin引出的第五时钟线相连，每个第二多路复用单元32中的T2-3的源极可以通过由时序控制器中的再一个引脚pin引出的第六时钟线相连。

由于现有技术中时序控制器就是用于控制向相应的子像素单元提供源极信号的。因此，在上述具体实施例1中，相比于现有技术没有增加驱动IC35中的时序控制器向m/(a×x)个第二多路复用单元32输出时序信号时的引脚pin的数量。

在上述图7中，当驱动IC35向每个第二多路复用单元32中的3个第二开关管的栅极输入一组第二栅极控制信号时，每个第二多路复用单元32中的3个第二开关管由一组第二栅极控制信号控制导通和截止，并由时序控制器依次控制将Dout1～Dout3个源极信号输出。

其中，第1个至第3个第二开关管的依次导通时间之和可以大于驱动IC35输出的一组第二栅极控制信号时间，但是这样会导致阵列基板驱动时间的延长，并且T2-1～T2-3依次导通时间之和比驱动IC35输出的一组第二栅极控制信号时间多的部分也不能用于有效显示。因此，优选地，第1个至第3个第二开关管的导通时间依次为驱动IC35输出的一组第二栅极控制信号时间的第一个1/3时间至第3个1/3时间。具体的，任一个1/3时间可以为1/(60×3×n)，即现有技术中驱动IC通过MUX结构控制数据线导通时间1/(60×n)的1/3。

具体实施例2

如图8所示，显示区01a中还设置有：呈阵列排布的多个像素单元40；每个像素单元40包括沿栅线方向依次排列的x个子像素单元41；数据线10的数量为x×m根，栅线20的数量为n根；其中，x、n以及m均为正整数；从第一根栅线信号引线22起，依次排列的每b×x根栅线信号引线22为一组栅线信号引线；其中，b为正整数，且n为x的整数倍；驱动模块30包括：驱动IC35；依次与每组栅线信号引线连接的n/(b×x)个第三多路复用单元33；每个第三多路复用单元33用于向b×x根栅线信号引线输出对应的b×x个栅极扫描信号(依次标记为Sg1～Sgb×x，图中以b×x取值为3进行示例)。

需要说明的是，第一、上述子像素单元的排列方式即沿用现有技术的子像素的排列方式，相比于前述具体实施例1的排列方式，具体实施例2的一个像素单元40仍由x根数据线(以图8中的3根数据线为示例)控制，其电路设计较具体实施例1略有复杂，但仍可以达到阵列基板01应用于显示面板后三侧无边框的效果。

第二、在上述具体实施例2中，通过n/(b×x)个第三多路复用单元33，即可向n根栅线20提供相应的栅极扫描信号，驱动IC35向第三多路复用单元33传输信号的引脚pin数量为n/(b×x)。

这里，若不采用第三多路复用单元33，即由驱动IC35直接向栅线信号引线提供栅极扫描信号，则驱动IC35中需要有n个引脚pin来提供相应的栅极扫描信号，所需的输出管道数较多，驱动IC的成本较大。而上述具体实施例2采用n/(b×x)个第三多路复用单元33，节省了[1-(b×x)]×n数量个引脚pin，降低了驱动IC的成本。

在上述基础上，第三多路复用单元33的具体结构以及驱动IC35向n/(b×x)个第三多路复用单元33输出信号的具体方式如下所述：

参考图8所示，驱动IC35还包括：依次向n/(b×x)个第三多路复用单元33输出n/(b×x)组第三栅极控制信号的n/(b×x)个第三输出管道353；时序控制器；如图9所示，每个第三多路复用单元包括b×x个第三开关管(依次标记为T3-1～T3-b×x，图中以b×x取值为3进行示例)；其中，每个第三输出管道分别与b×x个第三开关管的栅极相连；时序控制器分别与b×x个第三开关管的源极相连，用于向b×x个第三开关管的源极分别输出时序信号，即对应的栅极扫描信号(依次标记为G1～Gb×x，图中以b×x取值为3进行示例)；参考图5的IC控制gateoutput时序图所示，当驱动IC向b×x个第三开关管的栅极输入一组第三栅极控制信号时，b×x个第三开关管由第三输出管道控制导通，并依次输出与b×x根栅线信号引线对应的b×x个栅极扫描信号。

需要说明的是，以任一组第三栅极控制信号为例，由驱动IC35输出的一组第三栅极控制信号包括控制3个第三开关管依次导通或截止的总信号，即任一组第三栅极控制信号均包括有3个第三开关管栅极控制的信号。

以一个像素单元40包括3个子像素单元41为例，每个第三多路复用单元33中的T3-1的源极可以通过由时序控制器中的一个引脚pin引出的第一时钟线相连，每个第三多路复用单元33中的T3-2的源极可以通过由时序控制器中的另一个引脚pin引出的第二时钟线相连，每个第三多路复用单元33中的T3-3的源极可以通过由时序控制器中的再一个引脚pin引出的第三时钟线相连。即，驱动IC35中的时序控制器向第三多路复用单元33输出时序信号的引脚pin的数量为3个。而在现有技术中，GOA电路也是需要与时序控制器相连的，时序控制器向GOA电路输出信号的引脚pin的数量也为3个。因此，在上述具体实施例2中，没有增加驱动IC35中的时序控制器向n/(b×x)个第三多路复用单元33输出时序信号时的引脚pin的数量。

第1个至第3个第三开关管的依次导通时间之和可以大于驱动IC35输出的一组第一栅极控制信号时间，但是这样会导致阵列基板驱动时间的延长，并且T3-1～T3-3依次导通时间之和比驱动IC35输出的一组第一栅极控制信号时间多的部分也不能用于有效显示。因此，优选地，第1个至第3个第三开关管的导通时间依次为驱动IC35输出的一组第三栅极控制信号时间的第一个1/3时间至第3个1/3时间。具体的，任一个1/3时间可以为1/(60×3×n)，即现有技术中GOA电路中的与一根栅线20相连的GOA单元的导通时间1/(60×n)的1/3。

在上述基础上，驱动模块30向数据线10输出信号可采用如下的具体模式，首先，参考图8所示，从第一根数据线信号引线11起，依次排列的每x根数据线信号引线11为一组数据线信号引线；驱动模块30还包括：依次与每组数据线信号引线连接的m个第四多路复用单元35；每个第四第三多路复用单元35用于向x根数据线信号引线11输出对应的x个源极信号(即，Ss1～Ssx，图中以x取值为3进行示例)。

这里，若不采用第四多路复用单元34，即由驱动IC35直接向数据线信号引线11提供源极信号，则驱动IC35中需要有x×m个引脚pin来提供相应的源极信号，所需的输出管道数较多。

而在上述实施例2中，通过m个第四多路复用单元34即可向x×m根数据线10提供源极信号，驱动IC35向第四多路复用单元34传输信号的输出管道数为m，可节省(1-x)×m数量个引脚pin，进一步降低了驱动IC的成本。

以x取值为3、b取值为1为示例，采用上述的第三多路复用单元33和第四多路复用单元34，在驱动IC35的output端交替引出栅极扫描信号和源极信号，驱动IC35只需向阵列基板01提供(1/3)n+m个output(输出)信号及一些MIPI信号即可。

在上述基础上，第四多路复用单元34的具体结构以及驱动IC35向m个第四多路复用单元34输出信号的具体方式如下所述：

参考图8所示，驱动IC35还包括：依次向m个第四多路复用单元34输出m组第四栅极控制信号的m个第四输出管道354；如图10所示，每个第四多路复用单元34包括x个第四开关管(图中依次标记为T4-1～T4-x，图中以x取值为3进行示例)；其中，每个第四输出管道354分别与x个第四开关管的栅极相连；时序控制器分别与x个第四开关管的源极相连，用于向x个第四开关管的源极分别输出时序信号，即对应的源极信号(依次标记为D1～Dx，图中以x取值为3进行示例)；参考图7的IC控制dataoutput时序图所示，当驱动IC35向x个第四开关管的栅极输入一组第四栅极控制信号时，x个第四开关管由相应的第四输出管道354控制导通，并依次输出与x根数据线信号引线11对应的x个源极信号(依次标记为Doutl～Doutx，图中以x取值为3进行示例)。

需要说明的是，在上述阵列基板01中，以任一组第四栅极控制信号为例，由驱动IC35输出的一组第四栅极控制信号包括控制3个第四开关管依次导通或截止的总信号，即任一组第四栅极控制信号均包括有3个第四开关管栅极控制的信号。

由上述描述可知，时序控制器的是用于将Gout1～Goutb×x个栅极扫描信号依次输出的，而时序控制器中的另外3个引脚pin引出的时钟线与第四多路复用单元34中的x个第四开关管的源极相连。

具体的，以一个像素单元40包括3个子像素单元41为例，每个第四多路复用单元34中的T4-1的源极可以通过由时序控制器中的一个引脚pin引出的第四时钟线相连，每个第四多路复用单元34中的T4-2的源极可以通过由时序控制器中的另一个引脚pin引出的第五时钟线相连，每个第四多路复用单元34中的T4-3的源极可以通过由时序控制器中的再一个引脚pin引出的第六时钟线相连。

由于现有技术中时序控制器就是用于控制向相应的子像素单元提供源极信号的。因此，在上述具体实施例2中，没有增加驱动IC35中的时序控制器向m个第四多路复用单元34输出时序信号时的引脚pin的数量。

第1个至第3个第四开关管的依次导通时间之和可以大于驱动IC35输出的一组第四栅极控制信号时间，但是这样会导致阵列基板驱动时间的延长，并且T4-1～T4-3依次导通时间之和比驱动IC35输出的一组第四栅极控制信号时间多的部分也不能用于有效显示。因此，优选地，第1个至第3个第四开关管的导通时间依次为驱动IC35输出的一组第四栅极控制信号时间的第一个1/3时间至第3个1/3时间。具体的，任一个1/3时间可以为1/(60×3×n)，即现有技术中驱动IC通过MUX结构控制数据线导通时间1/(60×n)的1/3。

在上述基础上，本发明实施例还提供了一种显示面板，该显示面板包括有上述的阵列基板01。

这里，上述的显示面板具体可以为液晶面板或有机电致发光显示面板(OrganicLight-EmittingDisplay，简称OLED)。

进一步的，本发明实施例还提供了一种显示装置，该显示装置包括有上述的显示面板。

这里，上述的显示装置具体可以为液晶显示器、液晶电视、OLED显示器、OLED电视、电子纸、手机、平板电脑以及数码相框等具有任何显示功能的产品或者部件。

需要说明的是，本发明所有附图是上述的阵列基板简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阵列基板，其特征在于，所述阵列基板包括：显示区与位于所述显示区外侧靠近数据线一端的驱动电路区；

所述显示区中设置有：

横纵交叉的多根数据线与多根栅线；

沿数据线方向排列的依次与每根栅线相连的栅线导线；

所述驱动电路区中设置有：

驱动模块；

依次连接所述驱动模块与每根所述栅线导线的栅线信号引线，用于向所述栅线导线输入栅极扫描信号；

依次连接所述驱动模块与每根所述数据线的数据线信号引线，用于向所述数据线输入源极信号。

2.根据权利要求1所述的阵列基板，其特征在于，所述显示区中还设置有：呈阵列排布的多个像素单元；每个所述像素单元包括沿数据线方向依次排列的x个子像素单元；

所述数据线的数量为m根，所述栅线的数量为x×n根；其中，x、n以及m均为正整数；

从第一根栅线信号引线起，依次排列的每x根所述栅线信号引线为一组栅线信号引线；

所述驱动模块包括：

依次与每组栅线信号引线连接的n个第一多路复用单元；每个第一多路复用单元用于向x根所述栅线信号引线输出对应的x个所述栅极扫描信号。

3.根据权利要求2所述的阵列基板，其特征在于，

所述驱动模块还包括：驱动IC；

所述驱动IC包括：

依次向n个所述第一多路复用单元输出n组第一栅极控制信号的n个第一输出管道；

时序控制器；

其中，每个第一多路复用单元包括x个第一开关管；

每个第一输出管道分别与x个所述第一开关管的栅极相连；

所述时序控制器分别与x个所述第一开关管的源极相连，用于向x个所述第一开关管的源极输出对应的所述栅极扫描信号；当所述驱动IC向x个所述第一开关管的栅极输入一组第一栅极控制信号时，所述x个第一开关管由对应的第一输出管道控制导通，并依次输出与x根所述栅线信号引线对应的x个所述栅极扫描信号。

4.根据权利要求3所述的阵列基板，其特征在于，

从第一根数据线信号引线起，依次排列的每a×x根所述数据线信号引线为一组数据线信号引线；其中，a为正整数，且m为x的整数倍；

所述驱动模块还包括：

依次与每组数据线信号引线连接的m/(a×x)个第二多路复用单元；每个第二多路复用单元用于向a×x根所述数据线信号引线输出对应的a×x个所述源极信号。

5.根据权利要求4所述的阵列基板，其特征在于，

所述驱动IC还包括：

依次向m/(a×x)个所述第二多路复用单元输出m/(a×x)组第二栅极控制信号的m/(a×x)个第二输出管道；

每个第二多路复用单元包括a×x个第二开关管；

其中，每个第二输出管道分别与a×x个所述第二开关管的栅极相连；

所述时序控制器分别与a×x个所述第二开关管的源极相连，还用于向a×x个所述第二开关管的源极输出对应的所述源极信号；当所述驱动IC向a×x个所述第二开关管的栅极输入一组第二栅极控制信号时，a×x个所述第二开关管由对应的所述第二输出管道控制导通，并依次输出与a×x根所述数据线信号引线对应的a×x个所述源极信号。

6.根据权利要求1所述的阵列基板，其特征在于，所述显示区中还设置有：呈阵列排布的多个像素单元；每个所述像素单元包括沿栅线方向依次排列的x个子像素单元；

所述数据线的数量为x×m根，所述栅线的数量为n根；其中，x、n以及m均为正整数；

从第一根栅线信号引线起，依次排列的每b×x根所述栅线信号引线为一组栅线信号引线；其中，b为正整数，且n为x的整数倍；

所述驱动模块包括：

依次与每组栅线信号引线连接的n/(b×x)个第三多路复用单元；每个第三多路复用单元用于向b×x根所述栅线信号引线输出对应的b×x个所述栅极扫描信号。

7.根据权利要求6所述的阵列基板，其特征在于，

所述驱动模块还包括：驱动IC；

所述驱动IC还包括：

依次向n/(b×x)个所述第三多路复用单元输出n/(b×x)组第三栅极控制信号的n/(b×x)个第三输出管道；

时序控制器；

其中，每个第三多路复用单元包括b×x个第三开关管；

每个第三输出管道分别与b×x个所述第三开关管的栅极相连；

所述时序控制器分别与b×x个所述第三开关管的源极相连，用于向b×x个所述第三开关管的源极输出对应的栅极扫描信号；当所述驱动IC向b×x个所述第三开关管的栅极输入一组第三栅极控制信号时，b×x个所述第三开关管由对应的所述第三输出管道控制导通，并依次输出与b×x根所述栅线信号引线对应的b×x个所述栅极扫描信号。

8.根据权利要求7所述的阵列基板，其特征在于，从第一根数据线信号引线起，依次排列的每x根所述数据线信号引线为一组数据线信号引线；

所述驱动模块还包括：

依次与每组数据线信号引线连接的m个第四多路复用单元；每个第四多路复用单元用于向x根所述数据线信号引线输出对应的x个所述源极信号。

9.根据权利要求8所述的阵列基板，其特征在于，

所述驱动IC还包括：

依次向m个所述第四多路复用单元输出m组第四栅极控制信号的m个第四输出管道；

每个第四多路复用单元包括x个第四开关管；

其中，每个第四输出管道分别与x个所述第四开关管的栅极相连；

所述时序控制器分别与x个所述第四开关管的源极相连，还用于向x个所述第四开关管的源极输出对应的源极信号；当所述驱动IC向x个所述第四开关管的栅极输入一组第四栅极控制信号时，x个所述第四开关管由对应的所述时序控制器控制导通，并依次输出与x根所述数据线信号引线对应的x个所述源极信号。

10.根据权利要求1至9任一项所述的阵列基板，其特征在于，每个像素单元包括3个子像素单元。

11.根据权利要求1至9任一项所述的阵列基板，其特征在于，所述栅线导线与所述数据线同层设置，且所述栅线导线通过栅绝缘层上的过孔与所述栅线相连。

12.一种显示面板，其特征在于，所述显示面板包括如权利要求1至11任一项所述的阵列基板。

13.一种显示装置，其特征在于，所述显示装置包括如权利要求12所述的显示面板。