CN112420736A - 像素阵列基板 - Google Patents

像素阵列基板 Download PDF

Info

Publication number
CN112420736A
CN112420736A CN202010769449.XA CN202010769449A CN112420736A CN 112420736 A CN112420736 A CN 112420736A CN 202010769449 A CN202010769449 A CN 202010769449A CN 112420736 A CN112420736 A CN 112420736A
Authority
CN
China
Prior art keywords
line pads
data line
pads
electrically connected
scan line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010769449.XA
Other languages
English (en)
Inventor
李仰淳
郑圣谚
钟岳宏
李珉泽
廖光祥
连翔琳
王彦凯
徐雅玲
廖烝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109120658A external-priority patent/TWI738389B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN112420736A publication Critical patent/CN112420736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Abstract

本发明公开了一种像素阵列基板，包括多个扫描线接垫、多个数据线接垫、多条扫描线、多条数据线、多条栅极传输线、多个像素、数据线信号晶片以及扫描线信号晶片。扫描线沿着第一方向延伸。数据线以及栅极传输线沿着第二方向延伸。数据线电性连接至数据线接垫。扫描线通过栅极传输线电性连接至扫描线接垫。沿着第一方向排列的像素的排数与沿着第二方向排列的像素的排数的比为X：Y。各像素包括m个子像素。

Description

像素阵列基板
技术领域
本发明是有关于一种像素阵列基板，且特别是有关于一种扫描线接垫以及数据线接垫沿着一排列方向排列的像素阵列基板。
背景技术
由于显示面板具有体积小、辐射低等优点，显示面板已经普遍地被应用在各式各样的电子产品中。在现有的显示面板中，通常会于显示区的外围保留大面积的驱动电路区来设置驱动电路，并藉由驱动电路来控制子像素。然而，位于显示区外侧的驱动电路区使显示面板具有很宽的边框，并限缩了产品的屏占比。随着科技的进步，消费者对显示面板外观的要求越来越高，为了要提高消费者的购买意愿，如何增加显示面板的屏占比已经成为目前各家厂商欲解决的问题之一。
发明内容
本发明提供一种像素阵列基板，能改善扫描线接垫以及数据线接垫之间信号互相干扰的问题。
本发明的至少一实施例提供一种像素阵列基板，包括多个扫描线接垫、多个数据线接垫、多条扫描线、多条数据线、多条栅极传输线、多个像素、数据线信号晶片以及扫描线信号晶片。扫描线接垫以及数据线接垫位于基板上。扫描线沿着第一方向延伸。数据线以及栅极传输线沿着第二方向延伸。数据线电性连接至数据线接垫。扫描线通过栅极传输线电性连接至扫描线接垫。像素位于基板上。沿着第一方向排列的像素的排数与沿着第二方向排列的像素的排数的比为X：Y。各像素包括m个子像素，且子像素电性连接至扫描线以及数据线。数据线信号晶片电性连接至数据线接垫，且扫描线信号晶片电性连接至扫描线接垫。扫描线接垫以及数据线接垫在一排列方向上排列成多个重复单元，且每个重复单元中的扫描线接垫以及数据线接垫的数量总合为U个。U＝a×(k×m×X+h×n×Y)，其中n为扫描线信号晶片的数量，且a、k以及h为正整数。
本发明的至少一实施例提供一种像素阵列基板包括多个扫描线接垫、多个第一数据线接垫、多个第二数据线接垫、多个第三数据线接垫、多条扫描线、多条数据线、多条栅极传输线、多个红色子像素、多个绿色子像素、多个蓝色子像素以及至少一个薄膜覆晶封装电路。扫描线接垫、第一数据线接垫、第二数据线接垫以及第三数据线接垫位于基板上。扫描线接垫、第一数据线接垫、第二数据线接垫以及第三数据线接垫在排列方向上排列。扫描线沿着第一方向延伸。数据线以及栅极传输线沿着第二方向延伸。扫描线通过栅极传输线电性连接至扫描线接垫。数据线电性连接至第一数据线接垫、第二数据线接垫以及第三数据线接垫。红色子像素、绿色子像素以及蓝色子像素电性连接至扫描线以及数据线。红色子像素电性连接至第一数据线接垫。绿色子像素电性连接至第二数据线接垫。蓝色子像素电性连接至第三数据线接垫。在排列方向上位于第一数据线接垫与第二数据线接垫之间或第三数据线接垫与第二数据线接垫之间的扫描线接垫的数量少于位于第一数据线接垫与第三数据线接垫之间的扫描线接垫的数量。薄膜覆晶封装电路包括数据线信号晶片以及扫描线信号晶片。数据线信号晶片电性连接至第一数据线接垫、第二数据线接垫以及第三数据线接垫。扫描线信号晶片电性连接至扫描线接垫。
附图说明
图1是依照本发明的一实施例的一种像素阵列基板的上视示意图。
图2A是依照本发明的一实施例的一种像素阵列基板的显示区的上视示意图。
图2B是依照本发明的一实施例的一种子像素的上视示意图。
图3A是依照本发明的一实施例的一种薄膜覆晶封装电路的上视示意图。
图3B是依照本发明的一实施例的一种薄膜覆晶封装电路的上视示意图。
图4是依照本发明的实施例1的一种扫描线接垫与数据线接垫的排列顺序的示意图。
图5是依照本发明的一实施例的一种像素阵列基板的上视示意图。
图6是依照本发明的实施例2的一种扫描线接垫与数据线接垫的排列顺序的示意图。
图7是依照本发明的一实施例的一种像素阵列基板的上视示意图。
图8是依照本发明的实施例3的一种扫描线接垫与数据线接垫的排列顺序的示意图。
图9是依照本发明的一实施例的一种像素阵列基板的上视示意图。
图10A是图9线aa’的剖面示意图。
图10B是图9线bb’的剖面示意图。
其中，附图标记：
10、20、30:像素阵列基板
110:扫描线
120:栅极传输线
130:第一扇出线
210:数据线
220:第二扇出线
AA:显示区
BA:周边区
CC1:第一导线层
CC2:第二导线层
CH:通道层
CH1:第一连接结构
CH2:第二连接结构
CH3:第三连接结构
CH4:第四连接结构
CS:转接结构
COF:薄膜覆晶封装电路
D1:第一数据线接垫
D2:第二数据线接垫
D3:第三数据线接垫
DC:数据线信号晶片
DE:漏极
E1:第一方向
E2:第二方向
G:扫描线接垫
GC:扫描线信号晶片
GE:栅极
GI:栅绝缘层
I1:第一绝缘层
I2:第二绝缘层
I3:第三绝缘层
L1:第一排
L2:第二排
M1:第一金属层
M2:第二金属层
P1:红色子像素
P2:绿色子像素
P3:蓝色子像素
O:开口
PE:像素电极
PL:平坦层
PU:重复单元
PX:像素
RD:排列方向
SB:基板
SE:源极
T:开关元件
TH1、TH2：通孔
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
在整个说明书中，相同的附图标记表示相同或类似的元件。在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的元件被称为“在另一元件上”或“连接另一元件”时，其可以直接在另一元件上或与另一元件连接，或者所述元件与所述另一元件中间可以也存在其他元件。相反，当元件被称为“直接在另一元件上”或“直接连接另一元件”时，所述元件与所述另一元件中间不存在其他元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，二元件互相“电性连接”或“耦合”可为二元件间存在其它元件。
应当理解，尽管术语“第一”与“第二”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。
图1是依照本发明的一实施例的一种像素阵列基板的上视示意图。图2A是依照本发明的一实施例的一种像素阵列基板的显示区的上视示意图。图2B是图2A的子像素的上视示意图。图3A是依照本发明的一实施例的一种薄膜覆晶封装电路的上视示意图，其中图3A例如是图1的薄膜覆晶封装电路COF的放大示意图。图3B是依照本发明的一实施例的一种薄膜覆晶封装电路的上视示意图。
请参考图1，像素阵列基板10包括多个扫描线接垫G、多个数据线接垫(例如第一数据线接垫D1、第二数据线接垫D2及第三数据线接垫D3)、多条扫描线110、多条数据线210、多条栅极传输线120、多个像素(图1未绘出)以及至少一个薄膜覆晶封装电路COF。在本实施例中，像素阵列基板10还包括多条第一扇出线130以及多条第二扇出线220。
基板SB上具有显示区AA以及位于显示区AA外侧的周边区BA。基板SB的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷或其它可适用的材料)或是其它可适用的材料。若使用导电材料或金属时，则在载板SB上覆盖一层绝缘层(未绘示)，以避免短路问题。
扫描线接垫G位于基板SB上。在本实施例中，扫描线接垫G位于周边区BA上。第一扇出线130电性连接扫描线接垫G至栅极传输线120。扫描线110以及栅极传输线120位于显示区AA上。扫描线110沿着第一方向E1延伸，且栅极传输线120沿着第二方向E2延伸。在本实施例中，栅极传输线120通过转接结构CS而电性连接至扫描线110，扫描线110通过栅极传输线120以及第一扇出线130而电性连接至扫描线接垫G。
在本实施例中，各扫描线接垫G电性连接至对应的两条扫描线110，藉此减少扫描线接垫G的数量，但本发明不以此为限。在其他实施例中，不同条扫描线110并未共用同一个扫描线接垫G。
数据线接垫(例如第一数据线接垫D1、第二数据线接垫D2及第三数据线接垫D3)位于基板SB上。在本实施例中，数据线接垫位于周边区BA上。第二扇出线220电性连接数据线接垫至数据线210。数据线210沿着第二方向E2延伸。
请参考图1与图2A，像素PX位于基板SB上。在本实施例中，每个像素300包括红色子像素P1、绿色子像素P2以及蓝色子像素P3，但本发明不以此为限。在其他实施例中，每个像素PX还包括其他颜色的子像素。
请参考图1、图2B与图2A，在本实施例中，像素阵列基板10是以HG2D(half-gatetwo-data line)的方式驱动，各子像素(红色子像素P1、绿色子像素P2以及蓝色子像素P3)重叠于数据线210中对应的两条以及扫描线110中对应的一条。
子像素电性连接至扫描线110以及数据线210。在本实施例中，红色子像素P1、绿色子像素P2以及蓝色子像素P3电性连接至扫描线110以及数据线210。红色子像素P1电性连接至第一数据线接垫D1。绿色子像素P2电性连接至第二数据线接垫D2。蓝色子像素P3电性连接至第三数据线接垫D3。
各子像素包括开关元件T以及像素电极PE。开关元件T包括栅极GE、通道层CH、源极SE以及漏极DE。
栅极GE位于基板SB上，且电性连接至对应的扫描线110。通道层CH重叠于栅极GE，且通道层CH与栅极GE之间夹有栅极绝缘层(图中省略绘示)。
源极SE以及漏极DE电性连接至通道层CH。源极SE电性连接至数据线210。平坦层(图中省略绘示)位于源极SE以及漏极DE上。像素电极PE位于平坦层上，且通过贯穿平坦层的开口O而电性连接至漏极DE。
在一些实施例中，像素阵列基板10还包括共用信号线CL1、共用信号线CL2以及共用信号线CL3。共用信号线CL1、共用信号线CL2以及扫描线110皆沿着第一方向E1延伸，且共用信号线CL1、共用信号线CL2以及扫描线110属于相同导电层(例如第一金属层)。共用信号线CL3、数据线210以及栅极传输线120皆沿着第二方向E2延伸，且共用信号线CL3、数据线210以及栅极传输线120属于相同导电层(例如第二金属层)。
扫描线接垫G以及数据线接垫(例如第一数据线接垫D1、第二数据线接垫D2及第三数据线接垫D3)在排列方向RD上排列。在本实施例中，扫描线接垫G以及数据线接垫在排列方向RD上排成第一排L1以及第二排L2。第一排L1中的接垫彼此对齐，且第二排L2中的接垫彼此对齐。藉由将扫描线接垫G以及数据线接垫在排列方向RD上排成两排能更有效的利用布线空间。在一些实施例中，位于第一排L1的接垫与位于第二排L2的接垫分别属于不同金属层，举例来说，位于第一排L1的接垫属于第一金属层，而位于第二排L2的接垫属于第二金属层，第一金属层与第二金属层之间隔有绝缘层，藉此可以避免相邻的接垫之间短路。
在一些实施例中，在排列方向RD上位于第一数据线接垫D1与第二数据线接垫D2之间或第三数据线接垫D3与第二数据线接垫D2之间的扫描线接垫G的数量少于位于第一数据线接垫D1与第三数据线接垫D3之间的扫描线接垫G的数量，藉此能改善扫描线接垫G以及数据线接垫之间的信号干扰对显示画面所造成的影响。
薄膜覆晶封装电路COF电性连接至扫描线接垫G以及数据线接垫D(例如第一数据线接垫D1、第二数据线接垫D2及第三数据线接垫D3)。
请参考图3A与图3B，薄膜覆晶封装电路COF包括数据线信号晶片DC、扫描线信号晶片GC、第一绝缘层I1、第二绝缘层I2、第三绝缘层I3、第一导线层CC1、第二导线层CC2、多个第一连接结构CH1、多个第二连接结构CH2、多个第三连接结构CH3以及多个第四连接结构CH4。
第一绝缘层I1、第二绝缘层I2以及第三绝缘层I3依序重叠。数据线信号晶片DC以及扫描线信号晶片GC位于第一绝缘层上I1。
第一导线层CC1位于第二绝缘层I2以及第一导电层I1之间。多个第一连接结构CH1贯穿第一绝缘层I1，且电性连接至第一导线层CC1。
第二导线层CC2位于第二绝缘层I2以及第三导电层I3之间。多个第二连接结构CH2贯穿第一绝缘层I1以及第二绝缘层I2，且电性连接至第二导线层CC2。在本实施例中，由于第一导线层CC1与第二导线层CC2分别属于不同膜层，因此，可以有效增加第一导线层CC1与第二导线层CC2的布线空间。
第三连接结构CH3贯穿第二绝缘层I2以及第三导电层I3，且电性连接至第一导线层CC1。多个第四连接结构CH4贯穿第三绝缘层I3，且电性连接至第二导线层CC2。
数据线信号晶片DC电性连接至第一导电层CC1与第二导电层CC2中的一者，且扫描线信号晶片GC电性连接至第一导电层CC1与第二导电层CC2中的另一者。在本实施例中，数据线信号晶片DC电性连接至第一导电层CC1，且扫描线信号晶片GC电性连接至第二导电层CC2。
数据线信号晶片DC电性连接至数据线接垫(例如图1的第一数据线接垫D1、第二数据线接垫D2及第三数据线接垫D3)，且扫描线信号晶片GC电性连接至扫描线接垫G。
在本实施例中，数据线信号晶片DC以及扫描线信号晶片GC皆位于显示区AA的同一侧，因此，可以缩小显示面板的边框，藉此提升显示装置的屏占比。在一些实施例中，未设置薄膜覆晶封装电路COF的显示区AA的侧边与像素阵列基板10的边缘之间的宽度小于2毫米。
在本实施例中，一个薄膜覆晶封装电路COF包含了数据线信号晶片DC以及扫描线信号晶片GC，因此，第一扇出线130与第二扇出线220可以互不重叠，藉此能改善第一扇出线130与第二扇出线220之间的信号干扰对显示画面所造成的影响。
请参考图1，在本实施例中，像素阵列基板10包括n个扫描线信号晶片GC。举例来说，像素阵列基板10包括2个薄膜覆晶封装电路COF，而每个薄膜覆晶封装电路COF具有1个扫描线信号晶片GC，因此，像素阵列基板10共包括2个扫描线信号晶片GC，即n为2。在其他实施例中，n大于2。
在本实施例中，每条扫描线110电性连接至多个扫描线信号晶片GC，使扫描线110上的信号能够分布的更均匀。举例来说，像素阵列基板10共包括n个扫描线信号晶片GC，则每条扫描线110电性连接至n个扫描线信号晶片GC。
图4是依照本发明的实施例1的一种扫描线接垫与数据线接垫的排列顺序的示意图。
扫描线接垫G以及数据线接垫D(例如第一数据线接垫、第二数据线接垫及第三数据线接垫)在排列方向RD上排列成多个重复单元PU，且每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合为U个。
图4用于示出重复单元PU中扫描线接垫G以及数据线接垫D的排列顺序，且重复单元PU中扫描线接垫G以及数据线接垫D并非完全对齐。举例来说，重复单元PU中扫描线接垫G以及数据线接垫D可以如图1所示分成第一排L1以及第二排L2。图1中第一排L1中的第一个接垫在图4中为第一个接垫，图1中第二排L2中的第一个接垫在图4中为第二个接垫，图1中第一排L1中的第二个接垫在图4中为第三个接垫，其他接垫的排列顺序也是以此类推。
在本实施例中，如图2A所示，沿着第一方向E1排列的像素PX的排数与沿着第二方向E2排列的像素PX的排数的比为X：Y。举例来说，在解析度为1920×1080的显示面板中，X：Y为16：9。在本实施例中，各像素PX包括m个子像素，其中m为正整数。在本实施例中，为了改善扫描线接垫G以及数据线接垫D之间的信号干扰问题，扫描线接垫G以及数据线接垫D符合式1的规则。
式1：
U＝a×(k×m×X+h×n×Y)
在式1中，n为扫描线信号晶片的数量，且a、k以及h为正整数。
实施例1
在实施例1中，像素阵列基板是以HG2D的方式驱动，各子像素重叠于两条数据线以及一条扫描线。在实施例1中，各扫描线接垫G电性连接至对应的两条扫描线。在实施例1中，部分扫描线接垫G位于第一排L1，且另一部分扫描线接垫G位于第二排L2(如图1所示)，部分扫描线接垫G属于第一金属层，且另一部分扫描线接垫G属于第二金属层。在实施例1中，a为1，k为4，且h为1。
X：Y为16：9。各像素PX包括3个子像素，即m为3。像素阵列基板具有3个扫描线信号晶片，即n为3。
在实施例1中，以式1计算每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U，U＝1×(4×3×16+1×3×9)＝219，意即每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U为219个。
在实施例1中，为了使扫描线接垫G以及数据线接垫D能更均匀的分散，在排列方向RD上相邻的两个扫描线接垫G之间的数据线接垫D的数量R符合式2的规则。
式2：
R＝2×m×N
在式2中，N为1至k+1之间的整数。
在实施例1中，R＝2×3×1至2×3×5，意即相邻的两个扫描线接垫G之间的数据线接垫D的数量介于6至30个。
图5是依照本发明的一实施例的一种像素阵列基板的上视示意图。在此必须说明的是，图5的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图5的像素阵列基板20与图1的像素阵列基板10的差异在于：在像素阵列基板20中，不同条扫描线110并未共用同一个扫描线接垫G。
请参考图5，在本实施例中，每条栅极传输线120电性连接对应的一个扫描线接垫G至对应的一条扫描线110。
图6是依照本发明的实施例2的一种扫描线接垫与数据线接垫的排列顺序的示意图。
扫描线接垫G以及数据线接垫D(例如第一数据线接垫、第二数据线接垫及第三数据线接垫)在排列方向RD上排列成多个重复单元PU，且每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合为U个。
图6用于示出重复单元PU中扫描线接垫G以及数据线接垫D的排列顺序，且重复单元PU中扫描线接垫G以及数据线接垫D并非完全对齐。举例来说，重复单元PU中扫描线接垫G以及数据线接垫D可以如图5所示分成第一排L1以及第二排L2。图5中第一排L1中的第一个接垫在图6中为第一个接垫，图5中第二排L2中的第一个接垫在图6中为第二个接垫，图5中第一排L1中的第二个接垫在图6中为第三个接垫，其他接垫的排列顺序也是以此类推。
在本实施例中，如图2A所示，沿着第一方向E1排列的像素PX的排数与沿着第二方向E2排列的像素PX的排数的比为X：Y。在本实施例中，各像素PX包括m个子像素，其中m为正整数。在本实施例中，为了改善扫描线接垫G以及数据线接垫D之间的信号干扰问题，扫描线接垫G以及数据线接垫D符合式1的规则。
实施例2
在实施例2中，像素阵列基板是以HG2D的方式驱动，各子像素重叠于两条数据线以及一条扫描线。在实施例2中，各扫描线接垫G电性连接至对应的一条扫描线，且不同条扫描线之间不直接通过扫描线接垫或栅极传输线而电性相连。在实施例2中，部分扫描线接垫G位于第一排L1，且另一部分扫描线接垫G位于第二排L2(如图5所示)，部分扫描线接垫G属于第一金属层，且另一部分扫描线接垫G属于第二金属层。在实施例2中，a为1，且k为2，且h为1。
X：Y为16：9。各像素PX包括3个子像素，即m为3。像素阵列基板具有3个扫描线信号晶片，即n为3。
在实施例2中，以式1计算每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U，U＝1×(2×3×16+1×3×9)＝123，意即每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U为123个。
在实施例2中，为了使扫描线接垫G以及数据线接垫D能更均匀的分散，在排列方向RD上相邻的两个扫描线接垫G之间的数据线接垫D的数量R符合式2的规则。
在实施例2中，R＝2×3×1至2×3×3，意即相邻的两个扫描线接垫G之间的数据线接垫D的数量介于6至18个。
图7是依照本发明的一实施例的一种像素阵列基板的上视示意图。在此必须说明的是，图7的实施例沿用图2A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图7的像素阵列基板30与图2A的像素阵列基板10的差异在于：在像素阵列基板30是以1G1D(one-gate one-data line)的方式驱动，各子像素(红色子像素P1、绿色子像素P2以及蓝色子像素P3)重叠于数据线210中对应的一条以及扫描线110中对应的一条。
图8是依照本发明的实施例3的一种扫描线接垫与数据线接垫的排列顺序的示意图。
扫描线接垫G以及数据线接垫D(例如第一数据线接垫、第二数据线接垫及第三数据线接垫)在排列方向RD上排列成多个重复单元PU，且每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合为U个。
图8用于示出重复单元PU中扫描线接垫G以及数据线接垫D的排列顺序，且重复单元PU中扫描线接垫G以及数据线接垫D并非完全对齐。举例来说，重复单元PU中扫描线接垫G以及数据线接垫D可以如图5所示分成第一排L1以及第二排L2。图1中第一排L1中的第一个接垫在图8中为第一个接垫，图5中第二排L2中的第一个接垫在图8中为第二个接垫，图5中第一排L1中的第二个接垫在图8中为第三个接垫，其他接垫的排列顺序也是以此类推。
在本实施例中，如图7所示，沿着第一方向E1排列的像素PX的排数与沿着第二方向E2排列的像素PX的排数的比为X：Y。在本实施例中，各像素PX包括m个子像素，其中m为正整数。在本实施例中，为了改善扫描线接垫G以及数据线接垫D之间的信号干扰问题，扫描线接垫G以及数据线接垫D符合式1的规则。
实施例3
在实施例3中，像素阵列基板是以1G1D的方式驱动，各子像素重叠于一条数据线以及一条扫描线。在实施例3中，各扫描线接垫G电性连接至对应的一条扫描线，且不同条扫描线之间不直接通过扫描线接垫或栅极传输线而电性相连。在实施例3中，部分扫描线接垫G位于第一排L1，且另一部分扫描线接垫G位于第二排L2(如图5所示)，部分扫描线接垫G属于第一金属层，且另一部分扫描线接垫G属于第二金属层。在实施例3中，a为1，且k为1，且h为1。
X：Y为16：9。各像素PX包括3个子像素，即m为3。像素阵列基板具有3个扫描线信号晶片，即n为3。
在实施例3中，以式1计算每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U，U＝1×(1×3×16+1×3×9)＝75，意即每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U为75个。
在实施例3中，为了使扫描线接垫G以及数据线接垫D能更均匀的分散，在排列方向RD上相邻的两个扫描线接垫G之间的数据线接垫D的数量R符合式2的规则。
在实施例3中，R＝2×3×1至2×3×2，意即相邻的两个扫描线接垫G之间的数据线接垫D的数量介于6至12个。
图9是依照本发明的一实施例的一种像素阵列基板的上视示意图。图10A是图9线aa’的剖面示意图。图10B是图9线bb’的剖面示意图。在此必须说明的是，图9的实施例沿用图5的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图9，在像素阵列基板30中，扫描线接垫G皆位于同一排，举例来说，扫描线接垫G皆位于第一排L1或扫描线接垫G皆位于第二排。在本实施例中，位于第一排L1的接垫(包括扫描线接垫G以及数据线接垫D)属于第一金属层M1，而位于第二排L2的接垫(包括数据线接垫D)属于第二金属层M2。在其他实施例中，位于第二排L2的接垫属于第一金属层M1，而于第一排L1的接垫属于第二金属层M2。在本实施例中，所有扫描线接垫G在排列方向RD上彼此对齐。
在本实施例中，扫描线接垫G皆属于第一金属层M1，因此，可以减少不同条扫描线110因为转接结构(例如由第一金属层M1转接至第二金属层M2的转接结构)而导致信号出现偏移的问题。
第一金属层M1位于基板SB上。栅绝缘层GI覆盖第一金属层M1。在属于第一金属层M1的接垫(例如扫描线接垫G)上的栅绝缘层GI具有通孔TH1。平坦层PL位于栅绝缘层GI上，且在属于第一金属层M1的接垫(例如扫描线接垫G)上以及在属于第二金属层M2的接垫(例如第三数据线接垫D3)上具有通孔TH2。
在一些实施例中，多个导电结构CP填入通孔TH1以及通孔TH2中，以分别电性连接至对应的扫描线接垫G以及第三数据线接垫D3。导电结构CP的材料例如包括金属氧化物。
实施例4
在实施例4中，像素阵列基板是以HG2D的方式驱动，各子像素重叠两条数据线以及一条扫描线。在实施例4中，各扫描线接垫G电性连接至对应的两条扫描线。在实施例4中，所有扫描线接垫G皆属于同一金属层(例如由第一金属层或第二金属层)。在实施例4中，a为2，且k为4，且h为1。
X：Y为16：9。各像素PX包括3个子像素，即m为3。像素阵列基板具有3个扫描线信号晶片，即n为3。
在实施例4中，以式1计算每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U，U＝2×(4×3×16+1×3×9)＝438，意即每个重复单元PU中的扫描线接垫G以及数据线接垫D的数量总合U为438个。
在实施例4中，为了使扫描线接垫G以及数据线接垫D能更均匀的分散，在排列方向RD上相邻的两个扫描线接垫G之间的数据线接垫D的数量R符合式3的规则。
式3：
R＝2×m×N+1
在式3中，N为1至k+1之间的整数。
在实施例4中，R＝2×3×1+1至2×3×5+1，意即相邻的两个扫描线接垫G之间的数据线接垫D的数量介于7至31个。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (14)

1.一种像素阵列基板，其特征在于，包括：
多个扫描线接垫以及多个数据线接垫，位于一基板上；
多条扫描线，沿着一第一方向延伸；
多条数据线以及多条栅极传输线，沿着一第二方向延伸，其中该些数据线电性连接至该些数据线接垫，且该些扫描线通过该些栅极传输线电性连接至该些扫描线接垫；
多个像素，位于该基板上，其中沿着该第一方向排列的该些像素的排数与沿着该第二方向排列的该些像素的排数的比为X：Y，其中各该像素包括m个子像素，且该些子像素电性连接至该些扫描线以及该些数据线；
至少一个数据线信号晶片以及至少一个扫描线信号晶片，该至少一个数据线信号晶片电性连接至该些数据线接垫，且该至少一个扫描线信号晶片电性连接至该些扫描线接垫，其中
该些扫描线接垫以及该些数据线接垫在一排列方向上排列成多个重复单元，且各该重复单元中的该些扫描线接垫以及该些数据线接垫的数量总合为U个，其中U＝a×(k×m×X+h×n×Y)，其中n为该至少一个扫描线信号晶片的数量，且a、k以及h为正整数。
2.如权利要求1所述的像素阵列基板，其特征在于，各该子像素重叠于该些数据线中对应的两条以及该些扫描线中对应的一条，且各该扫描线接垫电性连接至对应的两条扫描线。
3.如权利要求2所述的像素阵列基板，其特征在于，部分该些扫描线接垫以及部分该些数据线接垫属于第一金属层，且另一部分该些扫描线接垫以及另一部分该些数据线接垫属于第二金属层，其中a为1、k为4且h为1。
4.如权利要求3所述的像素阵列基板，其特征在于，在该排列方向上相邻的两个该些扫描线接垫之间具有R个该些数据线接垫，R＝2×m×N，且N为1至k+1之间的整数。
5.如权利要求2所述的像素阵列基板，其特征在于，该些扫描线接垫皆属于同一层金属层，其中a为2、k为4且h为1。
6.如权利要求5所述的像素阵列基板，其特征在于，在该排列方向上相邻的两个该些扫描线接垫之间具有R个该些数据线接垫，R＝2×m×N+1，且N为1至k+1之间的整数。
7.如权利要求5所述的像素阵列基板，其特征在于，该些扫描线接垫在该排列方向上彼此对齐。
8.如权利要求1所述像素阵列基板，其特征在于，各该子像素重叠于该些数据线中对应的两条以及该些扫描线中对应的一条，且不同条该些扫描线之间不直接通过该些扫描线接垫或该些栅极传输线而电性相连，其中a为1、k为2且h为1。
9.如权利要求8所述的像素阵列基板，其特征在于，在该排列方向上相邻的两个该些扫描线接垫之间具有R个该些数据线接垫，R＝2×m×N，且N为1至k+1之间的整数。
10.如权利要求1所述像素阵列基板，其特征在于，各该子像素重叠于该些数据线中对应的一条以及该些扫描线中对应的一条，其中a为1、k为1且h为1。
11.如权利要求10所述的像素阵列基板，其特征在于，在该排列方向上相邻的两个该些扫描线接垫之间具有R个该些数据线接垫，R＝2×m×N，且N为1至k+1之间的整数。
12.如权利要求1所述的像素阵列基板，其特征在于，更包括：
多条第一扇出线，电性连接该些扫描线接垫至该些栅极传输线；以及
多条第二扇出线，电性连接该些数据线接垫至该些数据线，其中该些第一扇出线与该些第二扇出线互不重叠。
13.一种像素阵列基板，其特征在于，包括：
多个扫描线接垫、多个第一数据线接垫、多个第二数据线接垫以及多个第三数据线接垫，位于一基板上，其中该些扫描线接垫、该些第一数据线接垫、该些第二数据线接垫以及该些第三数据线接垫在一排列方向上排列；
多条扫描线，沿着一第一方向延伸；
多条数据线以及多条栅极传输线，沿着一第二方向延伸，其中该些扫描线通过该些栅极传输线电性连接至该些扫描线接垫，且该些数据线电性连接至该些第一数据线接垫、该些第二数据线接垫以及该些第三数据线接垫；
多个红色子像素、多个绿色子像素以及多个蓝色子像素，电性连接至该些扫描线以及该些数据线，其中该些红色子像素电性连接至该些第一数据线接垫，该些绿色子像素电性连接至该些第二数据线接垫，且该些蓝色子像素电性连接至该些第三数据线接垫，其中在该排列方向上位于该些第一数据线接垫与该些第二数据线接垫之间或该些第三数据线接垫与该些第二数据线接垫之间的该些扫描线接垫的数量少于位于该些第一数据线接垫与该些第三数据线接垫之间的该些扫描线接垫的数量；
至少一个薄膜覆晶封装电路，包括至少一个数据线信号晶片以及至少一个扫描线信号晶片，该至少一个数据线信号晶片电性连接至该些第一数据线接垫、该些第二数据线接垫以及该些第三数据线接垫，且该至少一个扫描线信号晶片电性连接至该些扫描线接垫。
14.如权利要求13所述像素阵列基板，其特征在于，该至少一个薄膜覆晶封装电路包括：
一第一绝缘层、一第二绝缘层以及一第三绝缘层，依序重叠，且至该至少一个数据线信号晶片以及该至少一个扫描线信号晶片位于该第一绝缘层上；
一第一导线层，位于该第二绝缘层以及该第一导电层之间；
一第二导线层，位于该第二绝缘层以及该第三导电层之间
多个第一连接结构，贯穿该第一绝缘层，且电性连接至该第一导线层；
多个第二连接结构，贯穿该第一绝缘层以及该第二绝缘层，且电性连接至该第二导线层；
多个第三连接结构，贯穿该第二绝缘层以及该第三导电层，且电性连接至该第一导线层；以及
多个第四连接结构，贯穿该第三绝缘层，且电性连接至该第二导线层，其中该至少一个数据线信号晶片电性连接至该第一导电层与该第二导电层中的一者，且该至少一个扫描线信号晶片电性连接至该第一导电层与该第二导电层中的另一者。
CN202010769449.XA 2019-08-20 2020-08-03 像素阵列基板 Pending CN112420736A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962889181P 2019-08-20 2019-08-20
US62/889,181 2019-08-20
TW109120658 2020-06-18
TW109120658A TWI738389B (zh) 2019-08-20 2020-06-18 畫素陣列基板

Publications (1)

Publication Number Publication Date
CN112420736A true CN112420736A (zh) 2021-02-26

Family

ID=74645968

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202021597603.1U Active CN212725308U (zh) 2019-08-20 2020-08-03 像素阵列基板
CN202010769449.XA Pending CN112420736A (zh) 2019-08-20 2020-08-03 像素阵列基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202021597603.1U Active CN212725308U (zh) 2019-08-20 2020-08-03 像素阵列基板

Country Status (2)

Country Link
US (2) US11200826B2 (zh)
CN (2) CN212725308U (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111708233B (zh) * 2019-08-20 2022-10-25 友达光电股份有限公司 显示装置
US11587499B2 (en) * 2020-05-15 2023-02-21 Fuzhou Boe Optoelectronics Technology Co., Ltd. Display panel including chip on film, method for driving the same and display device
CN113327920B (zh) * 2021-05-18 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321600A (ja) * 1999-05-13 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置及びこれの製造方法
KR101309779B1 (ko) * 2005-09-06 2013-09-25 삼성디스플레이 주식회사 액정 표시 장치
CN101487962B (zh) 2009-01-20 2012-07-04 友达光电股份有限公司 具窄型边框区结构的显示装置与其驱动方法
KR101668671B1 (ko) * 2010-05-12 2016-10-25 삼성디스플레이 주식회사 표시 장치
CN102403320B (zh) 2010-09-16 2015-05-20 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102540525B (zh) 2010-12-30 2015-02-25 上海天马微电子有限公司 一种液晶显示装置
KR102009388B1 (ko) 2012-12-13 2019-08-12 엘지디스플레이 주식회사 액정 디스플레이 장치
KR101906248B1 (ko) 2012-12-13 2018-10-11 엘지디스플레이 주식회사 액정 디스플레이 장치
KR101966865B1 (ko) 2013-06-20 2019-04-10 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
KR20160015479A (ko) * 2014-07-30 2016-02-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102284296B1 (ko) * 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20160096739A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치
CN104680967A (zh) 2015-03-20 2015-06-03 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20170026755A (ko) 2015-08-27 2017-03-09 삼성디스플레이 주식회사 표시 장치
CN105047122A (zh) * 2015-09-08 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
KR102408899B1 (ko) * 2015-10-02 2022-06-15 엘지디스플레이 주식회사 액정표시장치 및 그의 제조 방법
CN107957645A (zh) * 2016-10-14 2018-04-24 瀚宇彩晶股份有限公司 显示面板与其制作方法
CN106710553B (zh) * 2017-01-09 2019-10-18 惠科股份有限公司 像素结构及显示面板
JP2020140088A (ja) * 2019-02-28 2020-09-03 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Also Published As

Publication number Publication date
US20210056882A1 (en) 2021-02-25
US11776444B2 (en) 2023-10-03
CN212725308U (zh) 2021-03-16
US11200826B2 (en) 2021-12-14
US20220068182A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
CN212725308U (zh) 像素阵列基板
CN103383512B (zh) 液晶显示装置及其制造方法
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN110190103B (zh) 一种显示面板和显示装置
CN110931515B (zh) 一种阵列基板、显示面板以及显示装置
US11980068B2 (en) Display panel and display device with multiplexed photosensitive and display region
CN108363254B (zh) 一种阵列基板、显示面板和显示装置
CN114220834B (zh) 显示面板
US11758770B2 (en) Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage
CN112735262A (zh) 显示基板及其制作方法、和显示装置
CN112180644A (zh) 阵列基板及显示装置
CN210271564U (zh) 显示基板和显示装置
CN115917421A (zh) 阵列基板及显示面板
US10910316B2 (en) Electronic device
CN114446260A (zh) 一种阵列基板及显示装置
TWI738389B (zh) 畫素陣列基板
CN111403460A (zh) Oled显示面板及显示装置
US11515339B2 (en) Display device
US11257879B2 (en) Display panels and display devices thereof
CN111755489A (zh) 显示面板
US20240164159A1 (en) Display panel and display apparatus
CN205539822U (zh) 一种集成触控显示面板
US20240074257A1 (en) Display panel and electronic device
US11910678B1 (en) Display panel and display device
US20240053844A1 (en) Touch Panel and Preparation Method therefor, and Display Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination