KR20220034271A - 타일형 표시 장치 - Google Patents

타일형 표시 장치 Download PDF

Info

Publication number
KR20220034271A
KR20220034271A KR1020200115935A KR20200115935A KR20220034271A KR 20220034271 A KR20220034271 A KR 20220034271A KR 1020200115935 A KR1020200115935 A KR 1020200115935A KR 20200115935 A KR20200115935 A KR 20200115935A KR 20220034271 A KR20220034271 A KR 20220034271A
Authority
KR
South Korea
Prior art keywords
pixel
line
disposed
display device
display
Prior art date
Application number
KR1020200115935A
Other languages
English (en)
Inventor
신동희
손선권
차나현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200115935A priority Critical patent/KR20220034271A/ko
Priority to US17/445,135 priority patent/US11869873B2/en
Priority to CN202111060443.6A priority patent/CN114170920A/zh
Publication of KR20220034271A publication Critical patent/KR20220034271A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

타일형 표시 장치가 제공된다. 타일형 표시 장치는 화소를 구비한 복수의 표시 영역, 및 상기 복수의 표시 영역 중 인접한 표시 영역들 사이의 결합 영역을 포함하는 복수의 표시 장치를 포함하고, 상기 복수의 표시 장치 중 서로 인접한 제1 및 제2 표시 장치 각각은 제1 방향으로 연장되는 복수의 데이터 라인, 상기 제1 방향으로 연장되어 게이트 신호를 전송하는 복수의 제1 게이트 라인, 및 상기 제1 방향으로 연장되어 오프 전압을 전송하는 복수의 오프 전압 라인을 포함하며, 상기 복수의 오프 전압 라인 중 적어도 하나의 오프 전압 라인은 상기 제2 표시 장치와 인접한 제1 표시 장치의 최외곽에 배치된 제1 화소와 상기 제1 화소보다 내측에 배치된 제2 화소 사이에 배치되고, 상기 복수의 오프 전압 라인은 상기 제1 화소와, 상기 제1 표시 장치와 인접한 제2 표시 장치의 최외곽에 배치된 제3 화소 사이에 배치되지 않는다.

Description

타일형 표시 장치{TILED DISPLAY DEVICE}
본 발명은 타일형 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 복수의 표시 장치 사이의 경계 부분 또는 비표시 영역이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 타일형 표시 장치는 화소를 구비한 복수의 표시 영역, 및 상기 복수의 표시 영역 중 인접한 표시 영역들 사이의 결합 영역을 포함하는 복수의 표시 장치를 포함하고, 상기 복수의 표시 장치 중 서로 인접한 제1 및 제2 표시 장치 각각은 제1 방향으로 연장되는 복수의 데이터 라인, 상기 제1 방향으로 연장되어 게이트 신호를 전송하는 복수의 제1 게이트 라인, 및 상기 제1 방향으로 연장되어 오프 전압을 전송하는 복수의 오프 전압 라인을 포함하며, 상기 복수의 오프 전압 라인 중 적어도 하나의 오프 전압 라인은 상기 제2 표시 장치와 인접한 제1 표시 장치의 최외곽에 배치된 제1 화소와 상기 제1 화소보다 내측에 배치된 제2 화소 사이에 배치되고, 상기 복수의 오프 전압 라인은 상기 제1 화소와, 상기 제1 표시 장치와 인접한 제2 표시 장치의 최외곽에 배치된 제3 화소 사이에 배치되지 않는다.
상기 결합 영역은 상기 제1 표시 장치의 제1 화소와 상기 제2 표시 장치의 제3 화소 사이에 배치될 수 있다.
상기 복수의 데이터 라인 중 적어도 하나의 데이터 라인은 상기 제1 표시 장치의 제1 화소와 상기 결합 영역 사이에 배치될 수 있다.
상기 복수의 표시 영역 각각은 상기 복수의 제1 게이트 라인이 배치되는 복수의 수직 게이트 영역, 및 상기 복수의 수직 게이트 영역 각각의 양측에 배치되고, 상기 복수의 오프 전압 라인이 배치되는 복수의 오프 전압 영역을 포함할 수 있다.
상기 제1 및 제2 표시 장치 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 게이트 라인을 더 포함하고, 상기 복수의 수직 게이트 영역 각각은 상기 복수의 제1 게이트 라인 각각과 상기 복수의 제2 게이트 라인 각각이 접속되는 라인 컨택부를 포함할 수 있다.
상기 제1 및 제2 표시 장치 각각은 상기 복수의 제2 게이트 라인으로부터 상기 제1 방향의 반대 방향으로 연장되는 제1 보조 게이트 라인을 더 포함하고, 상기 제1 표시 장치의 상기 제1 보조 게이트 라인은 상기 제1 화소 및 상기 제1 화소의 제1 방향으로 인접한 데이터 라인 사이에 배치되며, 상기 제2 표시 장치의 상기 제1 보조 게이트 라인은 상기 제3 화소 및 상기 제3 화소의 제1 방향으로 인접한 데이터 라인 사이에 배치될 수 있다.
상기 제1 및 제2 표시 장치 각각은 상기 복수의 제2 게이트 라인으로부터 상기 제1 방향의 반대 방향으로 연장되는 제2 보조 게이트 라인을 더 포함하고, 상기 제2 보조 게이트 라인은 고전위 전압을 전송하는 고전위 라인 및 상기 제1 화소 또는 상기 제3 화소에 접속되는 센싱 라인 사이에 배치될 수 있다.
상기 복수의 제1 게이트 라인 중 적어도 하나의 제1 게이트 라인은 상기 복수의 수직 게이트 영역 중 하나의 수직 게이트 영역에 배치된 제4 화소에 접속되는 데이터 라인, 및 상기 제4 화소와 인접한 제5 화소에 접속되고 고전위 전압을 전송하는 고전위 라인 사이에 배치될 수 있다.
상기 제1 및 제2 표시 장치 각각은 상기 표시 영역의 일측의 비표시 영역에 배치된 연성 필름, 및 상기 연성 필름 상에 배치된 표시 구동부를 포함할 수 있다.
상기 연성 필름과 마주하는 상기 표시 영역의 일측은 상기 결합 영역을 마주하는 표시 영역의 타측과 수직하거나 또는 상기 표시 영역의 타측과 반대될 수 있다.
상기 표시 구동부는 상기 복수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동부, 상기 복수의 제1 게이트 라인에 게이트 신호를 공급하는 게이트 구동부, 및 상기 복수의 오프 전압 라인에 오프 전압을 공급하는 오프 전압 공급부를 포함할 수 있다.
상기 제1 및 제2 표시 장치 각각은 상기 제1 방향으로 연장되어 고전위 전압을 전송하는 고전위 라인, 상기 제1 방향으로 연장되어 저전위 전압을 전송하는 저전위 라인, 및 상기 제1 방향으로 연장되어 상기 화소에 접속되는 센싱 라인을 더 포함할 수 있다.
상기 고전위 라인, 상기 저전위 라인, 및 상기 센싱 라인 중 적어도 하나는 상기 결합 영역과 상기 제2 표시 장치의 제3 화소 사이에 배치될 수 있다.
상기 제1 화소 및 상기 제3 화소 각각은 제1 서브 화소, 상기 제1 서브 화소의 상기 제1 방향으로 인접한 제2 서브 화소, 및 상기 제2 서브 화소의 상기 제1 방향으로 인접한 제3 서브 화소를 포함할 수 있다.
상기 복수의 데이터 라인은 상기 제1 내지 제3 서브 화소의 상기 제1 방향과 교차하는 제2 방향으로 인접하고, 상기 제1 서브 화소에 접속된 제1 데이터 라인, 상기 제1 데이터 라인의 상기 제2 방향으로 인접하고 상기 제2 서브 화소에 접속된 제2 데이터 라인, 및 상기 제2 데이터 라인의 상기 제2 방향으로 인접하고 상기 제3 서브 화소에 접속된 제3 데이터 라인을 포함할 수 있다.
상기 제1 화소의 상기 제3 데이터 라인은 상기 결합 영역의 일측과 직접 마주할 수 있다.
상기 고전위 라인은 상기 제1 내지 제3 서브 화소의 상기 제2 방향의 반대 방향으로 인접하고, 상기 센싱 라인은 상기 고전위 라인의 상기 제2 방향의 반대 방향으로 인접하며, 상기 저전위 라인은 상기 센싱 라인의 상기 제2 방향의 반대 방향으로 인접할 수 있다.
상기 제3 화소의 상기 제2 방향의 반대 방향에 배치된 상기 저전위 라인은 상기 결합 영역의 일측과 반대되는 타측과 직접 마주할 수 있다.
상기 과제를 해결하기 위한 일 실시예의 타일형 표시 장치는 화소를 갖는 제1 표시 영역을 구비한 제1 표시 장치, 상기 제1 표시 장치의 일측에 배치되고 화소를 갖는 제2 표시 영역을 구비한 제2 표시 장치, 및 상기 제1 표시 영역과 상기 제2 표시 영역 사이의 결합 영역을 포함하고, 상기 제1 및 제2 표시 장치 각각은 제1 방향으로 연장되고 상기 화소의 제1 방향과 교차하는 제2 방향으로 인접하게 배치되는 데이터 라인, 및 상기 제1 방향으로 연장되고 상기 화소의 상기 제2 방향의 반대 방향으로 인접한 저전위 라인을 포함하며, 상기 제1 표시 장치는 상기 결합 영역과 가장 인접한 제1 화소, 및 상기 제1 방향으로 연장되고 상기 제1 화소의 제2 방향의 반대 방향에 배치된 오프 전압 라인을 포함하고, 상기 제2 표시 장치는 상기 결합 영역과 가장 인접한 제2 화소를 포함하며, 상기 제2 표시 장치의 상기 제2 화소의 제2 방향의 반대 방향에 배치된 상기 저전위 라인은 상기 결합 영역의 일측과 직접 마주한다.
상기 제1 표시 장치의 상기 제1 화소의 제2 방향에 배치된 상기 데이터 라인은 상기 결합 영역의 일측에 반대되는 타측과 직접 마주할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 타일형 표시 장치에 의하면, 제1 표시 장치의 최외곽에 배치된 화소와 제2 표시 장치의 최외곽에 배치된 화소 사이에 수직 게이트 라인 또는 오프 전압 라인을 배치하지 않음으로써, 제1 표시 장치의 최외곽에 배치된 화소와 제2 표시 장치의 최외곽에 배치된 화소 사이의 거리를 표시 장치 내의 화소들 사이의 거리와 실질적으로 동일하게 할 수 있다. 복수의 표시 장치 사이의 거리는 결합 영역이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 따라서, 타일형 표시 장치는 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 타일형 표시 장치의 표시 장치를 나타내는 평면도이다.
도 3은 일 실시예에 따른 타일형 표시 장치에서, 표시 장치의 서브 화소를 나타내는 회로도이다.
도 4는 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역 및 오프 전압 영역을 나타내는 평면도이다.
도 5는 일 실시예에 따른 타일형 표시 장치에서, 연성 필름과 표시 영역의 라인 연결 관계를 나타내는 도면이다.
도 6은 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역의 화소를 나타내는 도면이다.
도 7은 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역의 화소를 나타내는 평면도이다.
도 8은 도 7의 절단선 I-I'을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역의 복수의 화소를 나타내는 평면도이다.
도 10은 일 실시예에 따른 타일형 표시 장치에서, 오프 전압 영역의 화소를 나타내는 도면이다.
도 11은 일 실시예에 따른 타일형 표시 장치에서, 오프 전압 영역의 화소를 나타내는 평면도이다.
도 12는 일 실시예에 따른 타일형 표시 장치에서, 오프 전압 영역의 복수의 화소를 나타내는 평면도이다.
도 13은 도 1의 A1 영역의 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이고, 도 2는 일 실시예에 따른 타일형 표시 장치의 표시 장치를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 한정되지 않는다. 복수의 표시 장치(10)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
타일형 표시 장치(TD)는 제1 내지 제4 표시 장치(10-1~10-4)를 포함할 수 있다. 표시 장치(10)의 개수 및 결합 관계는 도 1의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다.
복수의 표시 장치(10) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(10)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 또 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들(10)에 의해 둘러싸일 수 있다.
타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다. 타일형 표시 장치(TD)는 입체적 형상을 가짐으로써, 사용자에게 입체감을 줄 수 있다. 예를 들어, 타일형 표시 장치(TD)가 입체적 형상을 갖는 경우, 복수의 표시 장치(10) 중 적어도 일부의 표시 장치(10)는 커브드(Curved) 형상을 가질 수 있다. 다른 예를 들어, 복수의 표시 장치(10) 각각은 평면 형상을 갖고 서로 소정의 각도로 연결됨으로써, 타일형 표시 장치(TD)는 입체적 형상을 가질 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 복수의 표시 장치(10) 각각의 결합 영역(SM)은 패드부 및 패드부에 부착되는 연성 필름을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역들(DA) 사이의 거리는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 예를 들어, 제1 표시 장치(10-1)의 우측 최외곽에 배치된 화소(SP)와 제2 표시 장치(10-2)의 좌측 최외곽에 배치된 화소(SP) 사이의 거리는 복수의 표시 장치(10) 각각의 화소들(SP) 사이의 거리와 실질적으로 동일할 수 있으나, 이에 한정되지 않는다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 복수의 표시 장치(10) 사이의 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
표시 장치(10)는 표시 패널(100), 연성 필름(210), 표시 구동부(220), 회로 보드(230), 타이밍 제어부(240), 및 전원 공급부(250)를 포함할 수 있다.
표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 따라 배열된 복수의 화소(SP)를 포함하여 영상을 표시할 수 있다. 복수의 화소(SP) 각각은 화소 정의막 또는 뱅크에 의해 정의되는 발광 영역을 포함할 수 있고, 발광 영역을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다.
예를 들어, 표시 영역(DA)은 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4)를 포함할 수 있고, 표시 장치(10)는 네 개의 연성 필름(210) 및 네 개의 표시 구동부(220)를 포함할 수 있다. 하나의 연성 필름(210) 및 하나의 표시 구동부(220)는 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4) 각각에 대응될 수 있다. 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4)은 제2 방향(Y축 방향)을 따라 배열될 수 있으나, 이에 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다. 예를 들어, 비표시 영역(NDA)은 데이터 라인들(DL) 또는 수직 게이트 라인들(VGL)과 표시 구동부(220)를 연결하는 팬 아웃 라인들, 및 연성 필름(210)과 접속되는 패드부를 포함할 수 있다.
복수의 화소(SP) 각각은 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함할 수 있다. 화소(SP)는 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함하는 단위 화소일 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3)는 표시 영역(DA)의 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제1 서브 화소(SP1)는 제1 색의 광을 방출할 수 있고, 제2 서브 화소(SP2)는 제2 색의 광을 방출할 수 있으며, 제3 서브 화소(SP3)는 제3 색의 광을 방출할 수 있으나, 이에 한정되지 않는다. 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
표시 패널(100)의 표시 영역(DA)은 복수의 화소(SP) 각각에 접속되는 복수의 게이트 라인(GL) 및 복수의 데이터 라인(DL)을 포함할 수 있다. 복수의 게이트 라인(GL)은 복수의 제1 게이트 라인(VGL) 및 복수의 제2 게이트 라인(HGL)을 포함할 수 있다. 예를 들어, 복수의 제1 게이트 라인은 표시 구동부(220)에 접속되어 제1 방향(X축 방향)으로 연장되는 복수의 수직 게이트 라인(VGL)일 수 있고, 복수의 제2 게이트 라인은 제2 방향(Y축 방향)으로 연장되는 복수의 수평 게이트 라인(HGL)일 수 있다. 복수의 수직 게이트 라인(VGL) 각각은 라인 컨택부(MDC)를 통해 복수의 수평 게이트 라인(HGL) 중 어느 하나의 수평 게이트 라인(HGL)과 접속될 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 하나의 수평 게이트 라인(HGL) 및 하나의 데이터 라인(DL)에 접속될 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 광을 출력하는 최소 단위의 영역으로 정의될 수 있다.
예를 들어, 하나의 수직 게이트 라인(VGL)은 하나의 수평 게이트 라인(HGL)과 접속될 수 있다. 이 경우, 복수의 화소(SP) 각각은 일측에 배치된 데이터 라인(DL)으로부터 데이터 전압을 수신할 수 있다. 다른 예를 들어, 하나의 수직 게이트 라인(VGL)은 두 개의 수평 게이트 라인(HGL)과 접속될 수 있다. 이 경우, 복수의 화소(SP) 중 일부의 행(Row)에 배치된 화소들(SP)은 좌측에 배치된 데이터 라인(DL)으로부터 데이터 전압을 수신할 수 있고, 다른 일부의 행(Row)에 배치된 화소들(SP)은 우측에 배치된 데이터 라인(DL)으로부터 데이터 전압을 수신할 수 있다. 따라서, 복수의 데이터 라인(DL), 복수의 수직 게이트 라인(VGL), 복수의 수평 게이트 라인(HGL), 및 복수의 화소(SP)의 접속 관계는 도 2에 도시된 접속 관계에 한정되지 않는다. 복수의 데이터 라인(DL), 복수의 수직 게이트 라인(VGL), 복수의 수평 게이트 라인(HGL), 및 복수의 화소(SP)의 접속 관계는 복수의 화소(SP)의 개수 및 배열에 따라 설계 변경될 수 있다.
복수의 데이터 라인(DL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 복수의 데이터 라인(DL)은 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 접속되는 제1 내지 제3 데이터 라인(DL1, DL2, DL3)을 포함할 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)을 따라 배열된 제1 내지 제3 서브 화소(SP1, SP2, SP3)의 제2 방향(Y축 방향)에 인접하게 배치될 수 있다. 예를 들어, 제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제2 방향(Y축 방향)을 따라 순차적으로 배치될 수 있으나, 이에 한정되지 않는다.
연성 필름(210)은 표시 패널(100)의 비표시 영역(NDA)에 마련된 패드부에 접속될 수 있다. 연성 필름(210)의 일측에 마련된 입력 단자들은 필름 부착 공정에 의해 회로 보드(230)에 부착될 수 있고, 연성 필름(210)의 타측에 마련된 출력 단자들은 필름 부착 공정에 의해 표시 패널(100)의 패드부에 부착될 수 있다. 예를 들어, 연성 필름(210)은 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip on Film)과 같이 구부러질 수 있는 플렉서블 필름(Flexible Film)일 수 있다. 연성 필름(210)은 표시 장치(10)의 비표시 영역(NDA) 또는 베젤 영역을 감소시키기 위하여 표시 패널(100)의 하부로 벤딩될 수 있으나, 이에 한정되지 않는다.
연성 필름(210)과 마주하는 표시 영역(DA)의 일측은 결합 영역(SM)을 마주하는 표시 영역(DA)의 타측과 수직하거나 또는 표시 영역(DA)의 타측과 반대될 수 있다. 연성 필름(210)은 표시 영역(DA)의 일측에 배치되고 결합 영역(SM)에 배치되지 않음으로써, 복수의 표시 장치(10) 사이의 결합 영역(SM)의 폭을 감소시킬 수 있다.
표시 구동부(220)는 연성 필름(210) 상에 실장될 수 있다. 예를 들어, 표시 구동부(220)는 집적 회로(IC)로 구현될 수 있다. 표시 구동부(220)는 타이밍 제어부(240)로부터 디지털 비디오 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 팬 아웃 라인들을 통해 데이터 라인들(DL)에 공급할 수 있다. 또한, 표시 구동부(220)는 타이밍 제어부(240)로부터 공급되는 게이트 제어 신호를 기초로 게이트 신호를 생성하여, 설정된 순서에 따라 복수의 수직 게이트 라인(VGL)에 순차적으로 공급할 수 있다.
회로 보드(230)는 타이밍 제어부(240) 및 전원 공급부(250)를 지지하고, 타이밍 제어부(240) 및 전원 공급부(250)의 신호 및 전원을 연성 필름(210) 및 표시 구동부(220)에 전달할 수 있다. 예를 들어, 회로 보드(230)는 복수의 화소(SP)에 영상을 표시하기 위해 타이밍 제어부(240)로부터 공급되는 신호와 전원 공급부(250)로부터 공급되는 구동 전원을 표시 구동부(220)에 공급할 수 있다. 이를 위해, 신호 전송 라인과 복수의 전원 라인이 회로 보드(230) 상에 마련될 수 있다.
타이밍 제어부(240)는 회로 보드(230) 상에 실장되고, 회로 보드(230) 상에 마련된 유저 커넥터를 통해 표시 구동 시스템(미도시)으로부터 공급되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 타이밍 제어부(240)는 타이밍 동기 신호를 기초로 영상 데이터를 화소 배치 구조에 알맞도록 정렬하여 디지털 비디오 데이터를 생성할 수 있고, 생성된 디지털 비디오 데이터를 해당하는 표시 구동부(220)에 공급할 수 있다. 타이밍 제어부(240)는 타이밍 동기 신호를 기초로 데이터 제어 신호와 게이트 제어 신호를 생성할 수 있다. 타이밍 제어부(240)는 데이터 제어 신호를 기초로 표시 구동부(220)의 데이터 전압 공급 타이밍을 제어할 수 있고, 게이트 제어 신호를 기초로 표시 구동부(220)의 게이트 신호 공급 타이밍을 제어할 수 있다.
전원 공급부(250)는 회로 보드(230) 상에 배치되어 표시 구동부(220)와 표시 패널(100)에 전압을 공급할 수 있다. 예를 들어, 전원 공급부(250)는 구동 전압을 생성하여 표시 패널(100)의 고전위 라인에 공급할 수 있고, 공통 전압을 생성하여 표시 패널(100)의 저전위 라인에 공급할 수 있으며, 오프 전압을 생성하여 표시 패널(100)의 오프 전압 라인에 공급할 수 있다. 구동 전압은 복수의 화소(SP)를 구동시키는 고전위 전압일 수 있고, 공통 전압은 복수의 화소(SP)에 공통적으로 공급되는 저전위 전압일 수 있으며, 오프 전압은 화소(SP)의 스위칭 소자 또는 스위칭 트랜지스터를 턴-오프시킬 수 있는 게이트 오프 전압일 수 있다.
도 3은 일 실시예에 따른 타일형 표시 장치에서, 표시 장치의 서브 화소를 나타내는 회로도이다.
도 3을 참조하면, 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 제1 내지 제3 스위칭 소자(ST1, ST2, ST3), 저장 커패시터(CST), 복수의 발광 소자(EL), 및 복수의 발광 커패시터(CEL)를 포함할 수 있다.
제1 스위칭 소자(ST1)는 복수의 발광 소자(EL)에 공급되는 구동 전류를 제어할 수 있다. 제1 스위칭 소자(ST1)는 제1 노드(N1)의 전압을 기초로 구동 전압을 제2 노드(N2)에 공급할 수 있다. 제1 스위칭 소자(ST1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제1 스위칭 소자(ST1)의 게이트 전극은 제1 노드(N1)를 통해 제2 스위칭 소자(ST2)의 소스 전극 및 저장 커패시터(CST)의 제1 전극에 접속될 수 있다. 제1 스위칭 소자(ST1)의 드레인 전극은 고전위 라인(VDDL)에 접속될 수 있다. 제1 스위칭 소자(ST1)의 드레인 전극은 고전위 라인(VDDL)으로부터 구동 전압을 수신할 수 있다. 제1 스위칭 소자(ST1)의 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제1 스위칭 소자(ST1)의 소스 전극은 제2 노드(N2)를 통해 제3 스위칭 소자(ST3)의 소스 전극, 저장 커패시터(CST)의 제2 전극, 제1 발광 소자(EL1)의 제1 전극, 및 제1 발광 커패시터(CEL1)의 제1 전극에 접속될 수 있다.
제2 스위칭 소자(ST2)는 게이트 라인(GL)의 게이트 신호를 기초로 데이터 전압을 제1 노드(N1)에 공급할 수 있다. 제2 스위칭 소자(ST2)의 게이트 전극은 제1 스캔 라인(SL1)에 접속되어 게이트 신호를 수신할 수 있다. 제2 스위칭 소자(ST2)의 드레인 전극은 데이터 라인(DL)에 접속되어 데이터 전압을 수신할 수 있다. 제2 스위칭 소자(ST2)의 소스 전극은 제1 노드(N1)에 접속될 수 있다. 제2 스위칭 소자(ST2)의 소스 전극은 제1 노드(N1)를 통해 제1 스위칭 소자(ST1)의 게이트 전극 및 저장 커패시터(CST)의 제1 전극에 접속될 수 있다.
제3 스위칭 소자(ST3)는 게이트 라인(GL)의 게이트 신호를 기초로 센싱 라인(SL)을 제2 노드(N2)에 접속시킬 수 있다. 제3 스위칭 소자(ST3)는 초기화 전압을 제2 노드(N2)에 공급하거나 또는 제2 노드(N2)의 전압을 센싱 라인(SL)에 공급할 수 있다. 제3 스위칭 소자(ST3)의 게이트 전극은 제2 스캔 라인(SL2)에 접속되어 게이트 신호를 수신할 수 있다. 제3 스위칭 소자(ST3)의 드레인 전극은 센싱 라인(SL)에 접속되어 초기화 전압을 수신할 수 있다. 제3 스위칭 소자(ST3)의 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제3 스위칭 소자(ST3)의 소스 전극은 제2 노드(N2)를 통해 제1 스위칭 소자(ST1)의 소스 전극, 저장 커패시터(CST)의 제2 전극, 제1 발광 소자(EL1)의 제1 전극, 및 제1 발광 커패시터(CEL1)의 제1 전극에 접속될 수 있다.
저장 커패시터(CST)는 제1 스위칭 소자(ST1)의 게이트 전극인 제1 노드(N1)와 제1 스위칭 소자(ST1)의 소스 전극인 제2 노드(N2) 사이에 접속될 수 있다. 예를 들어, 저장 커패시터(CST)의 제1 전극은 제1 노드(N1)에 접속되고, 저장 커패시터(CST)의 제2 전극은 제2 노드(N2)에 접속됨으로써, 제1 노드(N1)와 제2 노드(N2) 사이의 전위 차를 유지할 수 있다.
복수의 발광 소자(EL)는 구동 전류를 수신하여 발광할 수 있다. 복수의 발광 소자(EL)는 직렬 연결된 제1 및 제2 발광 소자(EL1, EL2)를 포함할 수 있다. 제1 발광 소자(EL1)의 제1 전극은 제2 노드(N2)에 접속되고, 제1 발광 소자(EL1)의 제2 전극은 제2 발광 소자(EL2)의 제1 전극에 접속될 수 있다. 제2 발광 소자(EL2)의 제1 전극은 제1 발광 소자(EL1)의 제2 전극에 접속되고, 제2 발광 소자(EL2)의 제2 전극은 저전위 라인(VSSL)에 접속될 수 있다. 여기에서, 복수의 발광 소자(EL)의 개수 및 연결 관계는 도 3의 도시에 한정되지 않는다. 발광 소자(EL)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 발광 소자(EL)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 발광 다이오드를 포함할 수 있다. 예를 들어, 발광 다이오드는 유기 발광 다이오드(Organic Light Emitting Diode), 초소형 발광 다이오드(Micro LED), 양자점 발광 다이오드(Quantum dot Light Emitting Diode), 또는 무기 발광 다이오드일 수 있다.
복수의 발광 커패시터(CEL)는 제1 및 제2 발광 커패시터(CEL1, CEL2)를 포함할 수 있다. 제1 및 제2 발광 커패시터(CEL1, CEL2) 각각은 제1 및 제2 발광 소자(EL1, EL2) 각각에 병렬 연결될 수 있다. 제1 발광 커패시터(CEL1)는 제1 발광 소자(EL1)의 제1 전극 및 제2 전극 사이의 전위 차를 유지할 수 있고, 제2 발광 커패시터(CEL2)는 제2 발광 소자(EL2)의 제1 전극 및 제2 전극 사이의 전위 차를 유지할 수 있다.
도 4는 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역 및 오프 전압 영역을 나타내는 평면도이고, 도 5는 일 실시예에 따른 타일형 표시 장치에서, 연성 필름과 표시 영역의 라인 연결 관계를 나타내는 도면이다.
도 4 및 도 5를 참조하면, 표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4)를 포함할 수 있고, 표시 장치(10)는 네 개의 연성 필름(210) 및 네 개의 표시 구동부(220)를 포함할 수 있다. 하나의 연성 필름(210) 및 하나의 표시 구동부(220)는 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4) 각각에 대응될 수 있다. 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4)은 제2 방향(Y축 방향)을 따라 배열될 수 있으나, 이에 한정되지 않는다.
제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4) 각각은 수직 게이트 영역(GSA) 및 복수의 오프 전압 영역(VOA)을 포함할 수 있다.
수직 게이트 영역(GSA)은 제2 방향(Y축 방향)을 기준으로 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4) 각각의 중앙부에 배치될 수 있다. 복수의 수직 게이트 라인(VGL)은 수직 게이트 영역(GSA)에 배치될 수 있다. 따라서, 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)이 접속되는 라인 컨택부(MDC)는 수직 게이트 영역(GSA)에 배치될 수 있다. 복수의 라인 컨택부(MDC)는 제1 내지 제4 서브 표시 영역(SDA1, SDA2, SDA3, SDA4)의 수직 게이트 영역(GSA)의 일측 상단에서부터 타측 하단까지 연장될 수 있다. 예를 들어, 복수의 라인 컨택부(MDC)는 제4 서브 표시 영역(SDA4)의 수직 게이트 영역(GSA)의 우측 상단에서부터 제2 방향(Y축 방향)의 반대 방향과 제1 방향(X축 방향) 사이의 대각선 방향을 따라 제4 서브 표시 영역(SDA4)의 수직 게이트 영역(GSA)의 좌측까지 연장될 수 있다. 복수의 라인 컨택부(MDC)는 제4 서브 표시 영역(SDA4)에서 최하부에 배치된 라인 컨택부(MDC)의 다음 행부터 제3 서브 표시 영역(SDA3)의 수직 게이트 영역(GSA)의 우측에서 제2 방향(Y축 방향)의 반대 방향과 제1 방향(X축 방향) 사이의 대각선 방향을 따라 제3 서브 표시 영역(SDA3)의 수직 게이트 영역(GSA)의 좌측까지 연장될 수 있다. 최종적으로, 복수의 라인 컨택부(MDC)는 제2 서브 표시 영역(SDA2)에서 최하부에 배치된 라인 컨택부(MDC)의 다음 행부터 제1 서브 표시 영역(SDA1)의 수직 게이트 영역(GSA)의 우측에서 제2 방향(Y축 방향)의 반대 방향과 제1 방향(X축 방향) 사이의 대각선 방향을 따라 제1 서브 표시 영역(SDA1)의 수직 게이트 영역(GSA)의 좌측까지 연장될 수 있다.
복수의 오프 전압 영역(VOA)은 수직 게이트 영역(GSA)의 양 측에 배치될 수 있다. 오프 전압 영역(VOA)은 수직 게이트 영역(GSA)의 제2 방향(Y축 방향)으로 인접하게 배치되거나 또는 수직 게이트 영역(GSA)의 제2 방향(Y축 방향)의 반대 방향으로 인접하게 배치될 수 있다. 복수의 오프 전압 라인(VOL)은 복수의 오프 전압 영역(VOA)에 배치될 수 있고, 수직 게이트 라인(VGL)은 복수의 오프 전압 영역(VOA)에 배치되지 않을 수 있다. 따라서, 라인 컨택부(MDC)는 복수의 오프 전압 영역(VOA)에 배치되지 않을 수 있다.
오프 전압 라인(VOL)은 화소(SP)의 화소 전극과 오프 전압 라인(VOL) 사이에 일정한 커패시턴스를 형성할 수 있다. 따라서, 오프 전압 라인(VOL)은 킥-백 전압의 영향을 방지할 수 있고, 복수의 화소의 휘도 편차에 의한 얼룩 발생을 방지할 수 있다.
표시 구동부(220)는 연성 필름(210) 상에 실장될 수 있다. 예를 들어, 표시 구동부(220)는 집적 회로(IC)로 구현될 수 있다. 표시 구동부(220)는 리드 라인(LL)을 통해 연성 필름(210)의 컨택 패드(CP)에 접속될 수 있고, 연성 필름(210)의 컨택 패드(CP)는 표시 패널(100)의 패드부에 부착될 수 있다. 표시 패널(100)의 패드부는 비표시 영역(NDA)에 배치된 팬 아웃 라인(FOL)을 통해 표시 영역(DA)의 데이터 라인(DL), 수직 게이트 라인(VGL), 및 오프 전압 라인(VOL)에 접속될 수 있다.
표시 구동부(220)는 데이터 구동부(SIC), 게이트 구동부(GIC), 및 전원 구동부(VIC)를 포함할 수 있다. 예를 들어, 데이터 구동부(SIC), 게이트 구동부(GIC), 및 전원 구동부(VIC)는 하나의 칩으로 구현되어 연성 필름(210) 상에 실장될 수 있으나, 이에 한정되지 않는다. 게이트 구동부(GIC)는 데이터 구동부(SIC)와 동일한 연성 필름(210) 상에 배치됨으로써, 복수의 표시 장치(10) 사이의 결합 영역(SM)의 폭을 감소시킬 수 있다.
데이터 구동부(SIC)는 타이밍 제어부(240)로부터 디지털 비디오 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환할 수 있다. 변환된 아날로그 데이터 전압은 연성 필름(210)의 리드 라인(LL) 및 컨택 패드(CP), 표시 패널(100)의 패드부 및 팬 아웃 라인(FOL)을 통해 수직 게이트 영역(GSA) 및 오프 전압 영역(VOA)에 배치된 데이터 라인(DL)에 공급될 수 있다.
게이트 구동부(GIC)는 타이밍 제어부(240)로부터 공급되는 게이트 제어 신호를 기초로 게이트 신호를 생성하여, 설정된 순서에 따라 복수의 수직 게이트 라인(VGL)에 순차적으로 공급할 수 있다. 게이트 구동부(GIC)는 데이터 구동부(SIC)보다 컨택 패드(CP)에 인접하게 배치될 수 있으나, 이에 한정되지 않는다. 게이트 구동부(GIC)는 복수의 전원 구동부(VIC) 사이에 배치될 수 있다. 게이트 신호는 연성 필름(210)의 리드 라인(LL) 및 컨택 패드(CP), 표시 패널(100)의 패드부 및 팬 아웃 라인(FOL)을 통해 수직 게이트 영역(GSA)에 배치된 수직 게이트 라인(VGL)에 공급될 수 있다.
전원 구동부(VIC)는 전원 공급부(250)로부터 공급되는 오프 전압을 복수의 오프 전압 라인(VOL)에 공급할 수 있다. 오프 전압은 화소(SP)의 스위칭 소자를 턴-오프시킬 수 있는 게이트 오프 전압일 수 있다. 복수의 전원 구동부(VIC)는 게이트 구동부(GIC)의 양 측에 배치될 수 있다. 오프 전압은 연성 필름(210)의 리드 라인(LL) 및 컨택 패드(CP), 표시 패널(100)의 패드부 및 팬 아웃 라인(FOL)을 통해 오프 전압 영역(VOA)에 배치된 오프 전압 라인(VOL)에 공급될 수 있다.
도 6은 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역의 화소를 나타내는 도면이다.
도 6을 참조하면, 수직 게이트 영역(GSA)에 배치된 화소(SP)는 데이터 라인(DL) 및 수평 게이트 라인(HGL)에 접속될 수 있다. 화소(SP)는 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함하는 단위 화소일 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3)는 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다.
제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각을 통해 데이터 전압을 수신할 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 하나의 데이터 라인(DL)으로부터 데이터 전압을 공급받고, 하나의 수평 게이트 라인(HGL)으로부터 게이트 신호를 공급받음으로써, 독립적으로 계조(Gradation)를 표현할 수 있다.
복수의 수직 게이트 라인(VGL)은 복수의 데이터 라인(DL)과 나란하게 배치될 수 있다. 복수의 수평 게이트 라인(HGL) 각각은 복수의 수직 게이트 라인(VGL)과 교차할 수 있다. 하나의 수직 게이트 라인(VGL)은 라인 컨택부(MDC)를 통해 하나의 수평 게이트 라인(HGL)과 접속될 수 있다. 예를 들어, 제k 수직 게이트 라인(VGLk, 이하에서 k는 자연수)은 제k 수평 게이트 라인(HGLk)에 접속될 수 있고, 제k+1 수직 게이트 라인(VGLk+1)은 제k+1 수평 게이트 라인(HGLk+1)에 접속될 수 있다. 제k 수직 게이트 라인(VGLk)은 복수의 수평 게이트 라인(HGL) 중 제k 수평 게이트 라인(HGLk)을 제외한 다른 수평 게이트 라인들과 서로 절연될 수 있다. 제k 수직 게이트 라인(VGLk)은 제k 수평 게이트 라인(HGLk)을 제외한 다른 수평 게이트 라인들과 교차할 수 있으나, 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL) 사이에 배치된 절연막에 의해 서로 절연될 수 있다.
도 7은 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역의 화소를 나타내는 평면도이고, 도 8은 도 7의 절단선 I-I'을 따라 자른 단면도이다. 예를 들어, 도 7은 금속층, 액티브층, 게이트층, 및 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다.
도 7 및 도 8을 참조하면, 화소(SP)는 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함하는 단위 화소일 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3)는 표시 영역(DA)의 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함하는 하나의 단위 화소(SP)는 고전위 라인(VDDL) 및 제1 데이터 라인(DL1) 사이에 배치될 수 있다.
제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 제1 내지 제3 스위칭 소자(ST1, ST2, ST3), 저장 커패시터(CST), 복수의 발광 소자(EL), 및 복수의 발광 커패시터(CEL)를 포함할 수 있다. 이하에서는, 제1 서브 화소(SP1)의 연결 관계를 상세히 설명하고, 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 연결 관계는 생략한다.
제1 서브 화소(SP1)의 제1 스위칭 소자(ST1)는 액티브 영역(ACT), 게이트 전극(GE), 드레인 전극(DE), 및 소스 전극(SE)을 포함할 수 있다.
제1 스위칭 소자(ST1)의 게이트 전극(GE)은 저장 커패시터(CST)의 제1 전극(CE1) 중 제1 스위칭 소자(ST1)의 액티브 영역(ACT)에 중첩되는 영역에 해당할 수 있다. 제1 스위칭 소자(ST1)의 게이트 전극(GE) 또는 저장 커패시터(CST)의 제1 전극(CE1)은 제11 컨택홀(CNT11)에 삽입된 제4 연결 전극(SDE4)에 접속될 수 있다. 제4 연결 전극(SDE4)은 제10 컨택홀(CNT10)을 통해 제2 스위칭 소자(ST2)의 소스 전극(SE)에 접속될 수 있다.
제1 스위칭 소자(ST1)의 드레인 전극(DE)은 제4 컨택홀(CNT4)에 삽입된 통해 제2 연결 전극(SDE2)에 접속될 수 있다. 제2 연결 전극(SDE2)은 제3 컨택홀(CNT3)을 통해 고전위 라인(VDDL)에 접속될 수 있다. 따라서, 제1 스위칭 소자(ST1)의 드레인 전극(DE)은 고전위 라인(VDDL)으로부터 구동 전압을 수신할 수 있다.
제1 스위칭 소자(ST1)의 소스 전극(SE)은 제5 컨택홀(CNT5)에 삽입된 제3 연결 전극(SDE3)에 접속될 수 있다. 제3 연결 전극(SDE3)은 제6 컨택홀(CNT6)을 통해 제3 스위칭 소자(ST3)의 소스 전극(SE)에 접속될 수 있고, 제7 컨택홀(CNT7)을 통해 저장 커패시터(CST)의 제2 전극(CE2)에 접속될 수 있다. 제3 연결 전극(SDE3)은 저장 커패시터(CST)의 제2 전극(CE2)에 접속되고, 저장 커패시터(CST)의 제1 전극(CE1)과 두께 방향으로 중첩될 수 있다. 따라서, 저장 커패시터(CST)는 제3 연결 전극(SDE3)과 저장 커패시터(CST)의 제1 전극(CE1) 사이에 추가적으로 형성될 수 있다.
제1 서브 화소(SP1)의 제2 스위칭 소자(ST2)의 게이트 전극(GE)은 제1 보조 게이트 라인(AGL1) 중 제2 스위칭 소자(ST2)의 액티브 영역(ACT)에 중첩되는 영역에 해당할 수 있다. 제1 보조 게이트 라인(AGL1)은 제14 컨택홀(CNT14)에 삽입된 제k 수평 게이트 라인(HGLk)에 접속될 수 있고, 제k 수평 게이트 라인(HGLk)으로부터 게이트 신호를 수신할 수 있다.
제2 스위칭 소자(ST2)의 드레인 전극(DE)은 제9 컨택홀(CNT9)에 삽입된 제5 연결 전극(SDE5)에 접속될 수 있다. 제5 연결 전극(SDE5)은 제8 컨택홀(CNT8)을 통해 제1 데이터 라인(DL1)에 접속될 수 있다. 따라서, 제2 스위칭 소자(ST2)의 드레인 전극(DE)은 제1 데이터 라인(DL1)으로부터 데이터 전압을 수신할 수 있다.
제2 스위칭 소자(ST2)의 소스 전극(SE)은 제10 컨택홀(CNT10)에 삽입된 제4 연결 전극(SDE4)에 접속될 수 있다. 제4 연결 전극(SDE4)은 제11 컨택홀(CNT11)을 통해 저장 커패시터(CST)의 제1 전극(CE1) 또는 제1 스위칭 소자(ST1)의 게이트 전극(GE)에 접속될 수 있다.
제1 서브 화소(SP1)의 제3 스위칭 소자(ST3)의 게이트 전극(GE)은 제2 보조 게이트 라인(AGL2) 중 제3 스위칭 소자(ST3)의 액티브 영역(ACT)에 중첩되는 영역에 해당할 수 있다. 제2 보조 게이트 라인(AGL2)은 제13 컨택홀(CNT13)에 삽입된 제k 수평 게이트 라인(HGLk)에 접속될 수 있고, 제k 수평 게이트 라인(HGLk)으로부터 게이트 신호를 수신할 수 있다.
제3 스위칭 소자(ST3)의 드레인 전극(DE)은 제2 컨택홀(CNT2)에 삽입된 제1 연결 전극(SDE1)에 접속될 수 있다. 제1 연결 전극(SDE1)은 제1 컨택홀(CNT1)을 통해 센싱 라인(SL)에 접속될 수 있다. 따라서, 제3 스위칭 소자(ST3)의 드레인 전극(DE)은 센싱 라인(SL)으로부터 초기화 전압을 수신할 수 있다.
제3 스위칭 소자(ST3)의 소스 전극(SE)은 제6 컨택홀(CNT6)에 삽입된 제3 연결 전극(SDE3)에 접속될 수 있다. 제3 연결 전극(SDE3)은 제5 컨택홀(CNT5)을 통해 제1 스위칭 소자(ST1)의 소스 전극(SE)에 접속될 수 있고, 제7 컨택홀(CNT7)을 통해 저장 커패시터(CST)의 제2 전극(CE2)에 접속될 수 있다.
제1 데이터 라인(DL1)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)의 우측에 배치될 수 있다. 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)의 우측에 배치될 수 있고, 제3 데이터 라인(DL3)은 제2 데이터 라인(DL2)의 우측에 배치될 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 제2 스위칭 소자(ST2)의 드레인 전극(DE)에 접속될 수 있다.
고전위 라인(VDDL)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)의 좌측에 배치될 수 있다. 고전위 라인(VDDL)은 제1 방향(X축 방향)으로 연장될 수 있다. 고전위 라인(VDDL)은 제3 컨택홀(CNT3)에 삽입된 제2 연결 전극(SDE2)에 접속될 수 있다. 제2 연결 전극(SDE2)은 제4 컨택홀(CNT4)을 통해 제1 스위칭 소자(ST1)의 드레인 전극(DE)에 접속될 수 있다.
센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치될 수 있다. 센싱 라인(SL)은 제1 방향(X축 방향)으로 연장될 수 있다. 센싱 라인(SL)은 제1 컨택홀(CNT1)에 삽입된 제1 연결 전극(SDE1)에 접속될 수 있다. 제1 연결 전극(SDE1)은 제2 컨택홀(CNT2)을 통해 제3 스위칭 소자(ST3)의 드레인 전극(DE)에 접속될 수 있다.
저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다. 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있다. 저전위 라인(VSSL)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)의 제2 발광 소자(EL2)의 제2 전극에 저전위 전압 또는 공통 전압을 공급할 수 있다.
제k 수직 게이트 라인(VGLk)은 저전위 라인(VSSL)의 좌측에 배치될 수 있다. 제k 수직 게이트 라인(VGLk)은 제1 방향(X축 방향)으로 연장될 수 있다. 제k 수직 게이트 라인(VGLk)은 제12 컨택홀(CNT12)에 삽입된 제k 수평 게이트 라인(HGLk)에 접속될 수 있다. 여기에서, 제12 컨택홀(CNT12)은 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)이 접속되는 라인 컨택부(MDC)에 해당할 수 있다. 제k 수직 게이트 라인(VGLk)은 게이트 구동부(GIC)로부터 수신된 게이트 신호를 제k 수평 게이트 라인(HGLk)에 공급할 수 있다.
제k 수평 게이트 라인(HGLk)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제k 수평 게이트 라인(HGLk)은 제12 컨택홀(CNT12)을 통해 제k 수직 게이트 라인(VGLk)에 접속될 수 있다. 제k 수평 게이트 라인(HGLk)은 제13 컨택홀(CNT13)을 통해 제2 보조 게이트 라인(AGL2)에 접속될 수 있고, 제14 컨택홀(CNT14)을 통해 제1 보조 게이트 라인(AGL1)에 접속될 수 있다. 따라서, 제k 수평 게이트 라인(HGLk)은 제k 수직 게이트 라인(VGLk)으로부터 수신된 게이트 신호를 제1 및 제2 보조 게이트 라인(AGL1, AGL2)에 공급할 수 있다.
제1 보조 게이트 라인(AGL1)은 수평 게이트 라인(HGL)으로부터 제1 방향(X축 방향)의 반대 방향으로 연장될 수 있다. 제1 보조 게이트 라인(AGL1)은 화소(SP) 및 제1 데이터 라인(DL) 사이에 배치될 수 있다. 제1 보조 게이트 라인(AGL1) 중 제2 스위칭 소자(ST2)의 액티브 영역(ACT)에 중첩되는 영역은 제2 스위칭 소자(ST2)의 게이트 전극(GE)에 해당할 수 있다.
제2 보조 게이트 라인(AGL2)은 수평 게이트 라인(HGL)으로부터 제1 방향(X축 방향)의 반대 방향으로 연장될 수 있다. 제2 보조 게이트 라인(AGL2)은 센싱 라인(SL) 및 고전위 라인(VDDL) 사이에 배치될 수 있다. 제2 보조 게이트 라인(AGL2) 중 제3 스위칭 소자(ST3)의 액티브 영역(ACT)에 중첩되는 영역은 제3 스위칭 소자(ST3)의 게이트 전극(GE)에 해당할 수 있다.
제k+1 수직 게이트 라인(VGLk+1)은 제k 수직 게이트 라인(VGLk)의 좌측에 배치될 수 있다. 제k+1 수직 게이트 라인(VGLk+1)은 제1 방향(X축 방향)으로 연장될 수 있다. 제k+1 수직 게이트 라인(VGLk+1)은 라인 컨택부(MDC)를 통해 제k+1 수평 게이트 라인(HGLk+1)에 접속될 수 있다. 제k+1 수직 게이트 라인(VGLk+1)은 게이트 구동부(GIC)로부터 수신된 게이트 신호를 제k+1 수평 게이트 라인(HGLk+1)에 공급할 수 있다.
고전위 연결 라인(DCL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 고전위 연결 라인(DCL)은 제1 서브 화소(SP1)의 상측에 배치될 수 있다. 고전위 연결 라인(DCL)은 고전위 연결 라인(VDDL)에 접속될 수 있다.
저전위 연결 라인(SCL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 저전위 연결 라인(SCL)은 제k 수평 게이트 라인(HGLk)의 하측에 배치될 수 있다. 저전위 연결 라인(SCL)은 저전위 연결 라인(VSSL)에 접속될 수 있다.
도 8에서, 표시 패널(100)은 기판(110), 금속층(BML), 버퍼층(BF), 액티브층(ACTL), 게이트 절연막(GI), 게이트층(GTL), 층간 절연막(ILD), 및 소스-드레인층(SDL)을 포함할 수 있다.
기판(110)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 리지드(Rigid) 기판일 수 있다. 기판(110)이 리지드 기판인 경우, 기판(110)은 글라스 재질 또는 금속 재질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 기판(110)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(110)이 플렉서블 기판인 경우, 기판(110)은 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
금속층(BML)은 기판(110) 상에 배치될 수 있다. 금속층(BML)은 제1 내지 제3 데이터 라인(DL1, DL2, DL3), 저장 커패시터(CST)의 제2 전극(CE2), 고전위 라인(VDDL), 센싱 라인(SL), 저전위 라인(VSSL), 제k 수직 게이트 라인(VGLk) 및 제k+1 수직 게이트 라인(VGLk+1)을 포함할 수 있다. 금속층(BML)은 복수의 화소(SP)에 입사되는 광을 차단할 수 있는 차광 물질을 포함할 수 있다.
버퍼층(BF)은 기판(110) 상에 배치되어 금속층(BML)을 덮을 수 있다. 예를 들어, 버퍼층(BF)은 복수의 무기막을 포함할 수 있고, 기판(110)을 통해 복수의 발광 소자(EL)에 침투하는 수분을 차단하기 위하여, 기판(110)의 상면 전체에 형성될 수 있다.
액티브층(ACTL)은 버퍼층(BF) 상에 배치될 수 있다. 액티브층(ACTL)은 실리콘 기반의 물질을 포함할 수 있으나, 이에 한정되지 않는다. 예를 들어, 액티브층(ACTL)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제1 내지 제3 스위칭 소자(ST1, ST2, ST3) 각각의 액티브 영역(ACT), 드레인 전극(DE), 및 소스 전극(SE)은 액티브층(ACTL)의 일부일 수 있다.
게이트 절연막(GI)은 버퍼층(BF)과 액티브층(ACTL)을 덮을 수 있고, 액티브층(ACTL)과 게이트층(GTL)을 절연시킬 수 있다.
게이트층(GTL)은 게이트 절연막(GI) 상에 배치될 수 있다. 제1 내지 제3 스위칭 소자(ST1, ST2, ST3) 각각의 게이트 전극(GE), 제1 및 제2 보조 게이트 라인(AGL1, AGL2)을 포함할 수 있다.
층간 절연막(ILD)은 게이트층(GTL)과 게이트 절연막(GI)을 덮을 수 있다. 층간 절연막(ILD)은 게이트층(GTL)과 소스-드레인층(SDL)을 절연시킬 수 있다.
소스-드레인층(SDL)은 층간 절연막(ILD) 상에 배치될 수 있다. 소스-드레인층(SDL)은 제1 내지 제5 연결 전극(SDE1, SDE2, SDE3, SDE4, SDE5)을 포함할 수 있다.
도 9는 일 실시예에 따른 타일형 표시 장치에서, 수직 게이트 영역의 복수의 화소를 나타내는 평면도이다.
도 9를 참조하면, 수직 게이트 영역(GSA)은 제2 방향(Y축 방향)으로 서로 인접하게 배치된 제4 화소(SPd) 및 제5 화소(SPe)를 포함할 수 있다. 제4 화소(SPd) 및 제5 화소(SPe) 각각은 제1 방향(X축 방향)을 따라 배열된 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함할 수 있다.
고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제5 화소(SPe)의 좌측에 배치될 수 있다. 예를 들어, 고전위 라인(VDDL)은 제5 화소(SPe)의 좌측에 배치되고, 센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치되며, 저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다.
제k-2 수직 게이트 라인(VGLk-2)은 제1 방향(X축 방향)으로 연장될 수 있고, 제5 화소(SPe)의 좌측에 배치된 저전위 라인(VSSL)의 좌측에 배치될 수 있다. 제k-2 수직 게이트 라인(VGLk-2)은 제k 수평 게이트 라인(HGLk)과 절연될 수 있다.
제k-1 수직 게이트 라인(VGLk-1)은 제1 방향(X축 방향)으로 연장될 수 있고, 제k-2 수직 게이트 라인(VGLk-2)의 좌측에 배치될 수 있다. 제k-1 수직 게이트 라인(VGLk-1)은 제k 수평 게이트 라인(HGLk)과 절연될 수 있다.
제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)으로 연장될 수 있고, 제4 화소(SPd)의 우측에 배치될 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제4 화소(SPd)의 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 접속될 수 있다.
고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제4 화소(SPd)의 좌측에 배치될 수 있다. 예를 들어, 고전위 라인(VDDL)은 제4 화소(SPd)의 좌측에 배치되고, 센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치되며, 저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다.
제k 수직 게이트 라인(VGLk)은 제1 방향(X축 방향)으로 연장될 수 있고, 제4 화소(SPd)의 좌측에 배치된 저전위 라인(VSSL)의 좌측에 배치될 수 있다. 제k 수직 게이트 라인(VGLk)은 라인 컨택부(MDC)를 통해 제k 수평 게이트 라인(HGLk)에 접속될 수 있다.
제k+1 수직 게이트 라인(VGLk+1)은 제1 방향(X축 방향)으로 연장될 수 있고, 제k 수직 게이트 라인(VGLk)의 좌측에 배치될 수 있다. 제k+1 수직 게이트 라인(VGLk+1)은 제k 수평 게이트 라인(HGLk)과 절연될 수 있다.
이와 같이, 수직 게이트 영역(GSA)의 k-2 수직 게이트 라인(VGLk-2) 및 제k-1 수직 게이트 라인(VGLk-1)은 제4 화소(SPd) 및 제5 화소(SPe) 사이에 배치될 수 있다. k-2 수직 게이트 라인(VGLk-2) 및 제k-1 수직 게이트 라인(VGLk-1)은 제4 화소(SPd)의 우측에 배치된 데이터 라인(DL), 및 제5 화소(SPe)의 좌측에 배치된 저전위 라인(VSSL) 사이에 배치될 수 있다. k-2 수직 게이트 라인(VGLk-2) 및 제k-1 수직 게이트 라인(VGLk-1)은 제4 화소(SPd)의 우측에 배치된 데이터 라인(DL), 및 제5 화소(SPe)의 좌측에 배치된 고전위 라인(VDDL) 사이에 배치될 수 있다.
도 10은 일 실시예에 따른 타일형 표시 장치에서, 오프 전압 영역의 화소를 나타내는 도면이고, 도 11은 일 실시예에 따른 타일형 표시 장치에서, 오프 전압 영역의 화소를 나타내는 평면도이다. 도 10 및 도 11의 오프 전압 영역(VOA)은 도 6 및 도 7의 수직 게이트 영역(GSA)에 배치된 수직 게이트 라인(VGL)을 포함하지 않고, 오프 전압 라인(VOL)을 포함하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 10 및 도 11을 참조하면, 오프 전압 영역(VOA)에 배치된 화소(SP)는 데이터 라인(DL) 및 수평 게이트 라인(HGL)에 접속될 수 있다. 수직 게이트 영역(GSA)의 라인 컨택부(MDC)에 접속된 수직 게이트 영역(GSA)의 수평 게이트 라인(HGL)은 오프 전압 영역(VOA)까지 연장될 수 있다. 화소(SP)는 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함하는 단위 화소일 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3)는 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다.
제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)으로 연장될 수 있고, 화소(SP)의 우측에 배치될 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 접속될 수 있다.
고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있고, 화소(SP)의 좌측에 배치될 수 있다. 예를 들어, 고전위 라인(VDDL)은 화소(SP)의 좌측에 배치되고, 센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치되며, 저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다.
적어도 하나의 오프 전압 라인(VOL)은 제1 방향(X축 방향)으로 연장될 수 있고, 화소(SP)의 좌측에 배치된 저전위 라인(VSSL)의 좌측에 배치될 수 있다. 오프 전압 라인(VOL)은 전원 구동부(VIC)로부터 공급되는 오프 전압을 가질 수 있다. 수직 게이트 라인(VGL)은 오프 전압 영역(VOA)에 배치되지 않을 수 있다.
도 12는 일 실시예에 따른 타일형 표시 장치에서, 오프 전압 영역의 복수의 화소를 나타내는 평면도이다.
도 12를 참조하면, 오프 전압 영역(VOA)은 제2 방향(Y축 방향)으로 서로 인접하게 배치된 제1 화소(SPa) 및 제2 화소(SPb)를 포함할 수 있다. 제1 화소(SPa) 및 제2 화소(SPb) 각각은 제1 방향(X축 방향)을 따라 배열된 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함할 수 있다. 예를 들어, 제1 화소(SPa)가 제1 표시 장치(10-1)의 최외곽에 배치되는 경우, 제2 화소(SPb)는 제1 화소(SPa)보다 내측에 배치될 수 있다.
고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 화소(SPa)의 좌측에 배치될 수 있다. 예를 들어, 고전위 라인(VDDL)은 제1 화소(SPa)의 좌측에 배치되고, 센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치되며, 저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다.
적어도 하나의 오프 전압 라인(VOL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 화소(SPa)의 좌측에 배치된 저전위 라인(VSSL)의 좌측에 배치될 수 있다. 적어도 하나의 오프 전압 라인(VOL)은 제k 수평 게이트 라인(HGLk)과 절연될 수 있다.
제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 화소(SPb)의 우측에 배치될 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제2 화소(SPb)의 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 접속될 수 있다.
고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 화소(SPb)의 좌측에 배치될 수 있다. 예를 들어, 고전위 라인(VDDL)은 제2 화소(SPb)의 좌측에 배치되고, 센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치되며, 저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다.
적어도 하나의 오프 전압 라인(VOL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 화소(SPb)의 좌측에 배치된 저전위 라인(VSSL)의 좌측에 배치될 수 있다.
이와 같이, 오프 전압 영역(VOA)의 적어도 하나의 오프 전압 라인(VOL)은 제2 화소(SPb) 및 제1 화소(SPa) 사이에 배치될 수 있다. 적어도 하나의 오프 전압 라인(VOL)은 제2 화소(SPb)의 우측에 배치된 데이터 라인(DL), 및 제1 화소(SPa)의 좌측에 배치된 저전위 라인(VSSL) 사이에 배치될 수 있다. 적어도 하나의 오프 전압 라인(VOL)은 제2 화소(SPb)의 우측에 배치된 데이터 라인(DL), 및 제1 화소(SPa)의 좌측에 배치된 고전위 라인(VDDL) 사이에 배치될 수 있다.
따라서, 수직 게이트 영역(GSA)의 제4 화소(SPd) 및 제5 화소(SPe) 사이의 거리는 오프 전압 영역(VOA)의 제2 화소(SPb) 및 제1 화소(SPa) 사이의 거리와 실질적으로 동일할 수 있다.
도 13은 도 1의 A1 영역의 확대도이다.
도 13을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10)의 사이마다 배치된 결합 부재(20)를 이용하여 인접한 표시 장치들(10)의 측면을 서로 결합시킬 수 있다. 결합 부재(20)는 격자 형태로 배열된 제1 내지 제4 표시 장치(10-1~10-4)를 측면끼리 연결함으로써, 타일형 표시 장치(TD)를 구현할 수 있다.
예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 접착제 또는 양면 테이프로 이루어짐으로써, 결합 영역(SM)의 간격을 최소화할 수 있다. 다른 예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 결합 프레임으로 이루어짐으로써, 결합 영역(SM)의 간격을 최소화할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지할 수 있다.
제1 표시 장치(10-1)는 제2 표시 장치(10-2)와 인접한 제1 표시 장치(10-1)의 최외곽에 배치된 제1 화소(SPa)를 포함할 수 있다.
제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 화소(SPa)의 우측에 배치될 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제1 화소(SPa)의 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 접속될 수 있다.
제1 표시 장치(10-1)의 최외곽에 배치된 제1 화소(SPa)에 접속되는 데이터 라인(DL)은 결합 영역(SM)에 인접하게 배치될 수 있다. 예를 들어, 제1 화소(SPa)에 접속되는 제3 데이터 라인(DL3)은 결합 영역(SM) 또는 결합 부재(20)의 일측과 직접 마주할 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 화소(SPa)와 결합 영역(SM) 사이에 배치될 수 있다.
고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 화소(SPa)의 좌측에 배치될 수 있다. 예를 들어, 고전위 라인(VDDL)은 제1 화소(SPa)의 좌측에 배치되고, 센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치되며, 저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다.
적어도 하나의 오프 전압 라인(VOL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 화소(SPa)의 좌측에 배치된 저전위 라인(VSSL)의 좌측에 배치될 수 있다. 적어도 하나의 오프 전압 라인(VOL)은 제k 수평 게이트 라인(HGLk)과 절연될 수 있다.
제2 표시 장치(10-2)는 제1 표시 장치(10-1)와 인접한 제2 표시 장치(10-2)의 최외곽에 배치된 제3 화소(SPc)를 포함할 수 있다.
제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제1 방향(X축 방향)으로 연장될 수 있고, 제3 화소(SPc)의 우측에 배치될 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제3 화소(SPc)의 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 접속될 수 있다.
고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제3 화소(SPc)의 좌측에 배치될 수 있다. 예를 들어, 고전위 라인(VDDL)은 제3 화소(SPc)의 좌측에 배치되고, 센싱 라인(SL)은 고전위 라인(VDDL)의 좌측에 배치되며, 저전위 라인(VSSL)은 센싱 라인(SL)의 좌측에 배치될 수 있다.
제2 표시 장치(10-1)의 최외곽에 배치된 제3 화소(SPc)에 접속되는 고전위 라인(VDDL) 또는 센싱 라인(SL)은 결합 영역(SM)에 인접하게 배치될 수 있다. 센싱 라인(SL)의 좌측에 배치된 저전위 라인(VSSL)은 결합 영역(SM)에 인접하게 배치될 수 있다. 예를 들어, 제3 화소(SPc)의 좌측에 배치된 저전위 라인(VSSL)은 결합 영역(SM) 또는 결합 부재(20)의 타측과 직접 마주할 수 있다. 고전위 라인(VDDL), 센싱 라인(SL), 및 저전위 라인(VSSL)은 결합 영역(SM)과 제3 화소(SPc) 사이에 배치될 수 있다. 따라서, 오프 전압 라인(VOL) 또는 수직 게이트 라인(VGL)은 제1 표시 장치(10-1)의 제1 화소(SPa)와 제2 표시 장치(10-2)의 제3 화소(SPc) 사이에 배치되지 않을 수 있다.
제1 표시 장치(10-1)의 제1 화소(SPa)와 제2 표시 장치(10-2)의 제3 화소(SPc) 사이의 거리는 수직 게이트 영역(GSA)의 제4 화소(SPd) 및 제5 화소(SPe) 사이의 거리와 실질적으로 동일할 수 있다. 제1 표시 장치(10-1)의 제1 화소(SPa)와 제2 표시 장치(10-2)의 제3 화소(SPc) 사이의 거리는 오프 전압 영역(VOA)의 제2 화소(SPb) 및 제1 화소(SPa) 사이의 거리와 실질적으로 동일할 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역(DA) 사이의 거리는 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
TD: 타일형 표시 장치
10-1~10-4: 제1 내지 제4 표시 장치
DA: 표시 영역 NDA: 비표시 영역
SM: 결합 영역 100: 표시 패널
210: 연성 필름 220: 표시 구동부
SIC: 데이터 구동부 GIC: 게이트 구동부
VIC: 전원 구동부 230: 회로 보드
240: 타이밍 제어부 250: 전원 공급부
SP: 화소
SP1, SP2, SP3: 제1 내지 제3 서브 화소
VGL: 수직 게이트 라인 HGL: 수평 게이트 라인
AGL1, AGL2: 제1 및 제2 게이트 라인
MDC: 라인 컨택부 DL: 데이터 라인
VDDL: 고전위 라인 SL: 센싱 라인
VSSL: 저전위 라인 20: 결합 부재

Claims (20)

  1. 화소를 구비한 복수의 표시 영역, 및 상기 복수의 표시 영역 중 인접한 표시 영역들 사이의 결합 영역을 포함하는 복수의 표시 장치를 포함하고,
    상기 복수의 표시 장치 중 서로 인접한 제1 및 제2 표시 장치 각각은,
    제1 방향으로 연장되는 복수의 데이터 라인;
    상기 제1 방향으로 연장되어 게이트 신호를 전송하는 복수의 제1 게이트 라인; 및
    상기 제1 방향으로 연장되어 오프 전압을 전송하는 복수의 오프 전압 라인을 포함하며,
    상기 복수의 오프 전압 라인 중 적어도 하나의 오프 전압 라인은 상기 제2 표시 장치와 인접한 제1 표시 장치의 최외곽에 배치된 제1 화소와 상기 제1 화소보다 내측에 배치된 제2 화소 사이에 배치되고,
    상기 복수의 오프 전압 라인은 상기 제1 화소와, 상기 제1 표시 장치와 인접한 제2 표시 장치의 최외곽에 배치된 제3 화소 사이에 배치되지 않는 타일형 표시 장치.
  2. 제1 항에 있어서,
    상기 결합 영역은 상기 제1 표시 장치의 제1 화소와 상기 제2 표시 장치의 제3 화소 사이에 배치되는 타일형 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 데이터 라인 중 적어도 하나의 데이터 라인은 상기 제1 표시 장치의 제1 화소와 상기 결합 영역 사이에 배치되는 타일형 표시 장치.
  4. 제1 항에 있어서,
    상기 복수의 표시 영역 각각은,
    상기 복수의 제1 게이트 라인이 배치되는 복수의 수직 게이트 영역; 및
    상기 복수의 수직 게이트 영역 각각의 양측에 배치되고, 상기 복수의 오프 전압 라인이 배치되는 복수의 오프 전압 영역을 포함하는 타일형 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 및 제2 표시 장치 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 게이트 라인을 더 포함하고,
    상기 복수의 수직 게이트 영역 각각은 상기 복수의 제1 게이트 라인 각각과 상기 복수의 제2 게이트 라인 각각이 접속되는 라인 컨택부를 포함하는 타일형 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 및 제2 표시 장치 각각은 상기 복수의 제2 게이트 라인으로부터 상기 제1 방향의 반대 방향으로 연장되는 제1 보조 게이트 라인을 더 포함하고,
    상기 제1 표시 장치의 상기 제1 보조 게이트 라인은 상기 제1 화소 및 상기 제1 화소의 제1 방향으로 인접한 데이터 라인 사이에 배치되며,
    상기 제2 표시 장치의 상기 제1 보조 게이트 라인은 상기 제3 화소 및 상기 제3 화소의 제1 방향으로 인접한 데이터 라인 사이에 배치되는 타일형 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 및 제2 표시 장치 각각은 상기 복수의 제2 게이트 라인으로부터 상기 제1 방향의 반대 방향으로 연장되는 제2 보조 게이트 라인을 더 포함하고,
    상기 제2 보조 게이트 라인은 고전위 전압을 전송하는 고전위 라인 및 상기 제1 화소 또는 상기 제3 화소에 접속되는 센싱 라인 사이에 배치되는 타일형 표시 장치.
  8. 제4 항에 있어서,
    상기 복수의 제1 게이트 라인 중 적어도 하나의 제1 게이트 라인은 상기 복수의 수직 게이트 영역 중 하나의 수직 게이트 영역에 배치된 제4 화소에 접속되는 데이터 라인, 및 상기 제4 화소와 인접한 제5 화소에 접속되고 고전위 전압을 전송하는 고전위 라인 사이에 배치되는 타일형 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 및 제2 표시 장치 각각은,
    상기 표시 영역의 일측의 비표시 영역에 배치된 연성 필름; 및
    상기 연성 필름 상에 배치된 표시 구동부를 포함하는 타일형 표시 장치.
  10. 제9 항에 있어서,
    상기 연성 필름과 마주하는 상기 표시 영역의 일측은 상기 결합 영역을 마주하는 표시 영역의 타측과 수직하거나 또는 상기 표시 영역의 타측과 반대되는 타일형 표시 장치.
  11. 제9 항에 있어서,
    상기 표시 구동부는,
    상기 복수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동부;
    상기 복수의 제1 게이트 라인에 게이트 신호를 공급하는 게이트 구동부; 및
    상기 복수의 오프 전압 라인에 오프 전압을 공급하는 오프 전압 공급부를 포함하는 타일형 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 및 제2 표시 장치 각각은,
    상기 제1 방향으로 연장되어 고전위 전압을 전송하는 고전위 라인;
    상기 제1 방향으로 연장되어 저전위 전압을 전송하는 저전위 라인; 및
    상기 제1 방향으로 연장되어 상기 화소에 접속되는 센싱 라인을 더 포함하는 타일형 표시 장치.
  13. 제12 항에 있어서,
    상기 고전위 라인, 상기 저전위 라인, 및 상기 센싱 라인 중 적어도 하나는 상기 결합 영역과 상기 제2 표시 장치의 제3 화소 사이에 배치되는 타일형 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 화소 및 상기 제3 화소 각각은,
    제1 서브 화소;
    상기 제1 서브 화소의 상기 제1 방향으로 인접한 제2 서브 화소; 및
    상기 제2 서브 화소의 상기 제1 방향으로 인접한 제3 서브 화소를 포함하는 타일형 표시 장치.
  15. 제14 항에 있어서,
    상기 복수의 데이터 라인은,
    상기 제1 내지 제3 서브 화소의 상기 제1 방향과 교차하는 제2 방향으로 인접하고, 상기 제1 서브 화소에 접속된 제1 데이터 라인;
    상기 제1 데이터 라인의 상기 제2 방향으로 인접하고 상기 제2 서브 화소에 접속된 제2 데이터 라인; 및
    상기 제2 데이터 라인의 상기 제2 방향으로 인접하고 상기 제3 서브 화소에 접속된 제3 데이터 라인을 포함하는 타일형 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 화소의 상기 제3 데이터 라인은 상기 결합 영역의 일측과 직접 마주하는 타일형 표시 장치.
  17. 제15 항에 있어서,
    상기 고전위 라인은 상기 제1 내지 제3 서브 화소의 상기 제2 방향의 반대 방향으로 인접하고,
    상기 센싱 라인은 상기 고전위 라인의 상기 제2 방향의 반대 방향으로 인접하며,
    상기 저전위 라인은 상기 센싱 라인의 상기 제2 방향의 반대 방향으로 인접한 타일형 표시 장치.
  18. 제16 항에 있어서,
    상기 제3 화소의 상기 제2 방향의 반대 방향에 배치된 상기 저전위 라인은 상기 결합 영역의 일측과 반대되는 타측과 직접 마주하는 타일형 표시 장치.
  19. 화소를 갖는 제1 표시 영역을 구비한 제1 표시 장치, 상기 제1 표시 장치의 일측에 배치되고 화소를 갖는 제2 표시 영역을 구비한 제2 표시 장치, 및 상기 제1 표시 영역과 상기 제2 표시 영역 사이의 결합 영역을 포함하고,
    상기 제1 및 제2 표시 장치 각각은,
    제1 방향으로 연장되고 상기 화소의 제1 방향과 교차하는 제2 방향으로 인접하게 배치되는 데이터 라인; 및
    상기 제1 방향으로 연장되고 상기 화소의 상기 제2 방향의 반대 방향으로 인접한 저전위 라인을 포함하며,
    상기 제1 표시 장치는 상기 결합 영역과 가장 인접한 제1 화소, 및 상기 제1 방향으로 연장되고 상기 제1 화소의 제2 방향의 반대 방향에 배치된 오프 전압 라인을 포함하고,
    상기 제2 표시 장치는 상기 결합 영역과 가장 인접한 제2 화소를 포함하며, 상기 제2 표시 장치의 상기 제2 화소의 제2 방향의 반대 방향에 배치된 상기 저전위 라인은 상기 결합 영역의 일측과 직접 마주하는 타일형 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 표시 장치의 상기 제1 화소의 제2 방향에 배치된 상기 데이터 라인은 상기 결합 영역의 일측에 반대되는 타측과 직접 마주하는 타일형 표시 장치.
KR1020200115935A 2020-09-10 2020-09-10 타일형 표시 장치 KR20220034271A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200115935A KR20220034271A (ko) 2020-09-10 2020-09-10 타일형 표시 장치
US17/445,135 US11869873B2 (en) 2020-09-10 2021-08-16 Tiled display device
CN202111060443.6A CN114170920A (zh) 2020-09-10 2021-09-10 拼接显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200115935A KR20220034271A (ko) 2020-09-10 2020-09-10 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20220034271A true KR20220034271A (ko) 2022-03-18

Family

ID=80470012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200115935A KR20220034271A (ko) 2020-09-10 2020-09-10 타일형 표시 장치

Country Status (3)

Country Link
US (1) US11869873B2 (ko)
KR (1) KR20220034271A (ko)
CN (1) CN114170920A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436974B1 (en) 2021-03-02 2022-09-06 Samsung Display Co., Ltd. Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102279058B1 (ko) 2014-07-25 2021-07-20 삼성디스플레이 주식회사 표시 장치
KR20200128925A (ko) * 2019-05-07 2020-11-17 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436974B1 (en) 2021-03-02 2022-09-06 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US11869873B2 (en) 2024-01-09
CN114170920A (zh) 2022-03-11
US20220077111A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
TWI762131B (zh) 發光顯示器及包含其的多螢幕顯示器
TWI725671B (zh) 顯示面板
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
WO2019033709A1 (zh) 扫描驱动电路、阵列基板与显示面板
WO2022001435A1 (zh) 显示基板和显示装置
WO2022001434A1 (zh) 显示面板和显示装置
KR102632130B1 (ko) 표시 장치
US20220208088A1 (en) Display device
TW202025855A (zh) 顯示面板
KR20200115925A (ko) 표시 장치
WO2022166299A1 (zh) 显示基板及显示装置
KR20210127847A (ko) 표시 장치
KR20180062522A (ko) 플렉서블 표시장치
KR20220034271A (ko) 타일형 표시 장치
TWI807554B (zh) 顯示設備及包括其的多螢幕顯示設備
WO2021207930A9 (zh) 显示基板及显示装置
KR20230020616A (ko) 표시 장치
KR20220082123A (ko) 표시 장치
US20230049907A1 (en) Light emitting display apparatus and method of manufacturing the same
US20240119900A1 (en) Display device
US20230200161A1 (en) Display apparatus and multi-screen display apparatus including the same
KR20190048557A (ko) 유기 발광 다이오드 디스플레이 장치
US20220208895A1 (en) Organic light emitting display device
WO2023020059A1 (zh) Tft基板、显示模组及电子设备
KR20230103186A (ko) 표시 장치