CN108122527B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108122527B
CN108122527B CN201711223025.8A CN201711223025A CN108122527B CN 108122527 B CN108122527 B CN 108122527B CN 201711223025 A CN201711223025 A CN 201711223025A CN 108122527 B CN108122527 B CN 108122527B
Authority
CN
China
Prior art keywords
line
pixel
display device
contact hole
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711223025.8A
Other languages
English (en)
Other versions
CN108122527A (zh
Inventor
金阳完
朴亨埈
李在容
金炳善
李受珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108122527A publication Critical patent/CN108122527A/zh
Application granted granted Critical
Publication of CN108122527B publication Critical patent/CN108122527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

提供了一种显示装置。所述显示装置包括：基底，包括第一像素区、连接到第一像素区并具有比第一像素区小的面积的第二像素区以及围绕第一像素区和第二像素区的外围区；第一像素，位于第一像素区中；第二像素，位于第二像素区中；第一线，连接到第一像素；第二线，连接到第二像素；延伸线，延伸到外围区并连接到第一线和第二线中的任意一条；虚设部，与延伸线叠置，用于补偿第一线的载荷值与第二线的载荷值之间的差；第一电源线，位于外围区中；导电图案，与虚设部的至少一个区叠置，并且电连接到第一电源线。

Description

显示装置
本申请要求于2016年11月29日提交到韩国知识产权局的第10-2016-0160823号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开的一方面涉及显示装置。
背景技术
显示装置包括多个像素，每个像素包括显示元件、线和连接到线的多个晶体管，所述多个晶体管用于驱动显示元件。
线可以根据它们的长度具有不同的载荷值，并且像素位于其中的像素区由于工艺余裕而会具有取决于其位置的尺寸。在从显示装置提供的最终图像中，会由各个载荷值之间的差引起亮度差异。
发明内容
实施例提供了具有均一亮度的显示装置。
实施例还提供了具有改善的可靠性的显示装置。
根据本公开的一个方面，提供了一种显示装置，所述显示装置包括：基底，包括第一像素区、连接到第一像素区并具有比第一像素区小的面积的第二像素区以及围绕第一像素区和第二像素区的外围区；第一像素，位于第一像素区中；第二像素，位于第二像素区中；第一线，电连接到第一像素；第二线，电连接到第二像素；延伸线，延伸到外围区并连接到第一线和第二线中的任意一条；虚设部，与延伸线叠置，并且用于补偿第一线的载荷值与第二线的载荷值之间的差；第一电源线，位于外围区中；以及导电图案，与虚设部的至少一个区叠置并且电连接到第一电源线。
虚设部可以包括：第八有源图案，位于基底上；绝缘层，位于第八有源图案上，并且限定第十四接触孔，通过第十四接触孔暴露第八有源图案的一部分；延伸线，位于绝缘层上；以及第四接触线，位于延伸线上方、通过第十四接触孔连接到第八有源图案并且连接到导电图案。
固定的第一电压可以被施加到第一电源线，具有与固定的第一电压相同的电平的电压被施加到导电图案和第四接触线。
显示装置还可以包括保护层，所述保护层限定：第十五接触孔，位于第四接触线与导电图案之间并且通过其暴露第四接触线的一部分；以及第十三接触孔，通过其暴露第一电源线的一部分。
导电图案的第一端可以通过第十五接触孔连接到第四接触线，导电图案的第二端可以通过第十三接触孔连接到第一电源线。
第一电源线可以包括与第四接触线位于同一层中的第一金属层和位于第一金属层上的第二金属层，显示装置还可以包括层间绝缘层，所述层间绝缘层限定第十二接触孔和第十五接触孔，第十二接触孔位于第一金属层与第二金属层之间并且通过其暴露第一金属层的一部分，第四接触线的一部分通过第十五接触孔暴露，第二金属层可以通过第十二接触孔电连接到第一金属层。
显示装置还可以包括位于第四接触线与导电图案之间的桥接图案以及保护层，所述保护层限定第十六接触孔和第十三接触孔，第十六接触孔位于桥接图案与导电图案之间并且通过其暴露桥接图案的一部分，第二金属层的一部分通过第十三接触孔暴露。
导电图案的第一端可以通过第十六接触孔连接到桥接图案，导电图案的第二端可以通过第十三接触孔连接到第二金属层。
第十六接触孔可以位于保护层中以当在平面上观察时与第十四接触孔叠置。
第十三接触孔位于保护层中以当在平面上观察时与第十二接触孔叠置。
第一线可以是在基底上沿第一方向延伸的用于将扫描信号提供到第一像素的第一扫描线，第二线可以是沿第一方向延伸的用于将扫描信号提供到第二像素的第二扫描线。
第二扫描线可以延伸到外围区以连接到延伸线。
延伸线可以与第二扫描线一体地形成。
第一线的长度可以比第二线的长度长。
显示装置还可以包括连接到第一像素的第一发光控制线以及连接到第二像素的第二发光控制线。
第二发光控制线可以延伸到外围区以连接到延伸线。
显示装置还可以包括：数据线，位于第一像素区中并位于第二像素区中，并且在基底上沿与第一方向交叉的第二方向延伸；以及第二电源线，与数据线分隔开，用于接收具有与固定的第一电压不同的电平的固定的第二电压。
显示装置还可以包括当在平面上观察时在外围区中位于虚设部与第二像素之间的第三接触线。
第三接触线可以从第二电源线延伸以与第二电源线一体地形成。
第三接触线和虚设部可以彼此电隔离。
第二像素可以包括连接到第二扫描线、数据线和第二电源线的晶体管，所述晶体管包括：第七有源图案，位于基底上；栅电极，位于第七有源图案上并使栅极绝缘层置于其间；源电极和漏电极，均连接到第七有源图案。
第七有源图案可以与虚设部的第八有源图案位于同一层中。
显示装置还可以包括连接到晶体管的发光器件，所述发光器件包括：阳极电极，连接到晶体管；发射层，位于阳极电极上；以及阴极电极，位于发射层上。
导电图案可以与阳极电极位于同一层中。
外围区可以包括：第一外围区，位于第一像素区的外围处；第二外围区，位于第二像素区的外围处；以及额外的外围区，与第一像素区和第二外围区相邻。
虚设部可以位于第二外围区中。
基底还包括：第三像素区，与第二像素区分隔开并且连接到第一像素区；以及第三外围区，围绕第三像素区。
虚设部可以位于第三外围区中。
显示装置还包括：第三像素，位于第三像素区中；以及第三扫描线，用于将扫描信号提供到第三像素并且连接到延伸线。
附图说明
通过下面结合附图对实施例进行的描述，这些和/或其它方面将会变得更加清楚和更容易理解，其中：
图1和图2是示出根据本公开的实施例的显示装置的平面图；
图3是示出图1的显示装置中的像素和驱动器的实施例的框图；
图4是示出图3中示出的第一像素的实施例的等效电路图；
图5是详细示出图4中示出的第一像素的平面图；
图6是沿图5的线I-I'截取的剖视图；
图7是沿图5的线II-II'截取的剖视图；
图8是概念地示出与图1的P1对应的部分的平面图；
图9是沿图8的线III-III'截取的剖视图；
图10至图15是针对每一层的示意性示出图8中示出的第二像素、虚设部、第一电源线和阳极电极的布局图；
图16示出根据本公开的另一实施例的显示装置的一部分，其是与图1的P1对应的平面图。
图17是沿图16的线IV-IV'截取的剖视图；
图18示出根据本公开的又一实施例的显示装置的一部分，其是与图1的P1对应的平面图；以及
图19是沿图18的线V-V'截取的剖视图。
具体实施方式
通过参照下面实施例的详细描述和附图，可以更容易理解发明构思的特征和实现发明构思的方法。在下文中，将参照附图更详细地描述实施例，在附图中同样的附图标记始终表示同样的元件。然而，本发明可以以各种不同的形式实施，并且不应该被解释为仅限制于在这里示出的实施例。相反，这些实施例被提供为示例，使得本公开将是彻底的和完整的，并且将本发明的方面和特征充分地传达给本领域的技术人员。因此，可以不描述对于本领域的普通技术人员完整地理解本发明的方面和特征来说不必要的工艺、元件和技术。除非另有说明，否则在附图和书面描述中同样的附图标记始终表示同样的元件，因此，将不重复其描述。在附图中，可以为了清楚而夸大元件、层和区的相对尺寸。
在下面的描述中，为了解释的目的，阐述许多具体细节以提供各种实施例的彻底的理解。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等同布置的情况下实施各种实施例。在其它情况下，以框图形式示出众所周知的结构和装置，以避免使各种实施例不必要地模糊。
将理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应该受这些术语的限制。这些术语用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件、组件、区、层或部分可以被称为第二元件、组件、区、层或部分。另外，在权利要求中，第四组件不一定表示存在三个或更多个其它组件(即，不一定表示存在第一组件、第二组件和第三组件)。
为了易于描述，在这里可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上”、“在……上方”、“上面的”等的空间相对术语来描述图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意图包含除了图中描绘的方位之外装置在使用或操作中的不同方位。例如，如果图中的装置被反转，则描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件那么将被定为“在”其它元件或特征“上方”。因此，示例术语“在……下方”和“下面的”可以包含上方和下方两种方位。装置可以被另外定位(例如，旋转90度或处于其它方位)，应该相应地解释在这里使用的空间相对描述符。
将理解的是，当元件、层、区或组件被称为“位于”另一元件、层、区或组件“上”、“连接到”或“结合到”另一元件、层、区或组件时，所述元件、层、区或组件可以直接位于所述另一元件、层、区或组件上、直接连接到或结合到所述另一元件、层、区或组件，或者可以存在一个或更多个中间的元件、层、区或组件。另外，将理解的是，当元件或层被称为“位于”两个元件或层“之间”时，该元件或层可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间的元件或层。
出于本公开的目的，“X、Y和Z中的至少一个”以及“从由X、Y和Z组成的组中选择的至少一种”可以解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。同样的附图标记始终表示同样的元件。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。
在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以较宽广的含义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。
在这里使用的术语仅是为了描述具体实施例的目的，并且不意味着限制本发明。如在这里使用的，单数形式“一个/者”和“一种”意味着也包括复数形式，除非上下文另外明确指示。还将理解的是，当在本说明书中使用术语“包含”和“包括”及其变形时，表示存在陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。当诸如“……中的至少一个(种)”的表述在一列元件的后面时，修饰整列元件而不修饰该列中的个别元件。
如在这里使用的，术语“基本”、“大约”和相似的术语被用作近似术语而不是程度的术语，并且意图解释本领域的普通技术人员将认可的测量值或计算值中的固有偏差。此外，当在描述本发明的实施例时，“可以”的使用指的是“本发明的一个或更多个实施例”。如在这里使用的，术语“使用”及其变形可以被认为分别与术语“利用”及其变形同义。另外，术语“示例性的”意图指示例或解释说明。
当可以不同地实施特定实施例时，可以按照与描述的顺序不同的顺序来执行具体的工艺顺序。例如，两个连续描述的工艺可以基本同时执行或者以与描述的顺序相反的顺序执行。
在这里参照作为实施例和/或中间结构的示意说明的剖视图来描述各种实施例。如此，将预期到例如由制造技术和/或公差所导致的图示的形状的变化。因此，在这里公开的实施例不应该解释为限制于区域的具体示出形状，而将包括由例如制造导致的形状上的偏差。例如，示出为矩形的注入区将通常具有圆角的或弯曲的特征和/或在其边缘处的注入浓度梯度，而不是从注入区到非注入区的二元变化。同样的，由注入形成的埋区可以导致埋区与注入发生所经过的表面之间的区中的一些注入。因此，图中示出的区域本质上是示意性的，并且它们的形状不意图示出装置的区域的实际形状且不意图是限制性的。
在这里描述的根据本发明的实施例的电子装置或电气装置和/或任何其它相关装置或组件可以利用任何合适的硬件、固件(专用集成电路)、软件或者软件、固件和硬件的组合来实现。例如，这些装置的各种组件可以形成在一个集成电路(IC)芯片上或者在多个分开的IC芯片上。此外，这些装置的各种组件可以在柔性印刷电路膜、带载封装件(TCP)、印刷电路板(PCB)上实施，或者形成在一个基底上。此外，这些装置的各种组件可以是在一个或更多个计算装置中在一个或更多个处理器上运行、执行计算机程序指令并且与用于执行在这里描述的各种功能的其它系统组件交互的进程或线程。计算机程序指令存储在存储器中，所述存储器可以在计算装置中使用诸如以随机存取存储器(RAM)为例的标准存储装置来实现。计算程序指令还可以存储在诸如以CD-ROM、闪存驱动器等为例的其它非暂时性计算机可读介质中。另外，本领域的技术人员将意识到的是，在不脱离本发明的示例性实施例的精神和范围的情况下，可以将各种计算装置的功能结合或集成到单个计算装置中，或者可以将特定计算装置的功能分布在一个或更多个其它计算装置中。
除非另外定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，诸如在通用字典中定义的术语应该解释为具有在相关领域的环境和/或本说明书中与它们的含义一致的含义，并且不应该以理想化的或过于形式的含义来解释，除非在这里明确地如此定义。
图1和图2是示出根据本公开的实施例的显示装置的平面图。
参照图1和图2，根据本公开的实施例的显示装置可以包括基底SUB、像素PXL1、PXL2和PXL3(在下文中，称为“PXL”)、设置在基底SUB上并驱动像素PXL的驱动器/驱动单元、给像素PXL供应电力的电源以及将像素PXL连接到驱动器的线单元(例如，数据线、扫描线和/或发光控制线)。
基底SUB包括多个区，并且至少两个区可以具有不同的面积。例如，基底SUB可以具有两个区，所述两个区可以具有彼此不同的面积。如另一示例，基底SUB可以具有三个区。在这种情况下，或者所述三个区的全部区可以具有彼此不同的面积，或者所述三个区中的仅两个区可以具有彼此不同的面积。如又一示例，基底SUB可以具有四个或更多个区。
在本实施例中，基底SUB包括三个区(即，第一区至第三区A1、A2和A3)并且示出为示例。第一区至第三区A1、A2和A3可以具有各种形状。例如，第一区至第三区A1、A2和A3可以设置为诸如包括线性边的闭合形多边形、包括曲边的圆形、椭圆形等以及包括线性边和曲边的半圆形、半椭圆形等的各种形状。
第一区至第三区A1、A2和A3中的每个可以具有近似矩形形状。另外，在第一区至第三区A1、A2和A3中，每个形状的至少一些角可以具有其宽度随着其距第一区A1与第二区A2和第三区A3之间的边界变得越远而减小的形状。例如，在第一区A1中，相邻直线的边彼此相遇的部分可以由位于第二区A2和第三区A3与第一区A1之间的边界处的倾斜对角线来代替。即，矩形形状的顶点部分可以被构造为线性边，所述线性边的相邻的两端连接到彼此相邻的两个直线边，所述线性边在第二区A2和第三区A3与第一区A1之间的边界处具有预定的倾斜度。
对角线的倾斜度可以根据对角线的位置而不同地设定。例如，对角线的倾斜度可以根据对角线开始的位置、对角线的长度等改变。在第二区A2和/或第三区A3中，相邻的边彼此相遇的部分可以由具有预定的倾斜度的对角线代替。另外，即使在第一区至第三区A1、A2和A3彼此相遇的边界处，相邻的边彼此相遇的部分可以由具有预定的倾斜度的对角线代替。
第一区至第三区A1、A2和A3可以分别包括像素区PXA1、PXA2和PXA3(在下文中，称为“PXA”)以及外围区PPA1、PPA2和PPA3(在下文中，称为“PPA”)。像素区PXA是设置有用于显示图像的像素PXL的区域。稍后将描述每个像素PXL。
第一像素区至第三像素区PXA1、PXA2和PXA3可以大致具有分别与第一区至第三区A1、A2和A3的形状对应的形状。
外围区PPA是不设置有像素PXL的区域，没有图像显示在外围区PPA中。用于驱动像素PXL的驱动器、用于将电力供应给像素PXL的电源以及用于将像素PXL连接到驱动器的一些线可以设置在外围区PPA中。外围区PPA对应于最终显示装置中的边框，边框的宽度可以基于外围区PPA的宽度确定。
第一区至第三区A1、A2和A3中的每个将描述如下。第一区A1可以具有第一区至第三区A1、A2和A3之中的最大的面积。第一区A1可以包括显示图像的第一像素区PXA1和围绕第一像素区PXA1的至少一部分的第一外围区PPA1。
第一像素区PXA1可以设置为与第一区A1的形状对应的形状。第一像素区PXA1可以在第一方向DR1上具有第一宽度W1，并且可以在与第一方向DR1交叉的第二方向DR2上具有第一长度L1。
第一外围区PPA1可以设置在第一像素区PXA1的至少一侧处。第一外围区PPA1可以围绕第一像素区PXA1的周边，但是可以设置在不包括第二区A2和第三区A3所处的部分的部分处。第一外围区PPA1可以包括在第一方向DR1上延伸的横向部分以及在第二方向DR2上延伸的纵向部分。第一外围区PPA1的纵向部分可以设置为沿第一方向DR1彼此分隔开并使第一像素区PXA1置于其间的一对部分。
第二区A2可以具有比第一区A1的面积小的面积。第二区A2可以包括显示图像的第二像素区PXA2以及围绕第二像素区PXA2的至少一部分的第二外围区PPA2。
第二像素区PXA2可以设置为与第二区A2的形状对应的形状。第二像素区PXA2可以具有比第一区A1的第一宽度W1小的第二宽度W2。第二像素区PXA2可以具有比第一区A1的第一长度L1小的第二长度L2。第二像素区PXA2设置为从第一像素区PXA1延伸的形状，并且可以直接连接到第一像素区PXA1。换言之，第二像素区PXA2的一侧可以接触第一像素区PXA1的一侧。
第二外围区PPA2可以设置在第二像素区PXA2的至少一侧处。第二外围区PPA2围绕第二像素区PXA2，但是可能从第一像素区PXA1和第二像素区PXA2彼此连接的部分省略。第二外围区PPA2还可以包括在第一方向DR1上延伸的横向部分以及在第二方向DR2上延伸的纵向部分。第二外围区PPA2的纵向部分可以设置为沿第一方向DR1彼此分隔开并使第二像素区PXA2置于其间的一对纵向部分。
第三区A3可以具有比第一区A1的面积小的面积。例如，第三区A3可以具有比第二区A2的面积小的面积。第三区A3可以包括显示图像的第三像素区PXA3以及部分地围绕第三像素区PXA3的第三外围区PPA3。
第三像素区PXA3可以设置为与第三区A3的形状对应的形状。第三像素区PXA3可以具有比第一区A1的第一宽度W1小的第三宽度W3。第三像素区PXA3可以具有比第一区A1的第一长度L1小的第三长度L3。第二宽度W2和第三宽度W3可以彼此相等。另外，第二长度L2和第三长度L3可以彼此相等。
第三像素区PXA3从第一像素区PXA1延伸，并且可以直接连接到第一像素区PXA1。换言之，第三像素区PXA3的一侧可以与第一像素区PXA1的一侧接触。
第三外围区PPA3可以设置在第三像素区PXA3的至少一侧处。第三外围区PPA3围绕第三像素区PXA3，但是可以从第一像素区PXA1和第三像素区PXA3彼此连接的部分省略。第三外围区PPA3还可以包括在第一方向DR1上延伸的横向部分以及在第二方向DR2上延伸的纵向部分。第三外围区PPA3的纵向部分可以设置为沿第一方向DR1彼此分隔开并使第三像素区PXA3置于其间的一对纵向部分。
相对于沿第二方向DR2延伸并位于第一区A1的第一外围区PPA1的横向部分的中点处的竖直中心线，第三区A3可以具有与第二区A2线性对称的形状。在本实施例中，除了一些线，设置在第三区A3中的组件的布置可以基本上与第二区A2中的组件的布置相同。
因此，基底SUB可以具有其中第二区A2和第三区A3从第一区A1沿第二方向DR2延伸的形状。另外，因为第二区A2和第三区A3彼此分隔开，所以基底SUB可以具有在第二区A2与第三区A3之间凹陷的形状(例如，基底SUB可以第二区A2与第三区A3之间具有剪切部分)。即，基底SUB可以在第二区A2与第三区A3之间具有缺口。
第一外围区PPA1的纵向部分可以分别连接到第二外围区PPA2和第三外围区PPA3的一些纵向部分。例如，第一外围区PPA1的左纵向部分可以连接到第二外围区PPA2的左纵向部分。另外，第一外围区PPA1的左纵向部分和第二外围区PPA2的左纵向部分可以具有同一宽度W4(在下文中，称为第四宽度W4)。第一外围区PPA1的右纵向部分可以连接到第三外围区PPA3的右纵向部分。另外，第一外围区PPA1的右纵向部分和第三外围区PPA3的右纵向部分可以具有同一宽度W5(在下文中，称为第五宽度W5)。
第四宽度W4可以与第五宽度W5不同。例如，第四宽度W4可以小于第五宽度W5。
基底SUB还可以包括额外的外围区APA。额外的外围区APA可以与第一像素区PXA1、第二外围区PPA2和第三外围区PPA3相邻设置。例如，额外的外围区APA可以连接第二外围区PPA2和第三外围区PPA3。例如，额外的外围区APA可以连接第二外围区PPA2的右纵向部分和第三外围区PPA3的左纵向部分。即，额外的外围区APA可以设置在第一像素区PXA1的位于第二区A2与第三区A3之间的一侧处。
像素PXL可以设置在基底SUB上的像素区PXA中(例如，在第一像素区至第三像素区PXA1、PXA2和PXA3中)。每个像素PXL是用于显示图像的最小单元，多个像素PXL可以设置在第一像素区至第三像素区PXA1、PXA2和PXA3中。像素PXL可以包括发光的显示元件。例如，显示元件可以是液晶显示(LCD)元件、电泳显示(EPD)元件、电润湿显示(EWD)元件和有机发光显示(OLED)元件中的任意一种。同时，为了便于描述，在下面将作为示例地示出显示元件是OLED元件的情况。
每个像素PXL可以发射红色、绿色和蓝色中的一种颜色的光，但是本公开不限于此。例如，每个像素PXL可以发射诸如青色、品红色、黄色或白色的颜色的光。
像素PXL可以包括布置在第一像素区PXA1中的第一像素PXL1、布置在第二像素区PXA2中的第二像素PXL2和布置在第三像素区PXA3中的第三像素PXL3。在本公开的实施例中，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以设置为多个，以沿着在第一方向DR1上延伸的行和在第二方向DR2上延伸的列按照矩阵形式布置。然而，不具体地限制第一像素至第三像素PXL1、PXL2和PXL3的布置，第一像素至第三像素PXL1、PXL2和PXL3可以以各种形式布置。
在第二区A2和第三区A3中，第二像素PXL2和第三像素PXL3的数目可以根据行改变。例如，在第二区A2和第三区A3中，位于与被构造为具有倾斜度的对角边的角对应的行上的第二像素PXL2和第三像素PXL3的数目可以比位于与被构造为线性边的角对应的行上的第二像素PXL2和第三像素PXL3的数目小。另外，位于行上的第二像素PXL2和第三像素PXL3的数目可以随着行的长度变短而减小。因此，连接第二像素PXL2和第三像素PXL3的线的长度可以变短。
驱动器通过各条线(例如，通过线单元)将信号提供到每个像素PXL，从而控制每个像素PXL的驱动。
驱动器可以包括沿各条扫描线将扫描信号提供到每个像素PXL的扫描驱动器SDV1、SDV2和SDV3(在下文中，称为扫描驱动器SDV)、沿各条发光控制线将发光控制信号提供到每个像素PXL的发光驱动器EDV1、EDV2和EDV3(在下文中，称为发光驱动器EDV)、沿各条数据线将数据信号提供到每个像素PXL的数据驱动器DDV以及时序控制器。时序控制器可以控制扫描驱动器SDV、发光驱动器EDV和数据驱动器DDV。
第一扫描驱动器SDV1可以位于第一外围区PPA1中的纵向部分处。因为第一外围区PPA1的纵向部分沿第一像素区PXA1的宽度方向彼此分隔开，所以第一扫描驱动器SDV1可以设置在第一外围区PPA1的至少一侧的纵向部分处。第一扫描驱动器SDV1可以沿第一外围区PPA1的长度方向延长。
以相似的方式，第二扫描驱动器SDV2可以位于第二外围区PPA2中，第三扫描驱动器SDV3可以位于第三外围区PPA3中。
以与第一扫描驱动器SDV1相似的方式，第一发光驱动器EDV1也可以位于第一外围区PPA1中的纵向部分处。第一发光驱动器EDV1可以位于第一外围区PPA1的至少一侧的纵向部分处。第一发光驱动器EDV1可以沿第一外围区PPA1的长度方向(例如，在第二方向DR2上)延长。
以相似的方式，第二发光驱动器EDV2可以位于第二外围区PPA2中，第三发光驱动器EDV3可以位于第三外围区PPA3中。
数据驱动器DDV可以位于第一外围区PPA1中。具体地，数据驱动器DDV可以位于第一外围区PPA1的横向部分处。数据驱动器DDV可以沿第一外围区PPA1的宽度方向(例如，在第一方向DR1上)延长。
扫描驱动器SDV、发光驱动器EDV和/或数据驱动器DDV的位置可以在其它实施例中改变。
时序控制器可以通过线以各种方式连接到第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、连接到第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3并且连接到数据驱动器DDV。不具体限制时序控制器所处的位置。例如，时序控制器可以安装在印刷电路板上以通过柔性印刷电路板连接到第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3以及数据驱动器DDV。印刷电路板可以位于诸如基底SUB的一侧处和基底SUB的背侧处的各种位置。
电源可以包括至少一条电源线ELVDD和ELVSS。例如，电源可以包括第一电源线ELVSS和第二电源线ELVDD。第一电源线ELVSS和第二电源线ELVDD可以将电力供应到第一像素PXL1、第二像素PXL2和第三像素PXL3。
第一电源线ELVSS和第二电源线ELVDD中的一条(例如，第二电源线ELVDD)可以定位为至少对应于第一外围区PPA1的一侧、第二外围区PPA2的一侧或第三外围区PPA3的一侧。例如，第二电源线ELVDD可以位于第一外围区PPA1的数据驱动器DDV所处的区域中。另外，第二电源线ELVDD可以在第一像素区PXA1的宽度方向上延伸。
第一电源线ELVSS和第二电源线ELVDD中的另一条(例如，第一电源线ELVSS)可以定位为部分地围绕第一像素区PXA1、第二像素区PXA2和第三像素区PXA3，除了第一外围区PPA1的数据驱动器DDV所处的区域。例如，第一电源线ELVSS可以具有沿第一外围区PPA1、第二外围区PPA2、第三外围区PPA3的左纵向部分和右纵向部分延伸并且还沿额外的外围区APA延伸的形状。
在上面，已经将第二电源线ELVDD在第一外围区PPA1中定位为对应于第一像素区PXA1的一侧并且第一电源线ELVSS位于其它外围区PPA中的情况描述为示例，但是本公开不限于此。
施加到第二电源线ELVDD的电压可以高于施加到第一电源线ELVSS的电压。
同时，设置在第二像素区PXA2中的第二扫描线的长度和设置在第三像素区PXA3中的第三扫描线的长度与设置在第一像素区PXA1中的第一扫描线的长度不同。相似地，连接到第二像素区PXA2的第二发光控制线的长度和连接到第三像素区PXA3的第三发光控制线的长度与连接到第一像素区PXA1的第一发光控制线的长度不同。设置在每个像素区PXA中的线之间的差异会引起对于每个像素区PXA的载荷值之间的差。
在本公开的实施例中，由于虚设部DMP对应于每个像素区PXA设置或不设置在外围区PPA来补偿对于每个像素区PXA的载荷值之间的差，所以可以提供具有不同寄生电容的结构。虚设部DMP可以位于第二外围区PPA2和第三外围区PPA3中的每个中，但是本公开不限于此。稍后将参照图8描述虚设部DMP。
图3是示出图1的显示装置中的像素和驱动器的实施例的框图。在图3中，为了方便，作为第一电源的ELVSS使用与图1的第一电源线ELVSS相同的附图标记，作为第二电源的ELVDD使用与图1的第二电源线ELVDD相同的附图标记。
参照图1和图3，根据本公开的实施例的显示装置可以包括像素PXL、驱动器和线单元(例如，多条信号线)。
像素PXL可以包括第一像素至第三像素PXL1、PXL2和PXL3，驱动器可以包括第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3、数据驱动器DDV和时序控制器TC。在图3中，为了便于描述而设定第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3、数据驱动器DDV和时序控制器TC的位置。当实施实际的显示装置时，第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3、数据驱动器DDV和时序控制器TC可以位于显示装置中的其它位置处。例如，数据驱动器DDV位于相比于第一区A1更靠近第二区A2和第三区A3的区域中，但是本公开不限于此。例如，将明显的是，数据驱动器DDV可以位于与第一区A1相邻的区域中。
线单元将驱动器的信号提供到每个像素PXL，并且可以包括扫描线、数据线D1至Dm、发光控制线、第一电源线(参见图1的ELVSS)、第二电源线(参见图1的ELVDD)和初始电源线。扫描线可以包括连接到第一像素PXL1的第一扫描线S11至S1n、连接到第二像素PXL2的第二扫描线S21和S22以及连接到第三像素PXL3的第三扫描线S31和S32，发光控制线可以包括连接到第一像素PXL1的第一发光控制线E11至E1n、连接到第二像素PXL2的第二发光控制线E21和E22以及连接到第三像素PXL3的第三发光控制线E31和E32。数据线D1至Dm以及第一电源线ELVSS和第二电源线ELVDD可以连接到第一像素至第三像素PXL1、PXL2和PXL3。
第一像素PXL1位于第一像素区PXA1中。第一像素PXL1可以连接到第一扫描线S11至S1n、第一发光控制线E11至E1n和数据线D1至Dm。当从第一扫描线S11至S1n供应扫描信号时，第一像素PXL1接收从数据线D1至Dm供应的数据信号。被供应有数据信号的每个第一像素PXL1可以控制从施加到第二电源线ELVDD的第二电源ELVDD经由有机发光器件流到第一电源ELVSS的电流的量。
第二像素PXL2位于第二像素区PXA2中。第二像素PXL2连接到第二扫描线S21和S22、第二发光控制线E21和E22以及数据线D1至D4。当从第二扫描线S21和S22供应扫描信号时，第二像素PXL2接收从数据线D1至D4供应的数据信号。供应有数据信号的每个第二像素PXL2可以控制从第二电源ELVDD经由有机发光器件流到第一电源ELVSS的电流的量。
第三像素PXL3位于由第三扫描线S31和S32、第三发光控制线E31和E32以及数据线Dm-3至Dm限定的第三像素区PXA3中。当从第三扫描线S31和S32供应扫描信号时，第三像素PXL3接收从数据线Dm-3至Dm供应的数据信号。供应有数据信号的每个第三像素PXL3可以控制从第二电源ELVDD经由有机发光器件流到第一电源ELVSS的电流的量。
第一扫描驱动器SDV1可以响应于来自时序控制器TC的第一栅极控制信号GCS1将扫描信号供应到第一扫描线S11至S1n。例如，第一扫描驱动器SDV1可以将扫描信号顺序地供应到第一扫描线S11至S1n。如果扫描信号被顺序地供应到第一扫描线S11至S1n，则可以以水平线为单位来顺序地选择第一像素PXL1。
第二扫描驱动器SDV2可以响应于来自时序控制器TC的第二栅极控制信号GCS2将扫描信号供应到第二扫描线S21和S22。例如，第二扫描驱动器SDV2可以将扫描信号顺序地供应到第二扫描线S21和S22。如果扫描信号被顺序地供应到第二扫描线S21和S22，则可以以水平线为单位顺序地选择第二像素PXL2。
第三扫描驱动器SDV3可以响应于来自时序控制器TC的第三栅极控制信号GCS3将扫描信号供应到第三扫描线S31和S32。例如，第三扫描驱动器SDV3可以将扫描信号顺序地供应到第三扫描线S31和S32。如果扫描信号被顺序地供应到第三扫描线S31和S32，则可以以水平线为单位顺序地选择第三像素PXL3。
第一发光驱动器EDV1可以响应于第四栅极控制信号GCS4将发光控制信号供应到第一发光控制线E11至E1n。例如，第一发光驱动器EDV1可以将发光控制信号顺序地供应到第一发光控制信号线E11至E1n。
这里，发光控制信号可以被设定为具有比扫描信号宽的宽度。例如，供应到第i(i是自然数)条第一发光控制线E1i的发光控制信号可以在至少一个时间段与供应到第(i-1)条第一扫描线S1i-1的扫描信号和供应到第i条第一扫描线S1i的扫描信号叠置。
第二发光驱动器EDV2可以响应于第五栅极控制信号GCS5将发光控制信号供应到第二发光控制线E21和E22。例如，第二发光驱动器EDV2可以将发光控制信号顺序地供应到第二发光控制线E21和E22。
第三发光驱动器EDV3可以响应于第六栅极控制信号GCS6将发光控制信号供应到第三发光控制线E31和E32。例如，第三发光驱动器EDV3可以将发光控制信号顺序地供应到第三发光控制线E31和E32。
另外，发光控制信号可以被设定为栅极截止电压(例如，高电压)，使得像素PXL中包括的晶体管可以被截止，栅极信号可以被设定为栅极导通电压(例如，低电压)，使得像素PXL中包括的晶体管可以被导通。
数据驱动器DDV可以响应于数据控制信号DCS将数据信号供应到数据线D1至Dm。供应到数据线D1至Dm的数据信号可以被供应到由栅极信号选择的像素PXL。
时序控制器TC可以将基于外部供应的时序信号产生的栅极控制信号GCS1至GCS6供应到扫描驱动器SDV和发光驱动器EDV。另外，时序控制器TC可以将数据控制信号DCS供应到数据驱动器DDV。
起始脉冲和时钟信号可以包括在栅极控制信号GCS1至GCS6中的每个中。起始脉冲可以控制第一扫描信号或第一发光控制信号的时序。时钟信号可以用于使起始脉冲移位。
源起始脉冲和时钟信号可以包括在数据控制信号DCS中。源起始脉冲可以控制数据的采样起始时间。时钟信号可以用于控制采样操作。
如上所述，在根据本公开的实施例的显示装置中，像素PXL可以设置在具有不同面积的第一区至第三区A1、A2和A3中。将信号提供到像素PXL的扫描线S11至S1n、S21和S22以及S31和S32与发光控制线E11至E1n、E21和E22以及E31和E32的长度可以根据第一区至第三区A1、A2和A3(具体地，像素区PXA1、PXA2和PXA3的面积)改变。例如，第一像素区PXA1的第一宽度W1(参见图1)比第二像素区PXA2的第二宽度W2(参见图2)长。因此，当扫描线S11至S1n、S21和S22以及S31和S32与发光控制线E11至E1n、E21和E22以及E31和E32沿它们的宽度方向延伸时，第一扫描线S11至S1n和第一发光控制线E11至E1n中的每条的长度比第二扫描线S21和S22以及第二发光控制线E21和E22中的每条的长度长。扫描线S11至S1n、S21和S22以及S31和S32之间的长度差异与发光控制线E11至E1n、E21和E22以及E31和E32之间的长度差异会导致扫描线S11至S1n、S21和S22以及S31和S32的载荷值之间的差异与发光控制线E11至E1n、E21和E22以及E31和E32的载荷值之间的差异。即，第一扫描线S11至S1n的载荷值可以比第二扫描线S21和S22的载荷值大。另外，第一发光控制线E11至E1n的载荷值可以比第二发光控制线E21和E22的载荷值大。数据信号的电压降会导致第一像素区PXA1的第一像素PXL1与第二像素区PXA2的第二像素PXL2之间的亮度差异。第三像素PXL3可以以与第二像素PXL2相同的形式设置，因此，将省略第三像素PXL3的详细描述。
图4是示出图3中示出的第一像素的实施例的等效电路图。为了便于描述，将在图4中示出连接到第j条数据线Dj和第i条第一扫描线S1i的像素。
参照图3和图4，根据本实施例的第一像素PXL1可以包括有机发光器件OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
有机发光器件OLED的阳极可以经由第六晶体管T6连接到第一晶体管T1，有机发光器件OLED的阴极可以连接到第一电源ELVSS。有机发光器件OLED可以产生与从第一晶体管T1供应的电流的量对应的光(例如，具有预定亮度的光)。
第二电源ELVDD可以设定为比第一电源ELVSS高的电压，使得电流可以流入有机发光器件OLED。
第七晶体管T7可以连接在初始电源Vint与有机发光器件OLED的阳极之间。另外，第七晶体管T7的栅电极可以连接到第(i+1)条第一扫描线S1i+1。当扫描信号被供应到第(i+1)条第一扫描线S1i+1时，第七晶体管T7可以被导通以将初始电源Vint的电压供应到有机发光器件OLED的阳极。这里，初始电源Vint可以被设定为比数据信号低的电压。
第六晶体管T6可以连接在第一晶体管T1与有机发光器件OLED之间。另外，第六晶体管T6的栅电极可以连接到第i条第一发光控制线E1i。当发光控制信号被供应到第i条第一发光控制线E1i时，第六晶体管T6可以被截止，反之则可以被导通。
第五晶体管T5可以连接在第二电源ELVDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极可以连接到第i条第一发光控制线E1i。当发光控制信号被供应到第i条第一发光控制线E1i时，第五晶体管T5可以被截止，反之则可以被导通。
第一晶体管(驱动晶体管)T1的第一电极可以经由第五晶体管T5连接到第二电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6连接到有机发光器件OLED的阳极。另外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以根据第一节点N1的电压控制从第二电源ELVDD经由有机发光器件OLED流入第一电源ELVSS的电流的量。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。另外，第三晶体管T3的栅电极可以连接到第i条第一扫描线S1i。当扫描信号被供应到第i条第一扫描线S1i时，第三晶体管T3可以被导通，以允许第一晶体管T1的第二电极电连接到第一节点N1。因此，当第三晶体管T3被导通时，第一晶体管T1可以是二极管连接的。
第四晶体管T4可以连接在第一节点N1与初始电源Vint之间。另外，第四晶体管T4的栅电极可以连接到第(i-1)条第一扫描线S1i-1。当扫描信号被供应到第(i-1)条第一扫描线S1i-1时，第四晶体管T4可以被导通，以将初始电源Vint的电压供应到第一节点N1。
第二晶体管T2可以连接在第j条数据线Dj与第一晶体管T1的第一电极之间。另外，第二晶体管T2的栅电极可以连接到第i条第一扫描线S1i。当扫描信号被供应到第i条第一扫描线S1i时，第二晶体管T2可以被导通，以允许第j条数据线Dj电连接到第一晶体管T1的第一电极。
存储电容器Cst可以连接在第二电源ELVDD与第一节点N1之间。存储电容器Cst可以存储数据信号和与第一晶体管T1的阈值电压对应的电压。
同时，可以用与第一像素PXL1相同的电路来实施第二像素PXL2和第三像素PXL3中的每个。因此，将省略第二像素PXL2和第三像素PXL3的详细描述。
图5是详细示出图4中示出的第一像素的平面图。图6是沿图5的线I-I'截取的剖视图。图7是沿图5的线II-II'截取的剖视图。基于在第一像素区PXA1中位于第i行和第j列上的一个第一像素PXL1，在图5至图7中示出了连接到所述一个第一像素PXL1的三条第一扫描线S1i-1、S1i和S1i+1、第一发光控制线Eli、电源线PL和数据线Dj。在图5至图7中，为了便于描述，位于第(i-1)行上的第一扫描线被称为“第(i-1)条第一扫描线S1i-1”，位于第i行上的第一扫描线被称为“第i条第一扫描线S1i”，位于第(i+1)行上的第一扫描线被称为“第(i+1)条第一扫描线S1i+1”，位于第i行上的第一发光控制线被称为“第一发光控制线E1i”，位于第j列上的数据线被称为“数据线Dj”，位于第j列上的电源线被称为“电源线PL”。
参照图4至图7，显示装置可以包括基底SUB、线单元和例如第一像素PXL1的像素。
基底SUB可以包括透明绝缘材料以使光能够经由其透射。基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。另外，基底SUB可以是柔性基底。这里，基底SUB可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，基底SUB可以包括从由聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素和乙酸丙酸纤维素组成的组中选择的至少一种。然而，构成基底SUB的材料可以各种地改变，并且可以包括纤维增强塑料(FRP)等。
线单元(例如，多条线)将信号提供到每个第一像素PXL1，并且可以包括第一扫描线S1i-1、S1i和S1i+1、数据线Dj、第一发光控制线E1i、电源线PL和初始电源线IPL。
第一扫描线S1i-1、S1i和S1i+1可以在第一方向DR1上延伸。第一扫描线S1i-1、S1i和S1i+1可以包括沿第二方向DR2顺序地布置的第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i和第(i+1)条第一扫描线S1i+1。扫描信号可以被施加到第一扫描线S1i-1、S1i和S1i+1中的每条。例如，第(i-1)扫描信号可以被施加到第(i-1)条第一扫描线S1i-1，第i扫描信号可以被施加到第i条第一扫描线S1i，第(i+1)扫描信号可以被施加到第(i+1)条第一扫描线S1i+1。
已经示出了三条第一扫描线S1i-1、S1i和S1i+1，以将扫描信号提供到第一扫描线S1i-1、S1i和S1i+1中的每条，但是本公开不限于此。例如，在每个第一像素PXL1中，扫描信号可以通过两条第一扫描线S1i-1和S1i被施加。在这种情况下，两条第一扫描线S1i-1和S1i中的第i条第一扫描线S1i分支为两条线，分支出来的第i条第一扫描线S1i可以连接到彼此不同的晶体管。例如，第i条第一扫描线S1i可以包括与第(i-1)条第一扫描线S1i-1相邻的上部第i条第一扫描线以及与比上部第i条第一扫描线距离第(i-1)条第一扫描线S1i-1远的下部第i条第一扫描线。
第一发光控制线E1i可以在第一方向DR1上延伸。第一发光控制线E1i定位为与第i条第一扫描线S1i和第(i+1)条第一扫描线S1i+1分隔开并且位于第i条第一扫描线S1i与第(i+1)条第一扫描线S1i+1之间。发光控制信号被施加到第一发光控制线E1i。
数据线Dj可以在第二方向DR2上延伸。数据信号可以被施加到数据线Dj。
电源线PL可以沿第二方向DR2延伸。电源线PL可以定位为与数据线Dj分隔开。第二电源(参见图3的ELVDD)可以被施加到电源线PL。
初始电源线IPL可以沿第一方向DR1延伸。初始电源线IPL可以设置在第(i+1)条第一扫描线S1i+1与位于下一行上的(例如，下一个像素的)第(i-1)条第一扫描线S1i-1之间。初始电源Vint可以被施加到初始电源线IPL。
每个第一像素PXL1可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst和有机发光器件OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一接触线CNL1。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3(例如，DE3a和DE3b)以及第四晶体管T4的第四漏电极DE4(例如，DE4a和DE4b)。第一接触线CNL1可以连接在第一栅电极GE1与第三漏电极DE3和第四漏电极DE4之间。第一接触线CNL1的一端可以通过第一接触孔CH1连接到第一栅电极GE1，第一接触线CNL1的另一端可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以由未掺杂杂质或掺杂有杂质的半导体层形成。例如，第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层形成，第一有源图案ACT1可以由未掺杂杂质的半导体层形成。
第一有源图案ACT1具有在预定的方向上延伸的条形状，并且可以具有沿延伸方向多次弯曲的形状。当在平面上观察时，第一有源图案ACT1可以与第一栅电极GE1叠置。由于第一有源图案ACT1形成为长的，所以第一晶体管T1的沟道区可以形成为长的。因此，施加到第一晶体管T1的栅电压的驱动范围变宽。因此，可以精细地控制从有机发光器件OLED发射的光的灰度。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2，并且可以连接到第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以连接到第i条第一扫描线S1i。第二栅电极GE2可以设置为第i条第一扫描线S1i的一部分，或者可以设置为从第i条第一扫描线S1i突出的形状。第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以由具有分别未掺杂杂质或掺杂有杂质的部分的半导体层形成。例如，第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体层形成，第二有源图案ACT2可以由未掺杂杂质的半导体层形成。第二有源图案ACT2对应于与第二栅电极GE2叠置的部分。第二源电极SE2的一端可以连接到第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2。第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以设置为双栅结构以防止漏电流。即，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b被称为第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b被称为第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b被称为第三源电极SE3，第3a漏电极DE3a和第3b漏电极DE3b被称为第三漏电极DE3。
第三栅电极GE3可以连接到第i条第一扫描线S1i。第三栅电极GE3可以设置为第i条第一扫描线S1i的一部分或者可以设置为从第i条第一扫描线S1i突出的形状。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3可以由具有未掺杂杂质或掺杂有杂质的部分的半导体层形成。例如，第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层形成，第三有源图案ACT3可以由未掺杂杂质的半导体层形成。第三有源图案ACT3对应于与第三栅电极GE3叠置的部分。第三源电极SE3的一端可以连接到第三有源图案ACT3。第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3。第三漏电极DE3的另一端可以连接到四晶体管T4的第四漏电极DE4。另外，第三漏电极DE3可以通过第一接触线CNL1、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以设置为双栅结构以防止漏电流。即，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a，第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b被称为第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b被统称为第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b被统称为第四源电极SE4，第4a漏电极DE4a和第4b漏电极DE4b被统称为第四漏电极DE4。
第四栅电极GE4可以连接到第(i-1)条第一扫描线S1i-1。第四栅电极GE4可以设置为第(i-1)条第一扫描线S1i-1的一部分，或者可以设置为从第(i-1)条第一扫描线S1i-1突出的形状。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可以由具有未掺杂杂质或掺杂有杂质的部分的半导体层形成。例如，第四源电极SE4和第四漏电极DE4可以由半导体层的掺杂有杂质的部分形成，第四有源图案ACT4可以由半导体层的未掺杂杂质的部分形成。第四有源图案ACT4对应于与第四栅电极GE4叠置的部分。
第四源电极SE4的一端可以连接到第四有源图案ACT4。第四源电极SE4的另一端可以连接到位于第(i-1)行上的第一像素PXL1的初始电源线IPL和位于第(i-1)行上的第一像素PXL1的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以位于第四源电极SE4与初始电源线IPL之间。辅助连接线AUX的一端可以通过第九接触孔CH9连接到第四源电极SE4。辅助连接线AUX的另一端可以通过位于第(i-1)行上的第一像素PXL1的第八接触孔CH8连接到位于第(i-1)行上的初始电源线IPL。第四漏电极DE4的一端可以连接到第四有源图案ACT4。第四漏电极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。另外，第四漏电极DE4可以通过第一接触线CNL1、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以连接到第一发光控制线E1i。第五栅电极GE5可以设置为第一发光控制线E1i的一部分，或者可以设置为从第一发光控制线E1i突出或从第一发光控制线E1i延伸的形状。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可以由具有未掺杂杂质或掺杂有杂质的区域的半导体层形成。例如，第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层形成，第五有源图案ACT5可以由未掺杂杂质的半导体层形成。第五有源图案ACT5对应于与第五栅电极GE5叠置的部分。第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接到电源线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以连接到第一发光控制线E1i。第六栅电极GE6可以设置为第一发光控制线E1i的一部分，或者可以设置为从第一发光控制线E1i突出的形状。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以由未掺杂杂质或掺杂有杂质的半导体层形成。例如，第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层形成，第六有源图案ACT6可以由未掺杂杂质的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6叠置的部分。第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以连接到第一晶体管T1的第一漏电极DE1并连接到第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接到第六有源图案ACT6。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以连接到第(i+1)条第一扫描线S1i+1。第七栅电极GE7可以设置为第(i+1)条第一扫描线S1i+1的一部分，或者可以从第(i+1)条第一扫描线S1i+1延伸。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以由半导体层形成。例如，第七源电极SE7和第七漏电极DE7可以由半导体层的掺杂有杂质的部分形成，第七有源图案ACT7可以由半导体层的未掺杂杂质的部分形成。第七有源图案ACT7对应于与第七栅电极GE7叠置的部分。第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到初始电源线IPL。另外，第七漏电极DE7可以连接到位于第(i+1)行上的第一像素PXL1的第四晶体管T4的第四源电极SE4。第七漏电极DE7可以通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9连接到位于第(i+1)行上的第一像素PXL1的第四晶体管T4的第四源电极SE4。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以被构造为第一晶体管T1的第一栅电极GE1。当在平面上观察时，上电极UE与第一栅电极GE1叠置，并且可以覆盖下电极LE。因为上电极UE和下电极LE的叠置区域变宽，所以可以增大存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。在本公开的实施例中，具有与第二电源ELVDD相同的电平的电压可以被施加到上电极UE。上电极UE可以在包括第一接触孔CH1的区域中具有开口OPN，其中，第一栅电极GE1和第一接触线CNL1通过第一接触孔CH1连接到彼此。
发光器件OLED可以包括阳极电极AD、阴极电极CD以及位于阳极电极AD与阴极电极CD之间的发射层EML。阳极电极AD可以设置在对应于每个第一像素PXL1的发光区中。阳极电极AD可以通过第七接触孔CH7和第十接触孔CH10连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第二接触线CNL2和桥接图案BRP可以设置在第七接触孔CH7与第十接触孔CH10之间，以将阳极电极AD连接到第六漏电极DE6和第七源电极SE7。
在下文中，将参照图5至图7沿堆叠顺序描述根据本公开的实施例的显示装置的结构。
有源图案ACT1至ACT7(在下文中，称为“ACT”)可以位于基底SUB上。有源图案可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层可以位于基底SUB与第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI可以位于其上形成有第一有源图案ACT1至第七有源图案ACT7的基底SUB上。
第(i-1)条第一扫描线S1i-1、第i条第一扫描线S1i和第一发光控制线E1i以及第一栅电极GE1至第七栅电极GE7可以位于栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i条第一扫描线S1i一体地形成。第四栅电极GE4可以与第(i-1)条第一扫描线S1i-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与第一发光控制线E1i一体地形成。第七栅电极GE7可以与第(i+1)条第一扫描线S1i+1一体地形成。
第一绝缘层IL1可以位于其上形成有第(i-1)条第一扫描线S1i-1等的基底SUB上。
存储电容器Cst的上电极UE和初始电源线IPL可以位于第一绝缘层IL1上。上电极UE可以覆盖下电极LE，或者可以与下电极LE叠置。上电极UE和下电极LE与置于其间的第一绝缘层IL1可以构成存储电容器Cst。
第二绝缘层IL2可以位于基底SUB上(例如，位于其上定位有上电极UE和初始电源线IPL的第一绝缘层IL1上)。
数据线Dj、电源线PL、第一接触线CNL1和第二接触线CNL2以及辅助连接线AUX可以位于第二绝缘层IL2上。
数据线Dj可以通过第六接触孔CH6连接到第二源电极SE2，其中，第六接触孔CH6顺序地穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2。
电源线PL可以通过穿过第二绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。电源线PL还可以通过第五接触孔CH5连接到第五源电极SE5，其中，第五接触孔CH5顺序地穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2。
第一接触线CNL1可以通过顺序地穿过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CH1连接到第一栅电极GE1(例如，下电极LE)。另外，第一接触线CNL1可以通过顺序地穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
第二接触线CNL2可以是设置为用于连接第六漏电极DE6和阳极电极AD的介质并且位于第六漏电极DE6和阳极电极AD之间的图案。第二接触线CNL2可以通过顺序地穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
辅助连接线AUX可以通过穿过第二绝缘层IL2的第八接触孔CH8连接到初始电源线IPL。另外，辅助连接线AUX可以通过顺序地穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第九接触孔CH9连接到第四源电极SE4和位于第(i-1)行上的第一像素PXL1的第七漏电极DE7。
第三绝缘层IL3可以位于基底SUB上(例如，位于其上定位有数据线Dj等的第二绝缘层IL2上)。
桥接图案BRP可以位于第三绝缘层IL3上。桥接图案BRP可以通过穿过第三绝缘层IL3的第十接触孔CH10连接到第二接触线CNL2。
保护层PSV可以位于基底SUB上(例如，位于其上定位有桥接图案BRP的第三绝缘层IL3上)。
阳极电极AD可以位于保护层PSV上。阳极电极AD可以通过穿过保护层PSV的第十一接触孔CH11连接到桥接图案BRP。因为桥接图案BRP通过第十接触孔CH10连接到第二接触线CNL2，所以阳极电极AD可以通过桥接图案BRP和第二接触线CNL2最终连接到第六漏电极DE6和第七源电极SE7。
将第一像素区(参见图1的PXA1)限定为与每个第一像素PXL1对应的像素限定层PDL可以位于基底SUB上(例如，位于其上形成有阳极电极AD的保护层PSV上)。像素限定层PDL暴露阳极电极AD的顶表面，并且可以沿第一像素PXL1的周边从基底SUB突出。
发射层EML可以设置在由像素限定层PDL围绕的第一像素区PXA1中，阴极电极CD可以设置在发射层EML上。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括从由聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对亚苯基二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷类树脂和硅烷类树脂组成的组中选择的至少一种。
发射层EML可以位于阳极电极AD的暴露的表面上。发射层EML可以具有至少包括用于通过注入的电子和空穴的复合发射光的光产生层(LGL)的多层薄膜结构。例如，发射层EML可以包括用于注入空穴的空穴注入层(HIL)、用于通过抑制没有在LGL中结合的电子的移动来增大空穴和电子复合的机会的具有优异的空穴传输性质的空穴传输层(HTL)、用于抑制没有在LGL中结合的空穴的移动的空穴阻挡层(HBL)、将电子流畅地传输到LGL的电子传输层(ETL)以及用于注入电子的电子注入层(EIL)。
在LGL中产生的光的颜色可以是红色、绿色、蓝色和白色中的一种，但是本实施例不限于此。例如，在发射层EML的LGL中产生的光的颜色也可以是品红色、青色和黄色中的一种。
HIL、HTL、HBL、ETL和EIL可以是在彼此相邻的发光区中连接的公共层。
覆盖阴极电极CD的封装层SLM可以设置在阴极电极CD上。
封装层SLM可以防止氧和湿气渗透到有机发光器件OLED中。封装层SLM可以包括无机层。无机层可以包括从由氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡组成的组中选择的至少一种。封装层SLM覆盖第一区至第三区(参见图1的A1至A3)的第一像素区至第三像素区(参见图1的PXA1、PXA2和PXA3)，并且可以延伸直至第一像素区至第三像素区PXA1、PXA2和PXA3的外部。
设置在第二像素区PXA2中的第二像素(参见图1的PXL2)和设置在第三像素区PXA3中的第三像素(参见图1的PXL3)具有与第一像素PXL1基本相同的像素结构，因此，将省略它们的描述。
图8是概念性示出与图1的P1对应的部分的平面图。图9是沿图8的线III-III'截取的剖视图。
为了便于描述，基于设置在第二像素区PXA2中的位于第i行和第k列上的第k个第二像素PXL2_k以及位于第i行和第(k+1)列上的第(k+1)个第二像素PXL2_k+1，在图8和图9中示出连接到两个第二像素PXL2_k和PXL2_k+1的三条第二扫描线S2i-1、S2i和S2i+1、第二发光控制线E2i以及两条数据线DLk和DLk+1。另外，为了便于描述，在图8和图9中主要示出两个第二像素PXL2_k和PXL2_k+1、在竖直方向上与两个第二像素PXL2_k和PXL2_k+1位于同一列上的虚设部DMP以及围绕虚设部DMP的外部的第一电源线PL1。
另外，为了便于描述，位于第(i-1)行上的第二扫描线被称为“第(i-1)条第二扫描线S2i-1”，位于第i行上的第二扫描线被称为“第i条第二扫描线S2i”，位于第(i+1)行上的第二扫描线被称为“第(i+1)条第二扫描线S2i+1”，位于第i行上的第二发光控制线被称为“发光控制线E2i”，位于第k列上的数据线被称为“第一数据线DLk”，位于第(k+1)列上的数据线被称为“第二数据线DLk+1”，位于第k列上的第二电源线被称为“第k条第二电源线PL2k”，位于第(k+1)列上的第二电源线被称为“第(k+1)条第二电源线PL2k+1”。
参照图1、图8和图9，在根据本公开的实施例的显示装置中，可以使用虚设部DMP以补偿对于各个像素区PXA的载荷值之间的差来应用对于各个像素区PXA具有不同的寄生电容的结构。为了补偿第一像素区至第三像素区PXA1、PXA2和PXA3中的扫描线的载荷值之间的差，虚设部DMP不设置在与第一像素区PXA1对应的第一外围区PPA1中，并且可以设置在与第二像素区PXA2对应的第二外围区PPA2和与第三像素区PXA3对应的第三外围区PPA3中。在其它实施例中，虚设部DMP还可以设置在额外的外围区APA中。
根据本公开的实施例的显示装置可以包括基底SUB、线单元以及第二像素PXL2_k和PXL2_k+1。线单元可以包括将信号提供到第二像素PXL2_k和PXL2_k+1中的每个的第二扫描线S2i-1、S2i和S2i+1、数据线DLk和DLk+1、发光控制线E2i、第二电源线PL2k和PL2k+1以及初始电源线IPL。
第二扫描线S2i-1、S2i和S2i+1设置在第二像素区PXA2中，并且可以将扫描信号提供到第二像素PXL2_k和PXL2_k+1。在这种情况下，第二扫描线S2i-1、S2i和S2i+1的长度可以与设置在第一像素区PXA1中的第一扫描线(参见S11至S1n)的长度不同。具体地，第二扫描线S2i-1、S2i和S2i+1的长度可以比第一扫描线S11至S1n的长度短。
第二扫描线S2i-1、S2i和S2i+1可以在基底SUB上沿第一方向DR1延伸。第二扫描线S2i-1、S2i和S2i+1可以包括沿与第一方向DR1交叉的第二方向DR2顺序布置的第(i-1)条第二扫描线S2i-1、第i条第二扫描线S2i、第(i+1)条第二扫描线S2i+1。扫描信号可以被施加到第二扫描线S2i-1、S2i和S2i+1。
发光控制线E2i可以在第一方向DR1上延伸。当在平面上观察时，发光控制线E2i可以位于第i条第二扫描线S2i与第(i+1)条第二扫描线S2i+1之间。发光控制信号可以被施加到发光控制线E2i。
数据线DLk和DLk+1可以在基底SUB上沿第二方向DR2延伸。数据线DLk和DLk+1可以包括沿第一方向DR1顺序布置的第一数据线DLk和第二数据线DLk+1。数据信号可以被施加到数据线DLk和DLk+1。
第二电源线PL2k和PL2k+1可以沿第二方向DR2延伸，并且可以与数据线DLk和DLk+1分隔开。第二电源线PL2k和PL2k+1可以包括沿第一方向DR1顺序布置的第k条第二电源线PL2k和第(k+1)条第二电源线PL2k+1。第二电源(参见图3的ELVDD)可以被施加到第二电源线PL2k和PL2k+1。
初始电源线IPL可以沿第一方向DR1延伸，初始电源(参见图3的Vint)可以被施加到初始电源线IPL。
第二像素PXL2_k和PXL2_k+1可以包括连接到第二扫描线S2i-1、S2i和S2i+1以及第一数据线DLk的第k个第二像素PXL2_k与连接到第二扫描线S2i-1、S2i和S2i+1以及第二数据线DLk+1的第(k+1)个第二像素PXL2_k+1。
第k个第二像素PXL2_k和第(k+1)个第二像素PXL2_k+1中的每个可以包括有机发光器件OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一接触线CNL1。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源电极SE3和第三漏电极DE3。第三晶体管T3可以设置为双栅结构以防止漏电流。
第四晶体管T4可以包括第四栅电极GE4、第四有源图案ACT4、第四源电极SE4和第四漏电极DE4。第四晶体管T4可以设置为双栅结构以防止漏电流。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
有机发光器件OLED可以包括阳极电极AD、位于阳极电极AD上的阴极电极CD以及位于两个电极AD和CD之间的发射层EML。
存储电容器Cst可以包括下电极LE和位于下电极LE上方的上电极UE。
基底SUB可以包括其中设置有第二像素PXL2_k和PXL2_k+1的第二像素区PXA2以及围绕第二像素区PXA2的第二外围区PPA2。
用于补偿每个像素区PXA的载荷值之间的差的虚设部DMP和连接到虚设部DMP的第一电源线PL1可以设置在第二外围区PPA2中。
虚设部DMP可以包括第八有源图案ACT8、延伸线ELP1至ELP4和第四接触线CNL4。
第八有源图案ACT8可以与设置在第二像素PXL2_k和PXL2_k+1中的第一有源图案ACT1至第七有源图案ACT7设置在同一层中。第八有源图案ACT8可以由具有未掺杂杂质或掺杂有杂质的部分的半导体层形成。第八有源图案ACT8可以具有在第二方向DR2上延伸的条形状，并且可以在第一方向DR1上布置。然而，本公开不限于此。当在平面上观察时，第八有源图案ACT8可以与延伸线ELP1至ELP4部分叠置。
延伸线ELP1至ELP4(在文中，称为延伸线ELP)可以是形成为位于第二像素区PXA2中的第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i的各自的延伸且延伸到第二外围区PPA2的线。
延伸线ELP可以包括第一延伸线ELP1和第二延伸线ELP2，第一延伸线ELP1形成为延伸到第二外围区PPA2的连接到第二像素PXL2_k和PXL2_k+1的第(i-1)条第二扫描线S2i-1，第二延伸线ELP2形成为延伸到第二外围区PPA2的连接到第二像素PXL2_k和PXL2_k+1的第i条第二扫描线S2i。另外，延伸线ELP可以包括第三延伸线ELP3和第四延伸线ELP4，第三延伸线ELP3形成为延伸到第二外围区PPA2的连接到第二像素PXL2_k和PXL2_k+1的发光控制线E2i，第四延伸线ELP4形成为延伸到第二外围区PPA2的连接到第二像素PXL2_k和PXL2_k+1的第(i+1)条第二扫描线S2i+1。
第一延伸线ELP1连接到第(i-1)条第二扫描线S2i-1，并且可以与第(i-1)条第二扫描线S2i-1一体地形成。第二延伸线ELP2连接到第i条第二扫描线S2i，并且可以与第i条第二扫描线S2i一体地形成。第三延伸线ELP3连接到发光控制线E2i，并且可以与发光控制线E2i一体地形成。第四延伸线ELP4连接到第(i+1)条第二扫描线S2i+1，并且可以与第(i+1)条第二扫描线S2i+1一体地形成。第四接触线CNL4可以位于第八有源图案ACT8上并且位于延伸线ELP上以当在平面上观察时与第八有源图案ACT8和延伸线ELP叠置。第四接触线CNL4可以通过第十四接触孔CH14连接到第八有源图案ACT8。
围绕虚设部DMP的边缘的第一电源线PL1可以设置在第二外围区PPA2中。
第一电源线PL1可以包括第一金属层MTL1和位于第一金属层MTL1上以连接到第一金属层MTL1的第二金属层MTL2。这里，第二金属层MTL2可以通过第十二接触孔CH12连接到第一金属层MTL1，其中，第十二接触孔CH12穿过第三绝缘层IL3以通过其暴露第一金属层MTL1的一部分。第一电源线PL1可以被构造为包括第一金属层MTL1和第二金属层MTL2的双层以具有低电阻，但是本公开不限于此。例如，第一电源线PL1可以被构造为仅包括第一金属层MTL1的单层，如稍后将参照图16和图17进行描述的。第一电源(参见图3的ELVSS)可以被施加到第一电源线PL1。
另外，位于虚设部DMP与第二像素区PXA2之间的第三接触线CNL3可以设置在第二外围区PPA2中。这里，第三接触线CNL3可以与虚设部DMP分隔开(例如，以预定的距离分隔开)。
第三接触线CNL3可以从连接到第二像素区PXA2的第二像素PXL2_k和PXL2_k+1的第二电源线PLk2和PLk2+1的一侧延伸。因此，第三接触线CNL3可以电连接到第二电源线PLk2和PLk2+1。连接到最靠近虚设部DMP的第二像素PXL2_k和PXL2_k+1的第二电源线PLk2和PLk2+1连接到第三接触线CNL3，但是可以不连接到虚设部DMP。在图8中，已经示出的是，第二电源线PLk2和PLk2+1连接到第三接触线CNL3以与虚设部DMP电隔离，但是本公开不限于此。例如，第二电源线PLk2和PLk2+1可以设置为在没有第三接触线CNL3的情况下与虚设部DMP电隔离。
另外，阳极电极AD'可以设置在第二外围区PPA2中。在下文中，位于第二外围区PPA2中的阳极电极AD'被称为导电图案AD'，以防止与位于第二像素区PXA2中的阳极电极AD混淆。
当在平面上观察时，导电图案AD'可以与第一电源线PL1和虚设部DMP叠置。导电图案AD'可以与第二像素区PXA2中的阳极电极AD位于同一层中。导电图案AD'的一侧可以通过穿过保护层PSV的第十三接触孔CH13连接到第一电源线PL1的第二金属层MTL2。因为导电图案AD'的所述侧连接到第二金属层MTL2，所以具有同一电平的第一电源ELVSS可以被施加到第一电源线PL1和导电图案AD'。导电图案AD'的另一侧可以通过穿过保护层PSV的第十六接触孔CH16连接到第二桥接图案BRP2。
第二桥接图案BRP2可以是设置为连接导电图案AD'和虚设部DMP的介质的组件。当在平面上观察时，第二桥接图案BRP2可以与导电图案AD'和虚设部DMP叠置。第二桥接图案BRP2可以通过穿过第三绝缘层IL3的第十五接触孔CH15连接到第四接触线CNL4。第二桥接图案BRP2的一侧可以通过第十五接触孔CH15连接到第四接触线CNL4，第二桥接图案BRP2的另一侧可以通过第十六接触孔CH16连接到导电图案AD'。第四接触线CNL4和导电图案AD'可以通过第二桥接图案BRP2电连接。因此，具有同一电平的第一电源ELVSS可以被施加到导电图案AD'和第四接触线CNL4。
这里，因为第四接触线CNL4通过第十四接触孔CH14连接到第八有源图案ACT8，所以第一电源ELVSS还可以被施加到第八有源图案ACT8。因此，在虚设部DMP中，第八有源图案ACT8可以与延伸线ELP叠置并使栅极绝缘层GI置于其间以形成寄生电容器，延伸线ELP可以与第四接触线CNL4叠置并使第一绝缘层IL1和第二绝缘层IL2置于其间以形成寄生电容器。虚设部DMP的寄生电容器的寄生电容可以增大设置在第二像素区PXA2中的第二扫描线S2i-1、S2i和S2i+1和/或发光控制线E2i的载荷值。因此，第二扫描线S2i-1、S2i和S2i+1的载荷值可以与第一像素区PXA1的第一扫描线的载荷值相等或相似。
在本实施例中，延伸线ELP包括分别从设置在第二像素区PXA2中的第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i延伸的第一延伸线至第四延伸线ELP1、ELP2、ELP3和ELP4，但是本公开不限于此。例如，延伸线ELP可以被构造为与设置在第二像素区PXA2中的上电极UE和初始电源线IPL位于同一层中的单独的线。在这种情况下，延伸线ELP可以通过单独的接触电极而分别电连接到设置在第二像素区PXA2中的第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i。上述虚设部DMP的延伸线ELP可以与第八有源图案ACT8叠置并使栅极绝缘层GI和第一绝缘层IL1置于其间以形成寄生电容器。如上所述，具有同一电平的第一电源ELVSS可以被施加到第二外围区PPA2中的导电图案AD'和虚设部DMP。
通常，具有不同电平的电压可以被施加到导电图案AD'和虚设部DMP。例如，具有低电平的第一电源ELVSS可以被施加到导电图案AD'，具有高电平的第二电源(参见图3的ELVDD)可以被施加到虚设部DMP的第四接触线CNL4。因为导电图案AD'和第四接触线CNL4在第二外围区PPA2中彼此叠置，所以可能会发生虚设部DMP和导电图案AD'在叠置区中由于导电图案AD'与第四接触线CNL4之间的电压差而被烧坏的现象。这种现象会被认为是显示装置的缺陷，从而导致产品的产量下降。
因此，在本公开的实施例中，具有同一电平的电压被施加到导电图案AD'和虚设部DMP，使得能够防止导电图案AD'和虚设部DMP的烧坏缺陷。
由虚设部DMP形成的寄生电容可以根据将要被补偿的扫描线和/或发光控制线的载荷值不同地设定。
在本公开的实施例中，为了便于示出，示出了将虚设部DMP设置为单个单元的情况，但是本公开不限于此。例如，在第二外围区PPA2的面积不被扩大的范围内，虚设部DMP可以设置为复数个。
虚设部DMP与导电图案AD'之间的连接关系可以等同地应用于第三外围区PPA3，因此，将省略第三外围区PPA3的详细描述。
在下文中，将参照图8和图9沿堆叠顺序描述根据本公开的实施例的显示装置的结构。
首先，有源图案ACT1至ACT8(在下文中，称为有源图案ACT)可以位于基底SUB上。有源图案ACT可以由半导体材料形成。
栅极绝缘层GI可以位于其上设置有有源图案ACT的基底SUB上。
第二扫描线S2i-1、S2i和S2i+1、发光控制线E2i、第一延伸线至第四延伸线ELP1、ELP2、ELP3和ELP4以及第一栅电极GE1至第七栅电极GE7可以位于栅极绝缘层GI上。
第一栅电极GE1可以变为存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i条第二扫描线S2i一体地形成，第五栅电极GE5和第六栅电极GE6可以与发光控制线E2i一体地形成。第四栅电极GE4可以与第(i-1)条第二扫描线S2i-1一体地形成，第七栅电极GE7可以与第(i+1)条第二扫描线S2i+1一体地形成。
第一延伸线ELP1可以连接到第(i-1)条第二扫描线S2i-1，第二延伸线ELP2可以连接到第i条第二扫描线S2i，第三延伸线ELP3可以连接到发光控制线E2i，第四延伸线ELP4可以连接到第(i+1)条第二扫描线S2i+1。
第一绝缘层IL1可以位于其上设置有第二扫描线S2i-1、S2i和S2i+1等的基底SUB上。
存储电容器Cst的上电极UE和初始电源线IPL可以位于第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE和下电极LE以及置于其间的第一绝缘层IL1可以构成存储电容器Cst。
第二绝缘层IL2可以位于基底SUB上(例如，位于其上设置有上电极UE等的第一绝缘层IL1上)。
第一数据线DLk和第二数据线DLk+1、第二电源线PL2k和PL2k+1、辅助连接线AUX、第一接触线至第四接触线CNL1、CNL2、CNL3和CNL4以及第一金属层MTL1可以位于第二绝缘层IL2上。
数据线DLk或DLk+1可以通过顺序穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第六接触孔CH6连接到对应的第二像素PXL2_k或PXL2_k+1的第二源电极SE2。
第二电源线PL2k或PL2k+1可以通过顺序穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第五接触孔CH5连接到对应的第二像素PXL2_k或PXL2_k+1的第五源电极SE5。另外，第二电源线PL2k或PL2k+1可以通过穿过第二绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接到对应的第二像素PXL2_k或PXL2_k+1的上电极UE。
辅助连接线AUX可以通过穿过第二绝缘层IL2的第八接触孔HC8连接到初始电源线IPL。另外，辅助连接线AUX可以通过顺序穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第九接触孔CH9连接到对应的第二像素PXL2_k或PXL2_k+1的第七漏电极DE7。
第一接触线CNL1可以通过顺序穿过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CH1连接到对应的第二像素PXL2_k或PXL2_k+1的第一栅电极GE1。另外，第一接触线CNL1可以通过顺序穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第二接触孔CH2连接到对应的第二像素PXL2_k或PXL2_k+1的第三漏电极DE3和第四漏电极DE4。
第二接触线CNL2可以通过顺序穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第七接触孔CH7连接到对应的第二像素PXL2_k或PXL2_k+1的第六漏电极DE6和第七源电极SE7中的每个。
第三接触线CNL3可以与第二电源线PL2k和PL2k+1一体地形成以连接到第二电源线PL2k和PL2k+1。
第四接触线CNL4可以通过顺序穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第十四接触孔CH14连接到第八有源图案ACT8。
第一金属层MTL1可以与第四接触线CNL4分隔开(例如，以预定的距离分隔开)。
第三绝缘层IL3可以位于基底SUB上(例如，位于其上设置有数据线DLk和DLk+1等的第二绝缘层IL2上)。
第一桥接图案BRP1、第二桥接图案BRP2和第二金属层MTL2可以位于第三绝缘层IL3上。
第一桥接图案BRP1可以通过穿过第三绝缘层IL3的第十接触孔CH10连接到第二接触线CNL2。
第二桥接图案BRP2可以通过第十五接触孔CH15连接到第四接触线CNL4。
第二金属层MTL2可以通过第十二接触孔CH12连接到第一金属层MTL1。
保护层PSV可以位于基底SUB上(例如，位于其上设置有第一桥接图案BRP1等的第三绝缘层IL3上)。
阳极电极AD和导电图案AD'可以位于保护层PSV上。
阳极电极AD可以通过穿过保护层PSV的第十一接触孔CH11连接到第一桥接图案BRP1。阳极电极AD可以通过第一桥接图案BRP1和第二接触线CNL2连接到对应的第二像素PXL2_k或PXL2_k+1的第六漏电极DE6和第七源电极SE7中的每个。
导电图案AD'可以通过第十六接触孔CH16连接到第二桥接图案BRP2。另外，导电图案AD'可以通过第十三接触孔CH13连接到第二金属层MTL2。导电图案AD'可以通过第二桥接图案BRP2连接到第四接触线CNL4。因此，第四接触线CNL4和第二金属层MTL2可以通过导电图案AD'和第二桥接图案BRP2彼此电连接。
限定第二像素区PXA2的像素限定层PDL可以位于基底SUB上(例如，位于其上设置有阳极电极AD等的保护层PSV上)。
发射层EML可以设置在由像素限定层PDL围绕的第二像素区PXA2中，阴极电极CD可以位于发射层EML上。
覆盖阴极电极CD的封装层SLM可以设置在阴极电极CD上。封装层SLM可以防止氧和湿气渗透到有机发光器件OLED中。封装层SLM可以包括无机层。无机层可以包括从由氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡组成的组中选择的至少一种。
图10至图15是示意性示出针对每层的图8中示出的第二像素、虚设部、第一电源线和阳极电极的布局图。
首先，参照图8和图10，第一有源图案ACT1至第八有源图案ACT8可以位于基底(参见图9的SUB)上。第一有源图案ACT1至第八有源图案ACT8可以通过同一工艺形成在同一层中。
第一有源图案ACT1的一端可以连接到第一源电极SE1，第一有源图案ACT1的另一端可以连接到第一漏电极DE1。第二有源图案ACT2的一端可以连接到第二源电极SE2，第二有源图案ACT2的另一端可以连接到第二漏电极DE2。第三有源图案ACT3的一端可以连接到第三源电极SE3，第三有源图案ACT3的另一端可以连接到第三漏电极DE3。第四有源图案ACT4的一端可以连接到第四源电极SE4，第四有源图案ACT4的另一端可以连接到第四漏电极DE4。第五有源图案ACT5的一端可以连接到第五源电极SE5，第五有源图案ACT5的另一端可以连接到第五漏电极DE5。第六有源图案ACT6的一端可以连接到第六源电极SE6，第六有源图案ACT6的另一端可以连接到第六漏电极DE6。第七有源图案ACT7的一端可以连接到第七源电极SE7，第七有源图案ACT7的另一端可以连接到第七漏电极DE7。
参照图8至图11，第二扫描线S2i-1、S2i和S2i+1、发光控制线E2i、下电极LE以及第一延伸线至第四延伸线ELP1、ELP2、ELP3和ELP4可以位于第一有源图案ACT1至第八有源图案ACT8上，并使栅极绝缘层(参见图9的GI)置于其间。第二扫描线S2i-1、S2i和S2i+1、发光控制线E2i、下电极LE以及第一延伸线至第四延伸线ELP1、ELP2、ELP3和ELP4可以通过同一工艺形成在同一层中。
这里，第二扫描线S2i-1、S2i和S2i+1可以包括第(i-1)条第二扫描线S2i-1、第i条第二扫描线S2i和第(i+1)条第二扫描线S2i+1。第四栅电极GE4可以设置到第(i-1)条第二扫描线S2i-1，第二栅电极GE2和第三栅电极GE3可以设置到第i条第二扫描线S2i，第七栅电极GE7可以设置到第(i+1)条第二扫描线S2i+1。
第一栅电极GE1可以设置到下电极LE。第五栅电极GE5和第六栅电极GE6可以设置到发光控制线E2i。
第一延伸线ELP1可以从第(i-1)条第二扫描线S2i-1的一侧延伸，第二延伸线ELP2可以从第i条第二扫描线S2i的一侧延伸，第三延伸线ELP3可以从发光控制线E2i的一侧延伸，第四延伸线ELP4可以从第(i+1)条第二扫描线S2i+1的一侧延伸。
参照图8和图12，初始电源线IPL和上电极UE可以位于第二扫描线S2i-1、S2i和S2i+1、发光控制线E2i、下电极LE以及第一延伸线至第四延伸线ELP1、ELP2、ELP3和ELP4上，并使第一绝缘层(参见图9的IL1)置于其间。初始电源线IPL和上电极UE可以通过同一工艺形成在同一层中。
参照图8和图13，第一数据线DLk和第二数据线DLk+1、第二电源线PL2k和PL2k+1、辅助连接线AUX、第一接触线至第四接触线CNL1、CNL2、CNL3和CNL4以及第一金属层MTL1可以位于初始电源线IPL和上电极UE上方，并使第二绝缘层(参见图9的IL2)置于其间。
第一数据线DLk和第二数据线DLk+1中的每条可以通过第六接触孔CH6连接到对应的第二像素PXL2_k或PXL2_k+1的第二源电极(参见SE2。)
第二电源线PL2k和PL2k+1可以通过第三接触孔CH3和第四接触孔CH4连接到上电极UE。另外，第二电源线PL2k和PL2k+1中每条可以通过第五接触孔CH5连接到对应的第二像素PXL2_k或PXL2_k+1的第五源电极SE5。
辅助连接线AUX可以通过第八接触孔CH8连接到初始电源线IPL。另外，辅助连接线AUX可以通过第九接触孔CH9连接到对应的第二像素PXL2_k或PXL2_k+1的第七漏电极DE7。
第一接触线CNL1可以通过第一接触孔CH1连接到对应的第二像素PXL2_k或PXL2_k+1的第一栅电极GE1。另外，第一接触线CNL1可以通过第二接触孔CH2连接到对应的第二像素PXL2_k或PXL2_k+1的第三漏电极DE3和第四漏电极DE4。
第二接触线CNL2可以通过第七接触孔CH7连接到对应的第二像素PXL2_k或PXL2_k+1的第六漏电极DE6和第七源电极SE7中的每个。
第三接触线CNL3可以与第二电源线PL2k和PL2k+1一体地设置以连接到第二电源线PL2k和PL2k+1。
第四接触线CNL4可以通过第十四接触孔CH14连接到第八有源图案ACT8。
参照图8和图14，第一桥接图案BRP1和第二桥接图案BRP2以及第二金属层MTL2可以位于第一数据线DLk和第二数据线DLk+1、第二电源线PL2k和PL2k+1、辅助连接线AUX、第一接触线至第四接触线CNL1、CNL2、CNL3和CNL4以及第一金属层MTL1上方，并使第三绝缘层(参见图9的IL3)置于其间。
第一桥接图案BRP1可以通过第十接触孔CH10连接到对应的第二像素PXL2_k或PXL2_k+1的第二接触线CNL2。
第二桥接图案BRP2可以通过第十五接触孔CH15连接到对应的第二像素PXL2_k或PXL2_k+1的第四接触线CNL4。
第二金属层MTL2可以通过第十二接触孔CH12连接到第一金属层MTL1。
参照图8和图15，阳极电极AD和导电图案AD'可以位于第一桥接图案BRP1和第二桥接图案BRP2以及第二金属层MTL2上方，并使保护层(参见图9的PSV)置于其间。
阳极电极AD可以通过第十一接触孔CH11连接到第一桥接图案BRP1。
导电图案AD'可以通过第十三接触孔CH13连接到第二金属层MTL2。另外，导电图案AD'可以通过第十六接触孔CH16连接到第二桥接图案BRP2。
图16示出了根据本公开的另一实施例的显示装置的一部分，其是与图1的P1对应的平面图。图17是沿图16线IV-IV'截取的剖视图。在图16和图17中，将主要描述与上述实施例的不同之处以避免冗余。在本公开的所述另一实施例中没有进行具体描述的部分遵循上述实施例。另外，相同的附图标记表示相同的组件，相似的附图标记表示相似的组件。
参照图1、图16和图17，根据本公开的所述另一实施例的显示装置可以包括基底SUB、线单元以及第二像素PXL2_k和PXL2_k+1。
基底SUB可以包括其中设置有第二像素PXL2_k和PXL2_k+1的第二像素区PXA2以及设置在第二像素区PXA2的外围处的第二外围区PPA2。
线单元可以包括将信号提供到第二像素PXL2_k和PXL2_k+1中的每个的第二扫描线S2i-1、S2i和S2i+1、第一数据线DLk和第二数据线DLk+1、发光控制线E2i、第二电源线PL2k和PL2k+1以及初始电源线IPL。
第二像素PXL2_k和PXL2_k+1可以包括连接到第二扫描线S2i-1、S2i和S2i+1以及第一数据线DLk的第k个第二像素PXL2_k与连接到第二扫描线S2i-1、S2i和S2i+1以及第二数据线DLk+1的第(k+1)个第二像素PXL2_k+1。
第k个第二像素PXL2_k和第(k+1)个第二像素PXL2_k+1中的每个可以包括有机发光器件OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
虚设部DMP、第一电源线PL1和导电图案AD'可以设置在第二外围区PPA2中。
虚设部DMP用于补偿每个像素区PXA的载荷值之间的差，并且可以包括第八有源图案ACT8、延伸线ELP1至ELP4和第四接触线CNL4。
延伸线ELP1、ELP2、ELP3和ELP4(在下文中，称为延伸线ELP)可以是形成为位于第二像素区PXA2中的第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i的各自的延伸且延伸到第二外围区PPA2的线。
第四接触线CNL4可以位于第八有源图案ACT8和延伸线ELP上，以在平面上观察时与第八有源图案ACT8和延伸线ELP叠置。第四接触线CNL4可以通过第十四接触孔CH14连接到第八有源图案ACT8。
当在平面上观察时，第一电源线PL1可以位于虚设部DMP的边缘处并且可以与虚设部DMP分隔开预定的距离。第一电源线PL1可以被构造为单层，并且第一电源(参见图3的ELVSS)可以被施加到第一电源线PL1。
当在平面上观察时，导电图案AD'可以与第一电源线PL1和虚设部DMP叠置。导电图案AD'可以与位于第二像素区PXA2中的阳极电极AD位于同一层中。导电图案AD'的一侧可以通过穿过保护层PSV的第十三接触孔CH13连接到第一电源线PL1。导电图案AD'的另一侧可以通过穿过保护层PSV的第十五接触孔CH15连接到第四接触线CNL4。这里，当在平面上观察时，第十五接触孔CH15可以设置在保护层PSV中而不与第十四接触孔CH14叠置，但是本公开不限于此。例如，当在平面上观察时，第十五接触孔CH15可以设置在保护层PSV中以与第十四接触孔CH14叠置。
因此，第一电源线PL1可以通过导电图案AD'连接到第四接触线CNL4。因此，第一电源线PL1可以连接到虚设部DMP。
因为第四接触线CNL4连接到第八有源图案ACT8，所以第一电源ELVSS也可以被施加到第八有源图案ACT8。因此，在虚设部DMP中，第八有源图案ACT8可以与延伸线ELP叠置并使栅极绝缘层GI置于其间以形成电容器，延伸线ELP可以与第四接触线CNL4叠置并使第一绝缘层IL1和第二绝缘层IL2置于其间以形成寄生电容器。虚设部DMP的寄生电容器的寄生电容可以增大设置在第二像素区PXA2中的第二扫描线S2i-1、S2i和S2i+1和/或发光控制线E2i的载荷值。因此，第二扫描线S2i-1、S2i和S2i+1的载荷值可以与第一像素区PXA1的第一扫描线的载荷值相同或相似。
如上所述，具有同一电平的第一电源ELVSS被施加到位于第二外围区PPA2中的导电图案AD'和虚设部DMP。
在下文中，将参照图16和图17沿堆叠顺序描述根据本公开的所述另一实施例的显示装置的结构。
首先，第一有源图案ACT1至第七有源图案ACT7和第八有源图案ACT8可以位于基底SUB上。
栅极绝缘层GI可以位于第一有源图案ACT1至第八有源图案ACT8上。
第二扫描线S2i-1、S2i和S2i+1、发光控制线E2i、延伸线ELP、第一栅电极GE1至第七栅电极GE7以及存储电容器Cst的下电极LE可以位于栅极绝缘层GI上。
第一绝缘层IL1可以位于其上设置有第二扫描线S2i-1、S2i和S2i+1等的基底SUB上。
存储电容器Cst的上电极UE和初始电源线IPL可以位于第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE和下电极LE以及置于其间的第一绝缘层IL1可以构成存储电容器Cst。
第二绝缘层IL2可以位于其上设置有上电极UE等的基底SUB上。
第一数据线DLk和第二数据线DLk+1、第二电源线PL2k和PL2k+1、辅助连接线AUX、第一接触线至第三接触线CNL1、CNL2和CNL3、第四接触线CNL4以及第一电源线PL1可以位于第二绝缘层IL2上。
保护层PSV可以位于其上设置有第一数据线DLk和第二数据线DLk+1等的基底SUB上。
导电图案AD'和位于第二像素区PXA2中的阳极电极AD可以位于保护层PSV上。
阳极电极AD可以通过穿过保护层PSV的第十接触孔CH10连接到第二接触线CNL2。阳极电极AD可以通过第二接触线CNL2连接到对应的第二像素PXL2_k或PXL2_k+1的第六漏电极DE6和第七源电极SE7。
导电图案AD'可以通过第十五接触孔CH15连接到第四接触线CNL4。另外，导电图案AD'可以通过第十三接触孔CH13连接到第一电源线PL1。因此，第四接触线CNL4和第一电源线PL1可以通过导电图案AD'彼此电连接。
限定第二像素区PXA2的像素限定层PDL可以位于其上设置有阳极电极AD和导电图案AD'的基底SUB上。
发射层EML可以设置在由像素限定层PDL围绕的第二像素区PXA2中，阴极电极CD可以位于发射层EML上。
覆盖阴极电极CD的封装层SLM可以设置在阴极电极CD上。
图18示出根据本公开的又一实施例的显示装置的一部分，其是对应于图1的P1的平面图。图19是沿图18的线V-V'截取的剖视图。在图18和图19中，将主要描述与根据实施例的上述显示装置的不同之处以避免冗余。在本公开的所述又一实施例中没有进行具体描述的部分遵循根据实施例的上述显示装置。另外，相同的附图标记表示相同的组件，相似的附图标记表示相似的元件。
参照图1、图18和图19，根据本公开的又一实施例的显示装置可以包括基底SUB、线单元以及第二像素PXL2_k和PXL2_k+1。
基底SUB可以包括其中设置有第二像素PXL2_k和PXL2_k+1的第二像素区PXA2以及设置在第二像素区PXA2的外围处的第二外围区PPA2。
这里，第二像素PXL2_k和PXL2_k+1可以包括连接到第二扫描线S2i-1、S2i和S2i+1以及第一数据线DLk的第k个第二像素PXL2_k与连接到第二扫描线S2i-1、S2i和S2i+1以及第二数据线DLk+1的第(k+1)个第二像素PXL2_k+1。第k个第二像素PXL2_k和第(k+1)个第二像素PXL2_k+1中的每个可以包括有机发光器件OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
虚设部DMP、第一电源线PL1和导电图案AD'可以设置在第二外围区PPA2中。
虚设部DMP用于补偿每个像素区PXA的载荷值之间的差，并且可以包括第八有源图案ACT8、第一延伸线ELP1至第四延伸线ELP4和第四接触线CNL4。
第八有源图案ACT8可以与设置在第二像素PXL2_k和PXL2_k+1的第一晶体管T1至第七晶体管T7中的第一有源图案ACT1至第七有源图案ACT7设置在同一层中。
在第一延伸线ELP1至第四延伸线ELP4可以是形成为位于第二像素区PXA2中的第二扫描线S2i-1、S2i和S2i+1以及发光控制线E2i的各自的延伸且延伸到第二外围区PPA2的线。
第四接触线CNL4可以位于第八有源图案ACT8和第一延伸线ELP1至第四延伸线ELP4上，以在平面上观察时与第八有源图案ACT8和第一延伸线ELP1至第四延伸线ELP4叠置。第四接触线CNL4可以通过第十四接触孔CH14连接到第八有源图案ACT8。
第一电源线PL1可以包括第一金属层MTL1和位于第一金属层MTL1上以连接到第一金属层MTL1的第二金属层MTL2。这里，第二金属层MTL2可以通过穿过第三绝缘层IL3以通过其暴露第一金属层MTL1的一部分的第十二接触孔CH12连接到第一金属层MTL1。
当在平面上观察时，导电图案AD'可以与第一电源线PL1和虚设部DMP叠置。导电图案AD'的一侧可以通过穿过保护层PSV的第十三接触孔CH13连接到第一电源线PL1的第二金属层MTL2。导电图案AD'的另一侧可以通过穿过保护层PSV的第十六接触孔CH16连接到第二桥接图案BRP2。
因为导电图案AD'的所述一侧连接到第二金属层MTL2，所以具有同一电平的第一电源ELVSS可以被施加到第一电源线PL1和导电图案AD'。
这里，保护层PSV可以通过掩模工艺等被图案化，使得当在平面上观察时，第十三接触孔CH13对应于第十二接触孔CH12，第十六接触孔CH16对应于第十四接触孔CH14。因此，第十三接触孔CH13可以定位为对应于第十二接触孔CH12的上部分，第十六接触孔CH16可以定位为对应于第十四接触孔CH14的上部分。因此，当在平面上观察时，第十三接触孔CH13可以与第十二接触孔CH12叠置，并且当在平面上观察时，第十六接触孔CH16可以与第十四接触孔CH14叠置。
在本公开的实施例中，为了便于解释，已经示出了第十三接触孔CH13与第十二接触孔CH12叠置并且第十六接触孔CH16与第十四接触孔CH14叠置的情况，但是本公开不限于此。例如，当在平面上观察时，第十三接触孔CH13可以设置在保护层PSV中以与第十二接触孔CH12不叠置，而与第十二接触孔CH12的至少一侧相邻定位。另外，第十六接触孔CH16可以设置在保护层PSV中以与第十四接触孔CH14不叠置，而与第十六接触孔CH16的至少一侧相邻定位。
第二桥接图案BRP2可以是设置为连接导电图案AD'和虚设部DMP的介质的组件。当在平面上观察时，第二桥接图案BRP2可以与导电图案AD'和虚设部DMP叠置。第二桥接图案BRP2可以通过穿过第三绝缘层IL3的第十五接触孔CH15连接到第四接触线CNL4。第二桥接图案BRP2的一侧可以通过第十五接触孔CH15连接到第四接触线CNL4，并且第二桥接图案BRP2的另一侧可以通过第十六接触孔CH16连接到导电图案AD'。
第四接触线CNL4和导电图案AD'可以通过第二桥接图案BRP2电连接。因此，具有同一电平的第一电源ELVSS可以被施加到导电图案AD'和第四接触线CNL4。
如上所述，具有同一电平的第一电源ELVSS可以被施加到第二外围区PPA2中的导电图案AD'和虚设部DMP。
在下文中，将参照图18和图19沿堆叠顺序描述根据本公开的所述又一实施例的显示装置的结构。
首先，第一有源图案ACT1至第八有源图案ACT8(在下文中，称为有源图案ACT)可以位于基底SUB上。有源图案ACT可以由半导体材料形成。
栅极绝缘层GI可以位于其上设置有有源图案ACT的基底SUB上。
第二扫描线S2i-1、S2i和S2i+1、发光控制线E2i、第一延伸线至第四延伸线ELP1、ELP2、ELP3和ELP4、第一栅电极GE1至第七栅电极GE7以及存储电容器Cst的下电极LE可以位于栅极绝缘层GI上。
第一绝缘层IL1可以位于其上设置有第二扫描线S2i-1、S2i和S2i+1等的基底SUB上。
存储电容器Cst的上电极UE和初始电源线IPL可以位于第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE和下电极LE以及置于其间的第一绝缘层IL1可以构成存储电容器Cst。
第二绝缘层IL2可以位于其上设置有上电极UE等的基底SUB上。
第一数据线DLk和第二数据线DLk+1、第二电源线PL2k和PL2k+1、辅助连接线AUX、第一接触线至第三接触线CNL1、CNL2和CNL3、第四接触线CNL4以及第一金属层MTL1可以位于第二绝缘层IL2上。这里，第四接触线CNL4可以通过顺序穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第十四接触孔CH14连接到第八有源图案ACT8。
第三绝缘层IL3可以位于其上设置有数据线DLk和DLk+1等的基底SUB上。
第一桥接图案BRP1、第二桥接图案BRP2和第二金属层MTL2可以位于第三绝缘层IL3上。这里，第二桥接图案BRP2可以通过第十五接触孔CH15连接到第四接触线CNL4。第二金属层MTL2可以通过第十二接触孔CH12连接到第一金属层MTL1。
保护层PSV可以位于其上设置有第一桥接图案BRP1等的基底SUB上。
阳极电极AD和导电图案AD'可以位于保护层PSV上。这里，导电图案AD'可以通过第十六接触孔CH16连接到第二桥接图案BRP2。另外，导电图案AD'可以通过第十三接触孔CH13连接到第二金属层MTL2。导电图案AD'可以通过第二桥接图案BRP2连接到第四接触线CNL4。因此，第四接触线CNL4和第二金属层MTL2可以通过导电图案AD'和第二桥接图案BRP2电连接。
限定第二像素区PXA2的像素限定层PDL可以位于其上设置有阳极电极AD和导电图案AD'的基底SUB上。
发射层EML可以设置在由像素限定层PDL围绕的第二像素区PXA2中，阴极电极CD可以位于发射层EML上。
覆盖阴极电极CD的封装层SLM可以设置在阴极电极CD上。
根据本公开的实施例的显示装置可以应用于各种电子装置。例如，显示装置可用于电视机、笔记本电脑、蜂窝电话、智能电话、智能平板电脑、PMP、PDA、导航系统、诸如智能手表的各种可穿戴装置等。
根据本公开，显示装置具有两个或更多个具有不同面积的区，各个区中的亮度可以是均一的。
此外，根据本公开，可以改善显示装置的可靠性。
在这里已经公开了示例实施例，尽管应用了特定术语，但是仅以一般和描述性的含义来使用和解释它们，而不是为了限制的目的。在一些情况下，对于到提交本申请时为止的本领域的普通技术人员而言将明显的是，除非另外明确指出，否则可以单独使用结合具体实施例描述的特征、特性和/或元件，或者与结合其它实施例描述的特征、特性和/或元件结合使用。因此，本领域的技术人员将理解的是，在不脱离如权利要求及其功能等同物所阐述的本公开的精神和范围的情况下，可以在形式和细节上做出各种改变。

Claims (27)

1.一种显示装置，所述显示装置包括：
基底，包括第一像素区、连接到所述第一像素区并具有比所述第一像素区小的面积的第二像素区以及围绕所述第一像素区和所述第二像素区的外围区；
第一像素，位于所述第一像素区中；
第二像素，位于所述第二像素区中；
第一线，电连接到所述第一像素；
第二线，电连接到所述第二像素；
延伸线，延伸到所述外围区并连接到所述第一线和所述第二线中的任意一条；
虚设部，与所述延伸线叠置，并且用于补偿所述第一线的载荷值与所述第二线的载荷值之间的差；
第一电源线，位于所述外围区中；以及
导电图案，与所述虚设部的至少一个区叠置并且电连接到所述第一电源线，
其中，所述虚设部包括：第八有源图案，位于所述基底上；绝缘层，位于所述第八有源图案上，并且限定第十四接触孔，通过所述第十四接触孔暴露所述第八有源图案的一部分；所述延伸线，位于所述绝缘层上；以及第四接触线，位于所述延伸线上方、通过所述第十四接触孔连接到所述第八有源图案、并且连接到所述导电图案。
2.根据权利要求1所述的显示装置，其中，固定的第一电压被施加到所述第一电源线，具有与所述固定的第一电压相同的电平的电压被施加到所述导电图案和所述第四接触线。
3.根据权利要求1所述的显示装置，所述显示装置还包括保护层，所述保护层限定：
第十五接触孔，位于所述第四接触线与所述导电图案之间，所述第四接触线的一部分通过所述第十五接触孔暴露；以及
第十三接触孔，所述第一电源线的一部分通过所述第十三接触孔暴露。
4.根据权利要求3所述的显示装置，其中，所述导电图案的第一端通过所述第十五接触孔连接到所述第四接触线，
其中，所述导电图案的第二端通过所述第十三接触孔连接到所述第一电源线。
5.根据权利要求1所述的显示装置，其中，所述第一电源线包括：
第一金属层，与所述第四接触线位于同一层中；以及
第二金属层，位于所述第一金属层上，
其中，所述显示装置还包括层间绝缘层，所述层间绝缘层限定：第十二接触孔，位于所述第一金属层与所述第二金属层之间，通过所述第十二接触孔暴露所述第一金属层的一部分；以及第十五接触孔，通过所述第十五接触孔暴露所述第四接触线的一部分，
其中，所述第二金属层通过所述第十二接触孔电连接到所述第一金属层。
6.根据权利要求5所述的显示装置，所述显示装置还包括：
桥接图案，位于所述第四接触线与所述导电图案之间；以及
保护层，所述保护层限定：第十六接触孔，位于所述桥接图案与所述导电图案之间，通过所述第十六接触孔暴露所述桥接图案的一部分；以及第十三接触孔，通过所述第十三接触孔暴露所述第二金属层的一部分。
7.根据权利要求6所述的显示装置，其中，所述导电图案的第一端通过所述第十六接触孔连接到所述桥接图案，
其中，所述导电图案的第二端通过所述第十三接触孔连接到所述第二金属层。
8.根据权利要求7所述的显示装置，其中，所述第十六接触孔位于所述保护层中以当在平面上观察时与所述第十四接触孔叠置，
其中，所述第十三接触孔位于所述保护层中以当在平面上观察时与所述第十二接触孔叠置。
9.根据权利要求1所述的显示装置，其中，所述第一线是在所述基底上沿第一方向延伸的用于将扫描信号提供到所述第一像素的第一扫描线，
其中，所述第二线是沿所述第一方向延伸的用于将扫描信号提供到所述第二像素的第二扫描线。
10.根据权利要求9所述的显示装置，其中，所述第二扫描线延伸到所述外围区以连接到所述延伸线。
11.根据权利要求10所述的显示装置，其中，所述延伸线与所述第二扫描线一体地形成。
12.根据权利要求9所述的显示装置，其中，所述第一线的长度比所述第二线的长度长。
13.根据权利要求1所述的显示装置，所述显示装置还包括：
第一发光控制线，连接到所述第一像素；以及
第二发光控制线，连接到所述第二像素。
14.根据权利要求13所述的显示装置，其中，所述第二发光控制线延伸到所述外围区以连接到所述延伸线。
15.根据权利要求9所述的显示装置，所述显示装置还包括：
数据线，位于所述第一像素区中并位于所述第二像素区中，并且在所述基底上沿与所述第一方向交叉的第二方向延伸；以及
第二电源线，与所述数据线分隔开，用于接收具有与固定的第一电压不同的电平的固定的第二电压。
16.根据权利要求15所述的显示装置，所述显示装置还包括当在平面上观察时在所述外围区中位于所述虚设部与所述第二像素之间的第三接触线。
17.根据权利要求16所述的显示装置，其中，所述第三接触线从所述第二电源线延伸以与所述第二电源线一体地形成。
18.根据权利要求17所述的显示装置，其中，所述第三接触线和所述虚设部彼此电隔离。
19.根据权利要求15所述的显示装置，其中，所述第二像素包括连接到所述第二扫描线、所述数据线和所述第二电源线的晶体管，所述晶体管包括：
第七有源图案，位于所述基底上；
栅电极，位于所述第七有源图案上并使栅极绝缘层置于其间；以及
源电极和漏电极，均连接到所述第七有源图案。
20.根据权利要求19所述的显示装置，其中，所述第七有源图案与所述虚设部的所述第八有源图案位于同一层中。
21.根据权利要求19所述的显示装置，所述显示装置还包括连接到所述晶体管的发光器件，所述发光器件包括：
阳极电极，连接到所述晶体管；
发射层，位于所述阳极电极上；以及
阴极电极，位于所述发射层上。
22.根据权利要求21所述的显示装置，其中，所述导电图案与所述阳极电极位于同一层中。
23.根据权利要求1所述的显示装置，其中，所述外围区包括：
第一外围区，位于所述第一像素区的外围处；
第二外围区，位于所述第二像素区的外围处；以及
额外的外围区，与所述第一像素区和所述第二外围区相邻。
24.根据权利要求23所述的显示装置，其中，所述虚设部位于所述第二外围区中。
25.根据权利要求1所述的显示装置，其中，所述基底还包括：
第三像素区，与所述第二像素区分隔开并且连接到所述第一像素区；以及
第三外围区，围绕所述第三像素区。
26.根据权利要求25所述的显示装置，其中，所述虚设部位于所述第三外围区中。
27.根据权利要求26所述的显示装置，所述显示装置还包括：
第三像素，位于所述第三像素区中；以及
第三扫描线，用于将扫描信号提供到所述第三像素并且连接到所述延伸线。
CN201711223025.8A 2016-11-29 2017-11-29 显示装置 Active CN108122527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0160823 2016-11-29
KR1020160160823A KR20180061568A (ko) 2016-11-29 2016-11-29 표시 장치

Publications (2)

Publication Number Publication Date
CN108122527A CN108122527A (zh) 2018-06-05
CN108122527B true CN108122527B (zh) 2023-02-28

Family

ID=62193385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711223025.8A Active CN108122527B (zh) 2016-11-29 2017-11-29 显示装置

Country Status (4)

Country Link
US (2) US10580845B2 (zh)
KR (1) KR20180061568A (zh)
CN (1) CN108122527B (zh)
TW (1) TWI759366B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170119270A (ko) 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102325171B1 (ko) * 2017-03-20 2021-11-10 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
WO2019186836A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示デバイス及び表示デバイスの製造方法
US11538894B2 (en) * 2018-03-30 2022-12-27 Sharp Kabushiki Kaisha Display device with overlapped wiring lines at periphery of cutout region
US10748981B1 (en) * 2018-06-22 2020-08-18 Apple Inc. Signal routing in organic light-emitting diode displays
CN109166458B (zh) * 2018-09-30 2021-02-02 武汉天马微电子有限公司 显示面板和显示装置
CN208753327U (zh) * 2018-11-08 2019-04-16 京东方科技集团股份有限公司 显示基板和显示装置
KR102643634B1 (ko) * 2018-12-04 2024-03-06 삼성디스플레이 주식회사 표시 패널
CN109410836A (zh) * 2018-12-05 2019-03-01 武汉华星光电半导体显示技术有限公司 Oled像素驱动电路及显示面板
CN111352259A (zh) * 2018-12-20 2020-06-30 瀚宇彩晶股份有限公司 显示面板
KR20200100914A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 디스플레이 패널 및 그 제조방법
KR102656012B1 (ko) * 2019-03-19 2024-04-11 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
CN109767718B (zh) * 2019-03-29 2022-03-01 昆山国显光电有限公司 一种驱动背板及显示装置
KR20210112429A (ko) * 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
CN111128080B (zh) * 2020-03-30 2020-08-04 京东方科技集团股份有限公司 显示基板及显示装置
CN114220384B (zh) * 2020-09-18 2023-06-20 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN113223409B (zh) * 2021-02-24 2022-07-12 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置
KR20230066175A (ko) * 2021-11-05 2023-05-15 삼성디스플레이 주식회사 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503921A (zh) * 2001-12-24 2004-06-09 三星电子株式会社 液晶显示器
JP2005062464A (ja) * 2003-08-12 2005-03-10 Sony Corp マトリクス型表示装置およびその駆動方法
CN101536064A (zh) * 2006-11-21 2009-09-16 夏普株式会社 有源矩阵基板、显示面板和显示装置
CN102789755A (zh) * 2011-05-20 2012-11-21 奇美电子股份有限公司 显示面板
CN202583659U (zh) * 2010-11-08 2012-12-05 株式会社日立显示器 显示装置

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP4258501B2 (ja) * 1998-01-23 2009-04-30 セイコーエプソン株式会社 電気光学装置及び電子機器並びに電気光学装置の駆動方法
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100354906B1 (ko) 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
FR2805650B1 (fr) 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
KR100806808B1 (ko) 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4006284B2 (ja) 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR20040060619A (ko) 2002-12-30 2004-07-06 삼성전자주식회사 액정 표시 장치
JP2005084260A (ja) 2003-09-05 2005-03-31 Agilent Technol Inc 表示パネルの変換データ決定方法および測定装置
KR101054327B1 (ko) 2004-04-30 2011-08-04 엘지디스플레이 주식회사 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
JP5137299B2 (ja) 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
TWI354833B (en) * 2004-11-30 2011-12-21 Sanyo Electric Co Liquid crystal display device
US7573458B2 (en) * 2004-12-03 2009-08-11 American Panel Corporation Wide flat panel LCD with unitary visual display
KR100707638B1 (ko) 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
FR2890759B1 (fr) 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
TWI318698B (en) 2005-10-06 2009-12-21 Au Optronics Corp Display panels
WO2007063662A1 (ja) 2005-11-29 2007-06-07 Kyocera Corporation 画像表示装置
US8477250B2 (en) 2005-12-16 2013-07-02 Creator Technology B.V. Circular displays
JP2007232981A (ja) 2006-02-28 2007-09-13 Optrex Corp 液晶表示装置用電源回路
WO2007105700A1 (ja) 2006-03-15 2007-09-20 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを用いた表示装置
JP5299730B2 (ja) * 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
KR20080060886A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 유기전계발광소자 디스플레이 구동방법 및 이의 구동장치
JP5008412B2 (ja) 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
KR20080082279A (ko) 2007-03-08 2008-09-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR101376654B1 (ko) 2007-07-09 2014-03-21 엘지디스플레이 주식회사 액정표시장치
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
JP4737221B2 (ja) 2008-04-16 2011-07-27 ソニー株式会社 表示装置
KR101432126B1 (ko) 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101518324B1 (ko) 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101268963B1 (ko) * 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
KR101064425B1 (ko) 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2010249889A (ja) * 2009-04-11 2010-11-04 Videocon Global Ltd 液晶表示装置及びその検査方法
JP2010249955A (ja) 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP4978817B2 (ja) * 2010-04-26 2012-07-18 ソニー株式会社 液晶表示素子および表示装置
KR101420479B1 (ko) 2011-10-31 2014-07-17 엘지디스플레이 주식회사 유기발광 표시장치
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR101416529B1 (ko) 2012-10-29 2014-07-08 네오뷰코오롱 주식회사 휘도편차 개선을 위한 오엘이디 패널용 구동회로
WO2014142183A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル
JP2014191027A (ja) 2013-03-26 2014-10-06 Sony Corp 表示装置及び電子機器
KR102054851B1 (ko) 2013-07-17 2020-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR102140302B1 (ko) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
US9620077B2 (en) 2014-05-09 2017-04-11 Innolux Corporation Display panel structure
KR102166107B1 (ko) 2014-05-13 2020-10-16 엘지디스플레이 주식회사 프린지 필드형 액정표시장치
KR102216995B1 (ko) 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
KR102192722B1 (ko) 2014-07-08 2020-12-18 삼성디스플레이 주식회사 표시장치
KR102295874B1 (ko) * 2014-07-24 2021-08-31 엘지디스플레이 주식회사 디스플레이 장치
KR102192473B1 (ko) 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10062317B2 (en) * 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102276995B1 (ko) 2015-02-12 2021-07-21 삼성디스플레이 주식회사 비사각형 디스플레이
KR102289838B1 (ko) * 2015-04-28 2021-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102332255B1 (ko) 2015-04-29 2021-11-29 삼성디스플레이 주식회사 표시 장치
CN105204248A (zh) 2015-10-10 2015-12-30 重庆京东方光电科技有限公司 一种阵列基板及显示装置
KR20170102147A (ko) 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR20170119270A (ko) 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102553236B1 (ko) 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) * 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
CN106711180B (zh) 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
KR20180096875A (ko) * 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503921A (zh) * 2001-12-24 2004-06-09 三星电子株式会社 液晶显示器
JP2005062464A (ja) * 2003-08-12 2005-03-10 Sony Corp マトリクス型表示装置およびその駆動方法
CN101536064A (zh) * 2006-11-21 2009-09-16 夏普株式会社 有源矩阵基板、显示面板和显示装置
CN202583659U (zh) * 2010-11-08 2012-12-05 株式会社日立显示器 显示装置
CN102789755A (zh) * 2011-05-20 2012-11-21 奇美电子股份有限公司 显示面板

Also Published As

Publication number Publication date
US10580845B2 (en) 2020-03-03
US20180151663A1 (en) 2018-05-31
KR20180061568A (ko) 2018-06-08
TWI759366B (zh) 2022-04-01
US20200203465A1 (en) 2020-06-25
TW201826523A (zh) 2018-07-16
CN108122527A (zh) 2018-06-05
US11271068B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
CN108122527B (zh) 显示装置
EP3364460B1 (en) Display device
CN107403825B (zh) 显示装置
KR102503178B1 (ko) 표시 장치
CN108878476B (zh) 显示装置
CN107301831B (zh) 显示装置
CN107871766B (zh) 显示装置
CN107564412B (zh) 显示装置
KR102594020B1 (ko) 표시 장치
CN107731144B (zh) 显示装置
CN107818755B (zh) 显示元件叠置减少的具有导电图案的显示装置
CN110390901B (zh) 显示装置
KR20180004382A (ko) 표시 장치
KR102515511B1 (ko) 표시 장치
KR20180112892A (ko) 표시 장치
KR102465352B1 (ko) 표시 장치
CN108877681B (zh) 具有虚设扫描线的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant