CN113223409B - 阵列基板、显示面板及显示装置 - Google Patents

阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN113223409B
CN113223409B CN202110206171.XA CN202110206171A CN113223409B CN 113223409 B CN113223409 B CN 113223409B CN 202110206171 A CN202110206171 A CN 202110206171A CN 113223409 B CN113223409 B CN 113223409B
Authority
CN
China
Prior art keywords
signal line
signal lines
connection
array substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110206171.XA
Other languages
English (en)
Other versions
CN113223409A (zh
Inventor
冯宏庆
李洪瑞
曾祥韬
秦韶阳
赵成雨
王守坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202110206171.XA priority Critical patent/CN113223409B/zh
Publication of CN113223409A publication Critical patent/CN113223409A/zh
Priority to PCT/CN2021/129200 priority patent/WO2022179175A1/zh
Priority to KR1020237021705A priority patent/KR20230107379A/ko
Application granted granted Critical
Publication of CN113223409B publication Critical patent/CN113223409B/zh
Priority to US18/341,064 priority patent/US20230345785A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板、显示面板及显示装置。该阵列基板包括：像素电路；多条第一信号线，多条第一信号线包括多条第一类信号线和多条第二类信号线，各第二类信号线包括被孔区分隔的第一段和第二段；多条第一连接信号线，多条第一连接信号线中的至少部分位于显示区，第一连接信号线包括相互连接的第一连接段、第二连接段和第三连接段；多条第一补偿信号线；其中，第一连接信号线在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影无交叠，且第一补偿信号线在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影无交叠。根据本申请实施例，能够提高显示区的屏占比，且能够改善显示效果。

Description

阵列基板、显示面板及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。
背景技术
随着电子设备的快速发展，用户对屏占比的要求越来越高，传统的电子设备如手机、平板电脑等，由于需要集成诸如前置摄像头、听筒以及红外感应元件等。现有技术中，可通过在显示屏上开槽(Notch)或开孔，外界光线可通过屏幕上的开槽或开孔进入位于屏幕下方的感光组件。由于开槽或开孔周围的信号线需要一一对应连接起来，需要在开槽或开孔周围设置较大的布线空间，影响显示屏的屏占比。
发明内容
本申请实施例提供了一种阵列基板、显示面板及显示装置，能够提高显示区的屏占比，且能够改善显示效果。
第一方面，本申请实施例提供一种阵列基板，具有孔区和围绕孔区的显示区；阵列基板包括：像素电路，多个像素电路阵列分布于显示区；多条第一信号线，各第一信号线与像素电路电连接且沿第一方向延伸，多条第一信号线包括多条第一类信号线和多条第二类信号线，各第二类信号线包括被孔区分隔的第一段和第二段；多条第一连接信号线，多条第一连接信号线中的至少部分位于显示区，第一连接信号线包括相互连接的第一连接段、第二连接段和第三连接段，第一连接段与第一段电连接，第三连接段与第二段电连接，第二连接段连接在第一连接段与第三连接段之间，第一连接段和第三连接段均沿第二方向延伸，第二连接段沿第一方向延伸；多条第一补偿信号线，多条第一补偿信号线位于显示区，多条第一补偿信号线包括多条第一类补偿信号线和多条第二类补偿信号线，第一类补偿信号线沿第一方向延伸，第二类补偿信号线沿第二方向延伸；其中，第一连接信号线在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影无交叠，且第一补偿信号线在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影无交叠，第一类补偿信号线用于补偿显示区在第一方向上的走线密度的一致性，第二类补偿信号线用于补偿显示区在第二方向上的走线密度的一致性。
在第一方面一种可能的实施方式中，在第二方向上，相邻第一类补偿信号线之间的线间距与相邻第二连接段之间的线间距相等，且第一类补偿信号线的线宽与第二连接段的线宽相等；和/或，
在第一方向上，相邻第二类补偿信号线之间的线间距、相邻第一连接段之间的线间距及相邻第三连接段之间的线间距相等，且第二类补偿信号线的线宽、第一连接段及第三连接段的线宽相等。
在第一方面一种可能的实施方式中，阵列基板还包括：
多条第一固定电压信号线，多条第一固定电压信号线与像素电路电连接且沿第一方向延伸；
多条第二固定电压信号线，多条第二固定电压信号线与像素电路电连接且沿第二方向延伸；
其中，第一类补偿信号线与第二固定电压信号线电连接，第二类补偿信号线与第一固定电压信号线电连接。
在第一方面一种可能的实施方式中，第一固定电压信号线与第二固定电压信号线位于不同膜层，第二连接段、第一类补偿信号线及第一信号线设置为同层且同材质，第一连接段、第三连接段、第二类补偿信号线设置为同层且同材质。
在第一方面一种可能的实施方式中，孔区在第二方向上具有中心线，第二类信号线与中心线在第二方向上的垂直距离越小，第二类信号线电连接的第二连接段与中心线在第二方向上的垂直距离越小，且第二类信号线与中心线在第二方向上的垂直距离越小，第二类信号线电连接的第一连接段及第三连接段与中心线在第二方向上的垂直距离越大。
在第一方面一种可能的实施方式中，孔区同一侧的相邻第二连接段之间间隔的沿第二方向排布的像素电路的数量相等，且相邻第一连接段之间间隔的沿第一方向排布的像素电路的数量与相邻第三连接段之间间隔的沿第一方向排布的像素电路的数量相等；
孔区同一侧的相邻第二连接段之间间隔的沿第二方向排布的像素电路的数量，等于相邻第一连接段之间间隔的沿第一方向排布的像素电路的数量的两倍；
优选的，相邻第二连接段之间间隔的沿第二方向排布的多个像素电路紧邻设置，相邻第一类补偿信号线之间间隔的沿第二方向排布的多个像素电路紧邻设置，
在第一方面一种可能的实施方式中，第一方向为列方向，第二方向为行方向，第一信号线为数据信号线，或者，第一方向为行方向，第二方向为列方向，第一信号线为扫描信号线或发光控制信号线或参考电压信号线。
在第一方面一种可能的实施方式中，第一方向为列方向，第二方向为行方向，第一信号线为数据信号线，阵列基板还包括：
多条第二信号线，第二信号线为扫描信号线或发光控制信号线或参考电压信号线，各第二信号线与像素电路电连接且沿第二方向延伸，多条第二信号线包括多条第三类信号线和多条第四类信号线，各第四类信号线包括被孔区分隔的第三段和第四段；
多条第二连接信号线，多条第二连接信号线中的至少部分位于显示区，第二连接信号线包括相互连接的第四连接段、第五连接段和第六连接段，第四连接段与第三段电连接，第六连接段与第四段电连接，第五连接段连接在第四连接段与第六连接段之间，第四连接段和第六连接段均沿第一方向延伸，第五连接段沿第二方向延伸；
多条第二补偿信号线，多条第二补偿信号线位于显示区，多条第二补偿信号线包括多条第三类补偿信号线和多条第四类补偿信号线，第三类补偿信号线沿第一方向延伸，第四类补偿信号线沿第二方向延伸；
其中，第二连接信号线在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影无交叠，且第二补偿信号线在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影无交叠，第三类补偿信号线用于补偿显示区在第一方向上的走线密度的一致性，第四类补偿信号线用于补偿显示区在第二方向上的走线密度的一致性。
第二方面，本申请实施例提供一种显示面板，包括如第一方面任一实施例所述的阵列基板。
第三方面，本申请实施例提供一种显示装置，包括如第二方面所述的显示面板。
根据本申请实施例提供的阵列基板、显示面板及显示装置，一方面，由于将至少部分第一连接信号线也设置于显示区，可以减少在孔区的边框设置的第一连接信号线的条数，甚至可以不在孔区的边框设置第一连接信号线，因此可以减小孔区的边框面积，提高阵列基板的屏占比。另一方面，阵列基板进一步包括第一补偿信号线，第一补偿信号线设置于显示区中除第一连接信号线所在区域之外的其它区域，并且第一类补偿信号线的延伸方向与第二连接段的延伸方向相同，第一类补偿信号线用于补偿显示区在第一方向上的走线密度的一致性，第二类补偿信号线的延伸方向与第一连接段及第三连接段的延伸方向相同，第二类补偿信号线用于补偿显示区在第二方向上的走线密度的一致性，使得整个显示区的走线密度趋于一致，从而改善显示不均(如mura)的问题。又一方面，第一连接信号线及第一补偿信号线在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影均无交叠，减小了第一连接信号线及第一补偿信号线与像素电路之间形成寄生电容的可能性，能够减弱第一连接信号线及第一补偿信号线与像素电路之间的耦合效应，改善显示效果。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1示出本申请实施例提供的阵列基板的一种俯视示意图；
图2示出图1中Q1区域的一种放大示意图；
图3示出图1中Q1区域的一种对比示例的放大示意图；
图4示出图1中Q1区域的另一种放大示意图；
图5示出图4中A-A向的剖面示意图；
图6示出本申请实施例提供的阵列基板的另一种俯视示意图；
图7示出图6中Q2区域的一种放大示意图；
图8示出图1中Q1区域的又一种放大示意图；
图9示出图8中S区域的一种放大示意图；
图10示出图9中B-B向的剖面示意图；
图11示出本申请实施例提供的显示面板的一种结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
图1示出本申请实施例提供的一种阵列基板的俯视示意图。图2示出图1中Q区域的一种放大示意图。如图1及图2所示，本申请实施例提供一种阵列基板100，具有孔区Hole及围绕孔区Hole的显示区AA。
示例性的，孔区Hole也可以称为开孔区、开槽区、盲孔区、通孔区等，本申请对此不作限定。孔区Hole可以用于放置感光组件。感光组件可以是图像采集装置，用于采集外部图像信息。例如感光组件为摄像头等。感光组件可以不限于是图像采集装置，例如在一些实施例中，感光组件也可以是红外传感器、接近传感器、红外镜头、泛光感应元件、环境光传感器以及点阵投影器等光传感器。
孔区Hole可以为矩形区域、圆形区域、椭圆形区域或者方形区域等，可以根据实际需求设置孔Hole的形状，本申请对此不作限定。
可以理解的是，孔区Hole为非显示区。
如图1和图2所示，阵列基板100包括像素电路PU、第一信号线10、第一连接信号线20及第一补偿信号线30。
多个像素电路PU阵列分布于显示区AA。示例性的，像素电路PU用于驱动发光元件发光。
为了提高显示面板的像素密度，阵列基板100上像素电路的密度也比较高，通常整个阵列基板上的各像素电路都是紧邻设置的，即相邻像素电路之间没有足够的空间放置信号走线。而本申请实施例中，至少部分相邻像素电路PU之间具有空隙。可以理解为，在保持显示面板的像素密度不变的情况下，本申请实施例中相当于整体上减小了像素电路PU的尺寸，使得至少部分相邻像素电路PU之间具有空隙，从而可以在该空隙对应的位置放置走线。
各第一信号线10与像素电路PU电连接且沿第一方向X延伸。可以理解的是，多条第一信号线10均位于显示区AA。多条第一信号线10包括多条第一类信号线11和多条第二类信号线12。各第一类信号线11均沿第一方向X延伸。各第二类信号线12包括被孔区Hole分隔的且沿第一方向X延伸的第一段121和第二段122。
示例性的，第一信号线10在阵列基板所在平面上的正投影可以与像素电路PU在阵列基板所在平面上的正投影交叠。
可以理解的是，各第一类信号线11为连续性走线，各第一类信号线11未被孔区Hole分隔开。
为了能够为同一条第二类信号线12所电连接的像素驱动电路提供信号，可以利用第一连接信号线20将分隔开的第一段121和第二段122连接起来。
多条第一连接信号线20中的至少部分位于显示区AA。各第一连接信号线20包括相互连接的第一连接段21、第二连接段22和第三连接段23，第二连接段22连接在第一连接段21与第三连接段23之间，第一连接段21与第一段121电连接(图中以黑色圆点示意第一连接段21与第一段121连接)，第三连接段23与第二段122电连接(图中以黑色圆点示意第三连接段23与第二段122连接)，第一连接段21和第三连接段23均沿第二方向Y延伸。第二连接段22沿第一方向X延伸。为了清楚的区分出第一信号线10与第二连接段22，图中以虚线示意第二连接段22。
第一连接信号线20在阵列基板100所在平面上的正投影与像素电路PU在阵列基板100所在平面上的正投影无交叠。本申请实施例中，通过缩小像素电路PU的尺寸，使得至少部分像素电路PU之间不是紧邻设置的，也就是说使得至少部分像素电路PU之间的空隙增大，从而在增大的空隙内设置第一连接信号线20。
多条第一补偿信号线30包括多条第一类补偿信号线31和多条第二类补偿信号线32，第一类补偿信号线31沿第一方向X延伸，第二类补偿信号线32沿第二方向Y延伸。并且第一补偿信号线30在阵列基板100所在平面上的正投影与像素电路PU在阵列基板100所在平面上的正投影无交叠。也就是说，第一补偿信号线30也设置在相邻像素电路PU之间的空隙所对应的位置。
本申请实施例中，由于将至少部分第一连接信号线20也设置于显示区AA，可以减少在孔区Hole的边框设置的第一连接信号线20的条数，甚至可以不在孔区Hole的边框设置第一连接信号线20，因此可以减小孔区Hole的边框面积，提高阵列基板的屏占比。
本申请的发明人发现，如图3所示(图3未示意出像素电路)，由于至少部分第一连接信号线20也设置在显示区AA内，因此第一连接信号线20所占据的显示区域的走线密度大于其它显示区域的走线密度，由于显示区中不同区域的走线密度不同，导致阵列基板驱动发光元件显示时，会出现显示不均(如mura)等问题。
而本申请实施例提供的阵列基板进一步包括第一补偿信号线30，第一补偿信号线30设置于显示区AA中除第一连接信号线20所在区域之外的其它区域，并且第一类补偿信号线31的延伸方向与第二连接段22的延伸方向相同，第一类补偿信号线31用于补偿显示区AA在第一方向X上的走线密度的一致性，第二类补偿信号线32的延伸方向与第一连接段21及第三连接段23的延伸方向相同，第二类补偿信号线32用于补偿显示区AA在第二方向Y上的走线密度的一致性，使得整个显示区AA的走线密度趋于一致，从而改善显示不均(如mura)的问题。另外，第一连接信号线20及第一补偿信号线30在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影均无交叠，减小了第一连接信号线20及第一补偿信号线30与像素电路PU之间形成寄生电容的可能性，能够减弱第一连接信号线20及第一补偿信号线30与像素电路PU之间的耦合效应，改善显示效果。
示例性的，第一方向X和第二方向Y相交。第一方向X和第二方向Y可以垂直。例如，第一方向X可以是列方向，第二方向Y是行方向，第一信号线10可以是数据信号线。又例如，第一方向X可以是行方向，第二方向Y是列方向，第一信号线10可以是扫描信号线或发光控制信号线或参考电压信号线。本申请对此不作限定。
在一些可选的实施例中，在第二方向Y上，相邻第一类补偿信号线31之间的线间距与相邻第二连接段22之间的线间距相等。第一类补偿信号线31的线宽与第二连接段22的线宽相等。也就是说，多条第二连接段22及多条第一类补偿信号线31在第二方向Y上都是均匀分布的。由于第一类补偿信号线31和第二连接段22均是沿第一方向X延伸，线宽相等并且均是均匀分布，因此能够进一步使得整个显示区AA在第一方向X上的走线密度趋于一致。
示例性的，在第二方向Y上，紧邻第一类补偿信号线31与第二连接段22之间的线间距与相邻第一类补偿信号线31之间的线间距和/或相邻第二连接段22之间的线间距相等。
示例性的，第二连接段22在部分第一类补偿信号线31的延长线上，或者说，第二连接段22在第一方向X上的两端设置有两条第一类补偿信号线31，该两条第一类补偿信号线31的延长线经过第二连接段22。
在另一些可选的实施例中，在第一方向X上，相邻第二类补偿信号线32之间的线间距、相邻第一连接段21之间的线间距及相邻第三连接段23之间的线间距相等，且第二类补偿信号线32的线宽、第一连接段21及第三连接段22的线宽相等。也就是说，多条第二类补偿信号线32、多条第一连接段21及多条第三连接段22在一方向X上都是均匀分布的。由于第二类补偿信号线32、第一连接段21及第三连接段22均是沿第二方向Y延伸，线宽相等并且均是均匀分布，因此能够进一步使得整个显示区AA在第二方向Y上的走线密度趋于一致。
示例性的，在第一方向X上，紧邻的第二类补偿信号线32与第一连接段21之间的线间距与相邻第二类补偿信号线32之间的线间距和/或相邻第一连接段21之间的线间距相等，在第一方向X上，紧邻的第二类补偿信号线32与第三连接段23之间的线间距与相邻第二类补偿信号线32之间的线间距和/或相邻第三连接段23之间的线间距相等。
示例性的，第一连接段21及第三连接段23在部分第二类补偿信号线32的延长线上，或者说，第一连接段21及第三连接段23在第二方向Y上的两端设置有两条第二类补偿信号线32，该两条第二类补偿信号线32的延长线经过第一连接段21和/或第三连接段23。
发明人还发现，如果第一补偿信号线30与其它信号线无连接关系的话，第一补偿信号线30与其它信号线之间会产生寄生电容，影响信号稳定性，从而影响显示稳定性。
在一些可选的实施例中，如图4所示，阵列基板100还可以包括多条第一固定电压信号线41及多条第二固定电压信号线42。多条第一固定电压信号线41与像素电路PU电连接且沿第一方向X延伸。第一类补偿信号线31与第二固定电压信号线42电连接，第二类补偿信号线32与第一固定电压信号线41电连接。
示例性的，第一固定电压信号线41在阵列基板所在平面上的正投影与像素电路PU在阵列基板所在平面上的正投影交叠。多条第二固定电压信号线42与像素电路PU电连接且沿第二方向Y延伸。
示例性的，第二固定电压信号线42在阵列基板所在平面上的正投影与像素电路PU在阵列基板所在平面上的正投影交叠。
例如，第一方向X可以是列方向，第二方向Y可以是行方向，第一固定电压信号线41可以是电源信号线(Vdd line)，第二固定电压信号线42可以是参考电压信号线(Vrefline)。又例如，第一方向X可以是行方向，第二方向Y可以是列方向，第一固定电压信号线41可以是参考电压信号线，第二固定电压信号线42可以是电源信号线。本申请对此不作限定。
根据本申请实施例，第二类补偿信号线32与第一固定电压信号线41电连接，一方面，可以避免第二类补偿信号线32形成寄生电容，提高显示稳定性；另一方面，第一固定电压信号线41沿第一方向X延伸，第二类补偿信号线32沿第二方向Y延伸，相当于构成了网格状的第一固定电压信号线41，增大了第一固定电压信号线41的走线面积，从而可以降低第一固定电压信号线41的电阻，进而降低第一固定电压信号线41的压降(IR drop)。同理，第一类补偿信号线31与第二固定电压信号线42电连接，一方面，可以避免第一类补偿信号线31形成寄生电容，提高显示稳定性；另一方面，第二固定电压信号线42沿第二方向Y延伸，第一类补偿信号线31沿第一方向X延伸，相当于构成了网格状的第二固定电压信号线42，增大了第二固定电压信号线42的走线面积，从而可以降低第二固定电压信号线42的电阻，进而降低第二固定电压信号线42的压降(IR drop)。
在一些可选的实施例中，如图5所示，第一固定电压信号线41与第二固定电压信号线42位于不同膜层，第二连接段22、第一类补偿信号线31及第一信号线10设置为同层且同材质，第一连接段21、第三连接段23、第二类补偿信号线32设置为同层且同材质。如此能够避免信号干扰，且在同一工艺步骤中同时形成第二连接段22、第一类补偿信号线31及第一信号线10，在同一工艺步骤中同时形成第一连接段21、第三连接段23、第二类补偿信号线32。
示例性的，阵列基板100可以包括衬底01及设置于衬底01一侧且层叠设置的第一导电层02、第二导电层03、第三导电层04及第四导电层05。相邻的导电层之间均设置有绝缘层。示例性的，像素电路PU包括晶体管T及存储电容Cst。晶体管T包括半导体b、栅极g、源极s及漏极d。存储电容Cst包括第一极板c1和第二极板c2。作为一个示例，栅极g及第一极板c1可以位于第一导电层02，第二极板c2及第二固定电压信号线42可以位于第二导电层03，源极s、漏极d、第一信号线10、第二连接段22及第一类补偿信号线31可以位于第三导电层04，第一连接段21、第三连接段23(图中未示出)及第二类补偿信号线32可以均位于第四导电层05。第一连接段21及第三连接段23可以通过过孔与第二连接段22连接。
示例性的，如图5所示，第一固定电压信号线41可以包括层叠设置的第一子固定电压信号线411和第二子固定电压信号线412，以进一步降低第一固定电压信号线41的压降。第一子固定电压信号线411可以位于第三导电层04，第二子固定电压信号线412可以位于第四导电层05。
图中为了清楚的示出各走线及晶体管T和存储电容Cst，并未示出第一信号线10、第一固定电压信号线41与第二固定电压信号线42与晶体管T或存储电容Cst存在交叠，这并不用于限定本申请。
在一些可选的实施例中，如图2所示，孔区Hole在第二方向Y上具有中心线L，第二类信号线12与中心线L在第二方向Y上的垂直距离的越小，第二类信号线12电连接的第二连接段22与中心线L在第二方向上的垂直距离的越小，且第二类信号线12与中心线L在第二方向Y上的垂直距离的越小，第二类信号线12电连接的第一连接段21及第三连接段23与中心线L在第二方向Y上的垂直距离的越大。
以孔区Hole正对的多条第二类信号线12中的最内侧的第二类信号线12和最外侧的第二类信号线12为例，其中，孔区Hole正对的多条第二类信号线12中的最内侧的第二类信号线12与中心线L在第二方向Y上的垂直距离最小，孔区Hole正对的多条第二类信号线12中的最外侧的第二类信号线12与中心线L在第二方向Y上的垂直距离最大。
最内侧的第二类信号线12对应的第二连接段22设置在最内侧，且最内侧的第二类信号线12对应的第一连接段21及第三连接段23在最外侧。最外侧的第二类信号线12对应的第二连接段22设置在最外侧，且最外侧的第二类信号线12对应的第一连接段21及第三连接段23设置在最内侧
可以理解的是，同一条第一连接信号线20的第一连接段21和第三连接段23的长度相等。
上述设置方式可以使最内侧的第二类信号线12对应的第二连接段22的长度大于最外侧的第二类信号线12对应的第二连接段22的长度，且最内侧的第二类信号线12对应的第一连接段21及第三连接段23的长度小于最外侧的第二类信号线12对应的第一连接段21及第三连接段23的长度，从而使最内侧的第二类信号线12及最外侧的第二类信号线12对应的第一连接信号线20的总长度趋于一致，使各第一连接信号线20的电阻趋于一致，也就是使各第一连接信号线20的压降趋于一致，有利于显示均一性。
在一些可选的实施例中，第一连接信号线20可以均匀的分布在显示区AA内。例如，在第二方向Y上，相邻第二连接段22之间的线间距相同。在第一方向X上，相邻第一连接段21之间的线间距相同，且相邻第三连接段23之间的线间距相同。
在一些可选的实施例中，多个第二连接段22可以均匀分布在孔区Hole在第二方向Y上的两侧。
示例性的，如图2所示，孔区Hole同一侧的相邻第二连接段22之间间隔的沿第二方向Y排布的像素电路PU的数量相等，从而使第二连接段22之间在第二方向Y上的线间距相同。相邻第一连接段21之间间隔的沿第一方向X排布的像素电路PU的数量相等，从而使第一连接段21之间在第一方向X上的线间距相同。相邻第三连接段23之间间隔的沿第一方向X排布的像素电路PU的数量相等，从而使第三连接段23之间在第一方向X上的线间距相同。并且相邻第一连接段21之间间隔的沿第一方向X排布的像素电路PU的数量与相邻第三连接段23之间间隔的沿第一方向X排布的像素电路PU的数量相等，使第一连接段21之间在第一方向X上的线间距与第三连接段23之间在第一方向X上的线间距相同。
进一步的，孔区Hole同一侧的相邻第二连接段22之间间隔的沿第二方向Y排布的像素电路PU的数量，等于相邻第一连接段21之间间隔的沿第一方向X排布的像素电路PU的数量的两倍。由于相邻第一连接段21之间间隔的沿第一方向X排布的像素电路PU的数量与相邻第三连接段23之间间隔的沿第一方向X排布的像素电路PU的数量相等，因此，孔区Hole同一侧的相邻第二连接段22之间间隔的沿第二方向Y排布的像素电路PU的数量，也等于相邻第三连接段23之间间隔的沿第一方向X排布的像素电路PU的数量的两倍。
例如，如图2所示，孔区Hole同一侧的相邻第二连接段22之间间隔的沿第二方向Y排布的像素电路PU的数量为两个，相邻第一连接段21之间间隔的沿第一方向X排布的像素电路PU的数量为一个，相邻第三连接段23之间间隔的沿第一方向X排布的像素电路PU的数量为一个。以孔区Hole中心线L同一侧相邻两条第二类信号线12对应的两条第一连接信号线20为例，距离中心线L较近的第二连接段22的长度比距离中心线L较远的第二连接段22的长度大致多两个像素电路PU的长度，距离中心线L较远的第一连接段21的长度比距离中心线L较近的第一连接段21的长度大致少一个像素电路PU的长度，距离中心线L较远的第三连接段23的长度比距离中心线L较近的第三连接段23的长度大致少一个像素电路PU的长度，因此，进一步保证孔区Hole中心线L同一侧相邻两条第二类信号线12对应的两条第一连接信号线20的总长度相等。
孔区Hole同一侧的相邻第二连接段22之间间隔的沿第二方向Y排布的像素电路PU的数量为两个仅是一种示例，孔区Hole同一侧的相邻第二连接段22之间间隔的沿第二方向Y排布的像素电路PU的数量可以为四个、六个、八个等，本申请对此不作限定。示例性的，孔区Hole同一侧的相邻第二连接段22之间间隔的沿第二方向Y排布的像素电路PU的数量可以为偶数。
在一些可选的实施例中，相邻第二连接段22之间间隔的沿第二方向Y排布的多个像素电路PU可以紧邻设置。如此，在像素电路PU的尺寸一定的情况下，可以增大相邻像素电路PU之间的空隙；在第一连接信号线20的线宽一定的情况下，可以在不必将像素电路PU的尺寸设置的过小的情况下，也能保证相邻像素电路PU之间的空隙能够放置下第一连接信号线20。
在一些可选的实施例中，如图1和图2所示，第一方向X可以为列方向，第二方向Y可以为行方向，第一信号线10可以为数据信号线。
在另一些可选的实施例中，如图6和图7所示，第一方向X可以为行方向，第二方向Y可以为列方向，第一信号线10可以为扫描信号线或发光控制信号线或参考电压信号线。
在一些可选的实施例中，如图1、图8及图9所示，第一方向X为列方向，第二方向Y为行方向，第一信号线10为数据信号线，阵列基板100还包括多条第二信号线50、多条第二连接信号线60及多条第二补偿信号线70。
第二信号线50为扫描信号线或发光控制信号线或参考电压信号线。各第二信号线50与像素电路PU电连接且沿第二方向Y延伸。可以理解的是，多条第二信号线50均位于显示区AA。多条第二信号线50包括多条第三类信号线51和多条第四类信号线52，各第四类信号线52包括被孔区Hole分隔的第三段521和第四段522。
示例性的，第二信号线50在阵列基板所在平面上的正投影可以与像素电路PU在阵列基板所在平面上的正投影交叠。
可以理解的是，各第三类信号线51为连续性走线，各第三类信号线51未被孔区Hole分隔开。
为了能够为同一条第四类信号线52所电连接的像素电路提供信号，可以利用第二连接信号线60将分隔开的第三段521和第四段522连接起来。
多条第二连接信号线60中的至少部分位于显示区AA。各第二连接信号线60包括相互连接的第四连接段64、第五连接段65和第六连接段66，第四连接段64与第三段521电连接(图中以黑色圆点示意第四连接段64与第三段521连接)，第六连接段66与第四段522电连接(图中以黑色圆点示意第六连接段66与第四段522连接)，第五连接段65连接在第四连接段64与第六连接段66之间，第四连接段64和第六连接段66均沿第一方向X延伸，第五连接段65沿第二方向Y延伸。为了清楚的区分出第二信号线50与第五连接段65，图中以虚线示意第五连接段65。
第二连接信号线60在阵列基板所在平面上的正投影与像素电路PU在阵列基板所在平面上的正投影无交叠。本申请实施例中，通过缩小像素电路PU的尺寸，使得至少部分像素电路PU之间不是紧邻设置的，也就是说使得至少部分像素电路PU之间的空隙增大，从而在增大的空隙内设置第二连接信号线60。
多条第二补偿信号线70包括多条第三类补偿信号线71和多条第四类补偿信号线72，第三类补偿信号线71沿第一方向X延伸，第三类补偿信号线71用于补偿显示区AA在第一方向X上的走线密度的一致性，第四类补偿信号线72沿第二方向Y延伸，第四类补偿信号线72用于补偿显示区AA在第二方向Y上的走线密度的一致性。并且第二补偿信号线70在阵列基板100所在平面上的正投影与像素电路PU在阵列基板100所在平面上的正投影无交叠。也就是说，第二补偿信号线70也设置在相邻像素电路PU之间的空隙所对应的位置。
本申请实施例中，由于将至少部分第二连接信号线60也设置于显示区AA，可以减少在孔区Hole的边框设置的第二连接信号线60的条数，甚至可以不在孔区Hole的边框设置第二连接信号线60，因此可以减小孔区Hole的边框面积，提高阵列基板的屏占比。
同理，由于至少部分第二连接信号线60也设置在显示区AA内，因此第二连接信号线60所占据的显示区域的走线密度大于其它显示区域的走线密度，由于显示区中不同区域的走线密度不同，导致阵列基板驱动发光元件显示时，会出现显示不均(如mura)等问题。
而本申请实施例提供的阵列基板进一步包括第二补偿信号线70，第二补偿信号线70设置于显示区AA中除第二连接信号线60所在区域之外的其它区域，并且第三类补偿信号线71的延伸方向与第四连接段64及第六连接段66的延伸方向相同，第三类补偿信号线71用于补偿显示区AA在第一方向X上的走线密度的一致性，第四类补偿信号线72的延伸方向与第五连接段65的延伸方向相同，第四类补偿信号线72用于补偿显示区AA在第二方向Y上的走线密度的一致性，使得整个显示区AA的走线密度趋于一致，从而改善显示不均(如mura)的问题。另外，第二连接信号线60及第二补偿信号线70在阵列基板所在平面上的正投影与像素电路在阵列基板所在平面上的正投影均无交叠，减小了第二连接信号线60及第二补偿信号线70与像素电路PU之间形成寄生电容的可能性，能够减弱第二连接信号线60及第二补偿信号线70与像素电路PU之间的耦合效应，改善显示效果。
可以按照上述实施例中第一连接信号线20的设置方式设置第二连接信号线50，按照上述实施例中第一补偿信号线30的设置方式设置第二补偿信号线70，在此不再赘述。
示例性的，第三类补偿信号线71可以与第二固定电压信号线42电连接，避免第三类补偿信号线71形成寄生电容，且进一步降低第二固定电压信号线42的压降。第四类补偿信号线72可以与第一固定电压信号线41电连接，避免第四类补偿信号线72形成寄生电容，且进一步降低第一固定电压信号线41的压降。
作为一个示例，如图10所示，阵列基板100还可以包括第五导电层06及第六导电层07。相邻的导电层之间均设置有绝缘层。
第二信号线50可以位于第一导电层02，第二固定电压信号线42可以位于第二导电层03，第一信号线10、第二连接段22(图10中未示出)及第一类补偿信号线31以位于第三导电层04，第一连接段21(图10中未示出)、第三连接段23(图10中未示出)及第二类补偿信号线32可以均位于第四导电层05，第四类补偿信号线72可以位于第五导电层06，第三类补偿信号线71可以位于第六导电层07。
本申请实施例提供还一种显示面板，包括如上述任一实施例所述的阵列基板。图11示出本申请一种实施例提供的显示面板的结构示意图。如图11所示，该显示面板200包括上述任一实施例所述的阵列基板100及位于阵列基板100上的发光层201。示例性的，发光层201可以是有机发光层，即该显示面板200可以是有机发光二极管(Organic LightEmitting Diode，OLED)显示面板。
该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
本申请实施例还提供一种显示装置，包括如上述实施例所述的显示面板200。该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种阵列基板，其特征在于，具有孔区和围绕所述孔区的显示区；所述阵列基板包括：
像素电路，多个所述像素电路阵列分布于所述显示区；
多条第一信号线，各所述第一信号线与所述像素电路电连接且沿第一方向延伸，多条所述第一信号线包括多条第一类信号线和多条第二类信号线，各所述第二类信号线包括被所述孔区分隔的第一段和第二段；
多条第一连接信号线，多条所述第一连接信号线中的至少部分位于所述显示区，所述第一连接信号线包括相互连接的第一连接段、第二连接段和第三连接段，所述第一连接段与所述第一段电连接，所述第三连接段与所述第二段电连接，所述第二连接段连接在所述第一连接段与所述第三连接段之间，所述第一连接段和所述第三连接段均沿第二方向延伸，所述第二连接段沿所述第一方向延伸；
多条第一补偿信号线，多条所述第一补偿信号线位于所述显示区，多条所述第一补偿信号线包括多条第一类补偿信号线和多条第二类补偿信号线，所述第一类补偿信号线沿所述第一方向延伸，所述第二类补偿信号线沿所述第二方向延伸；
其中，所述第一连接信号线在所述阵列基板所在平面上的正投影与所述像素电路在所述阵列基板所在平面上的正投影无交叠，且所述第一补偿信号线在所述阵列基板所在平面上的正投影与所述像素电路在所述阵列基板所在平面上的正投影无交叠，所述第一类补偿信号线用于补偿所述显示区在所述第一方向上的走线密度的一致性，所述第二类补偿信号线用于补偿所述显示区在所述第二方向上的走线密度的一致性。
2.根据权利要求1所述的阵列基板，其特征在于，在所述第二方向上，相邻所述第一类补偿信号线之间的线间距与相邻所述第二连接段之间的线间距相等，且所述第一类补偿信号线的线宽与所述第二连接段的线宽相等；和/或，
在所述第一方向上，相邻所述第二类补偿信号线之间的线间距、相邻所述第一连接段之间的线间距及相邻所述第三连接段之间的线间距相等，且所述第二类补偿信号线的线宽、所述第一连接段及所述第三连接段的线宽相等。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
多条第一固定电压信号线，多条所述第一固定电压信号线与所述像素电路电连接且沿第一方向延伸；
多条第二固定电压信号线，多条所述第二固定电压信号线与所述像素电路电连接且沿第二方向延伸；
其中，所述第一类补偿信号线与所述第二固定电压信号线电连接，所述第二类补偿信号线与所述第一固定电压信号线电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一固定电压信号线与所述第二固定电压信号线位于不同膜层，所述第二连接段、所述第一类补偿信号线及所述第一信号线设置为同层且同材质，所述第一连接段、所述第三连接段、所述第二类补偿信号线设置为同层且同材质。
5.根据权利要求1所述的阵列基板，其特征在于，所述孔区在所述第二方向上具有中心线，所述第二类信号线与所述中心线在所述第二方向上的垂直距离越小，所述第二类信号线电连接的所述第二连接段与所述中心线在所述第二方向上的垂直距离越小，且所述第二类信号线与所述中心线在所述第二方向上的垂直距离越小，所述第二类信号线电连接的所述第一连接段及所述第三连接段与所述中心线在所述第二方向上的垂直距离越大。
6.根据权利要求5所述的阵列基板，其特征在于，所述孔区同一侧的相邻所述第二连接段之间间隔的沿所述第二方向排布的所述像素电路的数量相等，且相邻所述第一连接段之间间隔的沿所述第一方向排布的所述像素电路的数量与相邻所述第三连接段之间间隔的沿所述第一方向排布的所述像素电路的数量相等；
所述孔区同一侧的相邻所述第二连接段之间间隔的沿所述第二方向排布的所述像素电路的数量，等于相邻所述第一连接段之间间隔的沿所述第一方向排布的所述像素电路的数量的两倍。
7.根据权利要求6所述的阵列基板，其特征在于，相邻所述第二连接段之间间隔的沿所述第二方向排布的多个所述像素电路紧邻设置，相邻所述第一类补偿信号线之间间隔的沿所述第二方向排布的多个所述像素电路紧邻设置。
8.根据权利要求1至7任一项所述的阵列基板，其特征在于，所述第一方向为列方向，所述第二方向为行方向，所述第一信号线为数据信号线，或者，所述第一方向为行方向，所述第二方向为列方向，所述第一信号线为扫描信号线或发光控制信号线或参考电压信号线。
9.根据权利要求1至7任一项所述的阵列基板，其特征在于，所述第一方向为列方向，所述第二方向为行方向，所述第一信号线为数据信号线，所述阵列基板还包括：
多条第二信号线，所述第二信号线为扫描信号线或发光控制信号线或参考电压信号线，各所述第二信号线与所述像素电路电连接且沿所述第二方向延伸，多条所述第二信号线包括多条第三类信号线和多条第四类信号线，各所述第四类信号线包括被所述孔区分隔的第三段和第四段；
多条第二连接信号线，多条所述第二连接信号线中的至少部分位于所述显示区，所述第二连接信号线包括相互连接的第四连接段、第五连接段和第六连接段，所述第四连接段与所述第三段电连接，所述第六连接段与所述第四段电连接，所述第五连接段连接在所述第四连接段与所述第六连接段之间，所述第四连接段和所述第六连接段均沿所述第一方向延伸，所述第五连接段沿所述第二方向延伸；
多条第二补偿信号线，多条所述第二补偿信号线位于所述显示区，多条所述第二补偿信号线包括多条第三类补偿信号线和多条第四类补偿信号线，所述第三类补偿信号线沿所述第一方向延伸，所述第四类补偿信号线沿所述第二方向延伸；
其中，所述第二连接信号线在所述阵列基板所在平面上的正投影与所述像素电路在所述阵列基板所在平面上的正投影无交叠，且所述第二补偿信号线在所述阵列基板所在平面上的正投影与所述像素电路在所述阵列基板所在平面上的正投影无交叠，所述第三类补偿信号线用于补偿所述显示区在所述第一方向上的走线密度的一致性，所述第四类补偿信号线用于补偿所述显示区在所述第二方向上的走线密度的一致性。
10.一种显示面板，其特征在于，包括如权利要求1至9任一项所述的阵列基板。
11.一种显示装置，其特征在于，包括如权利要求10所述的显示面板。
CN202110206171.XA 2021-02-24 2021-02-24 阵列基板、显示面板及显示装置 Active CN113223409B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110206171.XA CN113223409B (zh) 2021-02-24 2021-02-24 阵列基板、显示面板及显示装置
PCT/CN2021/129200 WO2022179175A1 (zh) 2021-02-24 2021-11-08 阵列基板、显示面板及显示装置
KR1020237021705A KR20230107379A (ko) 2021-02-24 2021-11-08 어레이 기판, 표시 패널 및 표시 장치
US18/341,064 US20230345785A1 (en) 2021-02-24 2023-06-26 Array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110206171.XA CN113223409B (zh) 2021-02-24 2021-02-24 阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113223409A CN113223409A (zh) 2021-08-06
CN113223409B true CN113223409B (zh) 2022-07-12

Family

ID=77084730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110206171.XA Active CN113223409B (zh) 2021-02-24 2021-02-24 阵列基板、显示面板及显示装置

Country Status (4)

Country Link
US (1) US20230345785A1 (zh)
KR (1) KR20230107379A (zh)
CN (1) CN113223409B (zh)
WO (1) WO2022179175A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223409B (zh) * 2021-02-24 2022-07-12 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置
CN113823642B (zh) * 2021-09-15 2024-01-19 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置
CN115148776A (zh) * 2022-06-30 2022-10-04 厦门天马显示科技有限公司 一种显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634072A (zh) * 2017-10-25 2018-01-26 厦门天马微电子有限公司 阵列基板及显示面板
CN108598139A (zh) * 2018-06-26 2018-09-28 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061568A (ko) * 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
CN107633812B (zh) * 2017-10-30 2019-12-10 武汉天马微电子有限公司 一种显示面板及显示装置
KR102583232B1 (ko) * 2018-11-02 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR102659189B1 (ko) * 2018-11-27 2024-04-19 삼성디스플레이 주식회사 표시장치
CN109637372B (zh) * 2019-01-28 2021-07-30 武汉天马微电子有限公司 显示面板及显示装置
CN110323257B (zh) * 2019-04-12 2021-05-14 武汉天马微电子有限公司 阵列基板、显示面板及显示装置
KR20200124800A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치
TWI696988B (zh) * 2019-05-02 2020-06-21 友達光電股份有限公司 顯示面板
CN110176465A (zh) * 2019-06-27 2019-08-27 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR20210014263A (ko) * 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치
CN111261032A (zh) * 2020-03-23 2020-06-09 Oppo广东移动通信有限公司 一种设置摄像头孔的屏幕
CN111862892B (zh) * 2020-07-24 2022-02-01 云谷（固安）科技有限公司 显示屏和终端设备
CN112038381B (zh) * 2020-09-10 2022-09-20 武汉天马微电子有限公司 显示面板及显示装置
CN113160743B (zh) * 2021-02-24 2023-04-18 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置
CN113223409B (zh) * 2021-02-24 2022-07-12 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634072A (zh) * 2017-10-25 2018-01-26 厦门天马微电子有限公司 阵列基板及显示面板
CN108598139A (zh) * 2018-06-26 2018-09-28 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN113223409A (zh) 2021-08-06
US20230345785A1 (en) 2023-10-26
WO2022179175A1 (zh) 2022-09-01
KR20230107379A (ko) 2023-07-14

Similar Documents

Publication Publication Date Title
CN113160743B (zh) 阵列基板、显示面板及显示装置
CN113160742B (zh) 阵列基板、显示面板及显示装置
CN113223409B (zh) 阵列基板、显示面板及显示装置
CN112151592B (zh) 显示面板及显示装置
US10839192B2 (en) Display panel and display device
CN111834425B (zh) 显示面板及显示装置
KR20200144193A (ko) 표시 장치
CN111952343B (zh) 阵列基板及显示面板
CN111312152B (zh) 显示面板及显示装置
CN110931515B (zh) 一种阵列基板、显示面板以及显示装置
CN113410257B (zh) 阵列基板、显示面板及显示装置
US20230402467A1 (en) Array substrate, display panel and display apparatus
CN111833741B (zh) 阵列基板、显示面板及显示装置
CN113571570A (zh) 显示面板及显示装置
US20220181357A1 (en) Array substrate, display panel and display device
CN111833738B (zh) 阵列基板、显示面板及显示装置
CN115497410A (zh) 显示面板和显示装置
US20220292868A1 (en) Fingerprint image sensor and electronic device
CN113380830B (zh) 阵列基板、显示面板及显示装置
CN114267283B (zh) 一种显示面板及显示装置
CN113113460B (zh) 显示面板及显示装置
CN111834377A (zh) 阵列基板、显示面板及显示装置
CN116312384A (zh) 显示面板及显示装置
CN117242919A (zh) 阵列基板、显示面板及显示装置
CN117280894A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant