CN107871766B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107871766B
CN107871766B CN201710866523.8A CN201710866523A CN107871766B CN 107871766 B CN107871766 B CN 107871766B CN 201710866523 A CN201710866523 A CN 201710866523A CN 107871766 B CN107871766 B CN 107871766B
Authority
CN
China
Prior art keywords
pixel
disposed
line
display device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710866523.8A
Other languages
English (en)
Other versions
CN107871766A (zh
Inventor
金阳完
李受珍
权善子
金炳善
朴贤爱
朴亨埈
李在容
全裕珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107871766A publication Critical patent/CN107871766A/zh
Application granted granted Critical
Publication of CN107871766B publication Critical patent/CN107871766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

本公开的示例性示例提供了一种显示装置，所述显示装置包括：基底，包括第一像素区、具有比第一像素区的面积小的面积并且连接到第一像素区的第二像素区以及围绕第一像素区和第二像素区的外围区；第一像素，设置在第一像素区中；第二像素，设置在第二像素区中；第一线，连接到第一像素；第二线，连接到第二像素；虚设部，设置在外围区中，与第一线和第二线中的至少一条叠置，并且提供补偿第一线与第二线之间的负载值的差异的寄生电容；以及电源线，设置在第一像素区和第二像素区中，其中，虚设部包括具有至少一个接触孔的绝缘层。

Description

显示装置
本申请要求于2016年9月22日在韩国知识产权局提交的第10-2016-0121559号韩国专利申请的优先权和权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及一种显示装置。
背景技术
显示装置可以包括多个像素，像素中的每个包括显示元件。像素中的每个还可以包括线和连接到线并驱动显示元件的多个晶体管。
连接到像素的线可以具有根据它们的长度而变化的负载值。由于工艺余量，设置有像素的像素区的尺寸可以根据其位置而变化。在显示装置上显示的图像中会发生由线之间的负载值的差异和和像素区的尺寸的差异引起的亮度差。
发明内容
本公开的实施例提供了一种具有均匀的亮度的显示装置。
本公开的实施例提供了一种显示装置，所述显示装置包括：基底，包括第一像素区、具有比第一像素区的面积小的面积并且连接到第一像素区的第二像素区以及围绕第一像素区和第二像素区的外围区；第一像素，设置在第一像素区中；第二像素，设置在第二像素区中；第一线，连接到第一像素；第二线，连接到第二像素；虚设部，设置在外围区中，与第一线和第二线中的至少一条叠置，并且提供补偿第一线与第二线之间的负载值的差异的寄生电容；以及电源线，设置在第一像素区和第二像素区中，其中，虚设部包括具有至少一个接触孔的绝缘层。
虚设部可以包括：有源图案，设置在基底上；第一金属层，设置在绝缘层上，其中，绝缘层设置在有源图案上，有源图案的一部分通过至少一个接触孔暴露，其中，有源图案和第一金属层通过接触孔连接。
接触孔可以设置在有源图案与第一金属层之间的重叠区域中。
第一金属层可以连接到电源线。
固定电压可以被施加到电源线和虚设部。
外围区可以包括：第一外围区，位于第一像素区的附近；第二外围区，位于第二像素区的附近；以及附加的外围区，与第一外围区和第二外围区相邻。
虚设部可以设置在第二外围区中。
虚设部还可以包括设置在有源图案与第一金属层之间的第二金属层。
绝缘层还可以包括虚设接触孔。
设置在虚设部中的元件的密度可以与设置在设置为在第二像素区中最靠近虚设部的第二像素中的元件的密度相似。
虚设部可以包括彼此分离一定距离的至少两个子虚设部。
至少两个子虚设部可以通过结合图案彼此连接。
结合图案可以设置在第二金属层与第一金属层之间。
显示装置还可以包括：钝化层，设置在第一金属层上；像素限定层，设置在钝化层上；以及密封层，覆盖第一像素区、第二像素区和外围区的部分并且包括无机材料。
钝化层和像素限定层可以包括谷，谷通过沿第一像素区和第二像素区的周界去除钝化层和像素限定层的部分形成。
谷可以形成在与结合图案对应的位置处。
密封层可以覆盖钝化层和像素限定层的侧表面。
第一线可以是在基底上在第一方向上延伸并且向第一像素供应扫描信号的第一扫描线，第二线可以是在第一方向上延伸并且向第二像素供应扫描信号的第二扫描线。
第一扫描线的长度可以比第二扫描线的长度大。
第二扫描线可以延伸到第二外围区并且与虚设部叠置。
延伸到第二外围区的第二扫描线可以与第二金属层一体地形成。
显示装置还可以包括连接到第一像素的第一发射控制线和连接到第二像素的第二发射控制线。
第二发射控制线可以延伸到第二外围区并且与虚设部叠置。
显示装置还可以包括在基底上在与第一方向交叉的第二方向上延伸的数据线，其中，数据线与电源线分离。
第二像素可以包括连接到第二扫描线和数据线的晶体管，其中，晶体管包括：有源图案，设置在基底上；栅电极，设置在有源图案上，并且栅极绝缘层置于栅电极与有源图案之间；层间绝缘层，包括覆盖栅电极的第一层间绝缘层和设置在第一层间绝缘层上的第二层间绝缘层；以及源电极和漏电极，设置在层间绝缘层上并且连接到有源图案。
基底还可以包括与第二像素区分离并且连接到第一像素区的第三像素区以及围绕第三像素区的第三外围区。
虚设部可以设置在第三外围区中。
显示装置还可以包括设置在第三像素区中的第三像素以及向第三像素供应扫描信号的第三扫描线，其中，第三扫描线延伸到第三外围区并且与虚设部叠置。
附图说明
图1和图2是示出根据各种实施例的显示装置的平面图。
图3是示出图1中示出的显示装置的像素和驱动器的实施例的框图。
图4是图3中示出的第一像素的实施例的电路图。
图5是示出图4中示出的第一像素的详细平面图。
图6是沿图5的线I-I’截取的剖视图。
图7是沿图5的线II-II’截取的剖视图。
图8是示出与图1的P1对应的部分的平面图。
图9是沿图8的线III-III’截取的剖视图。
图10至图13是示出图8中示出的第二像素和虚设部的元件的层的示意性布局图。
图14是示出与图1的P1对应的部分的平面图，用于示出根据另一实施例的虚设部的部分和与虚设部相邻的第二像素区的一部分。
图15和图16是示出根据另一实施例的显示装置的平面图。
图17是示出与图15的P2对应的部分的平面图。
图18是沿图17的线IV-IV’截取的剖视图。
具体实施方式
各种修改和变化可以应用于根据本公开的实施例的示例，从而实施例的示例将在附图中示出并在说明书中描述。然而，根据本公开的实施例的示例不限于具体实施例，而是包括包含在本公开的精神和技术范围内的所有变化、等同物或替代物。
同样的附图标记用于表示说明书和附图中的相同的或相似的元件。在附图中，为了清楚示出，夸大了组件的尺寸。诸如第一或第二的术语可以用于描述各种组件，但是组件不受上述术语限制。上述术语用于将一个组件与另一组件区分开，例如，在不脱离根据本公开的范围的情况下，第一组件可以被称为第二组件，类似地，第二组件可以被称为第一组件。除非指示为相反，否则单数形式的术语可以包括复数形式。
在本公开中，将理解的是，术语“包括”和“具有”意图指明说明书中描述的特性、数量、步骤、操作、构成元件和组件或其组合的存在，并且预先不排除存在或附加一个或多个其它具体特性、数量、步骤、操作、构成元件和组件或其组合的可能性。将理解的是，当诸如层、膜、区域或基底的元件被称为在另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在中间元件，相反，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“下方”时，它可以直接在所述另一元件的下方，或者也可以存在中间元件。
现在将参照附图更充分地描述根据本公开的示例性实施例的显示装置。
图1和图2是示出根据各种实施例的显示装置的平面图。
显示装置可以包括：基底SUB；多个像素(PXL1、PXL2和PXL3；在下文中，“PXL”)，设置在基底SUB上；驱动器，设置在基底SUB上并且驱动像素PXL；电源单元，向像素PXL供应电力；以及线部分，将像素PXL和驱动器彼此连接。
基底SUB可以包括多个区域，多个区域中的至少两个可以包括不同的尺寸。根据一个实施例，基底SUB可以具有三个区域。这三个区域可以具有彼此不同的尺寸，或者三个区域中的两个可以具有不同的尺寸。根据另一实施例，基底SUB可以具有四个或更多个区域。
为了便于说明，在下面作为示例描述具有三个区域(即，第一区域A1、第二区域A2和第三区域A3)的基底SUB。
第一区域A1、第二区域A2和第三区域A3中的每个可以具有各种形状。例如，第一区域A1、第二区域A2和第三区域A3中的每个可以具有各种形状，诸如具有包括直边的封闭形状的多边形、包括曲边的圆形或椭圆形或者包括直边和曲边的半圆形或半椭圆形。
参照图1，第一区域A1、第二区域A2和第三区域A3中的每个可以具有基本矩形形状。参照图2，第一区域A1、第二区域A2和第三区域A3中的每个的至少角部可以具有随着远离第二区域A2和第三区域A3与第一区域A1之间的边界而减小的宽度。例如，第二区域A2和第三区域A3的外角可以被切割为具有倾斜的角部。
第一区域A1、第二区域A2和第三区域A3可以包括像素区(PXA1、PXA2和PXA3；在下文中，“PXA”)和外围区(PPA1、PPA2和PPA3；在下文中，“PPA”)。像素区PXA可以表示设置有显示图像的像素PXL的区域。下面描述像素PXL。
根据一个实施例，第一像素区PXA1、第二像素区PXA2和第三像素区PXA3可以分别具有与第一区域A1、第二区域A2和第三区域A3的形状基本对应的形状。
外围区PPA可以表示不设置像素PXL的区域，即，不显示图像的区域。被构造为驱动像素PXL的驱动器、被构造为向像素PXL施加电力的电源单元和将像素PXL连接到驱动器的线(未示出)中的一些可以设置在外围区PPA中。外围区PPA可以与显示装置的边框对应，边框的宽度由外围区PPA的宽度来确定。
下面描述第一区域A1、第二区域A2和第三区域A3。
第一区域A1、第二区域A2和第三区域A3之中的第一区域A1可以具有最大的面积。第一区域A1可以包括显示图像的第一像素区PXA1和围绕第一像素区PXA1的至少一部分的第一外围区PPA1。
第一像素区PXA1可以设置为具有与第一区域A1的形状对应的形状。根据一个实施例，第一像素区PXA1可以具有在第一方向DR1上的第一宽度W1和在与第一方向DR1交叉的第二方向DR2上的第一长度L1。
第一外围区PPA1可以设置在第一像素区PXA1的至少一侧上。根据一个实施例，第一外围区PPA1可以围绕第一像素区PXA1的周界，并且可以设置在除了布置有第二区域A2和第三区域A3的位置之外的任何位置处。根据一个实施例，第一外围区PPA1可以包括在第一方向DR1上延伸的水平部分和在第二方向DR2上延伸的竖直部分。第一外围区PPA1的竖直部分可以设置为一对并且通过第一像素区PXA1在第一方向DR1上彼此分离。
第二区域A2可以具有比第一区域A1的面积小的面积。第二区域A2可以包括显示图像的第二像素区PXA2和围绕第二像素区PXA2的至少一部分的第二外围区PPA2。
第二像素区PXA2可以设置为具有与第二区域A2的形状对应的形状。根据一个实施例，第二像素区PXA2可以具有比第一像素区PXA1的第一宽度W1短的第二宽度W2。第二像素区PXA2可以具有比第一像素区PXA1的第一长度L1短的第二长度L2。第二像素区PXA2可以从第一像素区PXA1延伸，并且直接连接到第一像素区PXA1。例如，第二像素区PXA2的一侧可以与第一像素区PXA1的一侧接触。
第二外围区PPA2可以设置在第二像素区PXA2的至少一侧上。根据一个实施例，除了第一像素区PXA1和第二像素区PXA2彼此连接的部分之外，第二外围区PPA2可以围绕第二像素区PXA2。根据一个实施例，第二外围区PPA2可以包括在第一方向DR1上延伸的水平部分和在第二方向DR2上延伸的竖直部分。第二外围区PPA2的竖直部分可以设置为一对并且通过第二像素区PXA2在第一方向DR1上彼此分离。
第三区域A3可以具有比第一区域A1的尺寸小的尺寸。例如，第三区域A3可以具有与第二区域A2的尺寸基本相同的尺寸。第三区域A3可以包括显示图像的第三像素区PXA3和围绕第三像素区PXA3的至少一部分的第三外围区PPA3。
第三像素区PXA3可以具有与第三区域A3的形状对应的形状。根据一个实施例，第三像素区PXA3可以具有比第一像素区PXA1的第一宽度W1短的第三宽度W3。第三像素区PXA3可以具有比第一像素区PXA1的第一长度L1短的第三长度L3。第二宽度W2和第三宽度W3可以彼此基本相同。此外，第二长度L2和第三长度L3可以彼此基本相同。
第三像素区PXA3可以从第一像素区PXA1延伸，并且可以直接连接到第一像素区PXA1。例如，第三像素区PXA3的一侧可以与第一像素区PXA1的一侧接触。
第三外围区PPA3可以设置在第三像素区PXA3的至少一侧上。根据一个实施例，除了第一像素区PXA1和第三像素区PXA3彼此连接的部分之外，第三外围区PPA3可以围绕第三像素区PXA3。根据一个实施例，第三外围区PPA3可以包括在第一方向DR1上延伸的水平部分和在第二方向DR2上延伸的竖直部分。第三外围区PPA3的竖直部分可以设置为一对并且通过第一像素区PXA1在第一方向DR1上彼此分离。
根据一个实施例，第三区域A3和第二区域A2可以具有相对于从第一区域A1的第一外围区PPA1的水平部分的中间点在第二方向DR2上延伸的假想中心线的线对称。除了一些线之外，设置在第三区域A3中的各个元件的布置可以与第二区域A2中的各个元件的布置基本相同。
第二区域A2和第三区域A3可以从基底SUB的第一区域A1在第二方向DR2上延伸。此外，因为第二区域A2和第三区域A3彼此分离，所以基底SUB的第二区域A2与第三区域A3之间的部分可以被按下。例如，基底SUB可以在第二区域A2与第三区域A3之间具有凹口。
根据一个实施例，第一外围区PPA1的竖直部分可以连接到第二外围区PPA2的竖直部分和第三外围区PPA3的竖直部分中的一些。例如，第一外围区PPA1的左竖直部分和第二外围区PPA2的左竖直部分可以彼此连接，第一外围区PPA1的右竖直部分和第三外围区PPA3的右竖直部分可以彼此连接。此外，第一外围区PPA1的左竖直部分和第二外围区PPA2的左竖直部分可以具有同一宽度(W4；在下文中“第四宽度”)。第一外围区PPA1的右竖直部分和第三外围区PPA3的右竖直部分可以具有同一宽度(W5；在下文中，“第五宽度”)。
第四宽度W4可以与第五宽度W5不同。例如，第四宽度W4可以比第五宽度W5窄。
根据一个实施例，基底SUB还可以包括附加的外围区APA。附加的外围区APA可以设置为与第一像素区PXA1、第二外围区PPA2和第三外围区PPA3相邻。例如，附加的外围区APA可以将第二外围区PPA2和第三外围区PPA3彼此连接。更具体地，附加的外围区APA可以将第二外围区PPA2的右竖直部分和第三外围区PPA3的左竖直部分彼此连接。此外，附加的外围区APA可以设置在第二区域A2与第三区域A3之间的第一像素区PXA1的侧面上。
像素PXL可以在包括第一像素区PXA1、第二像素区PXA2和第三像素区PXA3的基底SUB上设置在像素区PXA中。像素PXL中的每个可以包括发光的显示元件。例如，显示元件可以是液晶显示(LCD)器件、电泳显示(EPD)器件、电润湿显示器件(EWD)和有机发光显示器件(OLED)器件中的任何一个。在下文中，为了便于说明，有机发光显示器件的显示元件作为示例被进行描述。
像素PXL中的每个可以发射红色、绿色和蓝色中的一种的光。然而，本公开不限于此。例如，像素PXL中的每个可以发射青色、品红色、黄色和白色的光。
像素PXL可以包括布置在第一像素区PXA1中的第一像素PXL1、布置在第二像素区PXA2中的第二像素PXL2和布置在第三像素区PXA3中的第三像素PXL3。根据一个实施例，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以以包括在第一方向DR1上延伸的行和在第二方向DR2上延伸的列的矩阵形式布置。然而，第一像素PXL1、第二像素PXL2和第三像素PXL3的布置可以不具体地限制于此。换言之，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有各种布置。
在第二区域A2和第三区域A3中，第二像素PXL2的数量和第三像素PXL3的数量可以根据每行而变化。参照图2，在第二区域A2和第三区域A3中，布置在与斜角对应的行中的第二像素PXL2的数量和第三像素PXL3的数量可以比布置在与靠近第一像素区A1的直边对应的行中的第二像素PXL2的数量和第三像素PXL3的数量小。此外，布置在行中的第二像素PXL2的数量和第三像素PXL3的数量可以随着行的长度减小而减小。因此，可以减小连接布置在斜角中的第二像素PXL2和第三像素PXL3的线的长度。
驱动器可以通过相应的线部分向每个像素PXL供应信号，以控制每个像素PXL的驱动。图1和图2仅示出了线部分的第二扫描线S2和第三扫描线S3以及第二发射控制线E2和第三发射控制线E3。第二扫描线S2和第二发射控制线E2可以设置在第二像素区PXA2中，第三扫描线S3和第三发射控制线E3可以设置在第三像素区PXA3中。具体地，第二扫描线S2和第二发射控制线E2可以延伸到第二外围区PPA2，第三扫描线S3和第三发射控制线E3可以延伸到第三外围区PPA3。下面参照图3描述线部分的详细描述。
驱动器可以包括：扫描驱动器(SDV1、SDV2和SDV3；在下文中，“SDV”)，沿扫描线向各个像素PXL供应扫描信号；发射驱动器(EDV1、EDV2和EDV3；在下文中，“EDV”)，沿发射控制线向各个像素PXL供应发射控制信号；数据驱动器DDV，沿数据线向各个像素PXL供应数据信号；以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
根据一个实施例，扫描驱动器SDV可以包括连接到第一像素PXL1的第一扫描驱动器SDV1、连接到第二像素PXL2的第二扫描驱动器SDV2和连接到第三像素PXL3的第三扫描驱动器SDV3。根据一个实施例，发射驱动器EDV可以包括连接到第一像素PXL1的第一发射驱动器EDV1、连接到第二像素PXL2的第二发射驱动器EDV2和连接到第三像素PXL3的第三发射驱动器EDV3。
第一扫描驱动器SDV1可以设置在第一外围区PPA1的竖直部分的至少一个上。因为第一外围区PPA1的竖直部分设置为通过第一像素区PXA1在第一方向DR1上彼此分离的一对，所以第一扫描驱动器SDV1可以设置在第一外围区PPA1的一对竖直部分的至少一个上。第一扫描驱动器SDV1可以在第二方向DR2上延伸。
以相似的方式，第二扫描驱动器SDV2可以设置在第二外围区PPA2中，第三扫描驱动器SDV3可以设置在第三外围区PPA3中。
与第一扫描驱动器SDV1相似，第一发射驱动器EDV1可以设置在第一外围区PPA1的竖直部分的至少一个上。第一发射驱动器EDV1可以在第二方向DR2上延伸。
以相似的方式，第二发射驱动器EDV2可以设置在第二外围区PPA2中，第三发射驱动器EDV3可以设置在第三外围区PPA3中。
数据驱动器DDV可以设置在第一外围区PPA1中。例如，数据驱动器DDV可以设置在第一外围区PPA1的水平部分中。数据驱动器DDV可以在第一方向DR1上延伸。
根据一些实施例，如果需要，扫描驱动器SDV、发射驱动器EDV和/或数据驱动器DDV的位置可以彼此调换。
时序控制器(未示出)可以通过各种线连接到第一扫描驱动器SDV1、第二扫描驱动器SDV2、第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2、第三发射驱动器EDV3以及数据驱动器DDV。然而，时序控制器的布置不具体地限制于此。例如，时序控制器可以安装到印刷电路板上，并且通过印刷电路板连接到第一扫描驱动器SDV1、第二扫描驱动器SDV2、第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2、第三发射驱动器EDV3以及数据驱动器DDV。印刷电路板可以是柔性印刷电路板，并且设置在诸如基底SUB的一个侧表面或基底SUB的后表面的各种位置处。
电源单元可以包括一条或更多条电源线。例如，电源单元可以包括第一电源线ELVDD和第二电源线ELVSS。第一电源线ELVDD和第二电源线ELVSS可以向第一像素PXL1、第二像素PXL2和第三像素PXL3施加电力。
第一电源线ELVDD和第二电源线ELVSS中的一个(例如，第二电源线ELVSS)可以设置为与第一外围区PPA1的一侧、第二外围区PPA2的一侧和第三外围区PPA3的一侧中的至少一侧对应。例如，第二电源线ELVSS可以设置在设置有第一外围区PPA1的数据驱动器DDV的区域中。此外，第二电源线ELVSS可以在第一外围区PPA1中在第一方向DR1上延伸。
除了设置有第一外围区PPA1的数据驱动器DDV的区域之外，另一条电源线(即，第一电源线ELVDD)可以设置为围绕第一像素区PXA1、第二像素区PXA2和第三像素区PXA3。例如，第一电源线ELVDD可以沿第一外围区PPA1的左竖直部分、第二外围区PPA2、第三外围区PPA3、附加的外围区APA和第一外围区PPA1的右竖直部分延伸。
如上所述，例如，第二电源线ELVSS可以设置在第一外围区PPA1中，以与第一像素区PXA1的一侧对应，第一电源线ELVDD设置在剩余的外围区PPA中。然而，本公开不限于此。例如，第一电源线ELVDD和第二电源线ELVSS可以设置为围绕第一像素区PXA1、第二像素区PXA2和第三像素区PXA3。
施加到第一电源线ELVDD的电压可以比施加到第二电源线ELVSS的电压高。
设置在第二像素区PXA2中的第二扫描线S2的长度和设置在第三像素区PXA3中的第三扫描线S3的长度可以与设置在第一像素区PXA1中的第一扫描线的长度不同。以相同的方式，连接到第二像素区PXA2的第二发射控制线E2的长度和连接到第三像素区PXA3的第三发射控制线E3的长度可以与连接到第一像素区PXA1的第一发射控制线E1的长度不同。设置在像素区PXA中的线的长度的差会引起像素区PXA的负载值的差异。
根据一个实施例，为了补偿各个像素区PXA之间的负载值的差异，可以在与每个像素区PXA对应的外围区PPA中使用具有不同寄生电容的虚设部DMP。根据一个实施例，虚设部DMP可以设置在第二外围区PPA2和第三外围区PPA3中的每个中。然而，本公开不限于此。下面参照图8描述虚设部DMP。
图3是示出图1中示出的显示装置的像素和驱动器的实施例的框图。在图3中，为了便于说明，第一电源由与图1中示出的第一电源线ELVDD相同的附图标记来表示。第二电源由与如图1中示出的第二电源线ELVSS相同的附图标记来表示。
参照图1和图3，根据一个实施例的显示装置可以包括像素PXL、驱动器和线部分。
像素PXL可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3，驱动器可以包括第一扫描驱动器SDV1、第二扫描驱动器SDV2、第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2、第三发射驱动器EDV3、数据驱动器DDV以及时序控制器TC。在图3中，为了便于说明，示出了第一扫描驱动器SDV1、第二扫描驱动器SDV2、第三扫描驱动器SDV3、第一发射驱动器EDV1、第二发射驱动器EDV2、第三发射驱动器EDV3、数据驱动器DDV以及时序控制器TC的位置。在制造显示装置时，可以在显示装置中改变这些位置。例如，数据驱动器DDV可以设置为与接近第一区域A1相比更接近第二区域A2和第三区域A3。然而，本公开不限于此。例如，数据驱动器DDV可以设置在与第一区域A1相邻的区域中。
从驱动器向像素PXL中的每个供应各种信号的线部分可以包括扫描线、数据线D1至Dm、发射控制线、第一电源线ELVDD、第二电源线ELVSS(参见图1)和初始化电源线(未示出)。扫描线可以包括分别连接到第一像素PXL1、第二像素PXL2和第三像素PXL3的第一扫描线S11至S1n、第二扫描线S21和S22以及第三扫描线S31和S32。发射控制线可以包括分别连接到第一像素PXL1、第二像素PXL2和第三像素PXL3的第一发射控制线E11至E1n、第二发射控制线E21和E22以及第三发射控制线E31和E32。数据线D1至Dm以及第一电源线ELVDD和第二电源线ELVSS可以分别连接到第一像素PXL1、第二像素PXL2和第三像素PXL3。
第一像素PXL1可以设置在第一像素区PXA1中。第一像素PXL1可以连接到第一扫描线S11至S1n、第一发射控制线E11至E1n和数据线D1至Dm。当从第一扫描线S11至S1n供应扫描信号时，第一像素PXL1可以从数据线D1至Dm接收数据信号。接收数据信号的第一像素PXL1可以控制从第一电源ELVDD经由有机发光二极管OLED流向第二电源ELVSS的电流的量。
第二像素PXL2可以设置在第二像素区PXA2中。第二像素PXL2可以连接到第二扫描线S21和S22、第二发射控制线E21和E22以及数据线D1至D3。当从第二扫描线S21和S22供应扫描信号时，第二像素PXL2可以从数据线D1至D3接收数据信号。接收数据信号的第二像素PXL2可以控制从第一电源ELVDD经由有机发光二极管OLED流向第二电源ELVSS的电流量。
第三像素PXL3可以设置在第三像素区PXA3中。第三像素PXL3可以连接到第三扫描线S31和S32、第三发射控制线E31和E32以及数据线D1至D3。当从第三扫描线S31和S32供应扫描信号时，第三像素PXL3可以从数据线D1至D3接收数据信号。接收数据信号的第三像素PXL3可以控制从第一电源ELVDD经由有机发光二极管OLED流向第二电源ELVSS的电流的量。
第一扫描驱动器SDV1可以响应于来自时序控制器TC的第一栅极控制信号GCS1而向第一扫描线S11至S1n供应扫描信号。例如，第一扫描驱动器SDV1可以顺序地向第一扫描线S11至S1n供应扫描信号。当顺序地向第一扫描线S11至S1n顺序地供应扫描信号时，第一扫描驱动器SDV1可以顺序地选择布置在水平线中的第一像素PXL1。
第二扫描驱动器SDV2可以响应于来自时序控制器TC的第二栅极控制信号GCS2而向第二扫描线S21和S22供应扫描信号。例如，当顺序地向第二扫描线S21和S22供应扫描信号时，第二扫描驱动器SDV2可以顺序地选择布置在水平线中的第二像素PXL2。
第三扫描驱动器SDV3可以响应于来自时序控制器TC的第三栅极控制信号GCS3而向第三扫描线S31和S32供应扫描信号。例如，当顺序地向第三扫描线S31和S32供应扫描信号时，第三扫描驱动器SDV3可以顺序地选择布置在水平线中的第三像素PXL3。
第一发射驱动器EDV1可以响应于来自时序控制器TC的第四栅极控制信号GCS4而向第一发射控制线E11至E1n供应扫描信号。例如，第一发射驱动器EDV1可以顺序地向第一发射控制线E11至E1n供应发射控制信号。
发射控制信号可以被设置为具有比扫描信号的宽度大的宽度。例如，可以供应向第i条第一发射控制线E1i供应的发射控制信号，以与分别向第i-1条第一扫描线S1i-1和第i条第一扫描线S1i供应扫描信号期间的时间段的至少一部分叠置，其中，i是自然数。
第二发射驱动器EDV2可以响应于来自时序控制器TC的第五栅极控制信号GCS5而向第二发射控制线E21和E22供应发射控制信号。例如，第二发射驱动器EDV2可以顺序地向第二发射控制线E21和E22供应发射控制信号。
第三发射驱动器EDV3可以响应于来自时序控制器TC的第六栅极控制信号GCS6而向第三发射控制线E31和E32供应发射控制信号。例如，第三发射驱动器EDV3可以顺序地向第三发射控制线E31和E32供应发射控制信号。
此外，发射控制信号可以被设置为栅极截止电压(例如，高电压)，从而包括在像素PXL中的晶体管可以截止，扫描信号可以被设置为栅极导通电压(例如，低电压)，从而包括在像素PXL中的晶体管可以导通。
数据驱动器DDV可以响应于数据控制信号DCS而向数据线D1至Dm供应数据信号。可以向通过扫描信号选择的像素PXL供应向数据线D1至Dm供应的数据信号。
时序控制器TC可以向扫描驱动器SDV和发射驱动器EDV供应基于外部供应的时序信号产生的第一栅极控制信号GCS1至第六栅极控制信号GCS6，并且向数据驱动器DDV供应数据控制信号DCS。
第一栅极控制信号GCS1至第六栅极控制信号GCS6中的每个可以包括起始脉冲和时钟信号。起始脉冲可以控制第一扫描信号或第一发射控制信号的时序。时钟信号可以用于使起始脉冲移位。
数据控制信号DCS可以包括源起始脉冲和时钟信号。源起始脉冲可以控制数据的采样起始点。可以施加时钟信号，以控制采样操作。
如上所述，在根据一个实施例的显示装置中，像素PXL可以设置在具有不同尺寸的区域A1、A2和A3中。向像素PXL供应信号的扫描线S11至S1n、S21和S22、S31和S32以及发射控制线E11至E1n、E21和E22、E31和E32的长度可以根据区域A1、A2和A3而变化，更具体地，根据像素区PXA的尺寸而变化。例如，如图1中所示，第一像素区PXA1中的第一宽度W1可以比第二像素区PXA2中的第二宽度W2大。因此，当扫描线S11至S1n、S21和S22、S31和S32以及发射控制线E11至E1n、E21和E22、E31和E32在宽度方向(例如，第一方向DR1)上延伸时，第一扫描线S11至S1n和第一发射控制线E11至E1n可以分别具有比第二扫描线S21和S22以及第二发射控制线E21和E22的长度大的长度。扫描线S11至S1n、S21和S22、S31和S32的长度差以及发射控制线E11至E1n、E21和E22、E31和E32的长度差会分别引起扫描线S11至S1n、S21和S22、S31和S32之间的负载值的差异以及发射控制线E11至E1n、E21和E22、E31和E32之间的负载值的差异。换言之，第一扫描线S11至S1n会具有比第二扫描线S21和S22的负载值大的负载值。此外，第一发射控制线E11至E1n会具有比第二发射控制线E21和E22的负载值大的负载值。数据信号的降低会引起第一像素区PXA1的第一像素PXL1与第二像素区PXA2的第二像素PXL2之间的亮度差异。因为第三像素区PXA3的第三像素PXL3可以具有与第二像素PXL2的构造相同的构造，将省略第三像素PXL3的详细描述。
图4是图3中示出的第一像素中的一个的实施例的电路图。为了便于说明，图4示出了连接到第m条数据线Dm和第i条第一扫描线S1i的像素。
参照图3和图4，第一像素PXL1可以包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7以及存储电容器Cst。
有机发光二极管OLED的阳极可以经由第六晶体管T6连接到第一晶体管T1，有机发光二极管OLED的阴极可以连接到第二电源ELVSS。有机发光二极管OLED可以响应于从第一晶体管T1供应的电流的量而产生具有亮度的光。
第一电源ELVDD可以被设置为具有比第二电源ELVSS的电压大的电压，从而电流可以流过有机发光二极管OLED。
第七晶体管T7可以连接在初始化电源Vint与有机发光二极管OLED的阳极之间。此外，第七晶体管T7的栅电极可以连接到第i条第一扫描线S1i。当向第i条第一扫描线S1i供应扫描信号时，第七晶体管T7可以导通，以向有机发光二极管OLED的阳极供应初始化电源Vint的电压。初始化电源Vint可以被设置为具有比数据信号的电压低的电压。
第六晶体管T6可以连接在第一晶体管T1与有机发光二极管OLED之间。此外，第六晶体管T6的栅电极可以连接到第i条第一发射控制线E1i。第六晶体管T6可以在向第i条第一发射控制线E1i供应发射控制信号时截止，并且在剩余时间段导通。
第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1之间。此外，第五晶体管T5的栅电极可以连接到第i条第一发射控制线E1i。第五晶体管T5可以在向第i条第一发射控制线E1i供应发射控制信号时截止，并且在剩余时间段导通。
第一晶体管T1(驱动晶体管)的第一电极可以经由第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6连接到有机发光二极管OLED的阳极。此外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制从第一电源ELVDD经由有机发光二极管OLED流向第二电源ELVSS的电流的量。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到第i条第一扫描线S1i。第三晶体管T3可以在向第i条第一扫描线S1i供应扫描信号时导通，以将第一晶体管T1的第二电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以连接为二极管。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。此外，第四晶体管T4的栅电极可以连接到第i-1条第一扫描线S1i-1。第四晶体管T4可以在向第i-1条第一扫描线S1i-1供应扫描信号时导通，以向第一节点N1供应初始化电源Vint的电压。
第二晶体管T2可以连接在第m条数据线Dm与第一晶体管T1的第一电极之间。此外，第二晶体管T2的栅电极可以连接到第i条第一扫描线S1i。第二晶体管T2可以在向第i条第一扫描线S1i供应扫描信号时导通，以将第m条数据线Dm电连接到第一晶体管T1的第一电极。
存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号对应的电压和第一晶体管T1的阈值电压。
第二像素PXL2和第三像素PXL3可以具有与第一像素PXL1的电路相同的电路。因此，省略了第二像素PXL2和第三像素PXL3的详细描述。
图5是图4中示出的第一像素的详细平面图。图6是沿图5的线I-I’截取的剖视图。图7是沿图5的线II-II’截取的剖视图。图5至图7示出了连接到一个第一像素PXL1的两条第一扫描线S1i-1和S1i、第一发射控制线E1i、电源线PL和数据线Dj，所述一个第一像素PXL1布置在位于根据第一像素PXL1的第一像素区PXA1中的第i行和第j列中。为了便于说明，图5至图7示出了作为“第i-1条第一扫描线S1i-1”的第i-1行中的第一扫描线、作为“第i条第一扫描线S1i”的第i行中的第一扫描线、作为“发射控制线E1i”的第i行中的发射控制线、作为“数据线Dj”的第j行中的数据线以及作为“电源线PL”的第j行中的电源线。
参照图4至图7，根据一个实施例的显示装置可以包括基底SUB、线部分和像素，例如，第一像素PXL1。
基底SUB可以包括透射光的透明绝缘材料。在一个实施例中，基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和晶体玻璃基底中的一种。
在一些实施例中，基底SUB可以是柔性基底。基底SUB可以是塑料基底和包括高分子有机材料的薄膜基底中的一种。例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。然而，基底SUB可以包括除了以上材料之外的各种材料。例如，基底SUB可以包括纤维增强塑料(FRP)。
线部分可以向第一像素PXL1供应信号，并且包括第一扫描线S1i-1和S1i、数据线Dj、发射控制线E1i、电源线PL和初始化电源线IPL。
第一扫描线S1i-1和S1i可以在第一方向DR1上延伸。第一扫描线S1i-1和S1i可以包括顺序地在与第一方向DR1交叉的第二方向DR2上布置的第i-1条第一扫描线S1i-1和第i条第一扫描线S1i。第一扫描线S1i-1和S1i可以接收扫描信号。例如，第i-1条第一扫描线S1i-1可以接收第i-1扫描信号，第i条第一扫描线S1i可以接收第i扫描信号。第i条第一扫描线S1i可以分支成两条线，第i条第一扫描线S1i所分支成的两条线可以连接到不同的晶体管。例如，第i条第一扫描线S1i可以包括与第i-1条第一扫描线S1i-1相邻的上第i条第一扫描线S1i和与上第i条第一扫描线S1i相比远离第i-1条第一扫描线S1i-1的下第i条第一扫描线S1i。
发射控制线E1i可以在第一方向DR1上延伸。发射控制线E1i可以与第i-1条第一扫描线S1i-1和第i条第一扫描线S1i分离，并且布置在第一扫描线S1i-1和第一扫描线S1i这两条扫描线之间。发射控制线E1i可以接收发射控制信号。
数据线Dj可以在第二方向DR2上延伸并且接收数据信号。
电源线PL可以在第二方向DR2上延伸。电源线PL可以与数据线Dj分离。电源线PL可以通过第一电源线ELVDD接收第一电力信号。
初始化电源线IPL可以在第一方向DR1上延伸。初始化电源线IPL可以设置在像素的第i条第一扫描线S1i与第i-1条第一扫描线S1i-1之间。初始化电源线IPL可以接收初始化电源Vint。
第一像素PXL1中的每个可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst和有机发光二极管OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一连接线CNL1。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。
第一连接线CNL1可以将第一栅电极GE1连接到第三漏电极DE3和第四漏电极DE4。第一连接线CNL1的一端可以通过第一接触孔CH1连接到第一栅电极GE1，第一连接线CNL1的另一端可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
根据一个实施例，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1中的每个可以包括半导体层，半导体层可以掺杂或者可以不掺杂杂质。例如，第一源电极SE1和第一漏电极DE1可以包括掺杂有杂质的半导体层，第一有源图案ACT1可以包括不掺杂杂质的半导体层。
第一有源图案ACT1可以具有在长度方向上延伸的条形形状，并且可以在延伸的长度方向上多次弯曲。当在平面中观察时，第一有源图案ACT1可以与第一栅电极GE1叠置。因为第一有源图案ACT1在长度方向上延伸，所以第一晶体管T1的沟道区域也可以在同一长度方向上延伸。因此，可以使施加到第一晶体管T1的栅极电压的驱动范围变宽。因此，能够精确地控制从有机发光二极管OLED发射的光的灰度。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以连接到上第i条第一扫描线S1i。第二栅电极GE2可以设置为第i条第一扫描线S1i的一部分或者从第i条第一扫描线S1i突出。根据一个实施例，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2中的每个可以是半导体层，半导体层可以掺杂有杂质或者可以不掺杂杂质。例如，第二源电极SE2和第二漏电极DE2中的每个可以包括掺杂有杂质的半导体层，而第二有源图案ACT2可以包括不掺杂杂质的半导体层。第二有源图案ACT2可与第二栅电极GE2叠置。第二源电极SE2的一端可以连接到第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2。第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以具有能够防止电流泄漏的双栅极结构。例如，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b可以统称为第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b可以统称为第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b可以统称为第三源电极SE3，第3a漏电极DE3a和第3b漏电极DE3b可以统称为第三漏电极DE3。
第三栅电极GE3可以连接到上第i条第一扫描线S1i。第三栅电极GE3可以设置为上第i条第一扫描线S1i的一部分或者从上第i条第一扫描线S1i延伸。例如，第3a栅电极GE3a可以从上第i条第一扫描线S1i突出，第3b栅电极GE3b可以设置为上第i条第一扫描线S1i。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3中的每个可以包括半导体层，半导体层可以掺杂有杂质或者可以不掺杂杂质。例如，第三源电极SE3和第三漏电极DE3可以包括掺杂有杂质的半导体层，第三有源图案ACT3可以包括不掺杂杂质的半导体层。第三有源图案ACT3可以与第三栅电极GE3叠置。第三源电极SE3的一端可以连接到第三有源图案ACT3。第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3。第三漏电极DE3的另一端可以连接到第四晶体管T4的第四漏电极DE4。此外，第三漏电极DE3可以通过第一连接线CNL1、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以具有能够防止电流泄漏的双栅结构。例如，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a。第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b可以统称为第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b可以统称为第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b可以统称为第四源电极SE4，第4a漏电极DE4a和第4b漏电极DE4b可以统称为第四漏电极DE4。
第四栅电极GE4可以连接到第i-1条第一扫描线S1i-1。第四栅电极GE4可以设置为第i-1条第一扫描线S1i-1的一部分或者从第i-1条第一扫描线S1i-1延伸。例如，第4a栅电极GE4a可以设置为第i-1条第一扫描线S1i-1。第4b栅电极GE4b可以从第i-1条第一扫描线S1i-1突出。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4中的每个可以包括半导体层，半导体层可以掺杂有杂质或者可以不掺杂杂质。例如，第四源电极SE4和第四漏电极DE4可以包括掺杂有杂质的半导体层，第四有源图案ACT4可以包括不掺杂杂质的半导体层。第四有源图案ACT4可以与第四栅电极GE4叠置。
第四源电极SE4的一端可以连接到第四有源图案ACT4。第四源电极SE4的另一端可以连接到第i-1行中的第一像素PXL1的初始化电源线IPL和连接到第i-1行中的第一像素PXL1的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以设置在第四源电极SE4与初始化电源线IPL之间。辅助连接线AUX的一端可以通过第九接触孔CH9连接到第四源电极SE4。辅助连接线AUX的另一端可以通过第i-1行中的第一像素PXL1的第八接触孔CH8连接到第i-1行中的初始化电源线IPL。第四漏电极DE4的一端可以连接到第四有源图案ACT4。第四漏电极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。第四漏电极DE4可以通过第一连接线CNL1、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以连接到第一发射控制线E1i。第五栅电极GE5可以设置为第一发射控制线E1i的一部分，或者从第一发射控制线E1i延伸。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5中的每个可以包括半导体层，半导体层可以掺杂有杂质或者可以不掺杂杂质。例如，第五源电极SE5和第五漏电极DE5可以包括掺杂有杂质的半导体层。第五有源图案ACT5可以与第五栅电极GE5叠置。第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接到电源线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以连接到第一发射控制线E1i。第六栅电极GE6可以设置为第一发射控制线E1i的一部分或者从第一发射控制线E1i延伸。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6中的每个可以包括半导体层，半导体层可以掺杂有杂质或者可以不掺杂杂质。例如，第六源电极SE6和第六漏电极DE6可以包括掺杂有杂质的半导体层，第六有源图案ACT6可以包括不掺杂杂质的半导体层。第六有源图案ACT6可以与第六栅电极GE6叠置。第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以连接到下第i条第一扫描线S1i。第七栅电极GE7可以设置为下第i条第一扫描线S1i的一部分或者从下第i条第一扫描线S1i延伸。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7中的每个可以包括半导体层，半导体层可以掺杂有杂质或者可以不掺杂杂质。例如，第七源电极SE7和第七漏电极DE7可以包括掺杂有杂质的半导体层，第七有源图案ACT7可以包括不掺杂杂质的半导体层。第七有源图案ACT7可以与第七栅电极GE7叠置。第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到初始化电源线IPL。第七漏电极DE7可以连接到布置在第i-1行中的第一像素PXL1的第四晶体管T4的第四源电极SE4。第一像素PXL1的第七漏电极DE7和第四晶体管T4的第四源电极SE4可以通过辅助线AUX、第八接触孔CH8和第九接触孔CH9彼此连接。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以包括第一晶体管T1的第一栅电极GE1。
当在平面中观察时，上电极UE可以与第一栅电极GE1叠置，并且覆盖下电极LE。可以通过增加上电极UE与和下电极LE之间的重叠面积来增加存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。根据一个实施例，与第一电源ELVDD具有相同的电平的电压可以被施加到上电极UE。上电极UE可以在与第一栅电极GE1和第一连接线CNL1彼此接触的第一接触孔CH1对应的位置处具有开口OPN。
有机发光二极管OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在与每个像素PXL1对应的发射区中。第一电极AD可以通过第七接触孔CH7和第十接触孔CH10连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。桥图案BRP可以设置在第七接触孔CH7与第十接触孔CH10之间。桥图案BRP可以连接第六漏电极DE6、第七源电极SE7和第一电极AD。
在下文中，将参照图5至图7根据堆叠顺序来描述根据一个实施例的显示装置的结构。
有源图案(ACT1至ACT7；在下文中，“ACT”)可以设置在基底SUB上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层(未示出)可以设置在基底SUB与第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI可以设置在设置有第一有源图案ACT1至第七有源图案ACT7的基底SUB上。
第i-1条第一扫描线S1i-1、第i条第一扫描线S1i、发射控制线E1i、第一栅电极GE1和第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与上第i条第一扫描线S1i一体地形成。第四栅电极GE4可以与第i-1条第一扫描线S1i-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发射控制线E1i一体地形成。第七栅电极GE7可以与下第i条第一扫描线S1i一体地形成。
第一层间绝缘层IL1可以设置在其上形成有第i-1条第一扫描线S1i-1的基底SUB上。
存储电容器Cst的上电极UE和初始化电源线IPL可以设置在第一层间绝缘层IL1上。存储电容器Cst的上电极UE可以覆盖存储电容器Cst的下电极LE。上电极UE和下电极LE可以形成具有置于上电极UE与下电极LE之间的第一层间绝缘层IL1的存储电容器Cst。
第二层间绝缘层IL2可以设置在其上布置有存储电容器Cst的上电极UE和初始化电源线IPL的基底SUB上。
数据线Dj、电源线PL、第一连接线CNL1、辅助连接线AUX和桥图案BRP可以设置在第二层间绝缘层IL2上。
数据线Dj可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI的第六接触孔CH6连接到第二源电极SE2。
电源线PL可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。电源线PL可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI的第五接触孔CH5连接到第五源电极SE5。
第一连接线CNL1可以通过穿过第二层间绝缘层IL2和第一层间绝缘层IL1的第一接触孔CH1连接到第一栅电极GE1。此外，第一连接线CNL1可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8连接到初始化电源线IPL。此外，辅助连接线AUX可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI的第九接触孔CH9连接到第四源电极SE4。
桥图案BRP可以设置在第六漏电极DE6与第一电极AD之间，并且用作用于连接第六漏电极DE6和第一电极AD的媒介。桥图案BRP可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
钝化层PSV可以设置在其上布置有数据线Dj的基底SUB上。
有机发光二极管OLED可以设置在钝化层PSV上。有机发光二极管OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在钝化层PSV上。第一电极AD可以通过穿过钝化层PSV的第十接触孔CH10连接到桥图案BRP。因为桥图案BRP通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，所以第一电极AD可以连接到第六漏电极DE6和第七源电极SE7。
将像素区PXA划分为与每个像素PXL对应的像素限定层PDL可以设置在其上设置有第一电极AD的基底SUB上。像素限定层PDL可以暴露第一电极AD的顶表面并且沿每个像素PXL的周界从基底SUB突出。
发射层EML可以设置在由像素限定层PDL围绕的像素区PXA中，第二电极CD可以设置在发射层EML上。覆盖第二电极CD的密封层SLM可以设置在第二电极CD上。
第一电极AD和第二电极CD中的一个可以是阳极电极，另一个可以是阴极电极。例如，第一电极AD可以是阳极电极，第二电极CD可以是阴极电极。
此外，第一电极AD和第二电极CD中的至少一个可以是透射电极。例如，当有机发光二极管OLED是底发射型有机发光显示器件时，第一电极AD可以是透射电极，第二电极CD可以是反射电极。当有机发光二极管OLED是顶发射型有机发光显示器件时，第一电极AD是反射电极，第二电极CD是透射电极。当有机发光二极管OLED是双发射型有机发光显示器件时，第一电极AD和第二电极CD两者可以是透射电极。为了便于说明，描述了有机发光二极管OLED是顶发射型有机发光显示器件并且第一电极AD是阳极电极的示例。
第一电极AD可以包括反射光的反射层(未示出)和设置在反射层下方或上方的透明导电层(未示出)。透明导电层和反射层中的至少一个可以连接到第六漏电极DE6和第七源电极SE7。
反射层可以包括能够反射光的材料。例如，反射层可以包括铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)及其合金中的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括透明导电氧化物中的至少一种，透明导电氧化物包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、掺镓氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺氟氧化锡(FTO)。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷类树脂和硅烷类树脂中的至少一种。
发射层EML可以设置在第一电极AD的暴露表面上。发射层EML可以具有至少包括光产生层LGL的多层薄膜结构。例如，发射层EML可以包括用于注入空穴的空穴注入层HIL、空穴传输层HTL、光产生层LGL、空穴阻挡层HBL、电子传输层ETL和用于注入电子的电子注入层EIL。空穴传输层HTL可以具有优异的空穴传输性并阻挡未能在光产生层LGL中结合的电子的移动，以增加空穴和电子之间复合的机会。光产生层LGL可以通过注入的电子和空穴之间的复合来产生光。空穴阻挡层HBL可以阻挡未能在光产生层LGL中结合的空穴的移动。电子传输层ETL可以形成为向光产生层LGL顺利地传输电子。
从光产生层LGL产生的光可以是红色、绿色、蓝色和白色中的一种。然而，本公开不限于此。例如，从发射层EML的光产生层LGL产生的光可以是品红色、青色和黄色中的一种。
空穴注入层HIL、空穴传输层HTL、空穴阻挡层HBL、电子传输层ETL和空穴注入层HIL可以是在相邻发射区中彼此连接的公共层。
第二电极CD可以是半透反射层。例如，第二电极CD可以具有足以透射从发射层EML发射的光的厚度的薄金属层。第二电极CD可以透射从发射层EML发射的光的一部分，并且反射从发射层EML发射的光的剩余部分。
第二电极CD可以包括具有比透明导电层的逸出功低的逸出功的材料。例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)及其合金中的至少一种。
从发射层EML发射的光的一部分可以不穿透第二电极CD，从第二电极CD反射的光可以从第一电极AD再次被反射。换言之，从发射层EML发射的光可以在第一电极AD与第二电极CD之间共振。光的共振可以改善有机发光二极管OLED的光提取效率。
密封层SLM可以防止氧和湿气进入有机发光二极管OLED中。密封层SLM可以包括无机层(未示出)。无机层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡中的至少一种。密封层SLM可以覆盖如图3中示出的第一区域A1、第二区域A2和第三区域A3中的每个的像素区PXA，并且并从像素区PXA向外延伸。
包括有机材料的绝缘层在柔性和弹性方面可以是有利的。然而，比包括无机材料的绝缘层会更可能发生湿气或氧的进入。根据一个实施例，为了防止湿气或氧通过包括有机材料的绝缘层的进入，包括有机材料的绝缘层的端部可以被包括无机材料的绝缘层覆盖，并且可以避免包括有机材料的绝缘层被暴露。例如，包括有机材料的钝化层PSV和像素限定层PDL可以延伸到如图1中示出的第一区域A1、第二区域A2和第三区域A3中的每个的如图1中示出的外围区PPA的一部分，并且可以不覆盖整个外围区PPA。包括有机材料的钝化层PSV和像素限定层PDL可以具有通过沿像素区PXA的周界去除其一部分而形成的谷(未示出)。下面描述钝化层PSV、像素限定层PDL和谷。
根据一个实施例，设置在第二像素区PXA2中的第二像素PXL2和设置在第三像素区PXA3中的第三像素PXL3可以与第一像素PXL1具有基本相同的像素结构。因此，将省略其详细描述。
图8是示出与图1的P1对应的部分的平面图，图9是沿图8的线III-III’截取的剖视图。
图8和图9示出了连接到根据第2-1像素PXL2-1和第2-2像素PXL2-2连接到第二像素PXL2-1和PXL2-2的两条第二扫描线S2i-1和S2i、第二发射控制线E2i和两条第二数据线Dj和Dj+1，第2-1像素PXL2-1布置在第二像素区PXA2的第i行和第j列中，第2-2像素PXL2-2布置在第i行和第j+1列中。两个第二像素PXL2-1和PXL2-2可以布置为最靠近虚设部DMP。
另外，为了便于说明，图8和图9示出了两个相邻的第二像素PXL2-1和PXL2-2以及与两个相邻的第二像素PXL2-1和PXL2-2布置在同一列中的虚设部DMP的一部分。此外，为了便于说明，在图8和图9中，第i-1行中的第二扫描线可以被称为“第i-1条第二扫描线S2i-1”，第i行中的第二扫描线可以被称为“第i条第二扫描线S2i”，第i行中的发射控制线可以称为“发射控制线E2i”，第j列中的数据线可以被称为“第一数据线DL1”，第j+1列中的数据线可以被称为“第二数据线DL2”，第j列中的电源线可以被称为“第一电源线PL1”，第j+1列中的电源线可以被称为“第二电源线PL2”。
参照图1、图8和图9，为了补偿各个像素区PXA之间的负载值的差异，根据一个实施例的显示装置可以具有其中像素区PXA中的每个通过使用虚设部DMP而具有不同的寄生电容的结构。为了补偿第一像素区PXA1、第二像素区PXA2和第三像素区PXA3中的扫描线之间的负载值的差异，虚设部DMP可以不设置在与第一像素区PXA1对应的第一外围区PPA1中，而虚设部DMP可以设置在与第二像素区PXA2对应的第二外围区PPA2和与第三像素区PXA3对应的第三外围区PPA3中。此外，虽然图1、图8和图9中未示出，但是虚设部DMP也可以设置在附加的外围区APA中。
根据一个实施例的显示装置可以包括基底SUB、线部分和第二像素PXL2-1和PXL2-2。此外，线部分可以包括第二扫描线S2i-1和S2i、第一数据线DL1和第二数据线DL2、发射控制线E2i、电源线PL1和PL2以及用于向第二像素PXL2-1和PXL2-2供应信号的初始化电源线IPL。
第二扫描线S2i-1和S2i可以设置在第二像素区PXA2中，并且向第二像素PXL2-1和PXL2-2供应扫描信号。如图3中所示，第二扫描线S2i-1和S2i可以具有与设置在第一像素区PXA1中的第一扫描线S11至S1n的长度不同的长度。更具体地，第二扫描线S2i-1和S2i可以具有比第一扫描线S11至S1n的长度短的长度。
第二扫描线S2i-1和S2i可以在第一方向DR1上延伸。第二扫描线S2i-1和S2i可以包括在与第一方向DR1交叉的第二方向DR2上顺序地布置的第i-1条第二扫描线S2i-1和第i条第二扫描线S2i。第二扫描线S2i-1和S2i可以接收扫描信号。第i条第二扫描线S2i可以分支成可以连接到不同的晶体管的两条线。例如，第i条第二扫描线S2i可以包括与第i-1条第二扫描线S2i-1相邻的上第i条第二扫描线S2i和与上第i条第二扫描线S2i相比远离第i-1条第二扫描线S2i-1的下第i条第二扫描线S2i。
发射控制线E2i可以在第一方向DR1上延伸。发射控制线E2i可以布置为在上第i条第二扫描线S2i与下第i条第二扫描线S2i这两条扫描线之间与第i条第二扫描线S2i间隔开。发射控制线E2i可以接收发射控制信号。
第二扫描线S2i-1和S2i以及发射控制线E2i可以延伸到第二外围区PPA2和/或附加的外围区APA。更具体地，设置在第二像素区PXA2中的第二扫描线S2i-1和S2i可以延伸到围绕第二像素区PXA2的第二外围区PPA2。此外，设置在第二像素区PXA2中的发射控制线E2i可以延伸到第二外围区PPA2。
在下文中，为了便于说明，从第二像素区PXA2延伸到第二外围区PPA2的第二扫描线S2i-1和S2i可以被称为“第二扫描线延伸部S2i-1’和S2i’”。此外，从第二像素区PXA2延伸到第二外围区PPA2的发射控制线E2i可以被称为“发射控制线延伸部E2i’”。
第二像素PXL2-1和PXL2-2可以包括布置在第i条第二扫描线S2i和第一数据线DL1中的第2-1像素PXL2-1以及布置在第i条第二扫描线S2i和第二数据线DL2中的第2-2像素PXL2-2。第2-1像素PXL2-1和第2-2像素PXL2-2中的每个可以包括有机发光二极管、第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一连接线CNL1。第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源电极SE3和第三漏电极DE3。第四晶体管T4可以包括第四栅电极GE4、第四有源图案ACT4、第四源电极SE4和第四漏电极DE4。第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
基底SUB可以包括设置有第二像素PXL2-1和PXL2-2的第二像素区PXA2以及围绕第二像素区PXA2的第二外围区PPA2。用于补偿像素区PXA之间的负载值的差异的虚设部DMP可以设置在第二外围区PPA2中。
虚设部DMP可以包括第八有源图案ACT8、第二金属层MTL2和第一金属层MTL1。
第八有源图案ACT8可以与设置在第二像素PXL2-1和PXL2-2上的第一有源图案ACT1至第七有源图案ACT7设置在同一层上。第八有源图案ACT8可以包括半导体层，半导体层可以掺杂有杂质或者可以不掺杂杂质。第八有源图案ACT8可以具有在第二方向DR2上延伸的条形形状并且可以在第一方向DR1上布置。然而，本公开不限于此。当在平面中观察时，第八有源图案ACT8可以与第二金属层MTL2部分地叠置。
第二金属层MTL2可以包括从第二像素区PXA2延伸到第二外围区PPA2的第二扫描线延伸部S2i-1’和S2i’以及从第二像素区PXA2延伸到第二外围区PPA2的发射控制线延伸部E2i’。第二金属层MTL2可以与设置在第二像素区PXA2中的第二扫描线S2i-1和S2i以及发射控制线E2i设置在同一层上。
第一金属层MTL1可以在绝缘层GI、IL1和IL2置于第一金属层MTL1与第八有源图案ACT8和第二金属层MTL2之间的同时与第八有源图案ACT8和第二金属层MTL2叠置，并且覆盖第二外围区PPA2的一部分或全部。
第一金属层MTL1可以从电源线PL1和PL2延伸，电源线PL1和PL2连接到第二像素PXL2-1和PXL2-2并且布置得最靠近虚设部DMP。然而，本公开不限于此。例如，如图1中所示，第一金属层MTL1可以与围绕第二外围区PPA2并且与虚设部DMP叠置的第一电源线ELVDD一体地形成。第一金属层MTL1可以电连接到与第二像素PXL2-1和PXL2-2连接的电源线PL1和PL2。
第一金属层MTL1可以与数据线D1和D2以及电源线PL1和PL2设置在同一层上。根据一个实施例，第一金属层MTL1可以与电源线PL1和PL2一体地形成，从而施加到第一电源线PL1和第二电源线PL2中的每个的固定电压也可以被施加到第一金属层MTL1。固定电压可以是供应给第一电源线ELVDD的第一电力。第一金属层MTL1可以与第二金属层MTL2叠置，以形成寄生电容器。此外，第二金属层MTL2可以与第八有源图案ACT8以及它们之间的绝缘层(GI、IL1和IL2)之中的栅极绝缘层GI叠置，以形成寄生电容器。
第一金属层MTL1可以通过第十一接触孔CH11连接到第八有源图案ACT8。第十一接触孔CH11可以布置在第八有源图案ACT8与第一金属层MTL1之间的重叠区域中。更具体地，第十一接触孔CH11可以布置在未设置第二金属层MTL2的区域中，第八有源图案ACT8和第一金属层MTL1彼此叠置。
虚设部DMP可以包括至少一个第十一接触孔CH11。然而，本公开不限于此。例如，虚设部DMP可以包括与设置在第二像素PXL2-1和PXL2-2中的接触孔CH1至CH10的数量相同数量的第十一接触孔CH11或比设置在第二像素PXL2-1和PXL2-2中的接触孔CH1至CH10的数量少的数量的第十一接触孔CH11。第二像素PXL2-1和PXL2-2可以在第二像素区PXA2中在第二方向DR2上布置得最靠近虚设部DMP。
通过布置虚设部DMP和位于虚设部DMP中的第十一接触孔CH11，布置在布置得最靠近虚设部DMP的第二像素PXL2-1和PXL2-2中的元件(例如，线、有源图案和接触孔)可以具有与布置在虚设部DMP中的元件的密度相似的密度。
通常，设置在虚设部DMP中的元件的密度会比设置在最靠近虚设部DMP的第二像素PXL2-1和PXL2-2中的元件的密度低。因此，在设置有虚设部DMP的第二外围区PPA2与设置有最靠近虚设部DMP的第二像素PXL2-1和PXL2-2的第二像素区PXA2之间会发生均匀性的差异。
当第二外围区PPA2和第二像素区PXA2具有不同的均匀性程度时，在使用掩模的工艺期间，会不期望地设计第二像素PXL2-1和PXL2-2。结果，布置为最靠近虚设部DMP的第二像素PXL2-1和PXL2-2会具有与在第二方向DR2上与第二像素PXL2-1和PXL2-2相邻的剩余第二像素PXL2的尺寸不同的尺寸。因此，第二像素PXL2会根据它们的位置而具有不同的尺寸，会发生可视性的差异，并且会使第二像素区PXA2的均匀性劣化。
根据一个实施例，通过在虚设部DMP中布置至少一个第十一接触孔CH11，可以使位于布置得最靠近虚设部DMP的第二像素PXL2-1和PXL2-2中的元件的密度与位于虚设部DMP中的元件的密度相似。
在虚设部DMP中，第二金属层MTL2和第一金属层MTL1可以彼此叠置，并且绝缘层GI、IL1和IL2之中的第一层间绝缘层IL1和第二层间绝缘层IL2置于第二金属层MTL2和第一金属层MTL1之间，从而形成寄生电容器。此外，在虚设部DMP中，第八有源图案ACT8和第二金属层MTL2可以彼此叠置，并且栅极绝缘层GI置于第八有源图案ACT8与第二金属层MTL2之间，以形成寄生电容器。寄生电容器的寄生电容可以增大设置在第二像素区PXA2中的第二扫描线S2i-1和S2i和/或发射控制线E2i的负载值。因此，第二扫描线S2i-1和S2i的负载值可以与第一像素区PXA1的第一扫描线的负载值相同或者相似。
根据一个实施例，由虚设部DMP形成的寄生电容可以根据扫描线和/或发射控制线的负载值而变化，以补偿差异。
根据一个实施例，虚设部DMP和设置在虚设部DMP中的第十一接触孔CH11可以以与第二外围区PPA2的构造相同的构造设置在第三外围区PPA3中。因此，将省略第三外围区PPA3的描述。
在下文中，参照图9根据堆叠顺序来描述虚设部DMP的结构。
第八有源图案ACT8可以设置在基底SUB上。第八有源图案ACT8可以包括半导体材料。
栅极绝缘层GI可以设置在设置有第八有源图案ACT8的基底SUB上。
第二金属层MTL2可以设置在栅极绝缘层GI上。第二金属层MTL2可以与第八有源图案ACT8叠置，并且栅极绝缘层GI置于第二金属层MTL2与第八有源图案ACT8之间，以形成寄生电容器。
第一层间绝缘层IL1和第二层间绝缘层IL2可以顺序地设置在第二金属层MTL2上。第十一接触孔CH11可以形成为穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI。
第一金属层MTL1可以设置在包括第十一接触孔CH11的第二层间绝缘层IL2上。第一金属层MTL1可以通过第十一接触孔CH11结合到第八有源图案ACT8。第一金属层MTL1可以与第二金属层MTL2叠置，并且第一层间绝缘层IL1和第二层间绝缘层IL2置于第一金属层MTL1与第二金属层MTL2之间，以形成寄生电容器。
钝化层PSV可以设置在其上形成有第一金属层MTL1的基底SUB上。像素限定层PDL可以设置在其上形成有钝化层PSV的基底SUB上。钝化层PSV和像素限定层PDL中的每个可以是包括有机材料的有机绝缘层。
覆盖像素限定层PDL的密封层SLM可以设置在像素限定层PDL上。
图10至图13是示出图8中示出的第二像素和虚设部的元件的层的示意性布局图。
首先，参照图8和图10，第一有源图案ACT1至第八有源图案ACT8可以设置在如图9中示出的基底SUB上。第一有源图案ACT1至第八有源图案ACT8可以设置在同一层上并且通过同一工艺形成。
第一有源图案ACT1的一端可以连接到第一源电极SE1，第一有源图案ACT1的另一端可以连接到第一漏电极DE1。第二有源图案ACT2的一端可以连接到第二源电极SE2，第二有源图案ACT2的另一端可以连接到第二漏电极DE2。第三有源图案ACT3的一端可以连接到第三源电极SE3，第三有源图案ACT3的另一端可以连接到第三漏电极DE3。第四有源图案ACT4的一端可以连接到第四源电极SE4，第四有源图案ACT4的另一端可以连接到第四漏电极DE4。第五有源图案ACT5的一端可以连接到第五源电极SE5，第五有源图案ACT5的另一端可以连接到第五漏电极DE5。第六有源图案ACT6的一端可以连接到第六源电极SE6，第六有源图案ACT6的另一端可以连接到第六漏电极DE6。第七有源图案ACT7的一端可以连接到第七源电极SE7，第七有源图案ACT7的另一端可以连接到第七漏电极DE7。
参照图8和图11，第二扫描线S2i-1和S2i、发射控制线E2i、下电极LE和第二金属层MTL2可以设置在第一有源图案ACT1至第八有源图案ACT8上，并且栅极绝缘层GI如图9中所示地置于其间。第二扫描线S2i-1和S2i、发射控制线E2i、下电极LE和第二金属层MTL2可以设置在同一层上并且通过同一工艺形成。
第二扫描线S2i-1和S2i可以包括第i-1条第二扫描线S2i-1和第i条第二扫描线S2i。第i条第二扫描线S2i可以分支成两条线。例如，第i条第二扫描线S2i可以包括下第i条第二扫描线S2i和上第i条第二扫描线S2i。
第一栅电极GE1可以设置在下电极LE上，第四栅电极GE4可以设置在第i-1条第二扫描线S2i-1上。第二栅电极GE2和第三栅电极GE3可以设置在上第i条第二扫描线S2i上。第五栅电极GE5和第六栅电极GE6可以设置在第二发射控制线E2i上。第七栅电极GE7可以设置在下第i条第二扫描线S2i上。
第二金属层MTL2可以包括其中第i-1条第二扫描线S2i-1延伸到第二外围区PPA2的第i-1个第二扫描线延伸部S2i-1’、其中第i条第二扫描线S2i延伸到第二外围区PPA2的第i个第二扫描线延伸部S2i’以及其中第二发射控制线E2i延伸到第二外围区PPA2的第i个发射控制线延伸部E2i’。
参照图8和图12，初始化电源线IPL和上电极UE可以设置在第二扫描线S2i-1和S2i、发射控制线E2i、下电极LE和第二金属层MTL2上，并且第一层间绝缘层IL1如图9中所示地置于其间。初始化电源线IPL和上电极UE可以设置在同一层上并且通过同一工艺形成。
参照图8和图13，第一数据线DL1和第二数据线DL2、电源线PL1和PL2、辅助连接线AUX、第一连接线CNL1、桥图案BRP以及第一金属层MTL1可以设置在初始化电源线IPL和上电极UE上，并且第二层间绝缘层IL2如图9中所示地置于其间。
第一数据线DL1和第二数据线DL2可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI形成的第六接触孔CH6连接到第二源电极SE2。
电源线PL1和PL2可以通过穿过第二层间绝缘层IL2形成的第三接触孔CH3和第四接触孔CH4连接到上电极UE。此外，电源线PL1和PL2可以通过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI形成的第五接触孔CH5连接到第五源电极SE5。
第一连接线CNL1可以通过穿过第二层间绝缘层IL2和第一层间绝缘层IL1形成的第一接触孔CH1连接到第一栅电极GE1。此外，第一连接线CNL1可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8连接到初始化电源线IPL。此外，辅助连接线AUX可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI的第九接触孔CH9连接到第四源电极SE4。
桥图案BRP可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅极绝缘层GI形成的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
第一金属层MTL1可以通过穿过第二层间绝缘层IL2、第一层间绝缘层IL1和栅绝缘层GI形成的第十一接触孔CH11连接到第八有源图案ACT8。
图14示出了根据另一实施例的示出虚设部和与虚设部相邻的第二像素区的部分的图。图14是示出图1的部分P1的平面图。为了避免冗余，参照图14来主要描述与先前描述的实施例的差异。未具体描述的部分可以与先前描述的实施例一致。相似或相同的附图标记表示相似或相同的部件和组件。
参照图1和图14，显示装置可以包括基底SUB、线部分和第二像素PXL2-1和PXL2-2。
基底SUB可以包括设置有第二像素PXL2-1和PXL2-2的第二像素区PXA2以及围绕第二像素区PXA2的第二外围区PPA2。虚设部DMP可以设置在第二外围区PPA2中，以补偿像素区PXA之间的负载值的差异。
第二像素PXL2-1和PXL2-2可以在第二像素区PXA2中在第二方向DR2上设置得最靠近虚设部DMP。第二像素PXL2-1和PXL2-2中的每个可以包括有机发光二极管、第一晶体管T1至第七晶体管T7和存储电容器Cst。
线部分可以包括向第二像素PXL2-1和PXL2-2中的每个供应信号的第二扫描线S2i-1和S2i、第一数据线DL1和第二数据线DL2、发射控制线E2i、电源线PL1和PL2以及初始化电源线IPL。
第二扫描线S2i-1和S2i可以在第一方向DR1上延伸。第二扫描线S2i-1和S2i可以包括顺序地在与第一方向DR1交叉的第二方向DR2上布置的第i-1条第二扫描线S2i-1和第i条第二扫描线S2i。
发射控制线E2i可以在第一方向DR1上延伸并且接收发射控制信号。
在下文中，第二扫描线S2i-1和S2i以及发射控制线E2i可以延伸到第二外围区PPA2和/或附加的外围区APA。更具体地，设置在第二像素区PXA2中的第二扫描线S2i-1和S2i可以延伸到围绕第二像素区PXA2的第二外围区PPA2。此外，设置在第二像素区PXA2中的发射控制线E2i可以延伸到第二外围区PPA2。
从第二像素区PXA2延伸到第二外围区PPA2的第二扫描线S2i-1和S2i可以是“第二扫描线延伸部S2i-1’和S2i’”，从第二像素区PXA2延伸到第二外围区PPA2的发射控制线E2i可以是“发射控制线延伸部E2i’”。
虚设部DMP可以包括第八有源图案ACT8、第二金属层MTL2和第一金属层MTL1。
第八有源图案ACT8可以与设置在第二像素PXL2-1和PXL2-2中的第一有源图案ACT1至第七有源图案ACT7设置在同一层上。第八有源图案ACT8可以由半导体层形成，半导体层可以掺杂有杂质或者可以不掺杂杂质。
第二金属层MTL2可以包括第二扫描线延伸部S2i-1’和S2i’以及发射控制线延伸部E2i’，并且与设置在第二像素区PXA2中的第二扫描线S2i-1和S2i以及发射控制线E2i设置在同一层上。
第一金属层MTL1可以与第八有源图案ACT8和第二金属层MTL2叠置同时绝缘层GI、IL1和IL2置于它们之间，并且覆盖第二外围区PPA2的一部分或全部。第一金属层MTL1可以从连接到设置得最靠近虚设部DMP的第二像素PXL2-1和PXL2-2的电源线PL1和PL2延伸。第一金属层MTL1可以与第一数据线DL1和第二数据线DL2以及电源线PL1和PL2设置在同一层上。根据一个实施例，第一金属层MTL1可以与电源线PL1和PL2一体地形成，从而也可以向第一金属层MTL1施加从电源线PL1和PL2提供的固定电压。第一金属层MTL1可以与第二金属层MTL2叠置，以形成寄生电容器。此外，第二金属层MTL2可以与第八有源图案ACT8叠置，同时绝缘层GI、IL1和IL2之中的栅极绝缘层GI置于其间，以形成寄生电容器。
第一金属层MTL1可以通过第十一接触孔CH11连接到第八有源图案ACT8。第十一接触孔CH11可以设置在未设置第二金属层MTL2的区域中，第八有源图案ACT8和第一金属层MTL1彼此叠置。
虚设部DMP可以包括至少一个第十一接触孔CH11。然而，本公开不限于此。例如，虚设部DMP可以包括与设置在第二像素PXL2-1和PXL2-2中的接触孔CH1至CH10的数量相同数量的第十一接触孔CH11或比设置在第二像素PXL2-1和PXL2-2中的接触孔CH1至CH10的数量少的数量的第十一接触孔CH11。通过在虚设部DMP中布置第十一接触孔CH11，设置在设置得最靠近虚设部DMP的第二像素PXL2-1和PXL2-2中的元件(例如，线、有源图案和接触孔)可以具有与设置在虚设部DMP中的元件的密度相似的密度。
此外，虚设部DMP还可以包括至少一个虚设接触孔CH11’。当在平面中观察时，虚设接触孔CH11’可以设置在绝缘层GI、IL1和IL2中的一个上并且设置在第十一接触孔CH11之间。可以添加虚设接触孔CH11’，以使与第十一接触孔CH11一起设置在虚设部DMP中的元件的密度与设置在第二像素PXL2-1和PXL2-2中的元件的密度相似。
图15和图16是示出根据另一实施例的显示装置的平面图。为了避免冗余，参照图15和图16来主要描述与先前描述的实施例的差异。本实施例中未具体描述的部分可以与根据先前描述的实施例的显示装置相应部分一致。相似或相同的附图标记表示相似或相同的部件和组件。此外，为了便于说明，图15和图16仅示出了来自线部分的第二扫描线S2和第三扫描线S3以及第二发射控制线E2和第三发射控制线E3。
参照图15和图16，显示装置可以包括：基底SUB；像素(PXL1、PXL2和PXL3；在下文中，“PXL”)，设置在基底SUB上；驱动器，设置在基底SUB上，以驱动像素PXL；第一电源线ELVDD和第二电源线ELVSS，向像素施加电压；以及线部分，使像素PXL和驱动器彼此连接。
基底SUB可以包括多个区域，该多个区域中的至少两个可以具有彼此不同的尺寸。基底SUB可以包括第一区域A1、第二区域A2和第三区域A3。
参照图15，第一区域A1、第二区域A2和第三区域A3中的每个可以具有基本矩形形状。参照图16，第一区域A1、第二区域A2和第三区域A3的至少角部的宽度可以随着远离第二区域A2和第三区域A3与第一区域A1之间的边界而减小。
第一区域A1、第二区域A2和第三区域A3可以包括像素区PXA1、PXA2和PXA3(在下文中，“PXA”)以及外围区PPA1、PPA2和PPA3(在下文中，“PPA”)。更具体地，第一区域A1可以包括设置有第一像素PXL1的第一像素区PXA1和围绕第一像素区PXA1的第一外围区PPA1。第二区域A2可以包括设置有第二像素PXL2的第二像素区PXA2和围绕第二像素区PXA2的第二外围区PPA2。第三区域A3可以包括设置有第三像素PXL3的第三像素区PXA3和围绕第三像素区PXA3的第三外围区PPA3。
驱动器可以包括：扫描驱动器SDV1、SDV2和SDV3(在下文中，“SDV”)，沿扫描线向各个像素PXL供应扫描信号；发射驱动器EDV1、EDV2和EDV3(在下文中，“EDV”)，沿发射控制线向各个像素PXL供应发射控制信号；数据驱动器DDV，沿数据线向各个像素PXL供应数据信号；以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
施加到第一电源线ELVDD的电压可以比施加到第二电源线ELVSS的电压高。
根据一个实施例，设置在与每个像素区PXA对应的外围区PPA中的虚设部DMP的寄生电容可以用于补偿根据每个像素区PXA的负载值的差异，更具体地，用于补偿第一像素区PXA1、第二像素区PXA2和第三像素区PXA3之间的扫描线的负载值的差异。虚设部DMP可以不设置在第一外围区PPA1中，而是可以设置在第二外围区PPA2和第三外围区PPA3中。
虚设部DMP可以包括第一子虚设部SDMP1和第二子虚设部SDMP2。第一子虚设部SDMP1和第二子虚设部SDMP2可以彼此分离一定距离并且通过单独的连接线彼此连接。
图17是示出与图15的P2对应的部分的平面图，图18是沿线IV-IV’截取的剖视图。
参照图15、图17和图18，显示装置可以包括设置在基底SUB的第二外围区PPA2中的虚设部DMP。虚设部DMP可以包括第一子虚设部SDMP1和第二子虚设部SDMP2。
第一子虚设部SDMP1和第二子虚设部SDMP2中的每个可以包括设置在基底SUB上的第八有源图案ACT8和设置在第八有源图案ACT8上的第一金属层MTL1，并且绝缘层GI、IL1和IL2置于其间。
第一子虚设部SDMP1和第二子虚设部SDMP2中的每个的第八有源图案ACT8可以与设置在位于第二像素区PXA2中的第二像素PXL2中的晶体管的有源图案设置在同一层上。第八有源图案ACT8可以包括掺杂有杂质的半导体层。当在平面中观察时，第八有源图案ACT8可以与第二金属层MTL2部分地叠置。
第一子虚设部SDMP1的第二金属层MTL2可以包括从第二像素区PXA2延伸到第二外围区PPA2的第二扫描线延伸部S2i’。此外，第一子虚设部SDMP1的第二金属层MTL2可以包括从第二像素区PXA2延伸到第二外围区PPA2的发射控制线延伸部E2i’。第一子虚设部SDMP1的第二金属层MTL2可以与设置在第二像素区PXA2上的第二扫描线S2i和S2i-1以及第二发射控制线E2设置在同一层上。
第二子虚设部SDMP2的第二金属层MTL2可以包括从第二像素区PXA2延伸到第二外围区PPA2的第二扫描线延伸部S2i-1”和S2i”。此外，第二子虚设部SDMP2的第二金属层MTL2可以包括从第二像素区PXA2延伸到第二外围区PPA2的发射控制线延伸部E2i”。第二子虚设部SDMP2的第二金属层MTL2可以与第二扫描线S2i和S2i-1以及第二发射控制线E2设置在同一层上。
第一子虚设部SDMP1和第二子虚设部SDMP2中的每个的第一金属层MTL1当在平面中观察时可以与第八有源图案ACT8叠置，并且可以覆盖第二外围区PPA2的一部分。第一金属层MTL1的数据线可以与第一电源线ELVDD设置在同一层上。
第一金属层MTL1可以通过第十一接触孔CH11连接到第八有源图案ACT8。第十一接触孔CH11可以设置在第八有源图案ACT8与第一金属层MTL1之间的重叠区域中。更具体地，第十一接触孔CH11可以设置在未设置第二金属层MTL2的区域中，第八有源图案ACT8和第一金属层MTL1彼此叠置。
第一子虚设部SDMP1和第二子虚设部SDMP2可以在第二外围区PPA2中彼此分离一定距离。第一子虚设部SDMP1和第二子虚设部SDMP2可以通过第二连接线CNL2彼此连接。
当在平面中观察时，第二连接线CNL2可以具有在长度方向上延伸的条形形状。然而，本公开不限于此。此外，当在平面中观察时，第二连接线CNL2的一端可以与第一子虚设部SDMP1的一侧叠置，第二连接线CNL2的另一端可以与第二子虚设部SDMP2的一侧叠置。第二连接线CNL2可以通过穿过绝缘层GI、IL1和IL2之中的第二层间绝缘层IL2的第十二接触孔CH12连接到第一子虚设部SDMP1的一侧和第二子虚设部SDMP2的一侧。因此，第一子虚设部SDMP1和第二子虚设部SDMP2可以通过第二连接线CNL2彼此连接。
下面参照图18根据堆叠结构描述第二子虚设部SDMP2和第二连接线CNL2的结构。
栅极绝缘层GI和第一层间绝缘层IL1可以顺序地形成在基底SUB上。第二连接线CNL2可以形成在第一层间绝缘层IL1上。第二连接线CNL2可以与设置在如图8中示出的第二像素PXL2中的存储电容器的上电极UE设置在同一层上。
第二层间绝缘层IL2可以形成在第二连接线CNL2上。第十二接触孔CH12可以形成为通过第二层间绝缘层IL2，以暴露第二连接线CNL2的一部分。
第一金属层MTL1可以设置在包括第十二接触孔CH12的第二层间绝缘层IL2上。
钝化层PSV和像素限定层PDL可以顺序地形成在形成有第一金属层MTL1的基底SUB上。钝化层PSV和像素限定层PDL中的每个可以是包括有机材料的有机绝缘层。作为有机材料，可以使用聚丙烯酸化合物、聚酰亚胺化合物、诸如特氟隆的氟碳化合物和苯并环丁烯化合物。
覆盖像素限定层PDL的密封层SLM可以设置在像素限定层PDL上。密封层SLM可以覆盖基底SUB的像素区PXA并且超出像素区PXA向外延伸。密封层SLM可以是包括无机材料的无机绝缘层。
与包括无机材料的绝缘层相比，包括有机材料的绝缘层PSV和PDL在柔性和弹性方面可以是有利的，但是可能更易受到湿气或氧的进入的影响。根据一个实施例，包括有机材料的绝缘层PSV和PDL的端部可以被包括无机材料的绝缘层覆盖。例如，包括有机材料的钝化层PSV和像素限定层PDL可以延伸到基底SUB的外围区PPA的一部分，但可以不覆盖整个外围区PPA。钝化层PSV和像素限定层PDL可以具有通过沿像素区PXA的周界去除其一部分而形成的谷VL。根据一个实施例，被谷VL暴露的像素限定层PDL和第二层间绝缘层IL2的顶表面可以被包括无机材料的密封层SLM密封，以防止湿气或氧的进入。
根据一个实施例，第二连接线CNL2可以设置在基底SUB的第二外围区PPA2中，以与谷VL叠置。换言之，第二连接线CNL2可以与谷VL对应。
根据一个实施例的显示装置可以用于各种电子装置中。例如，显示装置可以应用于电视机、笔记本电脑、智能电话、智能平板、便携式媒体播放器(PMP)、个人数字助理(PDA)、导航或诸如智能手表的各种类型的可穿戴装置。
上述的显示装置可以具有至少两个区域，所述至少两个区域具有彼此不同尺寸，区域中的每个可以具有均匀的亮度。
虽然这里公开了示例实施例，但是这些实施例不应解释为限制于本公开的范围。本领域的普通技术人员将会认识到的是，在不脱离本公开的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (26)

1.一种显示装置，所述显示装置包括：
基底，包括第一像素区、具有比所述第一像素区的面积小的面积并连接到所述第一像素区的第二像素区以及围绕所述第一像素区和所述第二像素区的外围区，
第一像素和第二像素，所述第一像素设置在所述第一像素区中，所述第二像素设置在所述第二像素区中；
第一线和第二线，所述第一线连接到所述第一像素，所述第二线连接到所述第二像素；
虚设部，设置在所述外围区中，与所述第一线和所述第二线中的至少一条叠置，并且提供补偿所述第一线与所述第二线之间的负载值的差异的寄生电容；以及
电源线，设置在所述第一像素区和所述第二像素区中，
其中，所述虚设部包括具有至少一个接触孔的绝缘层，
其中，所述外围区包括：第一外围区，设置在第一像素区的至少一侧上；第二外围区，设置在第二像素区的至少一侧上；以及附加的外围区，与所述第一像素区和所述第二外围区相邻，并且
其中，所述虚设部设置在所述第二外围区中。
2.根据权利要求1所述的显示装置，其中，所述虚设部包括：
有源图案，设置在所述基底上；以及
第一金属层，设置在所述绝缘层上，
其中，所述绝缘层设置在所述有源图案上，所述有源图案的一部分通过所述至少一个接触孔暴露，并且
其中，所述有源图案和所述第一金属层通过所述至少一个接触孔连接。
3.根据权利要求2所述的显示装置，其中，所述至少一个接触孔设置在所述有源图案与所述第一金属层之间的重叠区域中。
4.根据权利要求2所述的显示装置，其中，所述第一金属层连接到所述电源线。
5.根据权利要求1所述的显示装置，其中，固定电压被施加到所述电源线和所述虚设部。
6.根据权利要求2所述的显示装置，其中，所述虚设部还包括设置在所述有源图案与所述第一金属层之间的第二金属层。
7.根据权利要求1所述的显示装置，其中，所述绝缘层还包括虚设接触孔。
8.根据权利要求1所述的显示装置，其中，设置在所述虚设部中的元件的密度与设置在设置为在所述第二像素区中最靠近所述虚设部的所述第二像素中的元件的密度相似。
9.根据权利要求6所述的显示装置，其中，所述虚设部包括彼此分离一定距离的至少两个子虚设部。
10.根据权利要求9所述的显示装置，其中，所述至少两个子虚设部通过结合图案彼此连接。
11.根据权利要求10所述的显示装置，其中，所述结合图案设置在所述第二金属层与所述第一金属层之间。
12.根据权利要求10所述的显示装置，所述的显示装置还包括：
钝化层，设置在所述第一金属层上；
像素限定层，设置在所述钝化层上；以及
密封层，覆盖所述第一像素区的部分、所述第二像素区的部分和所述外围区的一部分，并且包括无机材料。
13.根据权利要求12所述的显示装置，其中，所述钝化层和所述像素限定层具有谷，所述谷通过沿所述第一像素区和所述第二像素区的周界去除所述钝化层的部分和所述像素限定层的部分形成。
14.根据权利要求13所述的显示装置，其中，所述谷形成在与所述结合图案对应的位置处。
15.根据权利要求12所述的显示装置，其中，所述密封层覆盖所述钝化层和所述像素限定层的侧表面。
16.根据权利要求6所述的显示装置，其中，所述第一线是在所述基底上在第一方向上延伸并且向所述第一像素供应扫描信号的第一扫描线，所述第二线是在所述第一方向上延伸并且向所述第二像素供应扫描信号的第二扫描线。
17.根据权利要求16所述的显示装置，其中，所述第一扫描线的长度比所述第二扫描线的长度大。
18.根据权利要求16所述的显示装置，其中，所述第二扫描线延伸到所述第二外围区并且与所述虚设部叠置。
19.根据权利要求18所述的显示装置，其中，延伸到所述第二外围区的所述第二扫描线与所述第二金属层一体地形成为单体。
20.根据权利要求16所述的显示装置，所述显示装置还包括连接到所述第一像素的第一发射控制线和连接到所述第二像素的第二发射控制线。
21.根据权利要求20所述的显示装置，其中，所述第二发射控制线延伸到所述第二外围区并且与所述虚设部叠置。
22.根据权利要求16所述的显示装置，所述显示装置还包括在所述基底上在与所述第一方向交叉的第二方向上延伸的数据线，
其中，所述数据线与所述电源线分离。
23.根据权利要求22所述的显示装置，其中，所述第二像素包括连接到所述第二扫描线和所述数据线的晶体管，并且
其中，所述晶体管包括：
有源图案，设置在所述基底上；
栅电极，设置在所述有源图案上，并且栅极绝缘层置于所述栅电极与所述有源图案之间；
层间绝缘层，包括覆盖所述栅电极的第一层间绝缘层和设置在所述第一层间绝缘层上的第二层间绝缘层；以及
源电极和漏电极，设置在所述层间绝缘层上并且连接到所述有源图案。
24.根据权利要求1所述的显示装置，其中，所述基底还包括与所述第二像素区分离并且连接到所述第一像素区的第三像素区以及围绕所述第三像素区的第三外围区。
25.根据权利要求24所述的显示装置，其中，所述虚设部还设置在所述第三外围区中。
26.根据权利要求25所述的显示装置，所述显示装置还包括：
第三像素，设置在所述第三像素区中；以及
第三扫描线，向所述第三像素供应扫描信号，
其中，所述第三扫描线延伸到所述第三外围区并且与所述虚设部叠置。
CN201710866523.8A 2016-09-22 2017-09-22 显示装置 Active CN107871766B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160121559A KR102613863B1 (ko) 2016-09-22 2016-09-22 표시 장치
KR10-2016-0121559 2016-09-22

Publications (2)

Publication Number Publication Date
CN107871766A CN107871766A (zh) 2018-04-03
CN107871766B true CN107871766B (zh) 2023-08-22

Family

ID=59955389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710866523.8A Active CN107871766B (zh) 2016-09-22 2017-09-22 显示装置

Country Status (4)

Country Link
US (4) US10403193B2 (zh)
EP (1) EP3300116A1 (zh)
KR (2) KR102613863B1 (zh)
CN (1) CN107871766B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170119270A (ko) 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102423662B1 (ko) * 2017-10-31 2022-07-20 엘지디스플레이 주식회사 표시패널
KR102509257B1 (ko) * 2017-12-11 2023-03-10 엘지디스플레이 주식회사 표시 장치
WO2019186857A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置およびその駆動方法
KR102575554B1 (ko) * 2018-04-10 2023-09-08 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
US11201307B2 (en) * 2018-04-17 2021-12-14 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same
CN108598127B (zh) * 2018-05-14 2021-03-02 昆山国显光电有限公司 驱动基板和显示面板
CN108648679B (zh) * 2018-05-18 2020-06-26 京东方科技集团股份有限公司 显示面板的驱动方法及装置、显示设备
CN108598139B (zh) * 2018-06-26 2021-04-30 武汉天马微电子有限公司 显示面板及显示装置
US10719687B2 (en) * 2018-07-27 2020-07-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel capable of fingerprint identification
CN117995122A (zh) * 2018-09-03 2024-05-07 索尼半导体解决方案公司 电光装置和电子设备
CN109166458B (zh) * 2018-09-30 2021-02-02 武汉天马微电子有限公司 显示面板和显示装置
CN208753327U (zh) * 2018-11-08 2019-04-16 京东方科技集团股份有限公司 显示基板和显示装置
KR102578624B1 (ko) 2018-12-17 2023-09-13 엘지디스플레이 주식회사 표시장치
CN109637421A (zh) * 2019-01-14 2019-04-16 京东方科技集团股份有限公司 栅极驱动电路以及显示基板
CN109493788B (zh) * 2019-01-22 2022-04-12 武汉天马微电子有限公司 显示面板及显示装置
CN109801947B (zh) * 2019-01-31 2021-08-10 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR20200131392A (ko) * 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11950450B2 (en) * 2019-08-27 2024-04-02 Boe Technology Group Co., Ltd. Display substrate and method of manufacturing the same and electronic device
CN114913814B (zh) * 2019-09-29 2023-06-27 武汉天马微电子有限公司 显示面板的驱动方法、显示驱动装置和电子设备
EP4068258A4 (en) * 2019-11-29 2022-11-23 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE, BILLBOARD, TILE BILLBOARD, AND BILLBOARD ETCHING METHOD
WO2021117228A1 (ja) * 2019-12-13 2021-06-17 シャープ株式会社 表示装置およびその駆動方法
KR20210077861A (ko) * 2019-12-17 2021-06-28 삼성디스플레이 주식회사 디스플레이 장치
KR20210107960A (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 표시 패널
JP2022021645A (ja) * 2020-07-22 2022-02-03 武漢天馬微電子有限公司 表示装置
CN112509517B (zh) * 2020-11-26 2022-07-12 合肥维信诺科技有限公司 像素电路的驱动方法、显示面板
CN115191038A (zh) 2021-02-07 2022-10-14 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
US20240057408A1 (en) * 2021-03-22 2024-02-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN116206559A (zh) * 2021-11-30 2023-06-02 合肥京东方光电科技有限公司 显示基板和显示装置
WO2023105599A1 (ja) * 2021-12-07 2023-06-15 シャープディスプレイテクノロジー株式会社 表示デバイス
WO2023142305A1 (zh) * 2022-01-30 2023-08-03 京东方科技集团股份有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150082A (ja) * 2001-11-15 2003-05-21 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
JP2003248442A (ja) * 2001-12-17 2003-09-05 Seiko Epson Corp 表示装置及び電子機器
JP2009075194A (ja) * 2007-09-19 2009-04-09 Casio Comput Co Ltd 表示パネル及びその製造方法
EP3232431A1 (en) * 2016-04-15 2017-10-18 Samsung Display Co., Ltd. Display device

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100354906B1 (ko) * 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
FR2805650B1 (fr) 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
KR100806808B1 (ko) 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
JP4609970B2 (ja) 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
CN1209662C (zh) 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
KR100870003B1 (ko) 2001-12-24 2008-11-24 삼성전자주식회사 액정 표시 장치
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
JP4770103B2 (ja) 2002-08-06 2011-09-14 ソニー株式会社 半導体装置
US6970223B2 (en) 2002-08-17 2005-11-29 Lg. Philips Lcd Co., Ltd. In-plane switching mode LCD device and method for fabricating the same
KR20040060619A (ko) 2002-12-30 2004-07-06 삼성전자주식회사 액정 표시 장치
JP4617645B2 (ja) 2003-08-12 2011-01-26 ソニー株式会社 マトリクス型表示装置およびその駆動方法
JP2005084260A (ja) 2003-09-05 2005-03-31 Agilent Technol Inc 表示パネルの変換データ決定方法および測定装置
KR100560482B1 (ko) 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광표시 장치 및 그 화소회로
JP4401971B2 (ja) 2004-04-29 2010-01-20 三星モバイルディスプレイ株式會社 発光表示装置
KR101054327B1 (ko) 2004-04-30 2011-08-04 엘지디스플레이 주식회사 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
JP2006065284A (ja) 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
JP5137299B2 (ja) 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP4543315B2 (ja) 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100583138B1 (ko) 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
TWI349139B (en) 2004-11-30 2011-09-21 Sanyo Electric Co Liquid crystal display device
US7573458B2 (en) 2004-12-03 2009-08-11 American Panel Corporation Wide flat panel LCD with unitary visual display
JP4697524B2 (ja) 2005-03-30 2011-06-08 ソニー株式会社 アクティブマトリクス型液晶表示装置
KR100707638B1 (ko) 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
FR2890759B1 (fr) 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
TWI318698B (en) 2005-10-06 2009-12-21 Au Optronics Corp Display panels
US20090303260A1 (en) 2005-11-29 2009-12-10 Shinji Takasugi Image Display Device
WO2007069187A2 (en) 2005-12-16 2007-06-21 Polymer Vision Limited Circular displays
JP2007232981A (ja) 2006-02-28 2007-09-13 Optrex Corp 液晶表示装置用電源回路
CN101401143A (zh) 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板及使用其的显示装置
JP2008026435A (ja) 2006-07-19 2008-02-07 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP5299730B2 (ja) 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
JP4201041B2 (ja) 2006-11-20 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス回路基板及び表示装置
US7830591B2 (en) 2006-11-20 2010-11-09 Seiko Epson Corporation Active-matrix circuit board and display
US8363191B2 (en) 2006-11-21 2013-01-29 Sharp Kabushiki Kaisha Active matrix substrate, display panel and display device
KR20080060886A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 유기전계발광소자 디스플레이 구동방법 및 이의 구동장치
JP5008412B2 (ja) 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
KR20080082279A (ko) 2007-03-08 2008-09-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR101376654B1 (ko) 2007-07-09 2014-03-21 엘지디스플레이 주식회사 액정표시장치
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
KR20090059335A (ko) 2007-12-06 2009-06-11 엘지전자 주식회사 디스플레이 패널
JP4737221B2 (ja) 2008-04-16 2011-07-27 ソニー株式会社 表示装置
KR101432126B1 (ko) 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101518324B1 (ko) 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101268963B1 (ko) 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
KR101064425B1 (ko) 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101040813B1 (ko) 2009-02-11 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101579853B1 (ko) * 2009-03-23 2015-12-24 삼성디스플레이 주식회사 정전기 방지 패턴을 가지는 표시 패널
JP2010249955A (ja) 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
TWM366088U (en) 2009-05-14 2009-10-01 Giantplus Technology Co Ltd Pixel structure
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5158148B2 (ja) 2010-08-13 2013-03-06 カシオ計算機株式会社 撮像装置
JP2012103335A (ja) 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置
KR20120110887A (ko) 2011-03-30 2012-10-10 엘지디스플레이 주식회사 액정표시패널
KR20120118682A (ko) 2011-04-19 2012-10-29 삼성디스플레이 주식회사 다원색 표시 장치
KR101812176B1 (ko) 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102789755B (zh) 2011-05-20 2016-04-27 群创光电股份有限公司 显示面板
CN102254917B (zh) 2011-07-07 2014-05-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制法
KR101420479B1 (ko) 2011-10-31 2014-07-17 엘지디스플레이 주식회사 유기발광 표시장치
JP2013205588A (ja) 2012-03-28 2013-10-07 Canon Inc 発光装置及びその駆動方法
JP5319825B1 (ja) * 2012-05-22 2013-10-16 株式会社東芝 電子機器
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
KR101416529B1 (ko) 2012-10-29 2014-07-08 네오뷰코오롱 주식회사 휘도편차 개선을 위한 오엘이디 패널용 구동회로
KR20140094916A (ko) 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치
KR102018284B1 (ko) 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
JP6230074B2 (ja) 2013-03-15 2017-11-15 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP2014191027A (ja) 2013-03-26 2014-10-06 Sony Corp 表示装置及び電子機器
US9406702B2 (en) * 2013-03-27 2016-08-02 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating the same and display device
JP2014211825A (ja) * 2013-04-19 2014-11-13 株式会社ジャパンディスプレイ 表示装置
KR102054851B1 (ko) 2013-07-17 2020-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
US9575382B2 (en) * 2013-08-20 2017-02-21 Apple Inc. Electronic device having display with split driver ledges
KR102140302B1 (ko) * 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102197667B1 (ko) * 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9190005B2 (en) 2014-03-05 2015-11-17 Innolux Corporation Display panel
KR102152950B1 (ko) 2014-04-09 2020-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US9620077B2 (en) 2014-05-09 2017-04-11 Innolux Corporation Display panel structure
KR102166107B1 (ko) * 2014-05-13 2020-10-16 엘지디스플레이 주식회사 프린지 필드형 액정표시장치
KR20150142820A (ko) 2014-06-11 2015-12-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102216995B1 (ko) 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
KR102192722B1 (ko) 2014-07-08 2020-12-18 삼성디스플레이 주식회사 표시장치
KR102295874B1 (ko) 2014-07-24 2021-08-31 엘지디스플레이 주식회사 디스플레이 장치
KR102192473B1 (ko) 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102284756B1 (ko) * 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10062317B2 (en) 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
KR102295168B1 (ko) 2014-12-29 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR102239481B1 (ko) 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102276995B1 (ko) 2015-02-12 2021-07-21 삼성디스플레이 주식회사 비사각형 디스플레이
KR102318382B1 (ko) 2015-04-06 2021-10-28 삼성디스플레이 주식회사 표시 장치
KR102362883B1 (ko) 2015-04-29 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102332255B1 (ko) 2015-04-29 2021-11-29 삼성디스플레이 주식회사 표시 장치
KR102537989B1 (ko) 2015-04-30 2023-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105161049B (zh) 2015-06-30 2017-12-26 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
CN105204248A (zh) 2015-10-10 2015-12-30 重庆京东方光电科技有限公司 一种阵列基板及显示装置
KR20170073068A (ko) * 2015-12-18 2017-06-28 엘지전자 주식회사 이동단말기 및 그 제어방법
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170102147A (ko) 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
SG11201807505SA (en) 2016-03-28 2018-09-27 Apple Inc Light-emitting diode displays
KR20170119270A (ko) * 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102553236B1 (ko) 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
CN106711180B (zh) 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN107622749B (zh) * 2017-09-08 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板、电致发光显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150082A (ja) * 2001-11-15 2003-05-21 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
JP2003248442A (ja) * 2001-12-17 2003-09-05 Seiko Epson Corp 表示装置及び電子機器
JP2009075194A (ja) * 2007-09-19 2009-04-09 Casio Comput Co Ltd 表示パネル及びその製造方法
EP3232431A1 (en) * 2016-04-15 2017-10-18 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US11227531B2 (en) 2022-01-18
US20200380908A1 (en) 2020-12-03
KR102613863B1 (ko) 2023-12-18
KR20230173632A (ko) 2023-12-27
CN107871766A (zh) 2018-04-03
US20190385510A1 (en) 2019-12-19
US11721269B2 (en) 2023-08-08
KR20180032722A (ko) 2018-04-02
US10748472B2 (en) 2020-08-18
US20220139293A1 (en) 2022-05-05
US10403193B2 (en) 2019-09-03
EP3300116A1 (en) 2018-03-28
US20180082630A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN107871766B (zh) 显示装置
EP3300067B1 (en) Display device
CN107301831B (zh) 显示装置
CN108878476B (zh) 显示装置
CN107731144B (zh) 显示装置
CN107564412B (zh) 显示装置
CN108242217B (zh) 显示装置
CN107818755B (zh) 显示元件叠置减少的具有导电图案的显示装置
CN108074961B (zh) 显示装置
KR102476724B1 (ko) 표시 장치
KR20180004382A (ko) 표시 장치
KR20180079512A (ko) 표시 장치
KR102591793B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant