CN108598127B - 驱动基板和显示面板 - Google Patents

Abstract

本申请涉及一种驱动基板和显示面板，基底包括异形显示区和异形非显示区。多条第一信号线由异形显示区向异形非显示区延伸。多个补偿电容设置于异形非显示区。一个补偿电容与一条第一信号线电连接，每个补偿电容包括在基底的表面依次设置的第一电极层、第一介质层和第二电极层。多个第一像素驱动行设置于异形显示区。每个第一像素驱动行包括多个第一像素驱动单元，一条第一信号线电连接一个第一像素驱动行。每个第一像素驱动单元包括储存电容。储存电容包括在基底表面依次设置的第三电极层、第二介质层和第四电极层。第一介质层的介电常数大于第二介质层的介电常数可以减少在异形非显示区补偿电容所占的面积，从而能够提高屏占比，提高观感。

Description

驱动基板和显示面板

技术领域

本申请涉及显示领域，特别是涉及一种驱动基板和显示面板。

背景技术

在全面屏的制作过程中，在屏体上通常由开槽等异形设计构成异形显示区。开槽处的像素数量少于正常显示区的像素的数量。因此异形显示区像素驱动信号的负载与正常显示区像素驱动信号的电容负载差异很大，从而造成像素扫描等驱动信号的延迟不同。由于屏体的像素扫描等驱动信号的延迟不同，从而造成屏体的异形显示区与正常显示区的亮度不同，影响正常使用。

为了使屏体的异形显示区与正常显示区的亮度趋于一致，传统的技术手段通常在异形非显示区设置补偿区对异形区显示区的电容补偿。而补偿区通常会占用周边走线空间，因此会增大异形非显示区的面积，减小了全面屏手机的屏占比，影响观感。

发明内容

基于此，有必要针对补偿区会增大异形非显示区的面积的问题，提供一种驱动基板和显示面板。

一种驱动基板，包括：

基底，所述基底包括异形显示区和围绕异形显示区设置的异形非显示区；

多条第一信号线，由所述异形显示区向所述异形非显示区延伸；

多个补偿电容，设置于所述异形非显示区，一个所述补偿电容与一条所述第一信号线电连接，每个所述补偿电容包括在所述基底的表面依次设置的第一电极层、第一介质层和第二电极层；

多个第一像素驱动行，设置于所述异形显示区，每个所述第一像素驱动行包括多个第一像素驱动单元，一条所述第一信号线电连接一个所述第一像素驱动行，每个所述第一像素驱动单元包括储存电容，所述储存电容包括在所述基底表面依次设置的第三电极层、第二介质层和第四电极层，所述第一介质层的介电常数大于所述第二介质层的介电常数。

可选地，所述第二介质层为氧化硅层或层叠设置的氧化硅层和氮化硅层。

可选地，第二介质层为层叠设置的氧化硅层和氮化硅层时，所述氧化硅层的厚度为20nm-40nm，所述氮化硅层的厚度为90nm-110nm。

可选地，所述第一介质层包括氧化钇层、氮化硅层、三氧化二铝层、五氧化二钽层中的至少一层。

可选地，所述第一介质层的厚度为100nm-150nm。

可选地，所述第一介质层和所述第二介质层的厚度相同。

可选地，所述第一像素驱动单元包括薄膜晶体管，所述薄膜晶体管包括栅极层，所述第一信号线与所述栅极层连接，所述第一电极层、所述栅极层和所述第三电极层同层设置。

可选地，所述第二电极层与所述第四电极层同层设置。

可选地，所述第一电极层和所述栅极层之间设置有第一绝缘层，所述第一介质层设置有过孔，所述第二电极层通过所述过孔与形成于所述栅极层的第一信号线连接。

一种显示面板，包括所述的驱动基板，所述基底还包括：

正常显示区和围绕正常显示区设置的正常非显示区，

多条第二信号线，由所述正常显示区向所述正常非显示区延伸，多个第二像素驱动行，设置于所述正常显示区，每个所述第二像素驱动行包括多个第二像素驱动单元，一条所述第二信号线电连接一个所述第二像素驱动行。

本申请所提供的驱动基板，在补偿电容值一定的情况下，介电常数变大，可以使补偿电容的两极板正对面积减小。通过使得所述第一介质层的介电常数大于所述第二介质层的介电常数。在所述补偿电容和所述储存电容值一定的情况下，可以减少在所述异形非显示区所述补偿电容所占的面积，进而可以减少所述异形非显示区的面积。通过减少所述异形非显示区的面积可以达到屏体边框变窄的目的，从而能够提高屏占比，提高观感。

附图说明

图1为本申请实施例提供的驱动基板示意图；

图2为本申请实施例提供的驱动基板截面图；

图3为本申请另一个实施例提供的驱动基板截面图。

附图标记说明

驱动基板10

基底100

异形非显示区200

异形显示区300

第一像素驱动行310

第一像素驱动单元320

储存电容321

第三电极层322

第二介质层323

第四电极层324

薄膜晶体管330

栅极层331

第一绝缘层332

有源层333

第二绝缘层334

第一信号线400

补偿电容410

第一电极层420

第一介质层430

过孔431

第二电极层440

正常显示区500

第二像素驱动行510

第二像素驱动单元520

正常非显示区600

第二信号线700

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参见图1-2，本申请实施例提供一种驱动基板10。所述驱动基板10包括基底100、多条第一信号线400、多个补偿电容410和多个第一像素驱动行310。所述基底100包括异形显示区300和异形非显示区200。所述异形非显示区200围绕所述异形显示区300设置。

所述多条第一信号线400由所述异形显示区300向所述异形非显示区200延伸。所述多个补偿电容410设置于所述异形非显示区200。一个所述补偿电容410与一条所述第一信号线400电连接。每个所述补偿电容410包括在所述基底100的表面依次设置的第一电极层420、第一介质层430和第二电极层440。所述多个第一像素驱动行310设置于所述异形显示区300。每个所述第一像素驱动行310包括多个第一像素驱动单元320。一条所述第一信号线400电连接一个第一像素驱动行310。每个所述第一像素驱动单元320包括储存电容321。所述储存电容321包括在所述基底100表面依次设置的第三电极层322、第二介质层323和第四电极层324。所述第一介质层430的介电常数大于所述第二介质层323的介电常数。

所述驱动基板10可以用于OLED显示屏。所述异形显示区300可以设有开槽或者圆弧等形状。由于所述开槽或者圆弧结构，常规的驱动基板10中的所述第一像素驱动单元320的数量与正常显示区500的像素驱动单元的数量不同。

在驱动基板10上，通常会设置有多个信号线。每个信号线驱动多个像素驱动单元。在正常显示区500通常包括多个第二信号线700和多个第二像素驱动单元520。通常所述第二信号线700驱动的第二像素驱动单元520的数量相同。由于异形显示区300与正常显示区500的像素驱动单元的数量不同，因此在异形显示区300，所述第一信号线400驱动的所述第一像素驱动单元320的个数与正常显示区500中的所述第二信号线700驱动的所述第二像素驱动单元520的数量不同。并且通常在异形显示区300中所述第一信号线400驱动的所述第一像素驱动单元320的数量会少于所述正常显示区500中的所述第二信号线700驱动的第二像素驱动单元520的个数。因此所述异形显示区300中的每条所述第一信号线400的电容负载会少于所述正常显示区500中的每条所述第二信号线700的电容负载。可以理解，所述第一信号线400或者所述第二信号线700可以为扫描线或者数据线。

所述补偿电容410用来补偿所述第一信号线400的电容负载。所述补偿电容410的大小可以根据所述第二信号线700的电容负载和所述第一信号线400的电容负载的差值决定。通过所述补偿电容410可以增加所述第一信号线400的电容负载，进而使得所述第一信号线400和所述第二信号线700的负载趋于相同。根据每条所述第一信号线400需要补偿的电容值不同，不同的所述第一信号线400可以连接不同容值的补偿电容410。

每根所述第一像素驱动单元320可以包括一个所述储存电容321。所述储存电容321可以用来储存数据电压。

为了使得每个所述第一信号线400的电容负载与所述第二信号线700的电容负载趋于相同。在所述异形非显示区200设置所述补偿电容410。电容C＝εS/4πkd，公式中，ε：介电常数，k：静电力常量，S：两极板正对面积，d：两极板间垂直距离。由上述公式可知，在补偿电容410值一定的情况下，介电常数ε变大，可以使补偿电容410的两极板正对面积S减小。通过使得所述第一介质层430的介电常数大于所述第二介质层323的介电常数，在所述补偿电容410和所述储存电容321值一定的情况下，可以减少在所述异形非显示区200所述补偿电容410所占的面积，进而可以减少所述异形非显示区200的面积。通过减少所述异形非显示区200的面积可以达到屏体边框变窄的目的，从而能够提高屏占比，提高观感。

在一个实施例中，所述第二介质层323为层叠设置的氧化硅层和氮化硅层。所述第二介质层323中的所述氧化硅层和氮化硅层材料成本低，且物理稳定性强。

在一个实施例中，所述第一介质层430包括氧化钇层、三氧化二铝层或者五氧化二钽层。氧化钇层、三氧化二铝层、五氧化二钽层的介电常数均大于所述氧化硅层和氮化硅层构成的第二介质层323。其中，氧化钇不易溶解于水，易溶于酸，便于刻蚀。三氧化二铝或者五氧化二钽具有较强的硬度，制作成本低。

在一个实施例中，所述第一介质层430的厚度为100nm-150nm，所述第一介质层430包括氧化钇层，即所述氧化钇层的厚度为100nm-150nm。所述第二介质层323为层叠设置的氧化硅层和氮化硅层，所述第二介质层323中的所述氧化硅层的厚度为20nm-40nm，所述氮化硅层的厚度为90nm-110nm。在该厚度条件下，直接利用现有气相沉积工艺即可完成所述第一介质层430和所述第二介质层323的制作，无需增加新的工序，能够降低生产成本。

优选地，所述氧化钇层的厚度为130nm。所述氧化硅层的厚度为30nm。所述氮化硅层的厚度为100nm。在不减少所述补偿电容410的容值的情况下，所述补偿电容410的面积可以比所述储存电容321的面积缩小100％左右。

在一个实施例中，氮化硅层、氧化钇层、三氧化二铝层或者五氧化二钽中至少两个层叠设置构成所述第一介质层430。只要层叠设置的结构的介电常数大于所述氧化硅层和氮化硅层构成的第二介质层323的介电常数即可。且所述氮化硅层、氧化钇层、三氧化二铝层或者五氧化二钽层的厚度和个数可以根据所述补偿电容410的所需的容值和需要减小的面积进行调整。

在一个实施例中，所述第一介质层430的厚度与所述第二介质层323的厚度相同。避免由于所述第一介质层430的厚度与所述第二介质层323的厚度不同需要增加生产工序。所述第一介质层430的厚度与所述第二介质层323的厚度相同可以简化生产工艺。

在一个实施例中，所述第一介质层430可以为氮化硅层，所述第二介质层323可以为氧化硅层。在厚度相同、且在不减少所述补偿电容410容值的情况下，由于氮化硅的介电常数大于所述氧化硅的介电常数，因此所述第一介质层430使用氮化硅材料可以减少所述补偿电容410的面积。进而可以减少所述异形非显示区200的面积。在一个实施例中，所述第一介质层430和所述第二介质层323的厚度均为100nm。在不减少所述补偿电容410容值的情况下，使用氮化硅做第一介质层430相比使用所述氧化硅做第一介质层430能够节省50％的面积，因此所述补偿电容410的面积可以比所述储存电容321缩小50％左右。

在一个实施例中，所述第一介质层430为氮化硅层。所述第二介质层323为层叠设置的氮化硅层和氧化硅层。在厚度相同、且在不减少所述补偿电容410容值的情况下，由于氮化硅的介电常数大于所述氧化硅的介电常数，因此所述第一介质层430全部使用氮化硅材料相比包括氮化硅层和氧化硅层的第二介质层323可以减少所述补偿电容410的面积。在一个实施例中，所述第一介质层430中的氮化硅的厚度为130nm。所述第二介质层323中的氮化硅层的厚度为100nm，所述氧化硅层的厚度为30nm。在不减少所述补偿电容410的容值的情况下，所述补偿电容410的面积可以比所述储存电容321的面积缩小20％左右。

请再参见图2，在一个实施例中，所述第一像素驱动单元320包括薄膜晶体管330。所述薄膜晶体管330包括栅极层331。所述第一信号线400与所述栅极层331连接。可以理解，所述第一信号线400所在的层可以与所述栅极层331为同一层。在一个实施例中，所述第一信号线400和所述栅极层331可以在同一个导电层中图案化形成。所述第一电极层420、所述栅极层331和所述第三电极层322同层设置。所述薄膜晶体管330可以作为像素开关。所述第一信号线400可以输出扫描信号控制所述薄膜晶体管330的开关。所述薄膜晶体管330还可以包括有源层333。所述有源层333可以设置源极和漏极。所述有源层333和所述栅极层331之间可以设置有第二绝缘层334。所述第一电极层420、所述栅极层331和所述第三电极层322可以在同一层沉积形成。可以通过图案化处理形成与所述薄膜晶体管330的栅极和所述第一电极层420连接的所述第一信号线400。通过所述第一信号线400与所述第一电极层420连接可以将所述第一信号线400与所述补偿电容410连接，因而可以减少走线距离，节省材料。

在一个实施例中，所述第二电极层440与所述第四电极层324同层设置。所述第一电极层420、所述栅极层331和所述第三电极层322之间可以绝缘隔开。所述第二电极层440与所述第四电极层324可以在同一道工序中沉积形成，因此可以节省工序，提高生产效率。

请参见图3，在一个实施例中，所述第一电极层420和所述栅极层331之间设置有第一绝缘层332。所述第一介质层430设置有过孔431。所述第二电极层440通过所述过孔431与形成于所述栅极层331的第一信号线400连接。在沉积所述第二电极层440时可以同时填充所述过孔431，并且与所述第一信号线400连接。由于所述过孔431连接所述第二电极层440和所述第一信号线400，因此可以通过所述第二电极层440将所述补偿电容410的负载连接到所述第一信号线400，更为灵活方便。

本申请实施例还提供一种显示面板。所述显示面板包括所述的驱动基板10。所述基底100还包括正常显示区500和正常非显示区600、多条所述第二信号线700和多个第二像素驱动行510。所述多条第二信号线700由所述正常显示区500向所述正常非显示区600延伸。所述正常非显示区600围绕正常显示区500设置。所述多个第二像素驱动行510设置于所述正常显示区500。每个所述第二像素驱动行510包括多个第二像素驱动单元520。每条所述第二信号线700电连接一个所述第二像素驱动行510。所述多个第二像素驱动行510可以构成矩阵结构。在所述第一信号线400连接到所述储存电容321后，所述第一信号线400的电容负载和所述第二信号线700的电容负载趋于一致。

在一个实施例中，所述显示面板还包括多个第一像素单元和多个第二像素单元。所述第一像素单元与所述第一像素驱动单元320一一对应连接。所述多个第二像素单元与所述第二像素驱动单元520一一对应连接。所述第一像素驱动单元320的表面可以形成所述第一像素单元。所述第二像素驱动单元520的表面可以形成所述第二像素单元。由于所述第一介质层430的介电常数大于所述第二介质层323的介电常数，在所述异形显示驱动区的扫描线的电容负载和所述正常显示驱动区的扫描线的电容负载趋于一致的情况下，可以通过减少所述补偿电容410的面积减少所述异形非显示区200的面积，因此可以提高所述显示面板的屏占比，可以提高观感。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为本专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种驱动基板，其特征在于，包括：

基底(100)，所述基底(100)包括异形显示区(300)和围绕异形显示区(300)设置的异形非显示区(200)；

多条第一信号线(400)，由所述异形显示区(300)向所述异形非显示区(200)延伸；

多个补偿电容(410)，设置于所述异形非显示区(200)，一个所述补偿电容(410)与一条所述第一信号线(400)电连接，每个所述补偿电容(410)包括在所述基底(100)的表面依次设置的第一电极层(420)、第一介质层(430)和第二电极层(440)；

多个第一像素驱动行(310)，设置于所述异形显示区(300)，每个所述第一像素驱动行(310)包括多个第一像素驱动单元(320)，一条所述第一信号线(400)电连接一个所述第一像素驱动行(310)，每个所述第一像素驱动单元(320)包括储存电容(321)，所述储存电容(321)包括在所述基底(100)表面依次设置的第三电极层(322)、第二介质层(323)和第四电极层(324)，所述第一介质层(430)的介电常数大于所述第二介质层(323)的介电常数；

所述第一信号线(400)、所述第三电极层(322)和所述第一电极层(420)同层设置；

所述第二介质层(323)为氧化硅层或层叠设置的氧化硅层和氮化硅层；

所述第一电极层(420)和栅极层(331)之间设置有第一绝缘层(332)，所述第一介质层(430)设置有过孔(431)，所述第二电极层(440)通过所述过孔(431)与形成于所述栅极层(331)的第一信号线(400)连接。

2.如权利要求1所述的驱动基板，其特征在于，第二介质层(323)为层叠设置的氧化硅层和氮化硅层时，所述氧化硅层的厚度为20nm-40nm，所述氮化硅层的厚度为90nm-110nm。

3.如权利要求1所述的驱动基板，其特征在于，所述第一介质层(430)包括氧化钇层、氮化硅层、三氧化二铝层、五氧化二钽层中的至少一层。

4.如权利要求3所述的驱动基板，其特征在于，所述第一介质层(430)的厚度为100nm-150nm。

5.如权利要求1所述的驱动基板，其特征在于，所述第一介质层(430)和所述第二介质层(323)的厚度相同。

6.如权利要求1所述的驱动基板，其特征在于，所述第一像素驱动单元(320)包括薄膜晶体管(330)，所述薄膜晶体管(330)包括栅极层(331)，所述第一信号线(400)与所述栅极层(331)连接，所述第一电极层(420)、所述栅极层(331)和所述第三电极层(322)同层设置。

7.如权利要求6所述的驱动基板，其特征在于，所述第二电极层(440)与所述第四电极层(324)同层设置。

8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的驱动基板(10)，所述基底(100)还包括：

正常显示区(500)和围绕正常显示区(500)设置的正常非显示区(600)，

多条第二信号线(700)，由所述正常显示区(500)向所述正常非显示区(600)延伸，

多个第二像素驱动行(510)，设置于所述正常显示区(500)，每个所述第二像素驱动行(510)包括多个第二像素驱动单元(520)，一条所述第二信号线(700)电连接一个所述第二像素驱动行(510)。

Images