CN116206559A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN116206559A
CN116206559A CN202111441149.XA CN202111441149A CN116206559A CN 116206559 A CN116206559 A CN 116206559A CN 202111441149 A CN202111441149 A CN 202111441149A CN 116206559 A CN116206559 A CN 116206559A
Authority
CN
China
Prior art keywords
display
compensation
substrate
sub
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111441149.XA
Other languages
English (en)
Inventor
李成
张晓洁
王盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111441149.XA priority Critical patent/CN116206559A/zh
Priority to PCT/CN2022/122027 priority patent/WO2023098265A1/zh
Priority to US18/262,395 priority patent/US20240321905A1/en
Publication of CN116206559A publication Critical patent/CN116206559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板和显示装置，涉及显示技术领域，用于对异型显示产品设置于周边区域的各结构的布局方式进行改进，以实现异型显示产品的窄边框化。所述显示基板包括：显示区域和包围所述显示区域的周边区域，所述周边区域包括绑定区和异型区，所述显示区域位于所述绑定区和所述异型区之间；所述显示基板还包括多条补偿扫描线和多条数据线，所述补偿扫描线包括位于所述异型区的部分，所述数据线包括位于所述显示区域的部分和位于所述异型区的部分；所述异型区包括：静电释放电路和负载补偿结构，所述静电释放电路的至少部分位于所述显示区域和所述负载补偿结构之间；所述静电释放电路分别与所述多条数据线相耦接。

Description

显示基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板和显示装置。
背景技术
随着显示技术的不断发展，异型显示产品的应用范围越来越广泛。异型显示产品包括显示区域和包围显示区域的周边区域，该周边区域的宽度决定了异型显示产品的边框宽度。因此，为了更好的实现异型显示产品的窄边框化，需要对异型显示产品设置于周边区域的各结构的布局方式进行改进。
发明内容
本发明的目的在于提供一种显示基板和显示装置，用于对异型显示产品设置于周边区域的各结构的布局方式进行改进，以实现异型显示产品的窄边框化。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种显示基板，包括：显示区域和包围所述显示区域的周边区域，所述周边区域包括绑定区和异型区，所述显示区域的至少部分位于所述绑定区和所述异型区之间；
所述显示基板还包括多条补偿扫描线和多条数据线，所述补偿扫描线包括位于所述异型区的部分，所述数据线包括位于所述显示区域的部分和位于所述异型区的部分；
所述异型区包括：静电释放电路和负载补偿结构，所述静电释放电路的至少部分位于所述显示区域和所述负载补偿结构之间；
所述静电释放电路分别与所述多条数据线相耦接。
可选的，所述显示基板还包括公共信号走线，所述公共信号走线在所述显示基板的衬底上的正投影分别与所述多条补偿扫描线在所述衬底上的正投影至少部分交叠，所述公共信号走线复用为所述负载补偿结构。
可选的，所述公共信号走线围绕所述显示区域设置，所述公共信号走线包括补偿部分和非补偿部分，所述补偿部分位于所述异型区，在垂直于所述补偿部分的延伸方向的方向上，所述补偿部分靠近所述显示区域的边界与所述补偿部分远离所述显示区域的边界之间的最小距离，大于所述非补偿部分在垂直于其自身延伸方向的方向上的宽度；
所述补偿部分在所述显示基板的衬底上的正投影分别与所述多条补偿扫描线在所述衬底上的正投影至少部分交叠，所述补偿部分复用为所述负载补偿结构。
可选的，所述补偿部分形成为网格结构。
可选的，所述补偿部分包括第一子部分和第二子部分，所述第一子部分位于所述显示区域和所述第二子部分之间；所述第一子部分包括镂空区；
所述异型区包括底部区和坡度区，沿所述坡度区指向所述底部区的方向，在垂直于所述第一子部分的延伸方向的方向上，所述第一子部分靠近所述显示区域的边界与所述第一子部分远离所述显示区域的边界之间的距离逐渐减小，所述第二子部分在垂直于其自身延伸方向的方向上的宽度逐渐增加。
可选的，所述显示基板中包括多行子像素，每行子像素中均包括沿第一方向依次排列的多个子像素；所述补偿扫描线与对应的一行子像素中包括的各子像素分别耦接；
所述多条补偿扫描线包括第一补偿扫描线至第N补偿扫描线，第X补偿扫描线对应的一行子像素中包括的子像素的数量，小于第X+1补偿扫描线对应的一行子像素中包括的子像素的数量，1≤X≤N-1；
第X补偿扫描线在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影之间的交叠面积，大于第X+1补偿扫描线在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影之间的交叠面积。
可选的，所述显示区域包括第一显示区和两个第二显示区，所述第一显示区位于所述两个第二显示区的同一侧，所述异型区位于所述两个显示区之间；
所述多行子像素包括多行第一子像素和多行第二子像素，所述多行第一子像素位于所述第一显示区，所述多行第二子像素中，每行第二子像素中的一部分第二子像素位于其中一个第二显示区，每行第二子像素中的另一部分第二子像素位于另一个第二显示区；
所述多条补偿扫描线与所述多行第二子像素一一对应，所述补偿扫描线包括依次耦接的第一线段，第二线段和第三线段，所述第一线段和所述第三线段均包括沿所述第一方向延伸的至少部分，所述第二线段沿所述异型区的边界延伸；
所述第一线段在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影至少部分交叠，所述第二线段在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影至少部分交叠，所述第三线段在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影至少部分交叠。
可选的，所述显示基板还包括多条非补偿扫描线，所述非补偿扫描线的至少部分位于所述第一显示区，所述多条非补偿扫描线与所述多行第一子像素一一对应，所述非补偿扫描线与对应的一行第一子像素中的各第一子像素分别耦接；
所述补偿扫描线与所述非补偿扫描线同层设置，所述公共信号线与所述数据线同层设置。
可选的，所述非补偿部分包括第一非补偿部分和第二非补偿部分，所述显示区域位于所述第一非补偿部分和所述第二非补偿部分之间，所述第一非补偿部分的第一端与所述补偿部分的第一端耦接，所述第一非补偿部分的第二端位于所述绑定区，所述第二非补偿部分的第一端与所述补偿部分的第二端耦接，所述第二非补偿部分的第二端位于所述绑定区。
可选的，所述显示基板还包括屏蔽线，所述屏蔽线位于所述周边区域，所述屏蔽线围绕所述显示区域设置，所述公共信号线位于所述显示区域和所述屏蔽线之间。
可选的，所述静电释放电路包括多个静电释放子电路，所述多个静电释放子电路与所述多条数据线一一对应；
所述静电释放子电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第一晶体管的输入电极耦接，所述第一晶体管的输入电极与所述第二晶体管的输入电极耦接，所述第一晶体管的输出电极与所述第二晶体管的输出电极耦接，所述第二晶体管的栅极与所述第二晶体管的输出电极耦接；所述第一晶体管的输入电极与对应的数据线耦接。
可选的，所述第一晶体管的输入电极，所述第二晶体管的输入电极与对应的数据线形成为一体结构。
可选的，所述多个静电释放子电路划分为多组静电释放子电路组，所述多组静电释放子电路组在所述异型区依次排列，每组静电释放子电路组包括至少两个静电释放子电路，每组静电释放子电路组中包括的各第二晶体管的栅极形成为一体结构。
可选的，所述多条补偿扫描线划分为多组补偿扫描线组，每组补偿扫描线组包括相邻的至少两条补偿扫描线，至少部分所述静电释放子电路组位于相邻的补偿扫描线组之间。
基于上述显示基板的技术方案，本发明的第二方面提供一种显示面板，包括上述显示基板，所述显示面板还包括对向基板；所述对向基板与所述显示基板相对设置；所述对向基板包括：
黑矩阵层，所述黑矩阵层包括显示区图形和非显示区图形，所述显示区图形在所述显示基板上的正投影位于所述显示基板的显示区域，所述非显示区图形在所述显示基板上的正投影位于所述显示基板的周边区域；所述显示区图形与所述非显示区图形之间具有黑矩阵挖空区。
可选的，所述显示基板中的静电释放电路在所述显示基板的衬底上的正投影，位于所述显示基板中的负载补偿结构在所述衬底上的正投影和所述黑矩阵挖空区在所述衬底上的正投影之间。
可选的，所述对向基板还包括支撑层，所述支撑层的至少部分位于所述黑矩阵挖空区。
可选的，所述支撑层包括蓝色色阻图形，所述蓝色色阻图形包括位于所述黑矩阵挖空区中的部分，以及位于所述黑矩阵挖空区周边的部分。
可选的，所述显示面板还包括封框胶，所述封框胶位于所述显示基板与所述对向基板之间，所述封框胶在所述显示基板上的正投影位于所述显示基板的周边区域，所述封框胶在所述衬底上的正投影，与所述显示基板中的公共信号走线包括的镂空区在所述衬底上的正投影至少部分交叠。
基于上述显示面板的技术方案，本发明的第三方面提供一种显示装置，包括上述显示面板。
本发明提供的技术方案中，将静电释放电路和负载补偿结构均设置于异型区，并将所述静电释放电路设置于显示区域和负载补偿结构之间。由于所述静电释放电路靠近所述显示区设置，且静电释放电路与显示区域之间没有其他结构，使得所述静电释放电路能够与其耦接的数据线紧邻，这样不仅降低了静电释放电路与数据线之间耦接的难度，还缩小了静电释放电路与数据线之间的距离，降低了静电释放电路和其耦接的数据线整体占用的布局空间，有利于显示基板在异型区一侧的窄边框化。
而且，本发明提供的技术方案中，将原本设置于显示基板下边框的静电释放电路移动至所述异型区，有效缩减了显示基板的下边框宽度。同时，在将所述静电释放电路移动至异型区时，可以将异型区中的部分结构去除，将原本用于布局所述部分结构的空间用来布局所述静电释放电路，因此即使将所述静电释放电路移动至所述异型区，也不需要增加所述显示基板在所述异型区处的边框宽度。
另外，所述负载补偿结构能够对所述补偿扫描线进行loading补偿，减小了所述补偿扫描线与所述非补偿扫描线之间的loading差异，更好的保证了所述补偿扫描线和所述非补偿扫描线的loading均一性，有效提升了显示基板的显示品质。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的显示基板的整体结构的第一示意图；
图2为本发明实施例提供的显示面板在异型区附近的结构示意图；
图3为图2中X1部分的放大示意图；
图4为图3中去除公共信号走线的示意图；
图5为本发明实施例提供的公共信号走线与补偿扫描线交叠的示意图；
图6为本发明实施例提供的两个静电释放子电路的示意图；
图7为本发明实施例提供的两个静电释放子电路与相应的数据线耦接的示意图；
图8为本发明实施例提供的静电释放子电路组与相应的数据线耦接的示意图；
图9为本发明实施例提供的黑矩阵层的部分示意图；
图10为图3中X2部分沿垂直于异型区边界的方向上的截面示意图；
图11为本发明实施例提供的补偿扫描线和非补偿扫描线之间loading差异示意图；
图12为本发明实施例提供的显示基板的整体结构的第二示意图；
图13为本发明实施例提供的多个静电释放子电路与数据线耦接示意图；
图14为图13中栅金属层和有源层以及源漏金属层的布局示意图；
图15为图13中源漏金属层的布局示意图；
图16为图13中氧化铟锡层的布局示意图。
具体实施方式
为了进一步说明本发明实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。
请参阅图1至图4，本发明实施例提供一种显示基板，包括：显示区域10和包围所述显示区域10的周边区域，所述周边区域包括绑定区12和异型区11，所述显示区域10的至少部分位于所述绑定区12和所述异型区11之间；需要说明的是，这里的异形区11指的是显示面板的非直线形区，例如包括弧形区域，折线形区域等，异形区11中，选择两个点之间的长度大于所选两个点之间的直线的距离。
所述显示基板还包括多条补偿扫描线20和多条数据线30，所述补偿扫描线20包括位于所述异型区11的部分，所述数据线30包括位于所述显示区域10的部分和位于所述异型区11的部分；
所述异型区11包括：静电释放电路和负载补偿结构，所述静电释放电路的至少部分位于所述显示区域10和所述负载补偿结构之间；
所述静电释放电路分别与所述多条数据线30相耦接，所述负载补偿结构用于对所述补偿扫描线20的负载进行补偿。
示例性的，所述补偿扫描线20还包括位于所述显示区域10的部分。需要说明，显示基板中的全部扫描线包括两类，一类是补偿扫描线，另一类的非补偿扫描线。非补偿扫描线包括位于第一显示区的部分，非补偿扫描线连接第一显示区中的第一子像素。补偿扫描线连接第二显示区中的第二子像素，补偿扫描线包括位于所述显示区域10的部分和位于所述异型区11的部分。
示例性的，所述显示基板应用于液晶显示面板中，所述显示基板包括阵列基板。所述显示基板包括显示区域10和周边区域。所述周边区域包括绑定区12和异型区11，所述绑定区12位于所述显示基板的下边框，所述异型区11位于所述显示基板的上边框。可选的，所述绑定区12绑定有驱动芯片，即COG(chip on glass)的方案，当然绑定区12也可以绑定柔性电路板，而驱动芯片绑定在柔性电路板上，即COF(chip on film)的方案，在此不做限定。
示例性的，所述显示基板还可以应用于有机发光二极管显示面板中。
示例性的，所述显示基板应用的显示面板中，晶体管可以包括a-Si晶体管，低温多晶硅晶体管(LTPS)等。
示例性的，所述补偿扫描线20包括沿第一方向延伸的至少部分，所述数据线30包括沿第二方向延伸的至少部分，所述第一方向与所述第二方向相交。示例性的，所述第一方向包括横向，所述第二方向包括纵向。
示例性的，所述补偿扫描线20位于所述显示区域10的部分与相应的子像素耦接。所述数据线30位于显示区域10的部分与对应的一列子像素分别耦接，所述数据线30位于所述异型区11的部分与所述静电释放电路耦接。
示例性的，所述静电释放电路和所述负载补偿结构均位于所述异型区11，所述静电释放电路在所述显示基板的衬底上的正投影的至少部分，位于所述负载补偿结构在所述衬底上的正投影和所述显示区域10之间。
示例性的，所述静电释放电路分别与所述多条数据线30相耦接，用于释放所述多条数据线30上的静电荷，保证显示基板的稳定工作。
以异型区11呈V型，U型或者圆弧形为例。显示基板包括第一显示区101和两个第二显示区102，所述第一显示区101位于所述两个第二显示区102的同一侧，所述异型区11位于所述两个显示区之间。
显示基板包括多行子像素，所述多行子像素包括多行第一子像素和多行第二子像素，所述多行第一子像素位于所述第一显示区101，所述多行第二子像素中，每行第二子像素中的一部分第二子像素位于其中一个第二显示区102，每行第二子像素中的另一部分第二子像素位于另一个第二显示区102。每行第一子像素中包括的第一子像素的数量，大于每行第二子像素中包括的第二子像素的数量。
显示基板中包括多条补偿扫描线20和多条非补偿扫描线，所述多条非补偿扫描线与所述多行第一子像素一一对应，所述非补偿扫描线与对应的一行第一子像素中的各第一子像素分别耦接。所述多条补偿扫描线20与所述多行第二子像素一一对应，所述补偿扫描线20与对应的一行第二子像素中的各第二像素分别耦接。值得注意，所述第一子像素和所述第二子像素结构相同，只是为了区分位于不同的显示区，定义了不同的名称。
由于所述补偿扫描线20耦接的第二子像素的数量小于所述非补偿扫描线耦接的第一子像素的数量，因此所述补偿扫描线20的loading比所述非补偿扫描线的负载(loading)小，而为了保证所述补偿扫描线20和所述非补偿扫描线的loading均一，因此需要对所述补偿扫描线20进行loading补偿。对所述补偿扫描线20进行loading补偿的补偿值需根据该扫描线耦接的第二子像素的数量与一行第一子像素包括的第一子像素的数量差异而定，这种差异与异型区11的形状相关。
示例性的，所述负载补偿结构用于对所述补偿扫描线20的负载进行补偿，使得所述补偿扫描线20与所述非补偿扫描线的loading接近或相等。
根据上述显示基板的具体结构可知，本发明实施例提供的显示基板中，将静电释放电路和负载补偿结构均设置于异型区11，并将所述静电释放电路设置于显示区域10和负载补偿结构之间。由于所述静电释放电路靠近所述显示区设置，且静电释放电路与显示区域10之间没有其他结构，使得所述静电释放电路能够与其耦接的数据线30紧邻，这样不仅降低了静电释放电路与数据线30之间耦接的难度，还缩小了静电释放电路与数据线30之间的距离，降低了静电释放电路和其耦接的数据线30整体占用的布局空间，有利于显示基板在异型区11一侧的窄边框化。
而且，本发明实施例提供的显示基板中，将原本设置于显示基板下边框的静电释放电路移动至所述异型区11，有效缩减了显示基板的下边框宽度。同时，在将所述静电释放电路移动至异型区11时，可以将异型区11中的部分结构去除，将原本用于布局所述部分结构的空间用来布局所述静电释放电路，因此即使将所述静电释放电路移动至所述异型区11，也不需要增加所述显示基板在所述异型区11处的边框宽度。
更详细地说，相关技术中，在将所述静电释放电路布局在下边框时，所述静电释放电路在所述下边框占用的宽度在70微米至100微米之间，可以包括端点值。本发明实施例提供的显示基板中，通过去除异型区11中的部分结构，或者改变异型区11中的部分结构，空出部分布局空间，将所述静电释放电路从下边框转移至空出的布局空间中，这样不仅无需增加异型区11处的边框宽度，还能够将显示基板的下边框的宽度缩小至少70微米。
另外，所述负载补偿结构能够对所述补偿扫描线20进行loading补偿，减小了所述补偿扫描线20与所述非补偿扫描线之间的loading差异，更好的保证了所述补偿扫描线20和所述非补偿扫描线的loading均一性，有效提升了显示基板的显示品质。
如图2至图4，图10所示，在一些实施例中，所述显示基板还包括公共信号走线(包括补偿部分401和非补偿部分402)，所述公共信号走线在所述显示基板的衬底上的正投影分别与所述多条补偿扫描线20在所述衬底上的正投影至少部分交叠，所述公共信号走线复用为所述负载补偿结构。
示例性的，所述公共信号走线用于传输公共信号。
示例性的，所述显示基板还包括公共电极81，所述公共电极81位于所述显示区域10，所述公共信号走线与所述公共电极81结构相互独立，但是二者电学上相互连接，即公共信号走线为公共电极提供公共信号，使得公共电极和显示区域的像素电极二者之间形成压差，可以驱动液晶旋转，实现显示面板的显示功能。
示例性的，所述公共信号走线与所述补偿扫描线20异层设置，所述公共信号走线与所述补偿扫描线20之间设置有绝缘层。所述公共信号走线在所述衬底82上正投影与所述补偿扫描线20在所述衬底82上的正投影至少部分交叠，在所述公共信号走线和所述补偿扫描线20之间形成补偿电容，对所述补偿扫描线20实现电容负载的补偿。而且，所述补偿扫描线20沿着异型区11延伸，使得所述补偿扫描线20具有较长的长度，对所述补偿扫描线20实现了电阻负载的补偿。因此，上述实施例提供的显示基板实现了对所述补偿扫描线20的阻容负载的补偿。
更详细地说，在第一显示区101中，沿着非补偿扫描线的延伸方向上，与非补偿扫描线连接的子像素的数量，大于在第二显示区102中，与补偿扫描线连接的子像素的数量。对于一个子像素而言是扫描线和数据线交叉限定的区域，一个子像素包括其对应的公共电极和像素电极，二者形成驱动液晶旋转的电容，因此第一显示区101和第二显示区102对应的驱动液晶旋转的电容大小不一致，即第一显示区101和第二显示区102之间的负载不一致，导致显示画面不均一，本发明通过在异形区11设置补偿结构，可实现显示画面均匀一致。
上述实施例提供的显示基板中，所述公共信号走线在所述显示基板处于工作状态时传输公共信号，所述公共信号走线一方面能够屏蔽显示基板工作过程中周边区域产生的杂散信号；另一方面能够与补偿扫描线20之间形成补偿电容，即复用负载补偿结构，对补偿扫描线20的loading实现补偿。因此，上述实施例提供的显示基板，通过将所述公共信号走线复用为所述负载补偿结构，简化了所述异型区11布局的结构的复杂性，有利于缩小所述显示基板的所述异型区11处的边框宽度。
更详细地说，如图11所示，示意了本发明实施例中补偿扫描线20与非补偿扫描线之间loading差异曲线L4，示意了本发明实施例中相邻两条扫描线(可以是相邻的补偿扫描线20和非补偿扫描线，也可以是相邻的补偿扫描线20)之间loading差异曲线L3。需要说明，图11中横坐标代表所述第二子像素的行数。图11中纵坐标示意的正数代表补偿后补偿扫描线20的loading大于非补偿扫描线的loading。图11中纵坐标示意的负数代表补偿后补偿扫描线20的loading小于非补偿扫描线的loading。
从图11中可以看出本发明实施例中补偿扫描线20与非补偿扫描线之间最大loading差异可以控制在7％以内，本发明实施例中相邻两条扫描线之间loading差异可以控制在±1％以内。
如图2至图5所示，在一些实施例中，所述公共信号走线围绕所述显示区域10设置，所述公共信号走线包括补偿部分401和非补偿部分402，所述补偿部分401位于所述异型区11，在垂直于所述补偿部分401的延伸方向的方向上，所述补偿部分401靠近所述显示区域10的边界与所述补偿部分401远离所述显示区域10的边界之间的最小距离d1，大于所述非补偿部分402在垂直于其自身延伸方向的方向上的宽度d2；
所述补偿部分401在所述显示基板的衬底82上的正投影分别与所述多条补偿扫描线20在所述衬底82上的正投影至少部分交叠，所述补偿部分401复用为所述负载补偿结构。
示例性的，所述补偿部分401和所述非补偿部分402形成为一体结构，补偿部分401和非补偿部分402同层制作。
示例性的，所述补偿部分401位于所述异型区11，所述非补偿部分402包括位于所述异型区11的部分，还包括位于所述周边区域中除所述异型区11之外的其他区域中的部分。
示例性的，所述补偿部分401复用为所述负载补偿结构，通过控制所述补偿部分401在所述衬底82上的正投影与所述补偿扫描线20在所述衬底82上的正投影之间的交叠面积的大小，实现控制对所述补偿扫描线20的loading的补偿程度。
上述设置在垂直于所述补偿部分401的延伸方向的方向上，所述补偿部分401靠近所述显示区域10的边界与所述补偿部分401远离所述显示区域10的边界之间的最小距离，大于所述非补偿部分402在垂直于其自身延伸方向的方向上的宽度；使得所述补偿部分401能够更好的对所述补偿扫描线20的loading进行补偿，还使得所述非补偿部分402在保证屏蔽功能的同时，尽量减小其自身占用的边框宽度，有利于显示基板的窄边框化。
在一些实施例中，所述补偿部分401形成为网格结构。
示例性的，在将所述显示基板与对向基板对盒形成显示面板时，要在显示基板和对向基板之间形成封框胶，利用紫外光照射所述封框胶对其进行固化，使得封框胶将所述显示面板的边框和对向基板的边框粘结在一起。
示例性的，所述封框胶在所述衬底82上的正投影，与所述补偿部分401在所述衬底82上的正投影至少部分交叠。
上述设置所述补偿部分401形成为网格结构，使得在对所述封框胶进行固化时，紫外光能够更好的穿过所述补偿部分401照射到所述封框胶上，从而更好的提升了对封框胶的固化效果。
如图2至图5所示，在一些实施例中，所述补偿部分401包括第一子部分4011和第二子部分4012，所述第一子部分4011位于所述显示区域10和所述第二子部分4012之间；所述第一子部分4011包括镂空区；
所述异型区11包括底部区110和坡度区111，沿所述坡度区111指向所述底部区110的方向，在垂直于所述第一子部分4011的延伸方向的方向上，所述第一子部分4011靠近所述显示区域10的边界与所述第一子部分4011远离所述显示区域10的边界之间的距离逐渐减小，所述第二子部分4012在垂直于其自身延伸方向的方向上的宽度逐渐增加。
示例性的，所述第一子部分4011和所述第二子部分4012形成为一体结构。
示例性的，所述第一子部分4011包括镂空区，所述第二子部分4012不包括镂空区。
示例性的，所述第一子部分4011的至少部分位于所述显示区域10和所述第二子部分4012之间。
示例性的，所述底部区110相对与所述坡度区111更靠近所述第一显示区101。
上述设置沿所述坡度区111指向所述底部区110的方向，在垂直于所述第一子部分4011的延伸方向的方向上，所述第一子部分4011靠近所述显示区域10的边界与所述第一子部分4011远离所述显示区域10的边界之间的距离逐渐减小，所述第二子部分4012在垂直于其自身延伸方向的方向上的宽度逐渐增加，不仅保证了所述封框胶的固化效果，还有利于补偿所述补偿扫描线20的loading。
更详细地说，越靠近所述第一显示区101的补偿扫描线20，其与所述补偿部分401之间能够形成的最大补偿电容越小，因此，通过上述设置能够有效提升对靠近所述第一显示区101的补偿扫描线20的最大电容补偿值，从而更有利于显示基板中扫描线的loading均一性。
在一些实施例中，所述显示基板中包括多行子像素，每行子像素中均包括沿第一方向依次排列的多个子像素；所述补偿扫描线20与对应的一行子像素中包括的各子像素分别耦接；
所述多条补偿扫描线20包括第一补偿扫描线至第N补偿扫描线，第X补偿扫描线对应的一行子像素中包括的子像素的数量，小于第X+1补偿扫描线对应的一行子像素中包括的子像素的数量，1≤X≤N-1；
第X补偿扫描线在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影之间的交叠面积，大于第X+1补偿扫描线在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影之间的交叠面积。
示例性的，所述第一补偿扫描线至所述第N补偿扫描线沿靠近所述第一显示区101的方向依次排列。N为正整数。
示例性的，第X补偿扫描线对应耦接的一行子像素中包括的子像素的数量，小于第X+1补偿扫描线对应耦接的一行子像素中包括的子像素的数量，第X补偿扫描线位于异型区11的部分的长度大于第X+1补偿扫描线位于异型区11的部分的长度，使得第X补偿扫描线在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影之间的交叠面积，大于第X+1补偿扫描线在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影之间的交叠面积。
由于第X补偿扫描线对应的一行子像素中包括的子像素的数量，小于第X+1补偿扫描线对应的一行子像素中包括的子像素的数量，会使得第X补偿扫描线的loading小于第X+1补偿扫描线的loading，因此，通过设置第X补偿扫描线在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影之间的交叠面积，大于第X+1补偿扫描线在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影之间的交叠面积，使得为第X补偿扫描线补偿的阻容负载大于为第X+1补偿扫描线补偿的阻容负载，从而很好的保证补偿扫描线loading的均一性。
如图1至图5所示，在一些实施例中，所述显示区域10包括第一显示区101和两个第二显示区102，所述第一显示区101位于所述两个第二显示区102的同一侧，所述异型区11位于所述两个显示区之间；
所述多行子像素包括多行第一子像素和多行第二子像素，所述多行第一子像素位于所述第一显示区101，所述多行第二子像素中，每行第二子像素中的一部分第二子像素位于其中一个第二显示区102，每行第二子像素中的另一部分第二子像素位于另一个第二显示区102；
所述多条补偿扫描线20与所述多行第二子像素一一对应，所述补偿扫描线20包括依次耦接的第一线段201，第二线段202和第三线段203，所述第一线段201和所述第三线段203均包括沿所述第一方向延伸的至少部分，所述第二线段202沿所述异型区11的边界延伸；
设置所述第一线段201在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影至少部分交叠，所述第二线段202在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影至少部分交叠，所述第三线段在所述衬底82上的正投影与所述补偿部分401在所述衬底82上的正投影至少部分交叠。
示例性的，所述第一线段201，所述第二线段202和所述第三线段形成为一体结构，所述第一线段201，所述第二线段202和所述第三线段同层制备。
示例性的，所述第二线段202的延伸形状与所述异型区11的边界形状大致相同。
示例性的，所述第一线段201与对应的一行第二子像素中位于其中一个第二显示区102(如：位于图2中左侧)中的各第二子像素耦接。所述第三线段与对应的一行第二子像素中位于另一个第二显示区102(如：位于图2中右侧)中的各第二子像素耦接。示例性的，属于同一条所述补偿扫描线20的第一线段201，第二线段202和第三线段203，对应同一行第二子像素。
上述设置方式能够更好的对所述补偿扫描线20进行loading补偿。
在一些实施例中，所述显示基板还包括多条非补偿扫描线，所述非补偿扫描线的至少部分位于所述第一显示区101，所述多条非补偿扫描线与所述多行第一子像素一一对应，所述非补偿扫描线与对应的一行第一子像素中的各第一子像素分别耦接；
所述补偿扫描线20与所述非补偿扫描线同层设置，所述公共信号线与所述数据线30同层设置。
示例性的，所述非补偿扫描线包括沿所述第一方向延伸的至少部分。
示例性的，所述补偿扫描线20与所述非补偿扫描线同层同材料设置，所述公共信号线与所述数据线30同层同材料设置。
示例性的，所述补偿扫描线20和所述非补偿扫描线采用第一栅金属层制作。所述公共信号线与所述数据线30采用第一源漏金属层制作。
上述设置方式使得所述补偿扫描线20与所述非补偿扫描线能够在同一次构图工艺中形成，所述公共信号线与所述数据线30能够在同一次构图工艺中形成，有利于简化显示基板的制作工艺流程，降低显示基板的制作成本。
如图12所示，在一些实施例中，所述非补偿部分402包括第一非补偿部分4021和第二非补偿部分4022，所述显示区域10位于所述第一非补偿部分4021和所述第二非补偿部分4022之间，所述第一非补偿部分4021的第一端与所述补偿部分401的第一端耦接，所述第一非补偿部分4021的第二端位于所述绑定区12，所述第二非补偿部分4022的第一端与所述补偿部分401的第二端耦接，所述第二非补偿部分4022的第二端位于所述绑定区12。
需要说明，图12中还示意了周边区域13。
示例性的，所述第一非补偿部分4021，所述补偿部分401和所述第二非补偿部分4022依次耦接。
示例性的，所述绑定区12绑定有驱动芯片，所述第一非补偿部分4021的第二端和所述第二非补偿部分4022的第二端分别与所述驱动芯片耦接。
上述设置方式使得所述第一非补偿部分，所述补偿部分401和所述第二非补偿部分围绕所述显示区域10设置，在显示基板处于工作状态时，所述第一非补偿部分，所述补偿部分401和所述第二非补偿部分组成的公共信号走线与显示基板中的公共电极81加载相同的公共信号，这样有利于提升显示基板工作的稳定性。
如图3所示，在一些实施例中，所述显示基板还包括屏蔽线50，所述屏蔽线50位于所述周边区域，所述屏蔽线50围绕所述显示区域10设置，所述公共信号线位于所述显示区域10和所述屏蔽线50之间。
示例性的，所述屏蔽线50的两端分别与所述驱动芯片耦接，所述驱动芯片为所述屏蔽线50提供GND信号。
上述设置所述显示基板包括所述屏蔽线50，使得所述屏蔽线50能够屏蔽显示基板周边的串扰信号。
如图6至图8所示，在一些实施例中，所述静电释放电路包括多个静电释放子电路601，所述多个静电释放子电路601与所述多条数据线30一一对应；
所述静电释放子电路601包括第一晶体管T1和第二晶体管T2，所述第一晶体管T1的栅极与所述第一晶体管T1的输入电极耦接，所述第一晶体管T1的输入电极与所述第二晶体管T2的输入电极耦接，所述第一晶体管T1的输出电极与所述第二晶体管T2的输出电极耦接，所述第二晶体管T2的栅极与所述第二晶体管T2的输出电极耦接；所述第一晶体管T1的输入电极与对应的数据线30耦接，所述第一晶体管T1的输出电极与所述公共信号走线耦接。
示例性的，所述静电释放子电路601能够将对应耦接的数据线30上的静电荷，通过所述第一晶体管T1和所述第二晶体管T2释放至所述公共信号走线上。
上述实施例提供的显示基板中，通过设置所述静电释放电路，将所述数据线30上的静电荷释放至所述公共信号走线，有利于显示基板工作的稳定性。
如图6至图8所示，在一些实施例中，所述第一晶体管T1的输入电极，所述第二晶体管T2的输入电极与对应的数据线30形成为一体结构。
需要说明，图7中凸字型虚线框为两个第二晶体管T2的栅极。图7中位于凸字型虚线框上方和下方的虚线框均为第一晶体管T1的栅极。图7中示意了第一晶体管T1包括的第一有源层91和第二晶体管T2包括的第二有源层92。
参见图13至图16，图13为本发明实施例提供的多个静电释放子电路与数据线耦接示意图；图14为图13中栅金属层和有源层以及源漏金属层的布局示意图；图15为图13中源漏金属层的布局示意图；图16为图13中氧化铟锡层的布局示意图。
图14中示意了所述第一晶体管T1的输入电极93，所述第一晶体管T1的输出电极94，所述第二晶体管T2的输入电极95，所述第二晶体管T2的输出电极96。
如图14和图15所示，所述第一晶体管T1的输出电极94和所述第二晶体管T2的输出电极96通过第一导电连接部97耦接。
如图7，图13至图16所示，第一导电连接部97通过过孔与第二导电连接部982耦接，第二导电连接部982通过过孔与第二晶体管T2的栅极耦接。第三导电连接部981通过过孔分别与所述第一晶体管T1的栅极和数据线30耦接。
示例性的，在同一个静电释放子电路601中，所述第一晶体管T1和所述第二晶体管T2沿所述数据线30的延伸方向排列，所述第一晶体管T1的输入电极和所述第二晶体管T2的输入电极位于同一侧。所述第一晶体管T1的输出电极和所述第二晶体管T2的输出电极形成为一体结构。所述第一晶体管T1的输出电极与所述第二晶体管T2的输出电极通过导电连接图形与所述第二晶体管T2的栅极耦接。所述导电连接图形采用氧化铟锡制作，可以与显示基板中采用氧化铟锡制作的电极层在同一次构图工艺中形成。所述导电连接图形在所述衬底82上的正投影，与所述第二晶体管T2的栅极在所述衬底82上的正投影形成交叠区域，所述导电连接图形与所述第二晶体管T2的栅极通过过孔耦接。所述导电连接图形在所述衬底82上的正投影，与第一晶体管T1的输出电极在所述衬底82上的正投影形成交叠区域，所述导电连接图形与所述第一晶体管T1的输出电极通过过孔耦接。
上述设置方式使得所述第一晶体管T1的输入电极，所述第二晶体管T2的输入电极与对应的数据线30能够在同一次构图工艺中同时形成，使得所述第一晶体管T1的输入电极，所述第二晶体管T2的输入电极与对应的数据线30能够直接相连，无需过孔跨接，这样不仅降低了静电释放电路与数据线30之间耦接的难度，还缩小了静电释放电路与数据线30之间的距离，降低了静电释放电路和其耦接的数据线30整体占用的布局空间，有利于显示基板在异型区11一侧的窄边框化。
如图3，图4，图6至图8所示，在一些实施例中，所述多个静电释放子电路601划分为多组静电释放子电路组60，所述多组静电释放子电路组60在所述异型区11依次排列，每组静电释放子电路组60包括至少两个静电释放子电路601，每组静电释放子电路组60中包括的各第二晶体管T2的栅极形成为一体结构。
如图4所示，图4中示意了7组完整的静电释放子电路组60，以及图4中左上角不完整的一组静电释放子电路组60。
示例性的，每组静电释放子电路组60中包括的至少两个静电释放子电路601沿所述第一方向排列。
示例性的，每组静电释放子电路组60中包括的静电释放子电路601的数量可以相同或不同。
示例性的，每组静电释放子电路组60中，部分相邻的第二晶体管T2的输出电极形成为一体结构。
示例性的，相邻的两组静电释放子电路组60沿所述数据线30的延伸方向错开。
上述实施例提供的显示基板中，通过将所述多个静电释放子电路601划分为多组静电释放子电路组60，不仅能够有效降低所述静电释放电路占用的布局空间，还能够降低所述静电释放子电路601在所述异型区11的布局难度，使得所述静电释放电路的布局能够更好的匹配所述异型区11的形状。
上述设置每组静电释放子电路组60中包括的各第二晶体管T2的栅极形成为一体结构，能够更好的实现所述每组静电释放子电路组60中包括的各第二晶体管T2与所述公共信号走线之间的电连接。
如图4所示，在一些实施例中，所述多条补偿扫描线20划分为多组补偿扫描线组2，每组补偿扫描线组2包括相邻的至少两条补偿扫描线20，至少部分所述静电释放子电路组60位于相邻的补偿扫描线组2之间。
示例性的，所述异型区11包括底部区110，第一坡度区和第二坡度区，所述底部区110位于所述第一坡度区和所述第二坡度区之间。在所述第一坡度区，所述静电释放子电路组60和所述补偿扫描线组2交替设置。在所述第二坡度区，所述静电释放子电路组60和所述补偿扫描线组2交替设置。
上述设置方式更合理的布局了所述补偿扫描线20和所述静电释放电路，充分利用了所述异型区11的布局空间，有利于显示基板在所述异型区11的窄边框化。
本发明实施例还提供了一种显示面板，包括上述实施例提供的显示基板，所述显示面板还包括对向基板；所述对向基板与所述显示基板相对设置；所述对向基板包括：
如图9和图10所示，黑矩阵层BM，所述黑矩阵层BM包括显示区图形BM1和非显示区图形BM2，所述显示区图形BM1在所述显示基板上的正投影位于所述显示基板的显示区域10，所述非显示区图形BM2在所述显示基板上的正投影位于所述显示基板的周边区域；所述显示区图形BM1与所述非显示区图形BM2之间具有黑矩阵挖空区BM0。
示例性的，所述对向基板包括彩膜基板。所述对向基板包括基底83。
示例性的，所述显示面板还包括液晶层84，所述液晶层84位于所述显示基板和所述对向基板之间。
示例性的，所述显示面板包括有机发光二极管显示面板。
示例性的，所述显示区图形BM1和所述非显示区图形BM2相互独立。
上述设置所述显示区图形BM1与所述非显示区图形BM2之间具有黑矩阵挖空区BM0，能够有效防止静电击伤，很好的保证了显示面板的良率。
上述实施例提供的显示基板中，将静电释放电路和负载补偿结构均设置于异型区11，并将所述静电释放电路设置于显示区域10和负载补偿结构之间。由于所述静电释放电路靠近所述显示区设置，且静电释放电路与显示区域10之间没有其他结构，使得所述静电释放电路能够与其耦接的数据线30紧邻，这样不仅降低了静电释放电路与数据线30之间耦接的难度，还缩小了静电释放电路与数据线30之间的距离，降低了静电释放电路和其耦接的数据线30整体占用的布局空间，有利于显示基板在异型区11一侧的窄边框化。而且，上述实施例提供的显示基板中，将原本设置于显示基板下边框的静电释放电路移动至所述异型区11，有效缩减了显示基板的下边框宽度。同时，在将所述静电释放电路移动至异型区11时，可以将异型区11中的部分结构去除，将原本用于布局所述部分结构的空间用来布局所述静电释放电路，因此即使将所述静电释放电路移动至所述异型区11，也不需要增加所述显示基板在所述异型区11处的边框宽度。另外，所述负载补偿结构能够对所述补偿扫描线20进行loading补偿，减小了所述补偿扫描线20与所述非补偿扫描线之间的loading差异，更好的保证了所述补偿扫描线20和所述非补偿扫描线的loading均一性，有效提升了显示基板的显示品质。
因此，本发明实施例提供的显示面板在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
如图3，图9和图10所示，在一些实施例中，所述显示基板中的静电释放电路在所述显示基板的衬底82上的正投影，位于所述显示基板中的负载补偿结构在所述衬底82上的正投影和所述黑矩阵挖空区BM0在所述衬底82上的正投影之间，这里设置黑矩阵挖空区BM0，能够阻止静电通过BM2进入到BM1中，进而影响显示。
如图9所示，黑矩阵挖空区BM0呈折线形状，所述黑矩阵挖空区BM0的形状与显示区域的边界形状匹配。
上述设置方式更合理的布局了所述负载补偿结构和所述静电释放电路，充分利用了所述异型区11的布局空间，有利于显示基板在所述异型区11的窄边框化。
在一些实施例中，设置所述对向基板还包括支撑层，所述支撑层的至少部分位于所述黑矩阵挖空区BM0。
示例性的，所述支撑层将所述黑矩阵挖空区BM0填满，补偿了黑矩阵挖空区BM0的段差。
示例性的所述支撑层搭在所述黑矩阵挖空区BM0两侧的所述显示区图形BM1和所述非显示区图形BM2上。
上述设置方式更好的支撑了所述对向基板，有利于所述显示面板的良率。
如图10所示，在一些实施例中，所述支撑层包括蓝色色阻图形80，所述蓝色色阻图形80包括位于所述黑矩阵挖空区BM0中的部分，以及位于所述黑矩阵挖空区BM0周边的部分。
由于人眼对蓝色不敏感，设置所述支撑层包括蓝色色阻图形80，不仅保证了支撑作用，还保证了即使在所述黑矩阵挖空区BM0出现漏光，漏光现象也不会很明显，即改善漏光同时还能使得整体显示均一。
在一些实施例中，所述显示面板还包括封框胶，所述封框胶位于所述显示基板与所述对向基板之间，所述封框胶在所述显示基板上的正投影位于所述显示基板的周边区域，所述封框胶在所述衬底82上的正投影，与所述显示基板中的公共信号走线包括的镂空区在所述衬底82上的正投影至少部分交叠。
示例性的，在将所述显示基板与对向基板对盒形成显示面板时，要在显示基板和对向基板之间形成封框胶，利用紫外光照射所述封框胶对其进行固化，使得封框胶将所述显示面板的边框和对向基板的边框粘结在一起。
示例性的，所述封框胶在所述衬底82上的正投影，与所述补偿部分401在所述衬底82上的正投影至少部分交叠。
示例性的，所述封框胶在所述衬底82上的正投影，完全覆盖所述公共信号走线。
上述设置所述封框胶在所述衬底82上的正投影，与所述显示基板中的公共信号走线包括的镂空区在所述衬底82上的正投影至少部分交叠，使得在对所述封框胶进行固化时，紫外光能够更好的穿过所述补偿部分401照射到所述封框胶上，从而更好的提升了对封框胶的固化效果。
本发明实施例还提供了一种显示装置，包括上述实施例提供的显示面板。
上述实施例提供的显示面板中设置所述显示区图形BM1与所述非显示区图形BM2之间具有黑矩阵挖空区BM0，能够有效防止静电击伤，很好的保证了显示面板的良率。上述实施例提供的显示面板中，将静电释放电路和负载补偿结构均设置于异型区11，并将所述静电释放电路设置于显示区域10和负载补偿结构之间。由于所述静电释放电路靠近所述显示区设置，且静电释放电路与显示区域10之间没有其他结构，使得所述静电释放电路能够与其耦接的数据线30紧邻，这样不仅降低了静电释放电路与数据线30之间耦接的难度，还缩小了静电释放电路与数据线30之间的距离，降低了静电释放电路和其耦接的数据线30整体占用的布局空间，有利于显示基板在异型区11一侧的窄边框化。而且，上述实施例提供的显示面板中，将原本设置于显示基板下边框的静电释放电路移动至所述异型区11，有效缩减了显示基板的下边框宽度。同时，在将所述静电释放电路移动至异型区11时，可以将异型区11中的部分结构去除，将原本用于布局所述部分结构的空间用来布局所述静电释放电路，因此即使将所述静电释放电路移动至所述异型区11，也不需要增加所述显示基板在所述异型区11处的边框宽度。另外，所述负载补偿结构能够对所述补偿扫描线20进行loading补偿，减小了所述补偿扫描线20与所述非补偿扫描线之间的loading差异，更好的保证了所述补偿扫描线20和所述非补偿扫描线的loading均一性，有效提升了显示基板的显示品质。
因此，本发明实施例提供的显示装置在包括上述显示面板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示基板，其特征在于，包括：显示区域和包围所述显示区域的周边区域，所述周边区域包括绑定区和异型区，所述显示区域的至少部分位于所述绑定区和所述异型区之间；
所述显示基板还包括多条补偿扫描线和多条数据线，所述补偿扫描线包括位于所述异型区的部分，所述数据线包括位于所述显示区域的部分和位于所述异型区的部分；
所述异型区包括：静电释放电路和负载补偿结构，所述静电释放电路的至少部分位于所述显示区域和所述负载补偿结构之间；
所述静电释放电路分别与所述多条数据线相耦接。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括公共信号走线，所述公共信号走线在所述显示基板的衬底上的正投影分别与所述多条补偿扫描线在所述衬底上的正投影至少部分交叠，所述公共信号走线复用为所述负载补偿结构。
3.根据权利要求2所述的显示基板，其特征在于，所述公共信号走线围绕所述显示区域设置，所述公共信号走线包括补偿部分和非补偿部分，所述补偿部分位于所述异型区，在垂直于所述补偿部分的延伸方向的方向上，所述补偿部分靠近所述显示区域的边界与所述补偿部分远离所述显示区域的边界之间的最小距离，大于所述非补偿部分在垂直于其自身延伸方向的方向上的宽度；
所述补偿部分在所述显示基板的衬底上的正投影分别与所述多条补偿扫描线在所述衬底上的正投影至少部分交叠，所述补偿部分复用为所述负载补偿结构。
4.根据权利要求3所述的显示基板，其特征在于，所述补偿部分形成为网格结构。
5.根据权利要求3所述的显示基板，其特征在于，所述补偿部分包括第一子部分和第二子部分，所述第一子部分位于所述显示区域和所述第二子部分之间；所述第一子部分包括镂空区；
所述异型区包括底部区和坡度区，沿所述坡度区指向所述底部区的方向，在垂直于所述第一子部分的延伸方向的方向上，所述第一子部分靠近所述显示区域的边界与所述第一子部分远离所述显示区域的边界之间的距离逐渐减小，所述第二子部分在垂直于其自身延伸方向的方向上的宽度逐渐增加。
6.根据权利要求3所述的显示基板，其特征在于，所述显示基板中包括多行子像素，每行子像素中均包括沿第一方向依次排列的多个子像素；所述补偿扫描线与对应的一行子像素中包括的各子像素分别耦接；
所述多条补偿扫描线包括第一补偿扫描线至第N补偿扫描线，第X补偿扫描线对应的一行子像素中包括的子像素的数量，小于第X+1补偿扫描线对应的一行子像素中包括的子像素的数量，1≤X≤N-1；
第X补偿扫描线在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影之间的交叠面积，大于第X+1补偿扫描线在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影之间的交叠面积。
7.根据权利要求6所述的显示基板，其特征在于，所述显示区域包括第一显示区和两个第二显示区，所述第一显示区位于所述两个第二显示区的同一侧，所述异型区位于所述两个显示区之间；
所述多行子像素包括多行第一子像素和多行第二子像素，所述多行第一子像素位于所述第一显示区，所述多行第二子像素中，每行第二子像素中的一部分第二子像素位于其中一个第二显示区，每行第二子像素中的另一部分第二子像素位于另一个第二显示区；
所述多条补偿扫描线与所述多行第二子像素一一对应，所述补偿扫描线包括依次耦接的第一线段，第二线段和第三线段，所述第一线段和所述第三线段均包括沿所述第一方向延伸的至少部分，所述第二线段沿所述异型区的边界延伸；
所述第一线段在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影至少部分交叠，所述第二线段在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影至少部分交叠，所述第三线段在所述衬底上的正投影与所述补偿部分在所述衬底上的正投影至少部分交叠。
8.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括多条非补偿扫描线，所述非补偿扫描线的至少部分位于所述第一显示区，所述多条非补偿扫描线与所述多行第一子像素一一对应，所述非补偿扫描线与对应的一行第一子像素中的各第一子像素分别耦接；
所述补偿扫描线与所述非补偿扫描线同层设置，所述公共信号线与所述数据线同层设置。
9.根据权利要求3所述的显示基板，其特征在于，所述非补偿部分包括第一非补偿部分和第二非补偿部分，所述显示区域位于所述第一非补偿部分和所述第二非补偿部分之间，所述第一非补偿部分的第一端与所述补偿部分的第一端耦接，所述第一非补偿部分的第二端位于所述绑定区，所述第二非补偿部分的第一端与所述补偿部分的第二端耦接，所述第二非补偿部分的第二端位于所述绑定区。
10.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括屏蔽线，所述屏蔽线位于所述周边区域，所述屏蔽线围绕所述显示区域设置，所述公共信号线位于所述显示区域和所述屏蔽线之间。
11.根据权利要求2所述的显示基板，其特征在于，所述静电释放电路包括多个静电释放子电路，所述多个静电释放子电路与所述多条数据线一一对应；
所述静电释放子电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第一晶体管的输入电极耦接，所述第一晶体管的输入电极与所述第二晶体管的输入电极耦接，所述第一晶体管的输出电极与所述第二晶体管的输出电极耦接，所述第二晶体管的栅极与所述第二晶体管的输出电极耦接；所述第一晶体管的输入电极与对应的数据线耦接。
12.根据权利要求11所述的显示基板，其特征在于，所述第一晶体管的输入电极，所述第二晶体管的输入电极与对应的数据线形成为一体结构。
13.根据权利要求11所述的显示基板，其特征在于，所述多个静电释放子电路划分为多组静电释放子电路组，所述多组静电释放子电路组在所述异型区依次排列，每组静电释放子电路组包括至少两个静电释放子电路，每组静电释放子电路组中包括的各第二晶体管的栅极形成为一体结构。
14.根据权利要求13所述的显示基板，其特征在于，所述多条补偿扫描线划分为多组补偿扫描线组，每组补偿扫描线组包括相邻的至少两条补偿扫描线，至少部分所述静电释放子电路组位于相邻的补偿扫描线组之间。
15.一种显示面板，其特征在于，包括如权利要求1～14中任一项所述的显示基板，所述显示面板还包括对向基板；所述对向基板与所述显示基板相对设置；所述对向基板包括：
黑矩阵层，所述黑矩阵层包括显示区图形和非显示区图形，所述显示区图形在所述显示基板上的正投影位于所述显示基板的显示区域，所述非显示区图形在所述显示基板上的正投影位于所述显示基板的周边区域；所述显示区图形与所述非显示区图形之间具有黑矩阵挖空区。
16.根据权利要求15所述的显示面板，其特征在于，所述显示基板中的静电释放电路在所述显示基板的衬底上的正投影，位于所述显示基板中的负载补偿结构在所述衬底上的正投影和所述黑矩阵挖空区在所述衬底上的正投影之间。
17.根据权利要求15所述的显示面板，其特征在于，所述对向基板还包括支撑层，所述支撑层的至少部分位于所述黑矩阵挖空区。
18.根据权利要求17所述的显示面板，其特征在于，所述支撑层包括蓝色色阻图形，所述蓝色色阻图形包括位于所述黑矩阵挖空区中的部分，以及位于所述黑矩阵挖空区周边的部分。
19.根据权利要求17所述的显示面板，其特征在于，所述显示面板还包括封框胶，所述封框胶位于所述显示基板与所述对向基板之间，所述封框胶在所述显示基板上的正投影位于所述显示基板的周边区域，所述封框胶在所述衬底上的正投影，与所述显示基板中的公共信号走线包括的镂空区在所述衬底上的正投影至少部分交叠。
20.一种显示装置，其特征在于，包括如权利要求15至19中任一项所述的显示面板。
CN202111441149.XA 2021-11-30 2021-11-30 显示基板和显示装置 Pending CN116206559A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111441149.XA CN116206559A (zh) 2021-11-30 2021-11-30 显示基板和显示装置
PCT/CN2022/122027 WO2023098265A1 (zh) 2021-11-30 2022-09-28 显示基板和显示装置
US18/262,395 US20240321905A1 (en) 2021-11-30 2022-09-28 Display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111441149.XA CN116206559A (zh) 2021-11-30 2021-11-30 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN116206559A true CN116206559A (zh) 2023-06-02

Family

ID=86515118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111441149.XA Pending CN116206559A (zh) 2021-11-30 2021-11-30 显示基板和显示装置

Country Status (3)

Country Link
US (1) US20240321905A1 (zh)
CN (1) CN116206559A (zh)
WO (1) WO2023098265A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024092510A1 (zh) * 2022-11-01 2024-05-10 京东方科技集团股份有限公司 显示面板以及显示装置
WO2024139772A1 (zh) * 2022-12-26 2024-07-04 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102613863B1 (ko) * 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
CN106940494B (zh) * 2017-05-12 2020-07-03 京东方科技集团股份有限公司 显示母板及其静电释放方法、基台
CN106932990B (zh) * 2017-05-16 2020-05-15 上海中航光电子有限公司 显示面板、显示装置及显示面板的制作方法
CN107331297B (zh) * 2017-06-28 2019-09-24 厦门天马微电子有限公司 一种异形显示面板和显示装置
CN107966864B (zh) * 2017-12-15 2020-08-04 昆山龙腾光电股份有限公司 一种液晶显示装置
CN108492761B (zh) * 2018-03-29 2022-08-16 上海中航光电子有限公司 一种显示面板和电子设备
CN108766239B (zh) * 2018-05-14 2020-06-23 昆山国显光电有限公司 显示面板和显示装置
CN108598139B (zh) * 2018-06-26 2021-04-30 武汉天马微电子有限公司 显示面板及显示装置
CN109116644A (zh) * 2018-08-29 2019-01-01 上海天马微电子有限公司 显示面板和显示装置
TWI673551B (zh) * 2018-09-20 2019-10-01 友達光電股份有限公司 陣列基板
CN109300953B (zh) * 2018-09-30 2021-02-02 武汉天马微电子有限公司 显示面板及显示装置
KR20210061484A (ko) * 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치
CN112649995B (zh) * 2020-12-28 2022-10-18 厦门天马微电子有限公司 一种显示面板及显示装置
CN113219699B (zh) * 2021-04-21 2023-02-10 惠科股份有限公司 一种彩膜基板、显示面板和显示装置
CN113219696B (zh) * 2021-04-21 2022-04-19 惠科股份有限公司 一种彩膜基板和显示面板
CN113270045A (zh) * 2021-06-23 2021-08-17 京东方科技集团股份有限公司 显示基板、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024092510A1 (zh) * 2022-11-01 2024-05-10 京东方科技集团股份有限公司 显示面板以及显示装置
WO2024139772A1 (zh) * 2022-12-26 2024-07-04 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
US20240321905A1 (en) 2024-09-26
WO2023098265A1 (zh) 2023-06-08

Similar Documents

Publication Publication Date Title
KR100831235B1 (ko) 박막 트랜지스터 기판
US8395744B2 (en) Display device including dummy pixel region
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
KR101443380B1 (ko) 액정표시장치
KR100244590B1 (ko) 액정표시소자
CN108732841A (zh) 一种显示面板及其制备方法、显示装置
WO2023098265A1 (zh) 显示基板和显示装置
US20130063406A1 (en) Display device
KR20040060619A (ko) 액정 표시 장치
US8072572B2 (en) Substrate for a display panel, a display panel having the substrate, a production process of the substrate, and a production process of the display panel
KR101650197B1 (ko) 액정 표시 장치 및 제조방법
CN110687730A (zh) 薄膜晶体管阵列基板及显示面板
KR100717184B1 (ko) 액정 디스플레이 패널
US6437764B1 (en) Liquid crystal display device
CN110058469B (zh) 阵列基板、显示面板、显示装置及阵列基板的制造方法
US6829029B2 (en) Liquid crystal display panel of line on glass type and method of fabricating the same
CN113985671A (zh) 阵列基板及显示装置
US11829540B2 (en) Array substrate and touch display device
US20010050745A1 (en) In-plane switching liquid crystal displaying device and method of fabricating the same
US11537012B2 (en) Substrate for display device and display device
CN113325647B (zh) 显示面板和显示装置
KR20060051838A (ko) 액정 디스플레이 장치
US7812908B2 (en) Display apparatus and method for manufacturing substrate for display apparatus
CN113885262A (zh) 显示面板及显示装置
CN116469893B (zh) 阵列基板及其制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination