CN108242217B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108242217B
CN108242217B CN201711421796.8A CN201711421796A CN108242217B CN 108242217 B CN108242217 B CN 108242217B CN 201711421796 A CN201711421796 A CN 201711421796A CN 108242217 B CN108242217 B CN 108242217B
Authority
CN
China
Prior art keywords
pixel
sub
pixel circuit
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711421796.8A
Other languages
English (en)
Other versions
CN108242217A (zh
Inventor
宋姬林
朴京淳
金一坤
文晶右
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160179431A external-priority patent/KR102667721B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108242217A publication Critical patent/CN108242217A/zh
Application granted granted Critical
Publication of CN108242217B publication Critical patent/CN108242217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示装置，所述显示装置包括：基底，包括像素区域和外围区域；多个像素，设置在像素区域中，所述多个像素中的每个像素包括第一子像素、第二子像素和第三子像素，每个子像素包括发光区域；发光元件，设置在第一子像素、第二子像素和第三子像素中的每个的发光区域中；像素电路，设置在第一子像素、第二子像素和第三子像素中的每个中，像素电路被构造为驱动发光元件，其中，每个像素包括设置有像素电路的第一区域和除了第一区域之外的第二区域，其中，设置在第一子像素中的发光元件与像素电路叠置，设置在第二子像素中的发光元件设置在第二区域中。

Description

显示装置
本申请要求于2016年12月26日在韩国知识产权局提交的第10-2016-0179431号韩国专利申请的优先权，该韩国专利申请的全部公开通过引用包含于此。
技术领域
本公开的方面涉及一种显示装置。
背景技术
随着对信息显示器的兴趣以及对便携式信息媒体的需求的增大，研究和商业化已经集中在显示装置上。
近来，已经开发了一种包括反射构件的显示装置，以用作能够反射位于显示装置的前表面处的物体的图像的镜子。
发明内容
实施例提供一种具有改善的图像质量和反射质量的显示装置。
根据本公开的方面，提供了一种显示装置，所述显示装置包括：基底，包括像素区域和围绕像素区域的至少一侧的外围区域；多个像素，设置在像素区域中，所述多个像素中的每个像素包括第一子像素、第二子像素和第三子像素，每个子像素包括被构造为发射特定颜色的光的发光区域；发光元件，设置在第一子像素、第二子像素和第三子像素中的每个的发光区域中；像素电路，设置在第一子像素、第二子像素和第三子像素中的每个中，像素电路被构造为驱动发光元件；以及封装构件，与基底相对。封装构件覆盖发光元件。每个像素包括设置有像素电路的第一区域和除了第一区域之外的第二区域，其中，设置在第一子像素中的发光元件与像素电路叠置，设置在第二子像素中的发光元件设置在第二区域中。
设置在第一子像素中的发光元件可以包括与像素电路叠置的第一阳极电极。
第一阳极电极可以不设置在第二区域中。
像素电路可以包括：第一像素电路，设置在第一子像素中；第二像素电路，设置在第二子像素中，第二像素电路与第一像素电路相邻设置；以及第三像素电路，设置在第三子像素中，第三像素电路与第二像素电路相邻设置。
第一阳极电极可以与第一像素电路叠置。
第一阳极电极可以与第二像素电路的邻近第一像素电路设置的部分叠置。
第一阳极电极可以沿着基底的第一方向延伸以与第一像素电路、第二像素电路和第三像素电路中的全部叠置。
设置在第二子像素中的发光元件可以包括第二阳极电极，设置在第三子像素中的发光元件可以包括第三阳极电极。第二阳极电极和第三阳极电极可以设置在第二区域中。
第三阳极电极可以沿着基底的第二方向从第二区域延伸到第一区域，并且与第三像素电路叠置。
延伸到第一区域的第三阳极电极可以与第二像素电路的邻近第三像素电路的部分叠置。
第一像素电路、第二像素电路和第三像素电路可以不设置在第二区域中。
第一阳极电极、第二阳极电极和第三阳极电极中的每个的拐角部分可以具有弯曲的形状。
第一阳极电极、第二阳极电极和第三阳极电极中的每个的拐角部分可以具有至少20μm的曲率半径。
显示装置还可以包括设置在封装构件的一个表面上的反射构件。
反射构件可以设置在封装构件上以与第一区域和第二区域两者对应。
反射构件可以具有镜面反射特性。
反射构件可以包括具有恒定反射率的金属材料。
每个像素可以包括：第一扫描线、第二扫描线和第三扫描线，在基底的与第二方向交叉的第一方向上延伸，第一扫描线、第二扫描线和第三扫描线沿着第二方向顺序地布置，第一扫描线、第二扫描线和第三扫描线被构造为供应扫描信号；第一数据线、第二数据线和第三数据线，在第二方向上延伸，第一数据线、第二数据线和第三数据线沿着第一方向顺序地布置，第一数据线、第二数据线和第三数据线被构造为供应数据信号；以及驱动电压线，在第二方向上延伸，驱动电压线被构造为供应驱动电压。
第一子像素可以连接到第一扫描线、第二扫描线和第三扫描线以及第一数据线，第二子像素可以连接到第一扫描线、第二扫描线和第三扫描线以及第二数据线，第三子像素可以连接到第一扫描线、第二扫描线和第三扫描线以及第三数据线。
显示装置还可以包括设置在像素电路与发光元件之间的有机绝缘层。
有机绝缘层可以包括：保护层，设置在像素电路与发光元件之间；以及像素限定层，设置在保护层上。
像素限定层可以具有黑颜色。
附图说明
在下文中，现在将参照附图更充分地描述示例实施例；然而，它们可以以不同的形式来实施，并且不应该被解释为局限于这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且这些实施例将向本领域技术人员充分地传达示例实施例的范围。
在附图中，为了示出的清楚，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，该元件可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。同样的附图标记始终表示同样的元件。
图1是示出根据本公开的实施例的显示装置的平面图。
图2是示出图1的显示装置中的像素和驱动单元的实施例的框图。
图3是示意性地示出图1中示出的像素之中的一个像素的平面图。
图4是示出图3中示出的第三子像素电路的等效电路图。
图5是详细示出图4中示出的第三子像素电路的平面图。
图6是沿图5的线I-I’截取的剖视图。
图7是详细示出图3中示出的像素的平面图。
图8是沿图7的线II-II’截取的剖视图。
图9是沿图7的线III-III’截取的剖视图。
图10、图11、图12、图13和图14是针对每个层示意性地示出图7中示出的像素的组件的布局图。
图15是示出根据本公开的另一实施例的图3中示出的像素的平面图。
图16是沿图15的线IV-IV’截取的剖视图。
图17是示出根据本公开的又一实施例的图3中示出的像素的平面图。
图18是沿图17的线V-V’截取的剖视图。
具体实施方式
本公开可以适用于各种变化和不同的形状，因此仅详细说明了具体示例。然而，示例不限于某些形状，而是适用于所有变化以及等同的材料和替换物。为了更好地理解，以扩大附图的方式示出了所包括的附图。
同样的标记始终表示同样的元件。在附图中，为了清楚，可以夸大某些线、层、组件、元件或特征的厚度。将理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。如这里所使用的，除非上下文另有明确指示，否则单数形式也意图包括复数形式。
还将理解的是，当在本说明书中使用术语“包括”和/或其变型时，说明存在所述特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在和/或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。此外，诸如层、区域、基底或板的元件放置“在”另一元件“上”或“上方”的表述不仅表示元件“直接”放置“在”所述另一元件“上”或者“在”所述另一元件“正上方”的情况，而且也表示又一个元件置于所述元件与所述另一元件之间的情况。相反，诸如层、区域、基底或板的元件放置“在”另一元件“之下”或“下方”的表述不仅表示元件“直接”放置“在”所述另一元件“之下”或者“在”所述另一元件“正下方”的情况，而且也表示又一个元件置于所述元件与所述另一元件之间的情况。
在下文中，将参照附图详细描述本公开的示例性实施例。
图1是示出根据本公开的实施例的显示装置的平面图。在图1中，显示装置包括彼此相对的第一基底和第二基底，但是为了描述的方便，省略了与第一基底相对的第二基底的示出。
参照图1，根据本公开的实施例的显示装置可以包括第一基底SUB1、设置在第一基底SUB1上的像素PXL、设置在第一基底SUB1上的驱动单元以及将像素PXL与驱动单元连接的线单元(未示出)，所述驱动单元驱动像素PXL。
第一基底SUB1可以包括像素区域PXA和外围区域PPA。像素区域PXA可以是设置有显示图像的像素PXL的区域。稍后将描述每个像素PXL。外围区域PPA是不设置像素PXL的区域，并可以是不显示图像的非显示区域。用于驱动像素PXL的驱动单元以及将像素PXL与驱动单元连接的一些线(未示出)可以设置在外围区域PPA中。外围区域PPA与最终显示装置中的边框对应，并且边框的宽度可以根据外围区域PPA的宽度来确定。
像素区域PXA可以具有各种形状。例如，像素区域PXA可以以诸如包括直边的闭合形状的多边形、包括曲边的圆形、椭圆形等以及包括直边和曲边的半圆形、半椭圆形等的各种形状设置。当像素区域PXA包括多个区域时，每个区域也可以以诸如包括直边的闭合形状的多边形、包括曲边的圆形、椭圆形等以及包括直边和曲边的半圆形、半椭圆形等的各种形状设置。此外，多个区域的面积可以彼此相同或彼此不同。
在本公开的实施例中，将像素区域PXA设置为具有包括直边的四边形形状的一个区域的情况描述为示例。
外围区域PPA可以设置在像素区域PXA的至少一侧处。在本公开的实施例中，外围区域PPA可以围绕像素区域PXA的外周。在本公开的实施例中，外围区域PPA可以包括在第一方向DR1上延伸的横向部分和在第二方向DR2上延伸的纵向部分。外围区域PPA的纵向部分可以设置为沿像素区域PXA的宽度方向彼此间隔开的一对。
像素PXL可以在第一基底SUB1上设置在像素区域PXA中。像素PXL中的每个是用于显示图像的最小单元，并且可以设置为多个。像素PXL中的每个可以包括发射白色光和/或彩色光的发光器件。
像素PXL可以设置成多个，以沿着在第一方向DR1上延伸的行和在第二方向DR2上延伸的列呈矩阵形式布置。然而，不具体限制像素PXL的布置形式，并且可以以各种形式布置像素PXL。例如，像素PXL中的一些像素可以布置为使得第一方向DR1成为行方向，而像素PXL中的另一些像素可以布置为使得与第一方向DR1不同的方向(例如，相对于第一方向DR1倾斜的方向)成为列方向。可选择地，像素PXL可以布置为使得相对于第一方向DR1和第二方向DR2倾斜的方向成为列方向，并且使得与列方向交叉的方向成为行方向。这里，列方向也可以相对于第一方向DR1和第二方向DR2倾斜。
驱动单元通过线单元向每个像素PXL提供信号，因此，可以控制像素PXL的驱动。在图1中，为了描述的方便，省略了线单元。稍后将描述线单元。
驱动单元可以包括：扫描驱动器SDV，通过扫描线向像素PXL提供扫描信号；发光驱动器EDV，通过发光控制线向像素PXL提供发光控制信号；数据驱动器DDV，通过数据线向像素PXL提供数据信号；以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV、发光驱动器EDV和数据驱动器DDV。
扫描驱动器SDV可以设置在外围区域PPA中的纵向部分处。由于外围区域PPA的纵向部分设置为沿着像素区域PXA的宽度方向彼此间隔开的一对，因此扫描驱动器SDV可以设置在外围区域PPA中的至少一个纵向部分处。扫描驱动器SDV可以沿着外围区域PPA的长度方向延长。
在本公开的实施例中，扫描驱动器SDV可以直接安装在第一基底SUB1上。当扫描驱动器SDV直接安装在第一基底SUB1上时，扫描驱动器SDV可以与像素PXL一起在形成像素PXL的工艺中形成。然而，扫描驱动器SDV的安装位置和形成方法不限于此。例如，扫描驱动器SDV可以形成在单独的芯片上，使得以玻璃上芯片的形式设置在第一基底SUB1上。可选择地，扫描驱动器SDV可以安装在印刷电路板上，以通过连接构件连接到第一基底SUB1。
与扫描驱动器SDV相似，发光驱动器EDV可以设置在外围区域PPA中的纵向部分处。发光驱动器EDV可以设置在外围区域PPA中的至少一个纵向部分处。发光驱动器EDV可以沿着外围区域PPA的长度方向延长。
在本公开的实施例中，发光驱动器EDV可以直接安装在第一基底SUB1上。当发光驱动器EDV直接安装在第一基底SUB1上时，发光驱动器EDV可以与像素PXL一起在形成像素PXL的工艺中形成。然而，发光驱动器EDV的安装位置和形成方法不限于此。例如，发光驱动器EDV可以形成在单独的芯片上，使得以玻璃上芯片的形式设置在第一基底SUB1上。可选择地，发光驱动器EDV可以安装在印刷电路板上，以通过连接构件连接到第一基底SUB1。
在本公开的实施例中，将扫描驱动器SDV和发光驱动器EDV彼此相邻并且形成在外围区域PPA的一对纵向部分中的任何一个纵向部分处的情况示出为示例。然而，本公开不限于此，可以以各种方式修改扫描驱动器SDV和发光驱动器EDV的布置。例如，扫描驱动器SDV可以设置在外围区域PPA的纵向部分中的一个纵向部分处，发光驱动器EDV可以设置在外围区域PPA的纵向部分中的另一纵向部分处。可选择地，扫描驱动器SDV可以设置在外围区域PPA的两个纵向部分处，发光驱动器EDV可以仅设置在外围区域PPA的纵向部分中的一个纵向部分处。
数据驱动器DDV可以设置在外围区域PPA中。具体地，数据驱动器DDV可以设置在外围区域PPA的横向部分处。数据驱动器DDV可以沿着外围区域PPA的宽度方向延长。
图2是示出图1的显示装置中的像素和驱动单元的实施例的框图。
参照图1和图2，根据本公开的实施例的显示装置可以包括像素PXL、驱动单元和线单元。
像素PXL可以设置为多个。驱动单元可以包括扫描驱动器SDV、发光驱动器EDV、数据驱动器DDV和时序控制器TC。在图2中，为了描述的方便而设定了扫描驱动器SDV、发光驱动器EDV、数据驱动器DDV和时序控制器TC的位置。当实施实际的显示装置时，扫描驱动器SDV、发光驱动器EDV、数据驱动器DDV和时序控制器TC可以设置在显示装置中的其它位置处。
线单元向每个像素PXL提供来自驱动单元的信号，并且可以包括扫描线、数据线、发光控制线、电力线PL和初始化电力线(未示出)。扫描线可以包括多条扫描线S1至Sn，发光控制线可以包括多条发光控制线E1至En。数据线可以包括多条数据线D1至Dm。数据线D1至Dm和电力线PL可以连接到像素PXL。
像素PXL可以布置在像素区域PXA中。像素PXL可以连接到扫描线S1至Sn、发光控制线E1至En、数据线D1至Dm以及电力线PL。像素PXL可以在从扫描线S1至Sn供应扫描信号时供应有来自数据线D1至Dm的数据信号。
另外，像素PXL可以供应有来自外部的第一电源ELVDD、第二电源ELVSS和初始化电源Vint。这里，第一电源ELVDD可以通过电力线PL来施加。
像素PXL中的每个可以包括驱动晶体管(未示出)和发光器件(未示出)。驱动晶体管可以与数据信号对应地控制从第一电源ELVDD经由发光器件流到第二电源ELVSS的电流的量。这里，在供应数据信号之前，驱动晶体管的栅电极可以被初始化电源Vint的电压初始化。为此，初始化电源Vint可以设定为比数据信号的电压低的电压。
扫描驱动器SDV可以响应于来自时序控制器TC的第一栅极控制信号GCS1向扫描线S1至Sn供应扫描信号。例如，扫描驱动器SDV可以向扫描线S1至Sn顺序地供应扫描信号。如果扫描信号被顺序地供应给扫描线S1至Sn，则可以以水平线为单位顺序地选择像素PXL。
发光驱动器EDV可以响应于来自时序控制器TC的第二栅极控制信号GCS2向发光控制线E1至En供应发光控制信号。例如，发光驱动器EDV可以向发光控制线E1至En顺序地供应发光控制信号。
这里，发光控制信号可以设定为具有比扫描信号的宽度宽的宽度。例如，针对至少一个时间段，供应给第i(i是自然数)发光控制线Ei的发光控制信号可以被供应为与供应给第i-1扫描线Si-1的扫描信号和供应给第i扫描线Si的扫描信号叠置。
此外，发光控制信号可以设定为栅极截止电压(例如，高电压)，使得包括在像素PXL中的晶体管可以截止，扫描信号可以设定为栅极导通电压(例如，低电压)，使得包括在像素PXL中的晶体管可以导通。
数据驱动器DDV可以响应于数据控制信号DCS向数据线D1至Dm供应数据信号。供应给数据线D1至Dm的数据信号可以供应给由扫描信号选择的像素PXL。
时序控制器TC可以向扫描驱动器SDV和发光驱动器EDV供应基于从外部供应的时序信号而产生的栅极控制信号GCS1和GCS2。另外，时序控制器TC可以向数据驱动器DDV供应数据控制信号DCS。
起始脉冲和时钟信号可以包括在栅极控制信号GCS1和GCS2中的每个中。起始脉冲可以控制第一扫描信号或第一发光控制信号的时序。时钟信号可以用于使起始脉冲移位。
源起始脉冲和时钟信号可以包括在数据控制信号DCS中。源起始脉冲可以控制数据的采样起始时间。时钟信号可以用于控制采样操作。
图3是示意性地示出图1中示出的像素之中的一个像素的平面图。
参照图1和图3，根据本公开的实施例的像素PXL可以包括第一子像素、第二子像素和第三子像素(有时被称为第一子像素至第三子像素)。
第一子像素可以包括发射红色光的第一发光区域R和用于驱动第一发光区域R的第一子像素电路SPC1。第二子像素可以包括发射绿色光的第二发光区域G和用于驱动第二发光区域G的第二子像素电路SPC2。第三子像素可以包括发射蓝色光的第三发光区域B和用于驱动第三发光区域B的第三子像素电路SPC3。
第一子像素电路SPC1可以电连接到第一阳极电极AD1，第二子像素电路SPC2可以电连接到第二阳极电极AD2，第三子像素电路SPC3可以电连接到第三阳极电极AD3。
第一阳极电极AD1可以与第一发光区域R对应，第二阳极电极AD2可以与第二发光区域G对应，第三阳极电极AD3可以与第三发光区域B对应。当在平面上观看时，第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3(有时被称为第一阳极电极AD1至第三阳极电极AD3)中的每个的拐角部分可以具有弯曲的形状。
每个像素PXL可以包括第一区域I和第二区域II。第一区域I可以是设置有第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3(有时被称为第一子像素电路SPC1至第三子像素电路SPC3)的区域，第二区域II可以是除了第一区域I之外的区域。即，第一子像素电路SPC1至第三子像素电路SPC3可以仅设置在作为每个像素PXL的特定区域的第一区域I中。由于第一子像素电路SPC1至第三子像素电路SPC3仅集中地设置在每个像素的第一区域I中，因此可以改善每个像素PXL的开口率，并且也可以增大每个像素PXL的透光率。
同时，第一阳极电极AD1可以设置在第一区域I中，第二阳极电极AD2和第三阳极电极AD3可以设置在第二区域II中。
稍后将参照图7来描述第一子像素电路SPC1至第三子像素电路SPC3与第一阳极电极AD1至第三阳极电极AD3之间的连接关系。
图4是示出图3中示出的第三子像素电路SPC3的等效电路图。为了描述的方便，在图4中已经示出了连接到第j(j是自然数)数据线Dj和第i扫描线Si的第三子像素电路SPC3。
参照图3和图4，根据本公开的实施例的第三子像素电路SPC3可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7(有时被称为第一晶体管T1至第七晶体管T7)以及存储电容器Cst。第一晶体管T1至第七晶体管T7可以电连接到对应的发光二极管OLED。
发光二极管OLED的第三阳极电极AD3可以经由第六晶体管T6连接到第一晶体管T1，发光二极管OLED的阴极电极可以连接到第二电源ELVSS。发光二极管OLED可以产生具有与从第一晶体管T1供应的电流的量对应的预定亮度的光。
第一电源ELVDD可以设定为比第二电源ELVSS的电压高的电压，使得电流可以流过发光二极管OLED。
第七晶体管T7可以连接在初始化电源Vint与发光二极管OLED的第三阳极电极AD3之间。此外，第七晶体管T7的栅电极可以连接到第i+1扫描线Si+1。第七晶体管T7可以在扫描信号被供应给第i+1扫描线Si+1时导通，以向发光二极管OLED的第三阳极电极AD3供应初始化电源Vint的电压。这里，初始化电源Vint可以设定为比数据信号的电压低的电压。
第六晶体管T6可以连接在第一晶体管T1与发光二极管OLED之间。此外，第六晶体管T6的栅电极可以连接到第i发光控制线Ei。第六晶体管T6可以在发光控制信号被供应给第i发光控制线Ei时截止，否则导通。
第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1之间。此外，第五晶体管T5的栅电极可以连接到第i发光控制线Ei。第五晶体管T5可以在发光控制信号被供应给第i发光控制线Ei时截止，否则导通。
第一晶体管(驱动晶体管)T1的第一电极可以经由第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6连接到发光二极管OLED的第三阳极电极AD3。此外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以与第一节点N1的电压对应地控制从第一电源ELVDD经由发光二极管OLED流到第二电源ELVSS的电流的量。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3可以在扫描信号被供应给第i扫描线Si时导通，以允许第一晶体管T1的第二电极和第一节点N1彼此电连接。因此，当第三晶体管T3导通时，第一晶体管T1可以二极管连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。此外，第四晶体管T4的栅电极可以连接到第i-1扫描线Si-1。第四晶体管T4可以在扫描信号被供应给第i-1扫描线Si-1时导通，以向第一节点N1供应初始化电源Vint的电压。
第二晶体管T2可以连接在第j数据线Dj与第一晶体管T1的第一电极之间。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。第二晶体管T2可以在扫描信号被供应给第i扫描线Si时导通，以允许第j数据线Dj与第一晶体管T1的第一电极彼此电连接。
存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号和第一晶体管T1的阈值电压对应的电压。
图5是详细示出图4中示出的第三子像素电路SPC3的平面图。图6是沿图5的线I-I’截取的剖视图。
基于设置在像素区域中的第i行第j列上的一个子像素，图5和图6中已经示出了连接到所述一个子像素的三条扫描线Si-1、Si和Si+1、发光控制线Ei、电力线PL以及数据线Dj。在图5和图6中，为了描述的方便，将第i-1行上的扫描线称为“第i-1扫描线Si-1”，将第i行上的扫描线称为“第i扫描线Si”，将第i+1行上的扫描线称为“第i+1扫描线Si+1”，将第i行上的发光控制线称为“发光控制线Ei”，将第j列上的数据线称为“数据线Dj”，将第j列上的电力线和初始化电力线称为“电力线PL”和“初始化电力线IPL”。
参照图4至图6，根据本公开的实施例的显示装置包括第一基底SUB1、线单元、像素PXL以及与第一基底SUB1相对的第二基底SUB2。
第一基底SUB1可以由诸如玻璃或树脂的绝缘材料制成。另外，第一基底SUB1可以由具有柔性或弹性的材料制成，以可弯曲或可折叠。第一基底SUB1可以具有单层结构或多层结构。
例如，第一基底SUB1可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。然而，可以各种改变构成第一基底SUB1的材料，第一基底SUB1可以由玻璃纤维增强塑料(FRP)等制成。
线单元向像素PXL中的每个提供信号，并且可以包括扫描线Si-1、Si和Si+1、数据线Dj、发光控制线Ei、电力线PL以及初始化电力线IPL。
扫描线Si-1、Si和Si+1在第一方向DR1上延伸，并且包括沿着第二方向DR2顺序地布置的第i-1扫描线Si-1、第i扫描线Si和第i+1扫描线Si+1。扫描信号被施加到扫描线Si-1、Si和Si+1。第i-1扫描信号被施加到第i-1扫描线Si-1，第i扫描信号被施加到第i扫描线Si，第i+1扫描信号被施加到第i+1扫描线Si+1。
发光控制线Ei在第一方向DR1上延伸，并且设置在第i扫描线Si与第i+1扫描线Si+1之间以与第i扫描线Si和第i+1扫描线Si+1间隔开。发光控制信号被施加到发光控制线Ei。
数据线Dj在第二方向DR2上延伸。数据信号被施加到数据线Dj。
电力线PL沿着第二方向DR2延伸，并且设置为与数据线Dj间隔开。第一电源ELVDD被施加到电力线PL。
初始化电力线IPL在第二方向DR2上延伸。初始化电力线IPL设置在沿着第二方向DR2延伸的数据线Dj与电力线PL之间。初始化电源Vint被施加到初始化电力线IPL。
每个像素PXL可以包括第一子像素至第三子像素。第一子像素可以包括第一子像素电路(见图3的第一子像素电路SPC1)和连接到第一子像素电路SPC1的发光器件(未示出)。第二子像素可以包括第二子像素电路(见图3的第二子像素电路SPC2)和连接到第二子像素电路SPC2的发光器件(未示出)。第三子像素可以包括第三子像素电路(见图3的第三子像素电路SPC3)和连接到第三子像素电路SPC3的发光二极管OLED。第一子像素电路SPC1至第三子像素电路SPC3中的每个可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
在下文中，为了描述的方便，将代表性地示出第三子像素电路SPC3。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第二接触线CNL2。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。第二接触线CNL2可以连接在第一栅电极GE1与第三漏电极DE3和第四漏电极DE4之间。第二接触线CNL2的一端可以通过第一接触孔CH1连接到第一栅电极GE1，第二接触线CNL2的另一端可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
在本公开的实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。例如，第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层形成，第一有源图案ACT1可以由未掺杂杂质的半导体层形成。
第一有源图案ACT1具有在预定方向上延伸的条形形状，并且可以具有沿着延伸方向多次弯曲的形状。当在平面上观看时，第一有源图案ACT1与第一栅电极GE1叠置。由于第一有源图案ACT1形成得长，所以施加到第一晶体管T1的栅极电压的驱动范围变宽。因此，可以精密地控制从发光二极管OLED发射的光的灰度。
第一源电极SE1的一端可以连接到第一有源图案ACT1的一端，第一源电极SE1的另一端可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1的一端可以连接到第一有源图案ACT1的另一端，第一漏电极DE1的另一端可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2连接到第i扫描线Si。第二栅电极GE2设置为第i扫描线Si的一部分或者以从第i扫描线Si突出的形状设置。在本公开的实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体层形成，第二有源图案ACT2可以由未掺杂杂质的半导体层形成。第二有源图案ACT2对应于与第二栅电极GE2叠置的部分。第二源电极SE2的一端可以连接到第二有源图案ACT2，第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2，第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以以双栅极结构设置以防止漏电流。即，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b被称为第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b被称为第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b被称为第三源电极SE3，第3a漏电极DE3a和第3b漏电极DE3b被称为第三漏电极DE3。
第三栅电极GE3连接到第i扫描线Si。第三栅电极GE3设置为第i扫描线Si的一部分或者以从第i扫描线Si突出的形状设置。第三有源图案ACT3、第三源电极SE3和第三漏电极DE3可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层形成。第三有源图案ACT3对应于与第三栅电极GE3叠置的部分。第三源电极SE3的一端可以连接到第三有源图案ACT3，第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3，第三漏电极DE3的另一端可以连接到第四晶体管T4的第四漏电极DE4。另外，第三漏电极DE3可以通过第一接触孔CH1和第二接触孔CH2以及第二接触线CNL2连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以以双栅极结构设置以防止漏电流。即，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a，第4a源电极SE4a和第4a漏电极DE4a，第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b被称为第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b被称为第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b被称为第四源电极SE4，第4a漏电极DE4a和第4b漏电极DE4b被称为第四漏电极DE4。
第四栅电极GE4连接到第i-1扫描线Si-1。第四栅电极GE4设置为第i-1扫描线Si-1的一部分或者以从第i-1扫描线Si-1突出的形状设置。第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。第四源电极SE4和第四漏电极DE4可以由掺杂有杂质的半导体层形成，第四有源图案ACT4可以由未掺杂杂质的半导体层形成。第四有源图案ACT4对应于与第四栅电极GE4叠置的部分。第四源电极SE4的一端可以连接到第四有源图案ACT4，第四源电极SE4的另一端可以通过第九接触孔CH9连接到初始化电力线IPL。此外，第四源电极SE4的所述另一端可以连接到前一行上的像素PXL的第七晶体管T7的第七漏电极DE7。第四漏电极DE4的一端可以连接到第四有源图案ACT4，第四漏电极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。另外，第四漏电极DE4可以通过第一接触孔CH1和第二接触孔CH2以及第二接触线CNL2连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5连接到发光控制线Ei。第五栅电极GE5可以设置为发光控制线Ei的一部分或者可以以从发光控制线Ei突出的形状设置。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层形成，第五有源图案ACT5可以由未掺杂杂质的半导体层形成。第五有源图案ACT5对应于与第五栅电极GE5叠置的部分。第五源电极SE5的一端可以连接到第五有源图案ACT5，第五源电极SE5的另一端可以连接到电力线PL。这里，由于第一接触线CNL1设置在第五源电极SE5与电力线PL之间，因此第一接触线CNL1的一端可以通过第四接触孔CH4连接到第五源电极SE5，第一接触线CNL1的另一端可以通过第三接触孔CH3连接到存储电容器Cst的上电极UE。上电极UE可以通过第五接触孔CH5连接到电力线PL。结果，第五源电极SE5可以通过第一接触线CNL1和存储电容器Cst的上电极UE连接到电力线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5，第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6连接到发光控制线Ei。第六栅电极GE6可以设置为发光控制线Ei的一部分或者可以以从发光控制线Ei突出的形状设置。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层形成，第六有源图案ACT6可以由未掺杂杂质的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6叠置的部分。第六源电极SE6的一端可以连接到第六有源图案ACT6，第六源电极SE6的另一端可以连接到第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接到第六有源图案ACT6，第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7连接到第i+1扫描线Si+1。第七栅电极GE7可以设置为第i+1扫描线Si+1的一部分或者可以以从第i+1扫描线Si+1突出的形状设置。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。第七源电极SE7和第七漏电极DE7可以由掺杂有杂质的半导体层形成，第七有源图案ACT7可以由未掺杂杂质的半导体层形成。第七有源图案ACT7对应于与第七栅电极GE7叠置的部分。第七源电极SE7的一端可以连接到第七有源图案ACT7，第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7，第七漏电极DE7的另一端可以通过第九接触孔CH9连接到初始化电力线IPL。另外，第七漏电极DE7可以连接到下一行上的像素PXL的第四晶体管T4的第四源电极SE4。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以形成为第一晶体管T1的第一栅电极GE1。当在平面上观看时，上电极UE可以与第一栅电极GE1叠置，并且覆盖下电极LE。随着上电极UE和下电极LE的叠置区域变宽，存储电容器Cst的电容可以增大。上电极UE可以在第一方向DR1上延伸。在本公开的实施例中，上电极UE可以通过第五接触孔CH5电连接到电力线PL。因此，具有与施加到电力线PL的第一电源ELVDD的电平相同的电平的电压可以施加到上电极UE。上电极UE可以在形成有第一接触孔CH1的区域中具有开口OPN，第一栅电极GE1和第二接触线CNL2通过第一接触孔CH1彼此接触。
发光二极管OLED可以包括第三阳极电极AD3、阴极电极CD以及设置在第三阳极电极AD3与阴极电极CD之间的发射层EML。
第三阳极电极AD3可以通过第七接触孔CH7和第八接触孔CH8连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。桥接图案BRP可以设置在第七接触孔CH7与第八接触孔CH8之间，以将第三阳极电极AD3连接到第六漏电极DE6和第七源电极SE7。
将再次参照图5和图6沿着堆叠顺序描述根据本公开的实施例的显示装置的结构。
首先，有源图案ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACT7(在下文中，被称为第一有源图案ACT1至第七有源图案ACT7或者被称为有源图案ACT)可以设置在第一基底SUB1上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层(未示出)可以设置在第一基底SUB1与第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI可以设置在其上形成有第一有源图案ACT1至第七有源图案ACT7的第一基底SUB1上。
第i-1扫描线Si-1、第i扫描线Si、第i+1扫描线Si+1和发光控制线Ei可以设置在栅极绝缘层GI上。此外，第一栅电极GE1、第二栅电极GE2、第三栅电极GE3、第四栅电极GE4、第五栅电极GE5、第六栅电极GE6和第七栅电极GE7(有时被称为第一栅电极GE1至第七栅电极GE7)可以设置在栅极绝缘层GI上。
第一栅电极GE1可以成为存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i扫描线Si一体地形成。第四栅电极GE4可以与第i-1扫描线Si-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发光控制线Ei一体地形成。第七栅电极GE7可以与第i+1扫描线Si+1一体地形成。
第一绝缘层IL1可以设置在其上形成有第i-1扫描线Si-1等的第一基底SUB1上。
存储电容器Cst的上电极UE可以设置在第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE与下电极LE一起可以构成存储电容器Cst，并且第一绝缘层IL1置于其间。
第二绝缘层IL2可以设置在其上形成有上电极UE的第一基底SUB1上。
数据线Dj、电力线PL、第一接触线CNL1和第二接触线CNL2、初始化电力线IPL以及桥接图案BRP可以设置在第二绝缘层IL2上。
数据线Dj可以通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第六接触孔CH6连接到第二源电极SE2。
电力线PL可以通过穿过第二绝缘层IL2的第五接触孔CH5连接到存储电容器Cst的上电极UE。
初始化电力线IPL可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第九接触孔CH9连接到第四源电极SE4和第七漏电极DE7。
第一接触线CNL1可以通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第四接触孔CH4连接到第五源电极SE5。另外，第一接触线CNL1可以通过穿过第二绝缘层IL2的第三接触孔CH3连接到上电极UE。第五源电极SE5和上电极UE可以通过第一接触线CNL1电连接。
第二接触线CNL2可以通过穿过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CH1连接到第一栅电极GE1。另外，第二接触线CNL2可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
桥接图案BRP是设置为位于第六漏电极DE6与第三阳极电极AD3之间将第六漏电极DE6连接到第三阳极电极AD3的中间体的图案，并且可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
保护层PSV可以设置在其上形成有数据线Dj等的第一基底SUB1上。保护层PSV可以包括有机绝缘材料和无机绝缘材料中的任何一种。例如，在本公开的实施例中，保护层PSV可以是包括有机材料的有机绝缘材料。
发光二极管OLED可以设置在保护层PSV上。发光二极管OLED可以包括第三阳极电极AD3、阴极电极CD以及设置在第三阳极电极AD3与阴极电极CD之间的发射层EML。
第三阳极电极AD3可以设置在保护层PSV上。第三阳极电极AD3可以通过穿过保护层PSV的第八接触孔CH8连接到桥接图案BRP。因此，第三阳极电极AD3可以电连接到桥接图案BRP。由于桥接图案BRP通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，因此第三阳极电极AD3可以最终电连接到第六漏电极DE6和第七源电极SE7。
限定第一发光区域R、第二发光区域G和第三发光区域B(有时被称为第一发光区域至第三发光区域R、G和B)的像素限定层PDL可以设置在其上形成有第三阳极电极AD3等的第一基底SUB1上。像素限定层PDL可以暴露第三阳极电极AD3的顶表面并且沿着第一发光区域至第三发光区域R、G和B中的每个的外周从第一基底SUB1突出。像素限定层PDL可以包括有机绝缘材料。
发射层EML可以设置为与由像素限定层PDL围绕的第一发光区域至第三发光区域R、G和B中的每个对应，阴极电极CD可以设置在发射层EML上。覆盖阴极电极CD的填充层FLL可以设置在阴极电极CD上。填充层FLL可以包括粘合材料。
第二基底SUB2可以设置在填充层FLL上。第二基底SUB2可以是防止氧和湿气渗透到发光二极管OLED中的封装基底。在这种情况下，第二基底SUB2可以通过密封剂与第一基底SUB1接合。
在本公开的实施例中，已经将作为封装基底的第二基底SUB2应用于将发光二极管OLED与外部环境隔离的情况描述为示例，但是本公开不限于此。例如，代替第二基底SUB2的封装层可以应用于将发光二极管OLED与外部环境隔离。封装层可以包括多个无机层和多个有机层。例如，封装层可以包括多个单元封装层，每个单元封装层包括无机层和设置在无机层上的有机层。在本公开的实施例中，当使用作为封装基底的第二基底SUB2将发光二极管OLED与外部环境隔离时，可以省略封装层。封装基底和封装层可以均为封装构件。
反射构件RL可以设置在第二基底SUB2与填充层FLL之间。反射构件RL通过反射从外部入射到第一基底SUB1中的光可以允许根据本公开的实施例的显示装置用作镜子。
图7是详细示出图3中示出的像素的平面图。图8是沿着图7的线II-II’截取的剖视图。图9是沿着图7的线III-III’截取的剖视图。
基于包括第一子像素至第三子像素的一个像素PXL，图7至图9中已经示出了连接到所述一个像素PXL的三条扫描线Si-1、Si和Si+1、发光控制线Ei、电力线PL、初始化电力线IPL以及三条数据线D1、D2和D3。在图7至图9中，为了描述的方便，将第i-1行上的扫描线称为“第i-1扫描线Si-1”，将第i行上的扫描线称为“第i扫描线Si”，将第i+1行上的扫描线称为“第i+1扫描线Si+1”，将第i行上的发光控制线称为“发光控制线Ei”，将连接到第一子像素的数据线称为“第一数据线D1”，将连接到第二子像素的数据线称为“第二数据线D2”，将连接到第三子像素的数据线称为“第三数据线D3”，将第j列上的电力线和初始化电力线称为“电力线PL”和“初始化电力线IPL”。
另外，在图7至图9中，将主要描述设置在三个子像素中的每个中的第一晶体管至第七晶体管与上述实施例的对应元件的差异以避免冗余，并且在本公开的实施例中没有具体描述的部分遵循上述实施例的部分。同样的附图标记指示同样的组件，相似的附图标记指示相似的组件。另外，在图7至图9中，设置在第一发光器件至第三发光器件中的阴极电极与完全围绕一个像素PXL的公共层对应，因此，提供相同的附图标记。
参照图3和图7至图9，根据本公开的实施例的显示装置包括第一基底SUB1和第二基底SUB2、线单元以及像素PXL。
线单元向像素PXL中的每个提供信号，并且可以包括扫描线Si-1、Si和Si+1、数据线D1、D2和D3、发光控制线Ei、电力线PL和初始化电力线IPL。
扫描线Si-1、Si和Si+1在第一基底SUB1的第一方向DR1上延伸，并且包括沿着与第一方向DR1交叉的第二方向DR2顺序地布置的第i-1扫描线Si-1、第i扫描线Si和第i+1扫描线Si+1。
发光控制线Ei在第一方向DR1上延伸，并且设置在第i扫描线Si与第i+1扫描线Si+1之间，以与第i扫描线Si和第i+1扫描线Si+1间隔开。发光控制信号被施加到发光控制线Ei。
数据线D1、D2和D3在第二方向DR2上延伸，并且包括沿着第一方向DR1顺序地布置的第一数据线D1、第二数据线D2和第三数据线D3。数据信号被施加到数据线D1、D2和D3。第一数据信号被施加到第一数据线D1，第二数据信号被施加到第二数据线D2，第三数据信号被施加到第三数据线D3。
电力线PL沿着第二方向DR2延伸，并且设置为与数据线D1、D2和D3间隔开。第一电源(见图2的第一电源ELVDD)可以被施加到电力线PL。
初始化电力线IPL可以设置在沿着第二方向DR2延伸的第三数据线D3与电力线PL之间。初始化电源(见图2的初始化电源Vint)可以被施加到初始化电力线IPL。
每个像素PXL可以包括第一子像素至第三子像素。
第一子像素可以包括连接到扫描线Si-1、Si和Si+1和第一数据线D1的第一子像素电路SPC1以及连接到第一子像素电路SPC1的第一发光二极管OLED1。第二子像素可以包括连接到扫描线Si-1、Si和Si+1和第二数据线D2的第二子像素电路SPC2以及连接到第二子像素电路SPC2的第二发光二极管OLED2。第三子像素可以包括连接到扫描线Si-1、Si和Si+1和第三数据线D3的第三子像素电路SPC3以及连接到第三子像素电路SPC3的第三发光二极管OLED3。
此外，第一子像素可以包括发射红色光的第一发光区域R，第二子像素可以包括发射绿色光的第二发光区域G，第三子像素可以包括发射蓝色光的第三发光区域B。这里，第一发光二极管OLED1可以包括与第一发光区域R对应的第一阳极电极AD1，第二发光二极管OLED2可以包括与第二发光区域G对应的第二阳极电极AD2，第三发光二极管OLED3可以包括与第三发光区域B对应的第三阳极电极AD3。
此外，像素PXL中的每个可以包括第一区域I和第二区域II。第一子像素电路SPC1至第三子像素电路SPC3和第一阳极电极AD1可以设置在第一区域I中，第二阳极电极AD2和第三阳极电极AD3可以设置在第二区域II中。即，第一子像素电路SPC1至第三子像素电路SPC3不设置在第二区域II中。
第一子像素电路SPC1至第三子像素电路SPC3中的每个可以包括连接到与扫描线Si-1、Si和Si+1对应的数据线D1、D2和D3的第一晶体管T1至第七晶体管T7、存储电容器Cst以及桥接图案BRP1、BRP2和BRP3。
第一晶体管T1包括第一栅电极(见图5的第一栅电极GE1)、第一有源图案(见图5的第一有源图案ACT1)、第一源电极(见图5的第一源电极SE1)以及第一漏电极(见图5的第一漏电极DE1)。第二晶体管T2包括第二栅电极(见图5的第二栅电极GE2)、第二有源图案(见图5的第二有源图案ACT2)、第二源电极(见图5的第二源电极SE2)和第二漏电极(见图5的第二漏电极DE2)。第三晶体管T3包括第三栅电极(见图5的第三栅电极GE3)、第三有源图案(见图5的第三有源图案ACT3)、第三源电极(见图5的第三源电极SE3)和第三漏电极(见图5的第三漏电极DE3)。第四晶体管T4包括第四栅电极(见图5的第四栅电极GE4)、第四有源图案(见图5的第四有源图案ACT4)、第四源电极(见图5的第四源电极SE4)和第四漏电极(见图5的第四漏电极DE4)。第五晶体管T5包括第五栅电极(见图5的第五栅电极GE5)、第五有源图案(见图5的第五有源图案ACT5)、第五源电极(见图5的第五源电极SE5)和第五漏电极(见图5的第五漏电极DE5)。第六晶体管T6包括第六栅电极(见图5的第六栅电极GE6)、第六有源图案(见图5的第六有源图案ACT6)、第六源电极(见图5的第六源电极SE6)和第六漏电极(见图5的第六漏电极DE6)。第七晶体管T7包括第七栅电极(见图5的第七栅电极GE7)、第七有源图案(见图5的第七有源图案ACT7)、第七源电极(见图5的第七源电极SE7)和第七漏电极(见图5的第七漏电极DE7)。
设置在第一子像素电路SPC1至第三子像素电路SPC3中的每个中的存储电容器Cst可以包括下电极LE和上电极UE。
设置在第一子像素电路SPC1至第三子像素电路SPC3中的每个中的第一栅电极GE1可以通过第二接触线CNL2连接到第三漏电极DE3和第四漏电极DE4。此外，设置在第一子像素电路SPC1至第三子像素电路SPC3中的每个中的第五源电极SE5可以通过第一接触线CNL1连接到存储电容器Cst的上电极UE和电力线PL。
此外，设置在第一子像素电路SPC1至第三子像素电路SPC3中的第六漏电极DE6和第七源电极SE7可以分别通过设置在第一子像素电路SPC1至第三子像素电路SPC3中的桥接图案BRP1、BRP2和BRP3来连接到对应的阳极电极AD1、AD2和AD3。具体地，第一子像素电路SPC1的第六漏电极DE6和第七源电极SE7可以通过第一子像素电路SPC1的第一桥接图案BRP1连接到第一阳极电极AD1。第二子像素电路SPC2的第六漏电极DE6和第七源电极SE7可以通过第二子像素电路SPC2的第二桥接图案BRP2连接到第二阳极电极AD2。第三子像素电路SPC3的第六漏电极DE6和第七源电极SE7可以通过第三子像素电路SPC3的第三桥接图案BRP3连接到第三阳极电极AD3。
第一阳极电极AD1与第一区域I中的第一子像素电路SPC1叠置，并且可以经由第一子像素电路SPC1的第六晶体管T6连接到第一子像素电路SPC1的第一晶体管T1。第二阳极电极AD2设置在第二区域II中，并且可以经由第二子像素电路SPC2的第六晶体管T6连接到第二子像素电路SPC2的第一晶体管T1。第三阳极电极AD3设置在第二区域II中，并且可以经由第三子像素电路SPC3的第六晶体管T6连接到第三子像素电路SPC3的第一晶体管T1。
同时，当在平面上观看时，设置在第一区域I中的第一阳极电极AD1可以覆盖第一子像素电路SPC1。第二阳极电极AD2和第三阳极电极AD3可以设置在未设置有第一子像素电路SPC1至第三子像素电路SPC3的第二区域II中。
如上所述，如果除了第一阳极电极AD1之外仅第二阳极电极AD2和第三阳极电极AD3设置在第二区域II中，则可以进一步确保第二阳极电极AD2和第三阳极电极AD3的有效面积。在这种情况下，也可以确保与第二阳极电极AD2对应的第二发光区域G的有效面积以及与第三阳极电极AD3对应的第三发光区域B的有效面积。
此外，因为第一子像素电路SPC1至第三子像素电路SPC3集中地设置在像素PXL的特定区域中(例如设置在第一区域I中)，所以可以确保像素PXL的开口率，因此，增大了像素PXL的透光率，从而改善图像质量。
将再次参照图7至图9沿着堆叠顺序描述根据本公开的实施例的显示装置的结构。
首先，有源图案ACT1至ACT7(在下文中，被称为有源图案ACT)可以设置在第一基底SUB1上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。
栅极绝缘层GI可以设置在有源图案ACT上。
第i-1扫描线Si-1、第i扫描线Si、第i+1扫描线Si+1和发光控制线Ei可以设置在栅极绝缘层GI上。此外，第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以成为第一子像素电路SPC1至第三子像素电路SPC3中的每个的存储电容器Cst的下电极LE。
第一绝缘层IL1可以设置在其上形成有第i-1扫描线Si-1等的第一基底SUB1上。
存储电容器Cst的上电极UE设置在第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE与下电极LE一起可以构成存储电容器Cst，并且第一绝缘层IL1置于其间。
第二绝缘层IL2可以设置在其上形成有上电极UE的第一基底SUB1上。
第一数据线D1、第二数据线D2和第三数据线D3、电力线PL、第一接触线CNL1和第二接触线CNL2、初始化电力线IPL以及第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3可以设置在第二绝缘层IL2上。此外，第三接触线CNL3可以设置在第二绝缘层IL2上。
第一数据线D1可以通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第六接触孔CH6连接到第一子像素电路SPC1的第二源电极SE2。
第二数据线D2可以通过第三接触线CNL3和第二子像素电路SPC2的第六接触孔CH6连接到第二子像素电路SPC2的第二源电极SE2。由于第三接触线CNL3设置在第二数据线D2与第二源电极SE2之间，因此第三接触线CNL3可以从第二数据线D2沿着第一方向DR1延伸并且通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第六接触孔CH6连接到第二子像素电路SPC2的第二源电极SE2。因此，第二数据线D2可以连接到第二子像素电路SPC2的第二源电极SE2。
第三数据线D3可以通过第三子像素电路SPC3的第六接触孔CH6连接到第三子像素电路SPC3的第二源电极SE2，第三子像素电路SPC3的第六接触孔CH6穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2。
电力线PL可以通过穿过第二绝缘层IL2的第五接触孔CH5连接到第一子像素电路SPC1和第三子像素电路SPC3中的每个中的存储电容器Cst的上电极UE。
初始化电力线IPL可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第九接触孔CH9连接到设置在第一子像素电路SPC1至第三子像素电路SPC3中的每个中的第四源电极SE4和第七漏电极DE7。
第一接触线CNL1可以通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第四接触孔CH4连接到设置在第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3中的每个中的第五源电极SE5。另外，第一接触线CNL1可以通过穿过第二绝缘层IL2的第三接触孔CH3连接到设置在第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3中的每个中的上电极UE。设置在第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3中的每个中的第五源电极SE5和设置在第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3中的每个中的上电极UE可以通过第一接触线CNL1来电连接。
第二接触线CNL2可以通过穿过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CH1连接到设置在第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3中的每个中的第一栅电极GE1。另外，第二接触线CNL2可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第二接触孔CH2连接到设置在第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3中的每个中的第三漏电极DE3和第四漏电极DE4。
第一桥接图案BRP1可以是设置为位于第一子像素电路SPC1的第六漏电极DE6与第一阳极电极AD1之间将第六漏电极DE6与第一阳极电极AD1连接的中间体的图案。第一桥接图案BRP1可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
第二桥接图案BRP2可以是设置为位于第二子像素电路SPC2的第六漏电极DE6与第二阳极电极AD2之间将第六漏电极DE6与第二阳极电极AD2连接的中间体的图案。第二桥接图案BRP2可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
第三桥接图案BRP3可以是设置为位于第三子像素电路SPC3的第六漏电极DE6与第三阳极电极AD3之间将第六漏电极DE6与第三阳极电极AD3连接的中间体的图案。第三桥接图案BRP3可以通过穿过第一绝缘层IL1和第二绝缘层IL2以及栅极绝缘层GI的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
保护层PSV可以设置在其上形成有第一数据线D1、第二数据线D2和第三数据线D3等的第一基底SUB1上。保护层PSV可以包括有机绝缘材料和无机绝缘材料中的任何一种。例如，在本公开的实施例中，保护层PSV可以包括包含有机材料的有机绝缘材料。具体地，保护层PSV可以包括有机绝缘材料，该有机绝缘材料能够使第二绝缘层IL2的由于设置在其下的组件(例如第一晶体管T1至第七晶体管T7)之间的台阶差而弯曲的表面减小并平坦化。有机材料可以包括聚丙烯酰基类化合物、聚酰亚胺类化合物、诸如特氟龙的氟类化合物和苯并环丁烯类化合物等。
分别连接到第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3的第一发光二极管OLED1、第二发光二极管OLED2和第三发光二极管OLED3可以设置在保护层PSV上。
第一发光二极管OLED1可以包括第一阳极电极AD1、阴极电极CD以及设置在第一阳极电极AD1与阴极电极CD之间的第一发射层EML1。第一阳极电极AD1可以通过穿过保护层PSV的第八接触孔CH8连接到第一桥接图案BRP1。由于第一桥接图案BRP1通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，因此第一阳极电极AD1可以最终连接到第六漏电极DE6和第七源电极SE7。
第二发光二极管OLED2包括第二阳极电极AD2、阴极电极CD以及设置在第二阳极电极AD2与阴极电极CD之间的第二发射层EML2。第二阳极电极AD2可以通过穿过保护层PSV的第八接触孔CH8连接到第二桥接图案BRP2。由于第二桥接图案BRP2通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，因此第二阳极电极AD2可以最终连接到第六漏电极DE6和第七源电极SE7。在本公开的实施例中，已经示出了通过其将第二桥接图案BRP2与第二阳极电极AD2电连接的第八接触孔CH8设置在第一区域I中，但是本公开不限于此。例如，第八接触孔CH8可以设置在第一区域I与第二区域II之间，或者可以在确保第二阳极电极AD2与第一阳极电极AD1和第三阳极电极AD1电绝缘的范围内仅设置在第二区域II中。
第三发光二极管OLED3包括第三阳极电极AD3、阴极电极CD以及设置在第三阳极电极AD3与阴极电极CD之间的第三发射层EML3。第三阳极电极AD3可以通过穿过保护层PSV的第八接触孔CH8连接到第三桥接图案BRP3。由于第三桥接图案BRP3通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，因此第三阳极电极AD3可以最终连接到第六漏电极DE6和第七源电极SE7。在本公开的实施例中，已经示出了通过其将第三桥接图案BRP3与第三阳极电极AD3电连接的第八接触孔CH8设置在第一区域I中，但是本公开不限于此。例如，第八接触孔CH8可以设置在第一区域I与第二区域II之间，或者可以在确保第三阳极电极AD3与第一阳极电极AD1和第二阳极电极AD2电绝缘的范围内仅设置在第二区域II中。
第一阳极电极AD1至第三阳极电极AD3中的每个可以包括能够反射光的反射层(未示出)以及设置在反射层的顶部或底部上的透明导电层(未示出)。透明导电层和反射层中的至少一个可以连接到对应的子像素电路的第六漏电极DE6和第七源电极SE7。
反射层可以包括能够反射光的材料。例如，反射层可以包括从由铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)及其合金构成的组中选择的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、掺杂镓氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺杂氟氧化锡(FTO)中选择的至少一种透明导电氧化物。
限定第一发光区域R、第二发光区域G和第三发光区域B的像素限定层PDL可以设置在其上设置有第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3等的第一基底SUB1上。像素限定层PDL可以暴露第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3中的每个的顶表面，并且沿着第一发光区域R、第二发光区域G和第三发光区域B的外周从第一基底SUB1突出。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷类树脂和硅烷类树脂中的至少一种。另外，像素限定层PDL可以是由包括黑色颜料等的热固性树脂制成的黑色像素限定层。在这种情况下，虽然从外部入射的光在第一子像素电路SPC1至第三子像素电路SPC3中引起漫反射，但是光被像素限定层PDL吸收。因此，光不会对设置在像素限定层PDL上的组件有影响。
第一发射层EML1、第二发射层EML2和第三发射层EML3可以分别设置在由像素限定层PDL围绕的第一发光区域R、第二发光区域G和第三发光区域B中。阴极电极CD可以设置在第一发射层EML1、第二发射层EML2和第三发射层EML3上。
第一发射层EML1可以设置在第一阳极电极AD1的暴露表面上。第一发射层EML1可以具有包括产生红色光的光产生层(LGL)的多层薄膜结构。例如，第一发射层EML1可以包括用于注入空穴的空穴注入层(HIL)、具有优异的空穴传输性质的空穴传输层(HTL)(该HTL通过抑制LGL中未能结合的电子的迁移来增大空穴和电子复合的机会)、通过注入的电子和空穴的复合来发射光的LGL、用于抑制LGL中未能结合的空穴的迁移的空穴阻挡层(HBL)、顺利地将电子传输到LGL的电子传输层(ETL)以及用于注入电子的电子注入层(EIL)。
第二发射层EML2可以设置在第二阳极电极AD2的暴露表面上。第二发射层EML2可以具有包括产生绿色光的光产生层(LGL)的多层薄膜结构。例如，第二发射层EML2可以包括用于注入空穴的空穴注入层(HIL)、具有优异的空穴传输性质的空穴传输层(HTL)(该HTL通过抑制LGL中未能结合的电子的迁移来增大空穴和电子复合的机会)、通过注入的电子和空穴的复合来发射光的LGL、用于抑制LGL中未能结合的空穴的迁移的空穴阻挡层(HBL)、顺利地将电子传输到LGL的电子传输层(ETL)以及用于注入电子的电子注入层(EIL)。
第三发射层EML3可以设置在第三阳极电极AD3的暴露表面上。第三发射层EML3可以具有包括产生蓝色光的光产生层(LGL)的多层薄膜结构。例如，第三发射层EML3可以包括用于注入空穴的空穴注入层(HIL)、具有优异的空穴传输性质的空穴传输层(HTL)(该HTL通过抑制LGL中未能结合的电子的迁移来增大空穴和电子复合的机会)、通过注入的电子和空穴的复合来发射光的LGL、用于抑制LGL中未能结合的空穴的迁移的空穴阻挡层(HBL)、顺利地将电子传输到LGL的电子传输层(ETL)以及用于注入电子的电子注入层(EIL)。
覆盖阴极电极CD的填充层FLL可以设置在阴极电极CD上。填充层FLL可以由绝缘材料制成并且包括用于允许第二基底SUB2粘附到第一基底SUB1的粘合材料。
第二基底SUB2可以设置在填充层FLL上。第二基底SUB2可以是用于防止氧和湿气渗透到第一发光二极管OLED1至第三发光二极管OLED3中的封装基底。在这种情况下，第二基底SUB2可以通过密封剂与第一基底SUB1接合。
在本公开的实施例中，已经将作为封装基底的第二基底SUB2应用于将第一发光二极管OLED1、第二发光二极管OLED2和第三发光二极管OLED3与外部环境隔离的情况描述为示例，但是本公开不限于此。例如，代替第二基底SUB2的封装层可以应用于将第一发光二极管OLED1、第二发光二极管OLED2和第三发光二极管OLED3与外部环境隔离。封装层可以包括多个无机层和多个有机层。例如，封装层可以包括多个单元封装层，每个单元封装层包括无机层和设置在无机层上的有机层。在本公开的实施例中，当使用第二基底SUB2作为封装基底将第一发光二极管OLED1、第二发光二极管OLED2和第三发光二极管OLED3与外部环境隔离时，可以省略封装层。
同时，根据上述实施例的显示装置可以包括反射构件RL，以在必要时用作能够被用户使用的镜子。
反射构件RL可以设置在第二基底SUB2与填充层FLL之间。反射构件RL在显示装置不显示任何图像的模式下反射从外部入射的光，使得显示装置可以用作镜子。
反射构件RL可以包括具有恒定的反射率和镜面反射特性的金属材料。例如，反射构件RL可以包括金(Au)、银(Ag)、铝(Al)、镁(Mg)、铂(Pt)、镍(Ni)、钛(Ti)等。另外，反射构件RL可以包括包含铝的任何合金、氮化铝(AlNx)、包含银的任何合金、氮化钨(WNx)、包含铜的任何合金、氮化铬(CrNx)、包含钼的任何合金、氮化钛(TiNx)、氮化钽(TaNx)、氧化锶钌(SRO)、氧化锌(ZnOx)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)等。
反射构件RL可以设置在第二基底SUB2下方以覆盖每个像素PXL的第一区域I和第二区域II两者。此时，第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3不设置在第二区域II中，而是仅第二阳极电极AD2和第三阳极电极AD3设置在第二区域II上。由于第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3不设置在第二区域II中，因此第二区域II可以是不受由第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3产生的台阶差的影响的平坦区域。设置在作为平坦区域的第二区域II的上部处的反射构件RL可以具有镜面反射特性(当显示装置用作镜子时，光被显示装置像镜子一样清晰地反射)。
在根据上述实施例的显示装置中，由于第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3集中地设置在每个像素PXL的第一区域I中，因此改善了像素PXL的开口率，从而改善图像质量。
此外，在根据上述实施例的显示装置中，由于仅第二阳极电极AD2和第三阳极电极AD3设置在每个像素PXL的第二区域II中，因此确保第二阳极电极AD2和第三阳极电极AD3的有效面积，从而扩大第二发光区域G和第三发光区域B。
此外，在根据上述实施例的显示装置中，由于第二区域II被实施为平坦区域，因此从外部入射的光不会在第二区域II中引起漫反射，而是被恒定地反射，使得显示装置用作清晰的镜子。
图10至图14是针对每个层示意性地示出图7中示出的像素的组件的布局图。
首先，参照图7和图10，包括第一有源图案至第七有源图案(见图5的第一有源图案ACT1至第七有源图案ACT7)的半导体层SML可以设置在第一基底(见图8的第一基底SUB1)上。第一有源图案ACT1至第七有源图案ACT7可以设置在同一层中并且通过同一工艺形成。
参照图7和图11，扫描线Si-1、Si和Si+1、发光控制线Ei和下电极LE可以设置在第一有源图案ACT1至第七有源图案ACT7上，并且栅极绝缘层(见图8的栅极绝缘层GI)置于其间。扫描线Si-1、Si和Si+1、发光控制线Ei和下电极LE可以设置在同一层中并且通过同一工艺形成。
参照图7和图12，上电极UE可以设置在扫描线(见图11的扫描线Si-1、Si和Si+1)、发光控制线(见图11的发光控制线Ei)和下电极(见图11的下电极LE)上，并且第一绝缘层(见图8的第一绝缘层IL1)置于其间。上电极UE可以与下电极LE叠置。当在平面上观看时，上电极UE可以覆盖下电极LE。上电极UE与下电极LE一起可以构成存储电容器Cst，并且第一绝缘层IL1置于其间。
参照图7和图13，第一数据线D1、第二数据线D2和第三数据线D3、电力线PL、初始化电力线IPL、第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3以及第一接触线CNL1、第二接触线CNL2和第三接触线CNL3可以设置在上电极(见图12的上电极UE)上，并且第二绝缘层(见图8的第二绝缘层IL2)置于其间。
参照图7和图14，第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3可以设置在第一数据线至第三数据线(见图13的第一数据线D1、第二数据线D2和第三数据线D3)、第一接触线至第三接触线(见图13的第一接触线CNL1、第二接触线CNL2和第三接触线CNL3)以及第一桥接图案至第三桥接图案(见图13的第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3)上，并且保护层(见图8的保护层PSV)置于其间。
第一阳极电极AD1可以设置在每个像素PXL的第一区域I中，并且通过穿过保护层PSV的第八接触孔CH8连接到第一桥接图案BRP1。当在平面上观看时，第一阳极电极AD1可以与设置在第一子像素电路(见图7的第一子像素电路SPC1)中的第一晶体管至第七晶体管(见图7的第一晶体管T1至第七晶体管T7)叠置，并且覆盖第一晶体管T1至第七晶体管T7。
第二阳极电极AD2可以设置在每个像素PXL的第二区域II中，并且通过穿过保护层PSV的第八接触孔CH8连接到第二桥接图案BRP2。
第三阳极电极AD3可以设置在每个像素PXL的第二区域II中，并且通过穿过保护层PSV的第八接触孔CH8连接到第三桥接图案BRP3。
当在平面上观看时，第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3中的每个的拐角部分可以具有弯曲的形状。例如，第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3中的每个的拐角部分可以具有至少20μm的曲率半径。由于第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3中的每个的拐角部分具有弯曲的形状，因此当显示装置用作镜子时，可以减小从外部入射的光在第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3中的每个的拐角部分处的反射和衍射。
此外，随着设置在第二区域II中的第二阳极电极AD2与第三阳极电极AD3之间的距离减小，当显示装置用作镜子时，可以使从外部入射的光的反射和衍射最小化。在本公开的实施例中，第二阳极电极AD2和第三阳极电极AD3之间的距离可以是大约4μm。
图15是示出根据本公开的另一实施例的图3中示出的像素的平面图。图16是沿图15的线IV-IV’截取的剖视图。在包括本公开的另一实施例中实施的像素的显示装置中，将主要描述与根据上述实施例的显示装置的差异以避免冗余。在本公开的另一实施例中没有具体描述的部分遵循上述实施例的部分。同样的附图标记指示同样的组件，并且相似的附图标记指示相似的组件。
参照图3、图15和图16，根据本公开的实施例的显示装置包括第一基底SUB1和第二基底SUB2、线单元以及像素PXL。
线单元向每个像素PXL提供信号，并且包括扫描线Si-1、Si和Si+1、第一数据线D1、第二数据线D2和第三数据线D3、发光控制线Ei、电力线PL以及初始化电力线IPL。
每个像素PXL可以包括第一子像素至第三子像素。
第一子像素可以包括第一子像素电路SPC1和连接到第一子像素电路SPC1的第一发光二极管OLED1。第二子像素可以包括第二子像素电路SPC2和连接到第二子像素电路SPC2的第二发光二极管(见图8的第二发光二极管OLED2)。第三子像素可以包括第三子像素电路SPC3和连接到第三子像素电路SPC3的第三发光二极管(见图8的第三发光二极管OLED3)。这里，第一子像素电路SPC1至第三子像素电路SPC3中的每个可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一子像素可以包括发射红色光的第一发光区域R，第二子像素可以包括发射绿色光的第二发光区域G，第三子像素可以包括发射蓝色光的第三发光区域B。这里，第一发光二极管OLED1可以包括与第一发光区域R对应的第一阳极电极AD1，第二发光二极管OLED2可以包括与第二发光区域G对应的第二阳极电极AD2，第三发光二极管OLED3可以包括与第三发光区域B对应的第三阳极电极AD3。
在本公开的实施例中，像素PXL中的每个可以包括第一区域I和第二区域II。第一子像素电路SPC1至第三子像素电路SPC3以及第一阳极电极AD1可以设置在第一区域I中，第二阳极电极AD2和第三阳极电极AD3可以设置在第二区域II中。即，第一子像素电路SPC1至第三子像素电路SPC3不设置在第二区域II中。
当在平面上观看时，第一阳极电极AD1可以与第一子像素电路SPC1至第三子像素电路SPC3叠置以覆盖第一子像素电路SPC1至第三子像素电路SPC3。具体地，第一阳极电极AD1可以在第一区域I中沿着第一方向DR1延伸以覆盖第一子像素电路SPC1至第三子像素电路SPC3。在本公开的实施例中，已经示出了在平面上观看时第一阳极电极AD1部分地覆盖第一子像素电路SPC1至第三子像素电路SPC3，但是本公开不限于此。例如，第一阳极电极AD1可以在确保第一阳极电极AD1与第二阳极电极AD2和第三阳极电极AD3电绝缘的范围内完全覆盖第一子像素电路SPC1至第三子像素电路SPC3。
由于第一子像素电路SPC1至第三子像素电路SPC3不设置在第二区域II中，因此第二区域II可以是不受由第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3产生的台阶差影响的平坦区域。
如上所述，如果除了第一阳极电极AD1之外仅第二阳极电极AD2和第三阳极电极AD3设置在第二区域II中，则可以进一步确保第二阳极电极AD2和第三阳极电极AD3的有效面积。在这种情况下，也可以确保与第二阳极电极AD2对应的第二发光区域G的有效面积以及与第三阳极电极AD3对应的第三发光区域B的有效面积。
此外，由于第一子像素电路SPC1至第三子像素电路SPC3集中设置在像素PXL的特定区域(例如，第一区域I)中，因此可以确保像素的开口率，因此，增大像素PXL的透光率，从而改善图像质量。
再次，将参照图15和图16沿着堆叠顺序来描述根据本公开的实施例的显示装置的结构。
首先，有源图案ACT1至ACT7(在下文中，被称为有源图案ACT)可以设置在第一基底SUB1上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。
栅极绝缘层GI可以设置在有源图案ACT上。
扫描线Si-1、Si和Si+1、发光控制线Ei以及第一栅电极至第七栅电极(见图5的第一栅电极GE1至第七栅电极GE7)可以设置在栅极绝缘层GI上。第一栅电极GE1可以成为第一子像素电路SPC1至第三子像素电路SPC3中的每个的存储电容器Cst的下电极LE。
第一绝缘层IL1可以设置在其上形成有扫描线Si-1、Si和Si+1等的第一基底SUB1上。
存储电容器Cst的上电极UE可以设置在第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE与下电极LE一起可以构成存储电容器Cst，并且第一绝缘层IL1置于其间。
第二绝缘层IL2可以设置在其上形成有上电极UE的第一基底SUB1上。
第一数据线D1、第二数据线D2和第三数据线D3、电力线PL、第一接触线CNL1、第二接触线CNL2和第三接触线CNL3、初始化电力线IPL以及第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3可以设置在第二绝缘层IL2上。
保护层PSV可以设置在其上形成有第一数据线D1、第二数据线D2和第三数据线D3等的第一基底SUB1上。保护层PSV可以包括有机绝缘材料和无机绝缘材料中的任何一种。例如，在本公开的实施例中，保护层PSV可以包括包含有机材料的有机绝缘材料。具体地，保护层PSV可以包括有机绝缘材料，该有机绝缘材料能够使第二绝缘层IL2的由于设置在其下的组件(例如第一晶体管T1至第七晶体管T7)之间的台阶差而弯曲的表面减小并平坦化。有机材料可以包括聚丙烯酰基类化合物、聚酰亚胺类化合物、诸如特氟龙的氟类化合物、苯并环丁烯类化合物等。
分别连接到第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3的第一发光二极管OLED1、第二发光二极管OLED2和第三发光二极管OLED3可以设置在保护层PSV上。
第一发光二极管OLED1可以包括第一阳极电极AD1、阴极电极CD和设置在第一阳极电极AD1与阴极电极CD之间的第一发射层(见图8的第一发射层EML1)。第一阳极电极AD1可以通过穿过保护层PSV的第八接触孔CH8连接到第一桥接图案BRP1。
第二发光二极管OLED2包括第二阳极电极AD2、阴极电极CD和设置在第二阳极电极AD2与阴极电极CD之间的第二发射层(见图8的第二发射层EML2)。第二阳极电极AD2可以通过穿过保护层PSV的第八接触孔CH8连接到第二桥接图案BRP2。
第三发光二极管OLED3包括第三阳极电极AD3、阴极电极CD和设置在第三阳极电极AD3与阴极电极CD之间的第三发射层(见图8的第三发射层EML3)。第三阳极电极AD3可以通过穿过保护层PSV的第八接触孔CH8连接到第三桥接图案BRP3。
限定第一发光区域R、第二发光区域G和第三发光区域B的像素限定层PDL可以设置在其上设置有第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3等的第一基底SUB1上。像素限定层PDL可以暴露第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3中的每个的顶表面，并且沿着第一发光区域R、第二发光区域G和第三发光区域B的外周从第一基底SUB1突出。
第一发射层EML1、第二发射层EML2和第三发射层EML3可以分别设置在由像素限定层PDL围绕的第一发光区域R、第二发光区域G和第三发光区域B中。阴极电极CD可以设置在第一发射层EML1、第二发射层EML2和第三发射层EML3上。
覆盖阴极电极CD的填充层FLL可以设置在阴极电极CD上。
第二基底SUB2可以设置在填充层FLL上。第二基底SUB2可以是用于防止氧和湿气渗透到第一发光二极管OLED1至第三发光二极管OLED3中的封装基底。
反射构件RL可以设置在填充层FLL与第二基底SUB2之间。反射构件RL在显示装置不显示任何图像的模式下反射从外部入射的光，使得显示装置可以用作镜子。
反射构件RL可以设置在第二基底SUB2下方以覆盖每个像素PXL的第一区域I和第二区域II两者。
此时，第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3不设置在第二区域II中，而是仅第二阳极电极AD2和第三阳极电极AD3设置在第二区域II上。由于第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3不设置在第二区域II中，因此第二区域II可以是不受由第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3产生的台阶差影响的平坦区域。
设置在作为平坦区域的第二区域II的上部处的反射构件RL可以具有镜面反射特性(当显示装置用作镜子时，光被显示装置像镜子一样清晰地反射)。
因此，在根据上述实施例的显示装置中，从外部入射的光不在第二区域II中引起漫反射，而是被恒定地反射，使得显示装置用作清晰的镜子。
如上所述，第一阳极电极AD1可以以覆盖全部的第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3的形状设置在第一区域I中。因此，设置在第一区域I中的第一阳极电极AD1的面积可以与设置在第二区域II中的第二阳极电极AD2和第三阳极电极AD3的面积基本相近。即，分别设置在第一区域I和第二区域II中的阳极电极的面积保持在相同的水平，使得第一区域I和第二区域II的均匀性可以彼此相似。因此，当显示装置用作镜子时，可以减少由于第一区域I和第二区域II之间的均匀性差异而产生的外部光的反射和衍射。因此，显示装置可以实现清晰的图像。
如果从外部入射的光在显示装置用作镜子时通过穿过反射构件RL朝向第一子像素电路SPC1至第三子像素电路SPC3行进，则光会由于第一子像素电路SPC1至第三子像素电路SPC3之间的台阶差引起漫反射。此外，当从第一子像素电路SPC1至第三子像素电路SPC3漫反射的光再次穿过反射构件RL时，会观看到设置在第一子像素电路SPC1至第三子像素电路SPC3中的有机绝缘材料(例如保护层PSV和像素限定层PDL的颜色)。
为了防止这一点，在本公开的实施例中，第一阳极电极AD1可以设置为覆盖全部的第一子像素电路SPC1至第三子像素电路SPC3。
具体地，尽管从外部入射的光穿过反射构件RL，但是由于第一阳极电极AD1覆盖全部第一子像素电路SPC1至第三子像素电路SPC3，因此可以阻挡光行进到第一子像素电路SPC1至第三子像素电路SPC3。因此，可以防止从外部入射的光由于第一子像素电路SPC1至第三子像素电路SPC3之间的台阶差而漫反射的现象，从而改善反射效率。
此外，即使当光通过穿过反射构件RL朝向第一子像素电路SPC1至第三子像素电路SPC3部分地行进时，第一阳极电极AD1也可以阻挡从外部入射的光再次穿过反射构件RL。因此，可以防止设置在第一子像素电路SPC1至第三子像素电路SPC3中的保护层PSV和像素限定层PDL的颜色被外部观看到的现象。
因此，根据本公开的实施例的显示装置可以具有改善的反射效率，以实现为能够反射清晰图像的镜子。
图17是示出根据本公开的又一实施例的图3中示出的像素的平面图。图18是沿图17的线V-V’截取的剖视图。在包括本公开的又一实施例中实施的像素的显示装置中，将主要描述与根据上述实施例的显示装置的差异以避免冗余。在本公开的又一实施例中没有具体描述的部分遵循上述实施例的部分。同样的附图标记指示同样的组件，并且相似的附图标记指示相似的组件。
参照图3、图17和图18，根据本公开的实施例的显示装置包括第一基底SUB1和第二基底SUB2、线单元以及像素PXL。
线单元向每个像素PXL提供信号，并且包括扫描线Si-1、Si和Si+1、第一数据线D1、第二数据线D2和第三数据线D3、发光控制线Ei、电力线PL和初始化电力线IPL。
每个像素PXL可以包括第一子像素至第三子像素。
第一子像素可以包括第一子像素电路SPC1和连接到第一子像素电路SPC1的第一发光二极管OLED1。第二子像素可以包括第二子像素电路SPC2和连接到第二子像素电路SPC2的第二发光二极管(见图8的第二发光二极管OLED2)。第三子像素可以包括第三子像素电路SPC3和连接到第三子像素电路SPC3的第三发光二极管(见图8的第三发光二极管OLED3)。这里，第一子像素电路SPC1至第三子像素电路SPC3中的每个可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一子像素可以包括发射红色光的第一发光区域R，第二子像素可以包括发射绿色光的第二发光区域G，第三子像素可以包括发射蓝色光的第三发光区域B。这里，第一发光二极管OLED1可以包括与第一发光区域R对应的第一阳极电极AD1，第二发光二极管OLED2可以包括与第二发光区域G对应的第二阳极电极AD2，第三发光二极管OLED3可以包括与第三发光区域B对应的第三阳极电极AD3。
在本公开的实施例中，像素PXL中的每个可以包括第一区域I和第二区域II。第一子像素电路SPC1至第三子像素电路SPC3、第一阳极电极AD1以及第三阳极电极AD3的一部分可以设置在第一区域I中，第二阳极电极AD2以及第三阳极电极AD3的剩余部分可以设置在第二区域II中。即，第一子像素电路SPC1至第三子像素电路SPC3不设置在第二区域II中。
当在平面上观看时，第一阳极电极AD1可以与第一子像素电路SPC1叠置以覆盖第一子像素电路SPC1。另外，当在平面上观看时，第一阳极电极AD1可以与第二子像素电路SPC2部分叠置以覆盖第二子像素电路SPC2的一部分。与第二子像素电路SPC2部分叠置的第一阳极电极AD1可以在第一阳极电极AD1不与第二子像素电路SPC2产生寄生电容的限制内以各种形状设置。
当在平面上观看时，第三阳极电极AD3可以沿着第二方向DR2从第二区域II延伸到第一区域I。因此，第三阳极电极AD3的一部分可以设置在第一区域I中，第三阳极电极AD3的剩余部分可以设置在第二区域II中。
当在平面上观看时，第三阳极电极AD3的设置在第一区域I中的部分可以与第三子像素电路SPC3叠置以覆盖第三子像素电路SPC3。
另外，当在平面上观看时，第三阳极电极AD3的设置在第一区域I中的部分可以与第二子像素电路SPC2部分叠置以覆盖第二子像素电路SPC2的一部分。具体地，由于第三阳极电极AD3的设置在第一区域I中的部分与设置在第二子像素电路SPC2中的第一节点(见图4的第一节点N1)的耦合而会产生寄生电容。因此，第三阳极电极AD3的设置在第一区域I中的部分可以以不与第一节点N1叠置的形状实现。例如，第三阳极电极AD3的设置在第一区域I中的部分可以以不与第一晶体管T1以及第三晶体管T3和第四晶体管T4叠置的形状实现，第一晶体管T1以及第三晶体管T3和第四晶体管T4连接到第二子像素电路SPC2的第一节点N1。第三阳极电极AD3的设置在第一区域I中的部分可以在第三阳极电极AD3的设置在第一区域I中的部分不与第二子像素电路SPC2产生寄生电容的限制内以各种形状设置。
由于第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3不设置在第二区域II中，因此第二区域II可以是不受由第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3产生的台阶差影响的平坦区域。
由于第一子像素电路SPC1至第三子像素电路SPC3集中设置在像素PXL的特定区域中(例如设置在第一区域I中)，因此可以确保像素的开口率，因此，增大了像素PXL的透光率，从而改善图像质量。
再次，将参照图17和图18沿着堆叠顺序描述根据本公开的实施例的显示装置的结构。
首先，有源图案ACT1至ACT7(在下文中，被称为有源图案ACT)可以设置在第一基底SUB1上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。
栅极绝缘层GI可以设置在有源图案ACT上。
扫描线Si-1、Si和Si+1、发光控制线Ei以及第一栅电极至第七栅电极(见图5的第一栅电极GE1至第七栅电极GE7)可以设置在栅极绝缘层GI上。第一栅电极GE1可以成为第一子像素电路SPC1至第三子像素电路SPC3中的每个的存储电容器Cst的下电极LE。
第一绝缘层IL1可以设置在其上形成有扫描线Si-1、Si和Si+1等的第一基底SUB1上。
存储电容器Cst的上电极UE可以设置在第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE与下电极LE一起可以构成存储电容器Cst，并且第一绝缘层IL1置于其间。
第二绝缘层IL2可以设置在其上形成有上电极UE的第一基底SUB1上。
第一数据线D1、第二数据线D2和第三数据线D3、电力线PL、第一接触线CNL1、第二接触线CNL2和第三接触线CNL3、初始化电力线IPL以及第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3可以设置在第二绝缘层IL2上。
保护层PSV可以设置在其上形成有第一数据线D1、第二数据线D2和第三数据线D3等的第一基底SUB1上。保护层PSV可以包括包含有机材料的有机绝缘材料。
分别连接到第一子像素电路SPC1、第二子像素电路SPC2和第三子像素电路SPC3的第一发光二极管OLED1、第二发光二极管OLED2和第三发光二极管OLED3可以设置在保护层PSV上。
第一发光二极管OLED1可以包括第一阳极电极AD1、阴极电极CD以及设置在第一阳极电极AD1与阴极电极CD之间的第一发射层EML1。第一阳极电极AD1可以通过穿过保护层PSV的第八接触孔CH8连接到第一桥接图案BRP1。
第二发光二极管OLED2包括第二阳极电极AD2、阴极电极CD和设置在第二阳极电极AD2与阴极电极CD之间的第二发射层(见图8的第二发射层EML2)。
第三发光二极管OLED3包括第三阳极电极AD3、阴极电极CD以及设置在第三阳极电极AD3与阴极电极CD之间的第三发射层EML3。
限定第一发光区域R、第二发光区域G和第三发光区域B的像素限定层PDL可以设置在其上设置有第一阳极电极AD1、第二阳极电极AD2和第三阳极电极AD3等的第一基底SUB1上。
第一发射层EML1、第二发射层EML2和第三发射层EML3可以分别设置在由像素限定层PDL围绕的第一发光区域R、第二发光区域G和第三发光区域B中。阴极电极CD可以设置在第一发射层EML1、第二发射层EML2和第三发射层EML3上。
覆盖阴极电极CD的填充层FLL可以设置在阴极电极CD上。
第二基底SUB2可以设置在填充层FLL上。第二基底SUB2可以是用于防止氧和湿气渗透到第一发光二极管OLED1至第三发光二极管OLED3中的封装基底。
反射构件RL可以设置在填充层FLL与第二基底SUB2之间。反射构件RL在显示装置不显示任何图像的模式下反射从外部入射的光，使得显示装置可以用作镜子。
根据本公开的实施例的显示装置可以用于各种电子装置中。例如，该显示装置适用于电视机、笔记本电脑、蜂窝式电话、智能电话、智能平板电脑(PD)、PMP、PDA、导航仪、诸如智能手表的各种可穿戴装置等。
根据本公开，上述显示装置可以提供改善的图像质量。
此外，上述显示装置可以通过改善反射效率而用作清晰的镜子。
这里已经公开了示例实施例，尽管使用了具体术语，但仅以一般的和描述性的含义而非限制性的目的来使用和解释这些术语。在一些情况下，如对于到提交本申请时本领域普通技术人员而言将明显的是，除非另有明确说明，否则结合具体实施例描述的特征、特性和/或元件可以被单独使用，或者可以与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (22)

1.一种显示装置，所述显示装置包括：
基底，包括像素区域和围绕所述像素区域的至少一侧的外围区域；
多个像素，设置在所述像素区域中，所述多个像素中的每个像素包括第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素均包括被构造为发射特定颜色的光的发光区域；
发光元件，设置在所述第一子像素、所述第二子像素和所述第三子像素中的每个子像素的所述发光区域中；
像素电路，包括设置在所述第一子像素中的第一像素电路、设置在所述第二子像素中的第二像素电路和设置在所述第三子像素中的第三像素电路，所述像素电路被构造为驱动所述发光元件；以及
封装构件，与所述基底相对，所述封装构件覆盖所述发光元件，
其中，每个像素包括设置有所述像素电路的第一区域和不设置所述像素电路的第二区域，并且
其中，设置在所述第一子像素中的所述发光区域与所述第一像素电路叠置，并且设置在所述第二子像素和所述第三子像素中的每个子像素中的整个所述发光区域设置在所述第二区域中并且不与所述第二像素电路和所述第三像素电路叠置。
2.根据权利要求1所述的显示装置，其中，设置在所述第一子像素中的所述发光元件包括与所述像素电路叠置的第一阳极电极。
3.根据权利要求2所述的显示装置，其中，所述第一阳极电极不设置在所述第二区域中。
4.根据权利要求2所述的显示装置，其中，所述第二像素电路与所述第一像素电路相邻设置；以及
所述第三像素电路与所述第二像素电路相邻设置。
5.根据权利要求4所述的显示装置，其中，所述第一阳极电极与所述第一像素电路叠置。
6.根据权利要求5所述的显示装置，其中，所述第一阳极电极与所述第二像素电路的邻近所述第一像素电路设置的部分叠置。
7.根据权利要求4所述的显示装置，其中，所述第一阳极电极沿着所述基底的第一方向延伸以与所述第一像素电路、所述第二像素电路和所述第三像素电路中的全部叠置。
8.根据权利要求5所述的显示装置，其中，设置在所述第二子像素中的所述发光元件包括第二阳极电极，并且设置在所述第三子像素中的所述发光元件包括第三阳极电极，
其中，所述第二阳极电极和所述第三阳极电极设置在所述第二区域中。
9.根据权利要求8所述的显示装置，其中，所述第三阳极电极沿着所述基底的第二方向从所述第二区域延伸到所述第一区域，并且与所述第三像素电路叠置。
10.根据权利要求9所述的显示装置，其中，延伸到所述第一区域的所述第三阳极电极与所述第二像素电路的邻近所述第三像素电路的部分叠置。
11.根据权利要求4所述的显示装置，其中，所述第一像素电路、所述第二像素电路和所述第三像素电路不设置在所述第二区域中。
12.根据权利要求8所述的显示装置，其中，所述第一阳极电极、所述第二阳极电极和所述第三阳极电极中的每个阳极电极的拐角部分具有弯曲的形状。
13.根据权利要求12所述的显示装置，其中，所述第一阳极电极、所述第二阳极电极和所述第三阳极电极中的每个阳极电极的所述拐角部分具有至少20μm的曲率半径。
14.根据权利要求1所述的显示装置，所述显示装置还包括设置在所述封装构件的一个表面上的反射构件。
15.根据权利要求14所述的显示装置，其中，所述反射构件设置在所述封装构件上以与所述第一区域和所述第二区域两者对应。
16.根据权利要求15所述的显示装置，其中，所述反射构件具有镜面反射特性。
17.根据权利要求16所述的显示装置，其中，所述反射构件包括具有恒定反射率的金属材料。
18.根据权利要求9所述的显示装置，其中，每个像素包括：
第一扫描线、第二扫描线和第三扫描线，在所述基底的与所述第二方向交叉的第一方向上延伸，所述第一扫描线、所述第二扫描线和所述第三扫描线沿着所述第二方向顺序地布置，所述第一扫描线、所述第二扫描线和所述第三扫描线被构造为供应扫描信号；
第一数据线、第二数据线和第三数据线，在所述第二方向上延伸，所述第一数据线、所述第二数据线和所述第三数据线沿着所述第一方向顺序地布置，所述第一数据线、所述第二数据线和所述第三数据线被构造为供应数据信号；以及
驱动电压线，在所述第二方向上延伸，所述驱动电压线被构造为供应驱动电压。
19.根据权利要求18所述的显示装置，其中，所述第一子像素连接到所述第一扫描线、所述第二扫描线和所述第三扫描线以及所述第一数据线，所述第二子像素连接到所述第一扫描线、所述第二扫描线和所述第三扫描线以及所述第二数据线，所述第三子像素连接到所述第一扫描线、所述第二扫描线和所述第三扫描线以及所述第三数据线。
20.根据权利要求1所述的显示装置，所述显示装置还包括设置在所述像素电路与所述发光元件之间的有机绝缘层。
21.根据权利要求20所述的显示装置，其中，所述有机绝缘层包括：
保护层，设置在所述像素电路与所述发光元件之间；以及
像素限定层，设置在所述保护层上。
22.根据权利要求21所述的显示装置，其中，所述像素限定层具有黑颜色。
CN201711421796.8A 2016-12-26 2017-12-25 显示装置 Active CN108242217B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0179431 2016-12-26
KR1020160179431A KR102667721B1 (ko) 2016-12-26 표시 장치

Publications (2)

Publication Number Publication Date
CN108242217A CN108242217A (zh) 2018-07-03
CN108242217B true CN108242217B (zh) 2022-04-29

Family

ID=62630535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711421796.8A Active CN108242217B (zh) 2016-12-26 2017-12-25 显示装置

Country Status (2)

Country Link
US (1) US10720606B2 (zh)
CN (1) CN108242217B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190126963A (ko) * 2018-05-02 2019-11-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102576993B1 (ko) * 2018-07-27 2023-09-12 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR102574913B1 (ko) * 2018-08-07 2023-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102602621B1 (ko) * 2018-10-16 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR102615640B1 (ko) * 2018-10-23 2023-12-20 삼성디스플레이 주식회사 디스플레이 장치
US11145251B2 (en) * 2018-10-23 2021-10-12 Innolux Corporation Display device
KR20200048694A (ko) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102555412B1 (ko) * 2018-12-14 2023-07-13 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치
CN109523954B (zh) * 2018-12-24 2020-12-22 合肥鑫晟光电科技有限公司 像素单元、显示面板、驱动方法以及补偿控制方法
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN110098243B (zh) 2019-05-22 2022-05-24 京东方科技集团股份有限公司 一种显示基板、显示面板和显示装置
WO2021018304A1 (zh) * 2019-07-31 2021-02-04 京东方科技集团股份有限公司 显示基板以及显示装置
US11587983B2 (en) * 2019-07-31 2023-02-21 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display module and display device with reduced color cast
CN112349748A (zh) 2019-08-09 2021-02-09 北京小米移动软件有限公司 终端屏幕及终端
KR20210034748A (ko) * 2019-09-20 2021-03-31 삼성디스플레이 주식회사 표시 장치
CN110706638B (zh) * 2019-10-29 2022-07-29 武汉华星光电半导体显示技术有限公司 显示面板及显示模组
CN110890408B (zh) * 2019-11-28 2022-08-19 京东方科技集团股份有限公司 一种显示面板、显示装置
CN113366563B (zh) 2019-11-29 2022-08-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11910680B2 (en) * 2019-11-29 2024-02-20 Hefei Boe Joint Technology Co., Ltd. Display substrate and manufacturing method thereof, display device
US11636809B2 (en) 2019-11-29 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
JP7472124B2 (ja) * 2019-11-29 2024-04-22 京東方科技集團股▲ふん▼有限公司 アレイ基板及びその製作方法、表示装置及び表示基板
CN110875370B (zh) * 2019-11-29 2022-08-26 昆山国显光电有限公司 显示面板及显示装置
US11476310B2 (en) * 2019-11-29 2022-10-18 Hefei Boe Joint Technology Co., Ltd. Display substrate having first via hole region shifted with respect to body region of active layer, and display device
CN115776830A (zh) 2019-11-29 2023-03-10 京东方科技集团股份有限公司 显示基板及显示装置
EP4044168A4 (en) * 2020-06-18 2023-03-15 BOE Technology Group Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE
CN111710276A (zh) * 2020-06-24 2020-09-25 武汉天马微电子有限公司 显示面板及显示装置
KR20220012455A (ko) 2020-07-22 2022-02-04 삼성디스플레이 주식회사 표시 장치
US11974463B2 (en) * 2020-10-19 2024-04-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
CN113013202B (zh) * 2021-02-09 2022-12-02 武汉天马微电子有限公司 显示面板及显示装置
CN112908247B (zh) * 2021-03-01 2022-04-15 成都辰显光电有限公司 像素电路及其驱动方法、显示面板
CN115457911B (zh) * 2021-06-09 2023-07-04 荣耀终端有限公司 显示面板和显示设备
CN113777847A (zh) * 2021-09-10 2021-12-10 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518001A (zh) * 2013-09-30 2015-04-15 乐金显示有限公司 有机发光显示装置
KR20160065267A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 표시 패널 및 유기 발광 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741967B1 (ko) * 2004-11-08 2007-07-23 삼성에스디아이 주식회사 평판표시장치
TWI339835B (en) * 2005-02-03 2011-04-01 Chimei Innolux Corp Pixel structure for a color display device, organic light emitting device module, electronic device and method of rendering color of a pixel in a display device
KR101122199B1 (ko) * 2005-07-07 2012-03-19 삼성전자주식회사 2차원/3차원 영상 호환용 입체영상 디스플레이 장치
JP5601025B2 (ja) * 2010-05-21 2014-10-08 セイコーエプソン株式会社 電気光学装置及び電気光学装置の製造方法、並びに電子機器
US8879139B2 (en) 2012-04-24 2014-11-04 Gentex Corporation Display mirror assembly
KR101980233B1 (ko) * 2012-09-04 2019-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102085320B1 (ko) * 2013-06-18 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6274771B2 (ja) * 2013-07-26 2018-02-07 株式会社ジャパンディスプレイ 発光素子表示装置
KR102381626B1 (ko) * 2014-12-17 2022-04-01 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518001A (zh) * 2013-09-30 2015-04-15 乐金显示有限公司 有机发光显示装置
KR20160065267A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 표시 패널 및 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20180183008A1 (en) 2018-06-28
US10720606B2 (en) 2020-07-21
CN108242217A (zh) 2018-07-03
KR20180075773A (ko) 2018-07-05

Similar Documents

Publication Publication Date Title
CN108242217B (zh) 显示装置
US11227531B2 (en) Display device
EP3401959B1 (en) Display device
CN107301831B (zh) 显示装置
CN107731144B (zh) 显示装置
CN108269520B (zh) 显示装置
CN107818755B (zh) 显示元件叠置减少的具有导电图案的显示装置
CN107871767B (zh) 显示装置
CN108074961B (zh) 显示装置
KR102341412B1 (ko) 표시 장치
KR20180004382A (ko) 표시 장치
EP3664146A2 (en) Display device
KR102667721B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant