CN108269520B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108269520B
CN108269520B CN201711471785.0A CN201711471785A CN108269520B CN 108269520 B CN108269520 B CN 108269520B CN 201711471785 A CN201711471785 A CN 201711471785A CN 108269520 B CN108269520 B CN 108269520B
Authority
CN
China
Prior art keywords
electrode
conductive lines
line
lines
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711471785.0A
Other languages
English (en)
Other versions
CN108269520A (zh
Inventor
安俊勇
印闰京
崔埈源
黄元美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202210382629.1A priority Critical patent/CN114648954A/zh
Publication of CN108269520A publication Critical patent/CN108269520A/zh
Application granted granted Critical
Publication of CN108269520B publication Critical patent/CN108269520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：基底，包括像素区域和外围区域；像素，设置在基底的像素区域中，像素中的每个包括设置有像素电极的发光元件；扫描线和数据线，结合到像素；电力线，被构造为将驱动电力供应到发光元件，并在一个方向上延伸；以及初始化电力线，被构造为将初始化电力供应到发光元件。电力线和初始化电力线可以设置在不同的层上。初始化电力线可以包括在与扫描线和数据线倾斜的方向上延伸的第一导电线以及与第一导电线相交的第二导电线。第一导电线和第二导电线可以设置在相邻的发光元件的像素电极之间的区域中。

Description

显示装置
本申请要求于2016年12月30日提交的第10-2016-0183421号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用被包含于此，就像在这里被充分地阐述一样。
技术领域
示例性实施例涉及一种显示装置。
背景技术
通常，显示装置包括多个像素。每个像素包括被构造为施加扫描信号的扫描线、被构造为施加数据信号的数据线以及被构造为施加电力的电力线。这样的显示装置的有机发光显示装置可以具有多条电力线结合到每个像素的结构。
在电力线中会导致由于电阻而引起的电流(IR)降现象。如果电流降现象发生，则会导致结合到同一电力线的像素之间的亮度差异。
另外，如果电力线开路，则电力不被施加到相对于电流流动的方向设置在开路点之外的像素。因此，暗点会出现在显示装置中。
该背景技术部分中公开的上述信息仅用于增强对发明构思的背景的理解，因此，它可以包含不形成对本领域普通技术人员而言在本国中已知的现有技术的信息。
发明内容
示例性实施例提供了一种具有改善的显示质量的显示装置。
另外的方面将在下面的详细描述中进行阐述，部分地通过本公开将是明显的，或者可以通过发明构思的实践来获知。
示例性实施例可以提供一种显示装置，所述显示装置包括：基底，包括像素区域和外围区域；像素，设置在基底的像素区域中，像素中的每个包括设置有像素电极的发光元件；扫描线和数据线，结合到像素；电力线，被构造为将驱动电力供应到发光元件，并在一个方向上延伸；以及初始化电力线，被构造为将初始化电力供应到发光元件。电力线和初始化电力线可以设置在不同的层上。初始化电力线可以包括在与扫描线和数据线倾斜的方向上延伸的多条第一导电线以及与第一导电线相交的多条第二导电线，其中，第一导电线和第二导电线可以设置在相邻的发光元件的像素电极之间的区域中。
在实施例中，单个发光元件可以设置在通过使第一导电线和第二导电线相交来形成的区域中的每个中。
在实施例中，可以去除至少第一导电线或第二导电线的部分，并且多个发光元件可以设置在通过使第一导电线和第二导电线相交来形成的区域中的每个中。
在实施例中，可以弯曲至少第一导电线或第二导电线的部分，并且可以重复地形成弯曲部分。
在实施例中，第一导电线和第二导电线可以包括第一区域和结合到第一区域的第二区域。第一区域的宽度可以大于第二区域的宽度。
在实施例中，第一区域可以与数据线或扫描线平行。
示例性实施例可以提供一种显示装置，所述显示装置包括：像素，均包括设置在基底上的至少一个晶体管、被构造为覆盖晶体管的保护层和设置在保护层上方并结合到晶体管的发光元件；扫描线和数据线，结合到像素；电力线，被构造为将驱动电力供应到像素的发光元件，并在一个方向上延伸；以及初始化电力线，设置在保护层上方，并被构造为将初始化电力供应到发光元件。晶体管可以包括设置：有源图案，在基底上；源电极和漏电极，结合到有源图案；栅电极，设置在有源图案上方，且栅极绝缘层置于有源图案和栅电极之间；以及层间绝缘层，包括依次地堆叠的第一层间绝缘层和第二层间绝缘层并被构造为覆盖栅电极。电力线设置在第二层间绝缘层上方。初始化电力线可以包括在与扫描线和数据线倾斜的方向上延伸的多条第一导电线以及与第一导电线相交的多条第二导电线。第一导电线和第二导电线可以与发光元件分隔开。
在实施例中，像素还可以包括存储电容器。存储电容器可以包括：下电极，结合到栅电极；上电极，被构造为与下电极叠置；以及第一层间绝缘层，设置在下电极与上电极之间。
在实施例中，发光元件可以包括设置在保护层上方的第一电极、设置在第一电极上方的发光层以及设置在发光层上方的第二电极。电力线可以通过穿过保护层的接触孔结合到第一电极。
在实施例中，施加到电力线的电压可以高于施加到第二电极的电压。
上述的总体描述和下面的详细描述是示例性的和解释性的，并且意图提供对所要求保护的主题的进一步解释。
附图说明
附图示出了发明构思的示例性实施例，并且与描述一起用来解释发明构思的原理，其中，包括附图以提供对发明构思的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。
图1是示出了根据示例性实施例的显示装置的平面图。
图2是示出了根据示例性实施例的像素和驱动单元的框图。
图3是示出了图2中示出的像素的实施例的等效电路图。
图4是详细地示出了图3中示出的像素的平面图。
图5是沿图4的线I-I'截取的剖视图。
图6是沿图4的线II-II'截取的剖视图。
图7是示出了图2至图6中示出的有源图案、源电极和漏电极的平面图。
图8是示出了图2至图6中示出的扫描线、发射控制线和存储电容器的下电极的平面图。
图9是示出了图2至图6中示出的存储电容器的上电极的平面图。
图10是示出了图2至图6中示出的数据线、连接线、辅助连接线、电力线和桥接图案的平面图。
图11至图14是示出了图2至图6中示出的初始化电力线和有机发光二极管的平面图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多具体细节，以提供对各种示例性实施例的彻底理解。然而，明显的是，各种示例性实施例可以在没有这些具体细节或者在一个或更多个等同布置的情况下实施。在其它情况下，为了避免不必要地使各种示例性实施例模糊，以框图形式示出了公知的结构和装置。
在附图中，为了清楚和描述性的目的，可以夸大层、膜、面板、区域等的尺寸和相对尺寸。另外，同样的附图标记表示同样的元件。
当元件或层被称作“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。出于本公开的目的，“X、Y和Z中的至少一个(种、者)”和“从由X、Y和Z组成的组中选择的至少一个(种、者)”可以被解释为只有X、只有Y、只有Z，或者X、Y和Z中两个或更多个的任意组合，诸如以XYZ、XYY、YZ和ZZ为例。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。
尽管这里可以使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用来将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和/或部分区分开。因此，在不脱离本公开的教导的情况下，以下讨论的第一元件、组件、区域、层和/或部分可以被命名为第二元件、组件、区域、层和/或部分。
出于描述性的目的，在这里可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空间相对术语，从而描述如图中所示出的一个元件或特征与其它元件或特征的关系。除了在图中描绘的方位之外，空间相对术语意图包含装置在使用、操作和/或制造中的不同方位。例如，如果图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包含上方和下方两种方位。另外，装置可以被另外定位(例如，旋转90度或在其它方位)，如此，相应地解释这里使用的空间相对描述语。
这里使用的术语是出于描述具体实施例的目的，而不意图成为限制。如这里使用的，除非在上下文中另外明确指出，否则单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。另外，当术语“包括”及其变型用在本说明书中时，说明存在陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在这里参照作为理想的示例性实施例和/或中间结构的示意图的剖视图来描述各种示例性实施例。如此，预计出现例如由制造技术和/或公差引起的图示的形状的变化。因此，这里公开的示例性实施例不应被解释为限于具体示出的区域的形状，而将包括由例如制造导致的形状的偏差。例如，示出为矩形的注入区域在其边缘处将通常具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，在图中示出的区域实际上是示意性的，它们的形状不意图示出装置的区域的实际形状，并且不意图成为限制。
除非另外限定，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开是其一部分的领域的普通技术人员所通常理解的含义相同的含义。除非这里明确地如此定义，否则诸如在通用字典中定义的那些术语应被解释为具有与相关领域的上下文中它们的含义相一致的含义，而不将以理想化的或过于形式化的意义来进行解释。
图1是示出根据示例性实施例的显示装置的平面图。
参照图1，根据示例性实施例的显示装置可以包括：基底SUB；像素PXL，设置在基底SUB上；驱动单元，设置在基底SUB上，并被构造为驱动像素PXL；以及线单元(未示出)，被构造为使像素PXL与驱动单元结合。
基底SUB可以包括像素区域PXA和外围区域PPA。像素区域PXA可以是设置有用于显示图像的像素PXL的区域。在这里随后将描述每个像素PXL。外围区域PPA可以是未设置有像素PXL并且不显示图像的区域。用于驱动像素PXL的驱动单元以及用于使像素PXL与驱动单元结合的线单元(未示出)的一部分可以设置在外围区域PPA中。外围区域PPA可以与将形成在显示装置的最终产品中的边框对应。可以根据外围区域PPA的宽度来确定边框的宽度。
像素区域PXA可以具有各种形状。例如，可以以各种形式(诸如闭合多边形、圆形、椭圆形或包括由曲线形成的侧边的形状以及半圆形、半椭圆形或包括由直线和曲线形成的侧边的形状)来设置像素区域PXA。在像素区域PXA包括多个区域的情况下，可以以各种形式(诸如闭合多边形、圆形、椭圆形或包括由曲线形成的侧边的形状以及半圆形、半椭圆形或包括由直线和曲线形成的侧边的形状)来设置每个区域。所述多个区域的表面积可以彼此相同或不同。
在本示例性实施例中，将描述像素区域PXA设置有单一区域的示例，所述单一区域具有包括线性边的矩形形状。
外围区域PPA可以设置在像素区域PXA的至少一个侧边上。在示例性实施例中，外围区域PPA可以包围像素区域PXA的外周。在示例性实施例中，外围区域PPA可以包括在显示装置的横向方向上延伸的水平部分和在显示装置的纵向方向上延伸的竖直部分。外围区域PPA的竖直部分可以包括相对于像素区域PXA的横向方向彼此分隔开的一对竖直部分。
像素PXL可以设置在基底SUB上的像素区域PXA中。每个像素PXL指用于显示图像的最小单元，并且可以设置多个像素。像素PXL可以包括发射白光和/或彩色光的有机发光器件。每个像素PXL可以发射具有红色、绿色和蓝色之中的任意一种颜色的光，并且其不限于此。例如，每个像素PXL可以发射具有青色、品红色、黄色和白色之中的任意一种颜色的光。
可以沿在第一方向DR1上延伸的行和在第二方向DR2上延伸的列以矩阵形式布置像素PXL。然而，像素PXL的布置不限于具体的布置。换言之，可以以不同的形式布置像素PXL。例如，可以布置像素PXL中的一些像素PXL使得第一方向DR1是行方向，但是可以布置剩余的像素PXL使得除了第一方向DR1之外的方向(例如，与第一方向DR1倾斜的方向)是行方向。可选择地，可以布置像素PXL，使得与第一方向DR1和第二方向DR2倾斜的方向是列方向，与列方向相交的方向是行方向。这里，列方向可以与第一方向DR1和第二方向DR2倾斜。
驱动单元可以通过线单元向每个像素PXL提供信号，因此控制像素PXL的操作。在图1中，为了解释起见，省略线单元。在这里随后将描述线单元。
驱动单元可以包括：扫描驱动器SDV，被构造为通过扫描线将扫描信号提供到每个像素PXL；发射驱动器EDV，被构造为通过发射控制线将发射控制信号提供到像素PXL；数据驱动器DDV，被构造为通过数据线将数据信号提供到像素PXL；以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
扫描驱动器SDV可以设置在外围区域PPA的竖直部分中。在实施例中，外围区域PPA的一对竖直部分可以设置在相对于像素区域PXA的横向方向彼此分隔开的位置处，扫描驱动器SDV可以设置在外围区域PPA的竖直部分中的至少一个中。扫描驱动器SDV可以在外围区域PPA的纵向方向上延伸预定长度。
在示例性实施例中，扫描驱动器SDV可以直接安装在基底SUB上。在扫描驱动器SDV直接安装在基底SUB上的情况下，可以在形成像素PXL的工艺期间与像素PXL一起形成扫描驱动器SDV。然而，设置扫描驱动器SDV的位置或者设置扫描驱动器SDV的方法不限于此。例如，扫描驱动器SDV可以设置在单独的芯片上，然后以玻璃覆晶的方式安装在基底SUB上。可选择地，扫描驱动器SDV可以安装在印刷电路板上，然后通过连接器结合到基底SUB。
发射驱动器EDV也可以以与扫描驱动器SDV的方式相似的方式设置在外围区域PPA的竖直部分中。发射驱动器EDV可以设置在外围区域PPA的竖直部分中的至少一个中。发射驱动器EDV可以在外围区域PPA的纵向方向上延伸预定长度。
在示例性实施例中，发射驱动器EDV可以直接安装在基底SUB上。在发射驱动器EDV直接安装在基底SUB上的情况下，可以在形成像素PXL的工艺期间与像素PXL一起形成发射驱动器EDV。然而，设置发射驱动器EDV的位置或者设置发射驱动器EDV的方法不限于此。例如，发射驱动器EDV可以设置在单独的芯片上，然后以玻璃覆晶的方式安装在基底SUB上。可选择地，发射驱动器EDV可以安装在印刷电路板上，然后通过连接器结合到基底SUB。
在示例性实施例中，已经示出了扫描驱动器SDV和发射驱动器EDV设置为彼此相邻并且仅形成在外围区域PPA的竖直部分的一侧中的示例。然而，本公开不限于此。可以以各种方式来改变扫描驱动器SDV和发射驱动器EDV的布置。例如，扫描驱动器SDV可以设置在外围区域PPA的一个竖直部分中，发射驱动器EDV可以设置在外围区域PPA的另一个竖直部分中。可选择地，扫描驱动器SDV可以设置在外围区域PPA的两个竖直部分中，发射驱动器EDV可以仅设置在外围区域PPA的一个竖直部分中。
数据驱动器DDV可以设置在外围区域PPA中。数据驱动器DDV可以设置在外围区域PPA的水平部分中。数据驱动器DDV可以在外围区域PPA的横向方向上延伸预定长度。
在示例性实施例中，扫描驱动器SDV、发射驱动器EDV和/或数据驱动器DDV的位置可以根据需要彼此改变。
时序控制器(未示出)可以以各种方式通过线来结合到扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。设置时序控制器的位置不限于具体位置。例如，时序控制器可以安装在印刷电路板上，并可以通过柔性印刷电路板结合到扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。其上安装有时序控制器的印刷电路板可以设置在各种位置处(例如，基底SUB的一侧或基底SUB的后表面上)。
图2是示出了根据示例性实施例的像素和驱动单元的框图。
参照图2，根据示例性实施例的显示装置可以包括像素PXL、驱动单元和线单元。
在实施例中，可以设置多个像素PXL。驱动单元可以包括扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC。图2中示出的扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC的位置仅用于示出性的目的，它们在实际的显示装置中可以设置在其它位置处。
线单元可以将来自驱动单元的信号提供到每个像素PXL，并可以包括扫描线、数据线、发射控制线、电力线PL和初始化电力线。扫描线可以包括多条扫描线S1至Sn。发射控制线可以包括多条发射控制线E1至En。数据线可以包括多条数据线D1至Dm。数据线D1至Dm和电力线PL可以结合到像素PXL。
像素PXL可以设置在像素区域PXA中。像素PXL可以结合到扫描线S1至Sn、发射控制线E1至En、数据线D1至Dm和电力线PL。当从扫描线S1至Sn供应有扫描信号时，像素PXL可以从数据线D1至Dm供应有数据信号。
像素PXL可以供应有第一驱动电源ELVDD、第二驱动电源ELVSS和初始化电源Vint。可以通过电力线PL来施加第一驱动电源ELVDD。
像素PXL中的每个可以包括未示出的驱动晶体管和有机发光二极管。响应于数据信号，驱动晶体管可以控制从第一驱动电源ELVDD经由有机发光二极管流到第二驱动电源ELVSS的电流的量。在将数据信号供应到每个像素PXL之前，可以通过初始化电源Vint的电压来使驱动晶体管的栅电极初始化。由此，初始化电源Vint的电压可以被设定为比数据信号的电压低。
扫描驱动器SDV可以响应于从时序控制器TC供应的第一栅极控制信号GCS1来将扫描信号供应到扫描线S1至Sn。例如，扫描驱动器SDV可以将扫描信号依次地供应到扫描线S1至Sn。当将扫描信号顺序地供应到扫描线S1至Sn时，可以以水平线为基础来顺序地选择像素PXL。
发射驱动器EDV可以响应于从时序控制器TC供应的第二栅极控制信号GCS2来将发射控制信号供应到发射控制线E1至En。例如，发射驱动器EDV可以将发射控制信号顺序地提供到发射控制线E1至En。
发射控制信号的宽度可以设定为比扫描信号的宽度大。例如，可以将发射控制信号供应到第i(i是自然数)发射控制线Ei，使得发射控制信号的时间段(period)与供应到第i-1扫描线Si-1的扫描信号和供应到第i扫描线Si的扫描信号的时间段至少部分地叠置。
另外，发射控制信号可以设定为栅极截止电压(例如，高电压)，使得包括在像素PXL中的晶体管可以截止。扫描信号可以设定为栅极导通电压(例如，低电压)，使得包括在像素PXL中的晶体管可以导通。
数据驱动器DDV可以响应于数据控制信号DCS来将数据信号供应到数据线D1至Dm。供应到数据线D1至Dm的数据信号可以供应到由扫描信号选择的像素PXL。
时序控制器TC可以将栅极控制信号GCS1和GCS2供应到扫描驱动器SDV和发射驱动器EDV，栅极控制信号GCS1和GCS2基于从外部装置供应的时序信号来产生。时序控制器TC可以将数据控制信号DCS供应到数据驱动器DDV。
栅极控制信号GCS1和GCS2中的每个可以包括起始脉冲和时钟信号。起始脉冲可以控制第一扫描信号或第一发射控制信号的时序。时钟信号可以用来使起始脉冲移位。
数据控制信号DCS可以包括源起始脉冲和时钟信号。源起始脉冲可以控制数据采样起始的时间。时钟信号可以用来控制采样操作。
图3是示出了图2中示出的像素的实施例的等效电路图。在图3中，为了描述起见，示出了结合到第j(j是自然数)数据线Dj和第i扫描线Si的像素PXL。
参照图2和图3，根据示例性实施例的像素PXL可以包括有机发光二极管(OLED)、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容器Cst。
OLED可以包括经由第六晶体管T6结合到第一晶体管T1的阳极以及结合到第二驱动电源ELVSS的阴极。OLED可以发射具有与从第一晶体管T1供应的电流对应的预定亮度的光。
第一驱动电源ELVDD的电压可以被设定为比第二驱动电源ELVSS的电压高，使得电流可以流到OLED。
第七晶体管T7可以结合在初始化电源Vint与OLED的阳极之间。第七晶体管T7的栅电极可以结合到第i+1扫描线Si+1。当将扫描信号供应到第i+1扫描线Si+1时，第七晶体管T7可以导通，使得可以将初始化电源Vint的电压供应到OLED的阳极。初始化电源Vint的电压可以被设定为比数据信号的电压低。
第六晶体管T6可以结合在第一晶体管T1与OLED的阳极之间。第六晶体管T6的栅电极可以结合到第i发射控制线Ei。当将发射控制信号供应到第i发射控制线Ei时，第六晶体管T6可以截止，而在其它情况下可以导通。
第五晶体管T5可以结合在第一驱动电源ELVDD与第一晶体管T1之间。第五晶体管T5的栅电极可以结合到第i发射控制线Ei。当将发射控制信号供应到第i发射控制线Ei时，第五晶体管T5可以截止，而在其它情况下可以导通。
第一晶体管(T1；驱动晶体管)的第一电极可以经由第五晶体管T5结合到第一驱动电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6结合到OLED的阳极。第一晶体管T1的栅电极可以结合到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制从第一驱动电源ELVDD经由OLED流到第二驱动电源ELVSS的电流。换言之，第一驱动电源ELVDD可以通过第一晶体管T1电结合到OLED的阳极。
第三晶体管T3可以结合在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极可以结合到第i扫描线Si。当将扫描信号供应到第i扫描线Si时，第三晶体管T3可以导通，使得第一晶体管T1的第二电极可以与第一节点N1电结合。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管的形式连接。
第四晶体管T4可以结合在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以结合到第i-1扫描线Si-1。当将扫描信号供应到第i-1扫描线Si-1时，第四晶体管T4可以导通，使得可以将初始化电源Vint的电压供应到第一节点N1。
第二晶体管T2可以结合在第j数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以结合到第i扫描线Si。当将扫描信号供应到第i扫描线Si时，第二晶体管T2可以导通，使得第一晶体管T1的第一电极可以与第j数据线Dj电结合。
存储电容器Cst可以结合在第一驱动电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号和第一晶体管T1的阈值电压两者对应的电压。
在示例性实施例中，可以改变扫描线和发射控制线延伸的方向。例如，与扫描线和发射控制线在作为横向方向的第一方向DR1上延伸的前述示例性实施例不同，扫描线和发射控制线可以在作为纵向方向的第二方向DR2上延伸。
图4是详细地示出了图3中示出的像素的平面图，图5是沿图4的线I-I'截取的剖视图，图6是沿图4的线II-II'截取的剖视图。
在图4至图6中，基于设置在像素区域PXA中的第i行和第j列上的像素PXL，示出了结合到单个像素PXL的三条扫描线Si-1、Si和Si+1、发射控制线Ei、电力线PL以及数据线Dj。在图4至图6中，为了描述起见，第i-1行的扫描线指“第i-1扫描线Si-1”，第i行的扫描线指“第i扫描线Si”，第i+1行的扫描线指“第i+1扫描线Si+1”，第i行的发射控制线指“发射控制线Ei”，第j列的数据线指“数据线Dj”，第j电力线指“电力线PL”。
参照图2至图6，显示装置可以包括基底SUB、线单元和像素PXL。
基底SUB可以包括透明绝缘材料以允许光透射。基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
基底SUB可以是柔性基底。这里，基底SUB可以是包括聚合物有机材料的膜基底或塑料基底。例如，基底SUB可以包括以下化合物中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。然而，可以改变构成基底SUB的材料，并且构成基底SUB的材料可以包括例如纤维增强塑料(FRP)。
线单元可以设置在像素PXL中的每个上，并可以包括扫描线Si-1、Si和Si+1、数据线Dj、发射控制线Ei、电力线PL以及初始化电力线IPL。
扫描线Si-1、Si和Si+1可以在第一方向DR1上延伸。扫描线Si-1、Si和Si+1可以包括依次地布置在第二方向DR2上的第i-1扫描线Si-1、第i扫描线Si和第i+1扫描线Si+1。扫描线Si-1、Si和Si+1可以接收扫描信号。例如，第i-1扫描线Si-1可以接收第i-1扫描信号。第i扫描线Si可以接收第i扫描信号。第i+1扫描线Si+1可以接收第i+1扫描信号。
发射控制线Ei可以在第一方向DR1上延伸。发射控制线Ei可以设置在第i扫描线Si与第i+1扫描线Si+1之间，并且设置在与第i扫描线Si和第i+1扫描线Si+1分隔开的位置处。发射控制线Ei可以接收发射控制信号。
数据线Dj可以在第二方向DR2上延伸。数据线Dj可以接收数据信号。
电力线PL可以在第二方向DR2上延伸。电力线PL可以设置在与数据线Dj分隔开的位置处。可以将第一驱动电源(参照图2和图3的ELVDD)施加到电力线PL。
可以将初始化电源Vint施加到初始化电力线IPL。初始化电力线IPL可以绕开OLED。换言之，初始化电力线IPL可以不与OLED叠置。
像素PXL中的每个可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器Cst和OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和连接线CNL。
第一栅电极GE1可以与第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4结合。连接线CNL可以将第一栅电极GE1、第三漏电极DE3和第四漏电极DE4彼此结合。连接线CNL的第一端可以通过第一接触孔CH1与第一栅电极GE1结合。连接线CNL的第二端可以通过第二接触孔CH2与第三漏电极DE3和第四漏电极DE4结合。
在示例性实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1中的每个可以由未掺杂的半导体层或掺杂有杂质的半导体层来形成。例如，第一源电极SE1和第一漏电极DE1中的每个可以由掺杂有杂质的半导体层来形成。第一有源图案ACT1可以由未掺杂的半导体层来形成。
第一有源图案ACT1可以具有在预定方向上延伸的条形状，并且可以沿纵向方向弯曲若干次。第一有源图案ACT1可以在平面图中与第一栅电极GE1叠置。由于第一有源图案ACT1可以相对长，因此第一晶体管T1的沟道区也可以相对长。因此，可以增大将被施加到第一晶体管T1的栅极电压的驱动范围。因此，可以精确地控制从OLED发射的光的灰度。
第一源电极SE1可以结合到第一有源图案ACT1的第一端。第一源电极SE1可以与第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5结合。第一漏电极DE1可以结合到第一有源图案ACT1的第二端。第一漏电极DE1可以与第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6结合。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以结合到第i扫描线Si。第二栅电极GE2可以被设置为第i扫描线Si的一部分，或者可以形成为具有从第i扫描线Si突出的形状。在示例性实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2中的每个可以由未掺杂的半导体层或掺杂有杂质的半导体层来形成。例如，第二源电极SE2和第二漏电极DE2中的每个可以由掺杂有杂质的半导体层来形成。第二有源图案ACT2可以由未掺杂的半导体层来形成。第二有源图案ACT2可以与第二晶体管T2的与第二栅电极GE2叠置的一部分对应。第二源电极SE2的第一端可以结合到第二有源图案ACT2。第二源电极SE2的第二端可以通过第六接触孔CH6结合到数据线Dj。第二漏电极DE2的第一端可以结合到第二有源图案ACT2。第二漏电极DE2的第二端可以与第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5结合。
第三晶体管T3可以具有双栅结构以防止电流泄漏。换言之，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b将被称作“第三栅电极GE3”。第3a有源图案ACT3a和第3b有源图案ACT3b将被称作“第三有源图案ACT3”。第3a源电极SE3a和第3b源电极SE3b将被称作“第三源电极SE3”。第3a漏电极DE3a和第3b漏电极DE3b将被称作“第三漏电极DE3”。
第三栅电极GE3可以结合到第i扫描线Si。第三栅电极GE3可以被设置为第i扫描线Si的一部分，或者可以形成为具有从第i扫描线Si突出的形状。例如，第3a栅电极GE3a可以具有从第i扫描线Si突出的形状。第3b栅电极GE3b可以被设置为第i扫描线Si的一部分。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3中的每个可以由未掺杂的半导体层或掺杂有杂质的半导体层来形成。例如，第三源电极SE3和第三漏电极DE3中的每个可以由掺杂有杂质的半导体层来形成。第三有源图案ACT3可以由未掺杂的半导体层来形成。第三有源图案ACT3可以与第三晶体管T3的与第三栅电极GE3叠置的一部分对应。第三源电极SE3的第一端可以结合到第三有源图案ACT3。第三源电极SE3的第二端可以与第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6结合。第三漏电极DE3的第一端可以结合到第三有源图案ACT3。第三漏电极DE3的第二端可以结合到第四晶体管T4的第四漏电极DE4。可以通过第二接触孔CH2和第一接触孔CH1由连接线CNL将第三漏电极DE3结合到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以具有双栅结构以防止电流泄漏。第四晶体管T4可以包括第4a晶体管和第4b晶体管。第4a晶体管可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a。第4b晶体管可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b将被称作“第四栅电极GE4”。第4a有源图案ACT4a和第4b有源图案ACT4b将被称作“第四有源图案ACT4”。第4a源电极SE4a和第4b源电极SE4b将被称作“第四源电极SE4”。第4a漏电极DE4a和第4b漏电极DE4b将被称作“第四漏电极DE4”。
第四栅电极GE4可以结合到第i-1扫描线Si-1。第四栅电极GE4可以被设置为第i-1扫描线Si-1的一部分或形成为具有从第i-1扫描线Si-1突出的形状。例如，第4a栅电极GE4a可以被设置为第i-1扫描线Si-1的一部分。第4b栅电极GE4b可以形成为具有从第i-1扫描线Si-1突出的形状。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4中的每个可以由未掺杂的半导体层或掺杂有杂质的半导体层来形成。例如，第四源电极SE4和第四漏电极DE4中的每个可以由掺杂有杂质的半导体层来形成。第四有源图案ACT4可以由未掺杂的半导体层来形成。第四有源图案ACT4可以对应于第四晶体管T4的与第四栅电极GE4叠置的一部分。
第四源电极SE4的第一端可以结合到第四有源图案ACT4。第四源电极SE4的第二端可以结合到设置在第i-1行上的像素PXL的第七晶体管T7的第七漏电极DE7和初始化电力线IPL。第四漏电极DE4的第一端可以结合到第四有源图案ACT4。第四漏电极DE4的第二端可以结合到第三晶体管T3的第三漏电极DE3。可以通过第二接触孔CH2和第一接触孔CH1由连接线CNL将第四漏电极DE4结合到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以结合到发射控制线Ei。第五栅电极GE5可以被设置为发射控制线Ei的一部分，或者可以形成为具有从发射控制线Ei突出的形状。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5中的每个可以由未掺杂的半导体层或掺杂有杂质的半导体层来形成。例如，第五源电极SE5和第五漏电极DE5中的每个可以由掺杂有杂质的半导体层来形成。第五有源图案ACT5可以由未掺杂的半导体层来形成。第五有源图案ACT5可以对应于第五晶体管T5的与第五栅电极GE5叠置的一部分。第五源电极SE5的第一端可以结合到第五有源图案ACT5。第五源电极SE5的第二端可以通过第五接触孔CH5结合到电力线PL。第五漏电极DE5的第一端可以结合到第五有源图案ACT5。第五漏电极DE5的第二端可以与第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2结合。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以结合到发射控制线Ei。第六栅电极GE6可以被设置为发射控制线Ei的一部分，或者可以形成为具有从发射控制线Ei突出的形状。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6中的每个可以由未掺杂的半导体层或掺杂有杂质的半导体层来形成。例如，第六源电极SE6和第六漏电极DE6中的每个可以由掺杂有杂质的半导体层来形成。第六有源图案ACT6可以由未掺杂的半导体层来形成。第六有源图案ACT6可以对应于第六晶体管T6的与第六栅电极GE6叠置的一部分。第六源电极SE6的第一端可以结合到第六有源图案ACT6。第六源电极SE6的第二端可以与第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3结合。第六漏电极DE6的第一端可以结合到第六有源图案ACT6。第六漏电极DE6的第二端可以结合到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以结合到第i+1扫描线Si+1。第七栅电极GE7可以被设置为第i+1扫描线Si+1的一部分或形成为具有从第i+1扫描线Si+1突出的形状。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7中的每个可以由未掺杂的半导体层或掺杂有杂质的半导体层来形成。例如，第七源电极SE7和第七漏电极DE7中的每个可以由掺杂有杂质的半导体层来形成。第七有源图案ACT7可以由未掺杂的半导体层来形成。第七有源图案ACT7可以对应于第七晶体管T7的与第七栅电极GE7叠置的一部分。第七源电极SE7的第一端可以结合到第七有源图案ACT7。第七源电极SE7的第二端可以结合到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的第一端可以结合到第七有源图案ACT7。第七漏电极DE7的第二端可以结合到初始化电力线IPL。辅助连接线AUX可以设置在第七漏电极DE7的第二端与初始化电力线IPL之间。辅助连接线AUX的第一端可以通过第九接触孔CH9与第七漏电极DE7结合。辅助连接线AUX的第二端可以通过第八接触孔CH8与初始化电力线IPL结合。换言之，初始化电力线IPL可以通过第八接触孔CH8和第九接触孔CH9电结合到第七漏电极DE7。另外，第七漏电极DE7的第二端可以结合到设置在第i+1行上的像素PXL的第四晶体管T4的第四源电极SE4。因此，可以通过第八接触孔CH8和第九接触孔CH9由辅助连接线AUX将设置在第i+1行上的像素PXL的第七漏电极DE7和第四晶体管T4的第四源电极SE4两者结合到初始化电力线IPL。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以由第一晶体管T1的第一栅电极GE1来形成。
上电极UE可以与第一栅电极GE1叠置，并可以在平面图中覆盖下电极LE。可以通过增大上电极UE与下电极LE之间的叠置面积来增大存储电容器Cst的容量。上电极UE可以在第一方向DR1上延伸。在示例性实施例中，可以将具有与第一驱动电源ELVDD的电平相同的电平的电压施加到上电极UE。上电极UE可以在具有第一接触孔CH1的区域中包括开口OPN，通过第一接触孔CH1第一栅电极GE1与连接线CNL接触。
OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发光层EML。
第一电极AD可以是设置在与每个像素PXL对应的发光区域中的像素电极。第一电极AD可以通过第七接触孔CH7和第十接触孔CH10结合到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。桥接图案BRP可以设置在第七接触孔CH7与第十接触孔CH10之间。第一电极AD可以通过第十接触孔CH10结合到桥接图案BRP。桥接图案BRP可以通过第七接触孔CH7结合到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。
第一电极AD可以电结合到电力线PL，并因此施加有第一驱动电源(参照图2和图3的ELVDD)。第二电极CD可以结合到第二驱动电源(参照图2和图3的ELVSS)。
在图4中，尽管已经将第一电极AD示出为覆盖大部分像素PXL，但是本公开不限于此。例如，第一电极AD可以不与一些晶体管叠置。
在下文中，将参照图4至图6以堆叠顺序来描述根据示例性实施例的显示装置的构造。
半导体图案可以设置在基底SUB上。半导体图案可以包括第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7。第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7以及第一漏电极DE1至第七漏电极DE7可以包括半导体材料。
缓冲层(未示出)可以设置在基底SUB与半导体图案之间。
栅极绝缘层GI可以设置在其上已经形成有有源图案的基底SUB上。
第i-1扫描线Si-1、第i扫描线Si和第i+1扫描线Si+1、发射控制线Ei以及第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i扫描线Si一体地形成。第四栅电极GE4可以与第i-1扫描线Si-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发射控制线Ei一体地形成。第七栅电极GE7可以与第i+1扫描线Si+1一体地形成。
第一层间绝缘层IL1可以设置在其上已经形成有第i-1扫描线Si-1等的基底SUB上。
存储电容器Cst的上电极UE可以设置在第一层间绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE可以与下电极LE一起形成存储电容器Cst，并且第一层间绝缘层IL1置于上电极UE与下电极LE之间。
第二层间绝缘层IL2可以设置在其上已经形成有上电极UE的基底SUB上。
数据线Dj、连接线CNL、辅助连接线AUX、桥接图案BRP和电力线PL可以设置在第二层间绝缘层IL2上。
数据线Dj可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6结合到第二源电极SE2。
连接线CNL的第一端可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1结合到第一栅电极GE1。连接线CNL的第二端可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2结合到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9结合到第七漏电极DE7。
桥接图案BRP可以是这样的图案：其设置为在第六漏电极DE6、第七源电极SE7与第一电极AD之间将第六漏电极DE6、第七源电极SE7和第一电极AD彼此结合的媒介。桥接图案BRP可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7结合到第六漏电极DE6和第七源电极SE7。因此，桥接图案BRP可以通过第六晶体管T6电结合到第一漏电极DE1。
电力线PL可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4结合到存储电容器Cst的上电极UE。电力线PL可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第五接触孔CH5结合到第五源电极SE5。
保护层PSV可以设置在其上已经形成有数据线Dj等的基底SUB上。
OLED和初始化电力线IPL可以设置在保护层PSV上。OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发光层EML。
初始化电力线IPL和第一电极AD可以设置在保护层PSV上。
初始化电力线IPL可以设置在保护层PSV上，并且设置在与第一电极AD分隔开的位置处。初始化电力线IPL可以包括与第一电极AD的材料相同的材料。例如，初始化电力线IPL可以至少包括透明导电氧化物。在示例性实施例中，尽管示出了初始化电力线IPL包括透明导电氧化物的示例，但是本公开不限于此。例如，初始化电力线IPL可以包括反射层和设置在反射层上或下方的透明导电层。初始化电力线IPL可以通过穿过保护层PSV的第八接触孔CH8结合到辅助连接线AUX。因此，初始化电力线IPL可以通过辅助连接线AUX结合到第七漏电极DE7。
第一电极AD可以通过穿过保护层PSV的第十接触孔CH10结合到桥接图案BRP。由于桥接图案BRP可以通过第七接触孔CH7结合到第六漏电极DE6和第七源电极SE7，因此第一电极AD可以最终电结合到第六漏电极DE6和第七源电极SE7。
用于限定与每个像素PXL对应的发光区域的像素限定层PDL可以设置在其上已经形成有第一电极AD等的基底SUB上。像素限定层PDL可以暴露第一电极AD的上表面，并可以沿像素PXL的外围从基底SUB突出。
发光层EML可以设置在由像素限定层PDL包围的发光区域中。第二电极CD可以设置在发光层EML上。覆盖第二电极CD的封装层SLM可以设置在第二电极CD上。
第一电极AD和第二电极CD中的任意一个可以是阳电极，另一个可以是阴电极。例如，第一电极AD可以是阳电极，第二电极CD可以是阴电极。
另外，第一电极AD和第二电极CD中的至少一个可以是透射电极。例如，在OLED是底发射型OLED的情况下，第一电极AD可以是透射电极，第二电极CD可以是反射电极。在OLED是顶发射型OLED的情况下，第一电极AD可以是反射电极，第二电极CD可以是透射电极。在OLED是双侧发射型OLED的情况下，第一电极AD和第二电极CD都可以是透射电极。在本实施例中，示出了OLED是顶发射型OLED并且第一电极AD是阳电极的示例。
第一电极AD可以包括发射光的反射层(未示出)和设置在反射层上或下方的透明导电层(未示出)。透明导电层和反射层中的至少一个可以与第七源电极SE7结合。
反射层可以包括能够反射光的材料。例如，反射层可以包括铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)和它们的合金中的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括ITO(氧化铟锡)、IZO(氧化铟锌)、AZO(氧化铝锌)、GZO(掺镓氧化锌)，ZTO(氧化锌锡)、GTO(氧化镓锡)和FTO(掺氟氧化锡)中的至少一种透明导电氧化物。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括聚苯乙烯、PMMA(聚甲基丙烯酸甲酯)、PAN(聚丙烯腈)、PA(聚酰胺)、PI(聚酰亚胺)、PAE(聚芳醚)、杂环聚合物、聚对二甲苯、环氧树脂，BCB(苯并环丁烯)、硅氧烷类树脂和硅烷类树脂中的至少一种。
发光层EML可以设置在第一电极AD的暴露的表面上。发光层EML可以具有至少包括光产生层(LGL)的多层薄膜结构。例如，发光层EML可以包括：空穴注入层(HIL)，向其中注入空穴；空穴传输层(HTL)，具有优异的空穴传输性能，并抑制在光产生层中尚没有与空穴结合的电子的移动，因此增加空穴与电子之间的复合机会；光产生层，通过注入的电子与空穴之间的复合来发射光；空穴阻挡层(HBL)，抑制在光产生层中尚没有与电子结合的空穴的移动；电子传输层(ETL)，设置为将电子顺利地传输到光产生层；以及电子注入层(EIL)，向其中注入电子。发光层EML的空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层可以是共同地设置在相邻的像素PXL中的公共层。
从光产生层产生的光的颜色可以是红色、绿色、蓝色和白色中的一种，但是在本实施例中，不受限制。例如，从光产生层产生的光的颜色可以是品红色、青色和黄色中的一种。
第二电极CD可以是半透反射层。例如，第二电极CD可以是具有使从发光层EML发射的光透过的厚度的薄金属层。第二电极CD可以使从发光层EML产生的一些光穿过其中，并且可以反射从发光层EML产生的剩余的光。
第二电极CD可以包括逸出功比透明导电层的逸出功低的材料。例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和它们的合金中的至少一种。
从发光层EML发射的一些光可以不透过第二电极CD，由第二电极CD反射的光可以再次由反射层反射。即，从发光层EML发射的光可以在反射层与第二电极CD之间谐振。可以通过光的谐振来提高OLED的光提取效率。
可以根据从发光层EML发射的光的颜色来改变反射层与第二电极CD之间的距离。即，根据从发光层EML发射的光的颜色，可以调整反射层与第二电极CD之间的距离以与谐振距离对应。
封装层SLM可以防止氧或水渗透到OLED中。封装层SLM可以包括多个无机层(未示出)和多个有机层(未示出)。例如，封装层SLM可以包括包含无机层和设置在无机层上的有机层的多个单元封装层。无机层可以设置在封装层SLM的最上部分中。无机层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡中的至少一种。
图7是示出了图2至图6中示出的有源图案、源电极和漏电极的平面图。图8是示出了图2至图6中示出的扫描线、发射控制线和存储电容器的下电极的平面图。图9是示出了图2至图6中示出的存储电容器的上电极的平面图。图10是示出了图2至图6中示出的数据线、连接线、辅助连接线、电力线和桥接图案的平面图。图11至图14是示出了图2至图6中示出的初始化电力线和OLED的平面图。为了描述起见，图7至图14逐层示出了位于第i像素行和第i+1像素行上的像素的组件。
参照图2至图14，半导体图案可以设置在基底SUB上。半导体图案可以包括第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7和第一漏电极DE1至第七漏电极DE7。第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7和第一漏电极DE1至第七漏电极DE7可以设置在同一层上，并可以通过同一工艺来形成。第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7和第一漏电极DE1至第七漏电极DE7可以包括半导体材料。
第一有源图案ACT1的第一端可以结合到第一源电极SE1，第一有源图案ACT1的第二端可以结合到第一漏电极DE1。第二有源图案ACT2的第一端可以结合到第二源电极SE2，第二有源图案ACT2的第二端可以结合到第二漏电极DE2。第三有源图案ACT3的第一端可以结合到第三源电极SE3，第三有源图案ACT3的第二端可以结合到第三漏电极DE3。第四有源图案ACT4的第一端可以结合到第四源电极SE4，第四有源图案ACT4的第二端可以结合到第四漏电极DE4。第五有源图案ACT5的第一端可以结合到第五源电极SE5，第五有源图案ACT5的第二端可以结合到第五漏电极DE5。第六有源图案ACT6的第一端可以结合到第六源电极SE6，第六有源图案ACT6的第二端可以结合到第六漏电极DE6。第七有源图案ACT7的第一端可以结合到第七源电极SE7，第七有源图案ACT7的第二端可以结合到第七漏电极DE7。
扫描线Si-1、Si、Si+1和Si+2、发射控制线Ei和Ei+1以及存储电容器Cst的下电极LE可以设置在设置在半导体图案上的栅极绝缘层GI上。扫描线Si-1、Si、Si+1和Si+2、发射控制线Ei和Ei+1以及存储电容器Cst的下电极LE可以设置在同一层上，并可以通过同一工艺来形成。
扫描线Si-1、Si、Si+1和Si+2可以包括第i-1扫描线Si-1、第i扫描线Si、第i+1扫描线Si+1和第i+2扫描线Si+2。
在第i像素行中，第一栅电极GE1可以设置在下电极LE上。第四栅电极GE4可以设置在第i-1扫描线Si-1上。第二栅电极GE2和第三栅电极GE3可以设置在第i扫描线Si上。第七栅电极GE7可以设置在第i+1扫描线Si+1上。第五栅电极GE5和第六栅电极GE6可以设置在发射控制线Ei上。
在第i+1像素行中，第一栅电极GE1可以设置在下电极LE上。第四栅电极GE4可以设置在第i扫描线Si上。第二栅电极GE2和第三栅电极GE3可以设置在第i+1扫描线Si+1上。第七栅电极GE7可以设置在第i+2扫描线Si+2上。第五栅电极GE5和第六栅电极GE6可以设置在发射控制线Ei+1上。
存储电容器Cst的上电极UE可以设置在第一层间绝缘层IL1上，第一层间绝缘层IL1设置在扫描线Si-1、Si、Si+1和Si+2、发射控制线Ei和Ei+1以及下电极LE上。
数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4、电力线PL、辅助连接线AUX、连接线CNL和桥接图案BRP可以设置在设置在上电极UE上的第二层间绝缘层IL2上。数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4、电力线PL、辅助连接线AUX、连接线CNL和桥接图案BRP可以设置在同一层上，并可以通过同一工艺来形成。
数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第六接触孔CH6结合到第二源电极SE2。
电力线PL可以延伸为与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4或者扫描线Si-1、Si和Si+1(例如，数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4)平行。电力线PL可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4结合到上电极UE。电力线PL可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第五接触孔CH5结合到第五源电极SE5。
连接线CNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1结合到第一栅电极GE1。连接线CNL可以通过第二接触孔CH2结合到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9结合到第七漏电极DE7。
桥接图案BRP可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7结合到第六漏电极DE6和第七源电极SE7。
保护层PSV可以设置在数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4、电力线PL、辅助连接线AUX、连接线CNL以及桥接图案BRP上。OLED和初始化电力线IPL可以设置在保护层PSV上。OLED中的每个可以包括设置在保护层PSV上的第一电极AD、设置在第一电极AD上的发光层EML以及设置在发光层EML上的第二电极CD。
初始化电力线IPL可以设置在保护层PSV上，并且设置在与第一电极AD分隔开的位置处。初始化电力线IPL可以通过穿过保护层PSV的第八接触孔CH8结合到辅助连接线AUX。因此，初始化电力线IPL可以通过辅助连接线AUX结合到第七漏电极DE7。
可以将初始化电源Vint施加到初始化电力线IPL。初始化电力线IPL可以包括多个第一导电线CP1以及与第一导电线CP1相交并电结合到第一导电线CP1的多个第二导电线CP2。因此，与初始化电力线IPL仅包括第一导电线CP1或第二导电线CP2的情况不同，该初始化电力线IPL可以防止初始化电源Vint的电压降。另外，即使第一导电线CP1和第二导电线CP2的线在任何一个点处短路或开路，初始化电力线IPL也可以将初始化电源Vint施加到相邻的像素PXL。因此，该显示装置可以防止显示质量劣化。
初始化电力线IPL可以不与第一电极AD叠置。例如，初始化电力线IPL可以绕开OLED的第一电极AD。第一导电线CP1和第二导电线CP2可以设置在与第一电极AD分隔开的位置处。例如，第一导电线CP1和第二导电线CP2可以设置在相邻的OLED的第一电极AD之间的区域中。另外，第一导电线CP1和第二导电线CP2可以在至少与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4或者扫描线Si-1、Si和Si+1(例如，数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4以及扫描线Si-1、Si和Si+1两者)倾斜的方向上延伸。
初始化电力线IPL还可以包括接触区域CHR，接触区域CHR从第一导电线CP1和第二导电线CP2彼此相交的点中的每个点朝向相邻的第一电极AD延伸，并可以通过第八接触孔CH8结合到辅助连接线AUX。接触区域CHR的宽度可以大于第一导电线CP1和第二导电线CP2中的每个的宽度。
第一导电线CP1和第二导电线CP2可以以各种形状绕开第一电极AD。
例如，第一导电线CP1和第二导电线CP2可以形成图11中示出的形状，其中，第一导电线CP1和第二导电线CP2中的每个在一个方向上延伸，并且第一导电线CP1和第二导电线CP2可以彼此相交。单个OLED可以设置在通过使第一导电线CP1和第二导电线CP2相交来形成的区域中的每个中。
可选择地，第一导电线CP1和第二导电线CP2可以形成图12中示出的形状，其中，第一导电线CP1和第二导电线CP2中的每个在一个方向上延伸，并且第一导电线CP1和第二导电线CP2彼此相交。另外，可以去除至少第一导电线CP1或第二导电线CP2的部分(例如，第一导电线CP1的部分)。在此情况下，多个OLED可以设置在通过使第一导电线CP1和第二导电线CP2相交来形成的区域中的每个中。例如，两个OLED可以设置在通过使第一导电线CP1和第二导电线CP2相交来形成的区域中的每个中。
作为选择，第一导电线CP1和第二导电线CP2可以形成图13中示出的形状，其中，第一导电线CP1和第二导电线CP2彼此相交。在此情况下，可以去除至少第一导电线CP1或第二导电线CP2的部分(例如，第一导电线CP1的部分)。多个OLED可以设置在通过使第一导电线CP1和第二导电线CP2相交来形成的区域中的每个中。至少第一导电线CP1或者第二导电线CP2的部分可以弯曲，并且可以重复地形成弯曲部分。因此，第一导电线CP1和第二导电线CP2可以形成绕开第一电极AD同时与第一电极AD相邻的形状。
作为另一种选择，第一导电线CP1和第二导电线CP2可以形成图14中示出的形状，其中，第一导电线CP1和第二导电线CP2彼此相交。在此情况下，可以去除至少第一导电线CP1或第二导电线CP2的部分(例如，第一导电线CP1的部分)。多个OLED可以设置在通过使第一导电线CP1和第二导电线CP2相交来形成的区域中的每个中。至少第一导电线CP1或第二导电线CP2的部分可以弯曲，并且可以重复地形成弯曲部分。
第一导电线CP1和第二导电线CP2可以包括第一区域R1以及结合到第一区域R1的第二区域R2。第一区域R1的宽度可以大于第二区域R2的宽度。在第一导电线CP1和第二导电线CP2中，第一区域R1可以与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4或者扫描线Si-1、Si、Si+1和Si+2(例如，数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4)平行。
在本实施例中，尽管第一导电线CP1和第二导电线CP2的第一区域R1已经被示出为与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4或者扫描线Si-1、Si、Si+1和Si+2平行，但是本公开不限于此。例如，第一导电线CP1和第二导电线CP2的第一区域R1可以与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4或者扫描线Si-1、Si、Si+1和Si+2倾斜。
在第一电极AD不与第三晶体管T3或第四晶体管T4叠置的情况下，会通过外部光由第三晶体管T3或第四晶体管T4造成漏电流。在第一电极AD不与第三晶体管T3或第四晶体管T4叠置的情况下，第二区域R2可以与第三晶体管T3或第四晶体管T4叠置。第二区域R2可以阻挡可入射在第三晶体管T3或第四晶体管T4上的外部光。因此，第二区域R2可以防止由于外部光而引起的第三晶体管T3或第四晶体管T4的漏电流。
第一区域R1可以将信号或电力施加到像素PXL，并且第一区域R1可以彼此相邻设置。第一区域R1可以与彼此平行的信号线或电力线叠置。例如，第一区域R1可以与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4中的一个和设置为与数据线相邻的电力线PL两者叠置。这里，第一区域R1可以用作防止形成在彼此相邻的信号线或电力线之间的寄生电容的屏蔽电极。
如上面描述的，在根据示例性实施例的显示装置中，初始化电力线具有网格结构，使得可以防止初始化电源的电压降。因此，可以提高显示装置的显示质量。另外，即使显示装置的初始化电力线的一部分短路或开路，也可以将初始化电力施加到设置为与短路或开路点相邻的像素。因此，可以防止显示装置的显示质量劣化。
尽管在这里已经描述了特定示例性实施例和实施方式，但是其它实施例和修改通过该描述将是明显的。因此，发明构思不限于这样的实施例，而是给出的权利要求书和各种明显的修改和等同布置的更宽范围。

Claims (17)

1.一种显示装置，所述显示装置包括：
基底，包括像素区域和外围区域；
像素，设置在所述基底的所述像素区域中，所述像素中的每个包括包含像素电极的发光元件；
扫描线和数据线，结合到所述像素；
电力线，被构造为将驱动电力供应到所述发光元件，并在一个方向上延伸；以及
初始化电力线，被构造为将初始化电力供应到所述发光元件，
其中，所述电力线和所述初始化电力线设置在不同的层上，并且
其中，所述初始化电力线包括多条第一导电线和多条第二导电线，所述多条第一导电线在与所述扫描线和所述数据线倾斜的方向上延伸，
其中，所述多条第一导电线和所述多条第二导电线彼此电结合以形成网格结构，并且设置在相邻的发光元件的所述像素电极之间的区域中。
2.根据权利要求1所述的显示装置，其中，单个发光元件设置在通过所述多条第一导电线和所述多条第二导电线的相交形成的每个区域中。
3.根据权利要求1所述的显示装置，
其中，去除至少所述多条第一导电线或所述多条第二导电线的部分，并且
其中，多个发光元件设置在通过所述多条第一导电线和所述多条第二导电线的相交来形成的每个区域中。
4.根据权利要求1所述的显示装置，其中，弯曲至少所述多条第一导电线或所述多条第二导电线的部分，并且重复地形成弯曲部分。
5.根据权利要求4所述的显示装置，
其中，所述多条第一导电线和所述多条第二导电线包括第一区域和结合到所述第一区域的第二区域，并且
其中，所述第一区域的宽度大于所述第二区域的宽度。
6.根据权利要求5所述的显示装置，其中，所述第一区域与所述数据线或所述扫描线平行。
7.一种显示装置，所述显示装置包括：
像素，均包括：至少一个晶体管，设置在基底上；保护层，被构造为覆盖所述晶体管；以及发光元件，设置在所述保护层上方并结合到所述晶体管；
扫描线和数据线，结合到所述像素；
电力线，被构造为将驱动电力供应到所述像素的所述发光元件，并在一个方向上延伸；以及
初始化电力线，设置在所述保护层上方，并被构造为将初始化电力供应到所述发光元件，
其中，所述晶体管包括：有源图案，设置在所述基底上；源电极和漏电极，结合到所述有源图案；栅电极，设置在所述有源图案上方且栅极绝缘层置于所述栅电极与所述有源图案之间；以及层间绝缘层，包括依次地堆叠的第一层间绝缘层和第二层间绝缘层，并被构造为覆盖所述栅电极，
其中，所述电力线设置在所述第二层间绝缘层上方，并且
其中，所述初始化电力线包括多条第一导电线和多条第二导电线，所述多条第一导电线在与所述扫描线和所述数据线倾斜的方向上延伸，并且所述多条第一导电线和所述多条第二导电线彼此电结合以形成网格结构，并与所述发光元件分隔开。
8.根据权利要求7所述的显示装置，
其中，所述像素还包括存储电容器，并且
其中，所述存储电容器包括：下电极，结合到所述栅电极；上电极，被构造为与所述下电极叠置；以及所述第一层间绝缘层，设置在所述下电极与所述上电极之间。
9.根据权利要求8所述的显示装置，
其中，所述发光元件包括：第一电极，设置在所述保护层上方；发光层，设置在所述第一电极上方；以及第二电极，设置在所述发光层上方，并且
其中，所述电力线通过穿过所述保护层的接触孔结合到所述第一电极。
10.根据权利要求9所述的显示装置，其中，施加到所述电力线的电压高于施加到所述第二电极的电压。
11.根据权利要求9所述的显示装置，其中，所述多条第一导电线和所述多条第二导电线与所述第一电极分隔开。
12.根据权利要求11所述的显示装置，其中，单个发光元件设置在通过所述多条第一导电线和所述多条第二导电线的相交来形成的每个区域中。
13.根据权利要求11所述的显示装置，
其中，去除至少所述多条第一导电线或所述多条第二导电线的部分，并且
其中，多个发光元件设置在通过所述多条第一导电线和所述多条第二导电线的相交形成的每个区域中。
14.根据权利要求11所述的显示装置，其中，弯曲至少所述多条第一导电线或所述多条第二导电线的部分，并且重复地形成弯曲部分。
15.根据权利要求14所述的显示装置，
其中，所述多条第一导电线和所述多条第二导电线包括第一区域和结合到所述第一区域的第二区域，并且
其中，所述第一区域的宽度大于所述第二区域的宽度。
16.根据权利要求15所述的显示装置，其中，所述第一区域与所述数据线或所述扫描线平行。
17.根据权利要求9所述的显示装置，其中，所述数据线设置在所述第二层间绝缘层上方，并且所述扫描线设置在所述栅极绝缘层上方。
CN201711471785.0A 2016-12-30 2017-12-29 显示装置 Active CN108269520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210382629.1A CN114648954A (zh) 2016-12-30 2017-12-29 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160183421A KR20180079512A (ko) 2016-12-30 2016-12-30 표시 장치
KR10-2016-0183421 2016-12-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210382629.1A Division CN114648954A (zh) 2016-12-30 2017-12-29 显示装置

Publications (2)

Publication Number Publication Date
CN108269520A CN108269520A (zh) 2018-07-10
CN108269520B true CN108269520B (zh) 2022-05-03

Family

ID=60971930

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210382629.1A Pending CN114648954A (zh) 2016-12-30 2017-12-29 显示装置
CN201711471785.0A Active CN108269520B (zh) 2016-12-30 2017-12-29 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210382629.1A Pending CN114648954A (zh) 2016-12-30 2017-12-29 显示装置

Country Status (4)

Country Link
US (3) US10651264B2 (zh)
EP (2) EP3343633B1 (zh)
KR (1) KR20180079512A (zh)
CN (2) CN114648954A (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994509A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
TWI670546B (zh) * 2018-07-16 2019-09-01 友達光電股份有限公司 發光二極體顯示器
KR102574913B1 (ko) * 2018-08-07 2023-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102643092B1 (ko) * 2018-10-02 2024-03-06 삼성디스플레이 주식회사 지문 센서 및 이를 구비한 표시 장치
WO2020111413A1 (ko) 2018-11-26 2020-06-04 삼성디스플레이 주식회사 표시 장치
KR102553231B1 (ko) * 2018-11-27 2023-07-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102655693B1 (ko) * 2018-12-18 2024-04-08 삼성디스플레이 주식회사 표시 장치
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200087924A (ko) * 2019-01-11 2020-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR20200097869A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 표시 장치
JP7264694B2 (ja) * 2019-03-29 2023-04-25 株式会社ジャパンディスプレイ 表示装置
KR20210018561A (ko) * 2019-08-05 2021-02-18 삼성디스플레이 주식회사 표시 장치
KR20210086801A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
CN113224107A (zh) * 2020-01-21 2021-08-06 华为技术有限公司 一种显示面板和显示装置
KR20210130902A (ko) 2020-04-22 2021-11-02 삼성디스플레이 주식회사 디스플레이 장치
CN113853684A (zh) * 2020-04-26 2021-12-28 京东方科技集团股份有限公司 显示基板及显示装置
WO2021217295A1 (zh) * 2020-04-26 2021-11-04 京东方科技集团股份有限公司 显示基板以及显示装置
US20220310753A1 (en) * 2020-09-29 2022-09-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN112785958A (zh) * 2021-02-01 2021-05-11 昆山国显光电有限公司 阵列基板、显示面板及显示装置
KR20220143210A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 표시 장치
CN113809098B (zh) * 2021-08-24 2024-04-09 武汉天马微电子有限公司 显示基板、显示面板和显示装置
CN117156909A (zh) * 2022-05-31 2023-12-01 京东方科技集团股份有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257496B (en) * 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
CN103794175A (zh) * 2012-10-26 2014-05-14 三星显示有限公司 显示装置及修复该显示装置的方法
CN104732917A (zh) * 2013-12-18 2015-06-24 三星显示有限公司 有机发光二极管显示器
EP3091575A1 (en) * 2015-05-04 2016-11-09 Samsung Display Co., Ltd. Organic light-emitting diode display

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521277B1 (ko) * 2003-02-05 2005-10-13 삼성에스디아이 주식회사 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법
US7759628B2 (en) * 2007-06-22 2010-07-20 Seiko Epson Corporation Detection device and electronic apparatus having plural scanning lines, detection lines, power supply lines and plural unit circuits arranged on a substrate
KR101762344B1 (ko) 2010-07-27 2017-07-31 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102061791B1 (ko) 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102382026B1 (ko) 2015-01-19 2022-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102381288B1 (ko) * 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102329810B1 (ko) 2015-04-14 2021-11-22 삼성디스플레이 주식회사 메시 형태의 전극 패턴 및 전극 패턴의 형성 방법, 그리고 전극 패턴을 포함하는 터치 패널
KR102490623B1 (ko) * 2015-06-26 2023-01-25 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257496B (en) * 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
CN103794175A (zh) * 2012-10-26 2014-05-14 三星显示有限公司 显示装置及修复该显示装置的方法
CN104732917A (zh) * 2013-12-18 2015-06-24 三星显示有限公司 有机发光二极管显示器
EP3091575A1 (en) * 2015-05-04 2016-11-09 Samsung Display Co., Ltd. Organic light-emitting diode display

Also Published As

Publication number Publication date
KR20180079512A (ko) 2018-07-11
CN114648954A (zh) 2022-06-21
US20180190752A1 (en) 2018-07-05
US11569339B2 (en) 2023-01-31
EP3343633B1 (en) 2021-03-03
US20200321428A1 (en) 2020-10-08
CN108269520A (zh) 2018-07-10
US10651264B2 (en) 2020-05-12
EP3848973A1 (en) 2021-07-14
US20230136961A1 (en) 2023-05-04
EP3343633A1 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
CN108269520B (zh) 显示装置
CN107818755B (zh) 显示元件叠置减少的具有导电图案的显示装置
US11700754B2 (en) Display device
CN107731144B (zh) 显示装置
CN108242217B (zh) 显示装置
CN107767817B (zh) 有机发光显示装置
CN108074961B (zh) 显示装置
CN107871767B (zh) 显示装置
KR20180004382A (ko) 표시 장치
US10529284B2 (en) Pixel and organic light emitting display device using the same
US11348529B2 (en) Display device having dummy scan lines

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant