CN112785958A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种阵列基板、显示面板及显示装置，属于显示技术领域。该阵列基板包括：像素驱动电路，对应各像素区域呈行列分布；第一初始化信号线沿行方向延伸，多条第一初始化信号线沿列方向相互间隔分布；第二初始化信号线与各像素区域对应设置，与第一初始化信号线位于不同层且空间相交，各像素区域的第二初始化信号线与对应的第一初始化信号线电连接；第三初始化信号线与至少部分像素区域对应设置，与第一初始化信号线位于不同层且空间相交，同一像素区域对应的第三初始化信号线与第二初始化信号线电连接，第i条第一初始化信号线对应的像素区域中的第三初始化信号线与第i+1条第一初始化信号线电连接。根据本申请实施例能够提高显示效果。

Description

阵列基板、显示面板及显示装置

技术领域

本申请属于显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展，显示面板的功能也随之增多。为了实现显示拍摄、感光等功能，需要在显示面板集成摄像头、红外感光元件等功能元件。

为了集成摄像头、红外感光元件等功能元件，需要去除预定位置的像素驱动电路，将摄像头、红外感光元件等功能元件设置在该预定位置。但这样的设置会导致连续排列的像素驱动电路在该预定位置断开，该预定位置周围的结构受到断开的影响，特性会产生一定差异，从而造成显示面板该预定位置周围显示亮度存在差异，发生分屏现象，降低了显示面板的显示效果。

发明内容

本申请实施例提供一种阵列基板、显示面板及显示装置，能够改善或者消除分屏现象，提高显示效果。

第一方面，本申请实施例提供一种阵列基板，阵列基板包括：像素驱动电路，对应各像素区域呈行列分布；第一初始化信号线，沿行方向延伸，且多条第一初始化信号线沿列方向相互间隔分布；第二初始化信号线，与各像素区域对应设置，第二初始化信号线与第一初始化信号线位于不同层且空间相交，各像素区域对应的第二初始化信号线与对应的第一初始化信号线电连接；第三初始化信号线，与至少部分像素区域对应设置，第三初始化信号线与第一初始化信号线位于不同层且空间相交，同一像素区域对应的第三初始化信号线与第二初始化信号线电连接，第i条第一初始化信号线对应的像素区域的第三初始化信号线与第i+1条第一初始化信号线电连接，i为正整数。

在一些可能的实施例中，目标子像素对应的像素区域对应设置有第三初始化信号线，每个像素区域对应一个子像素；

其中，目标子像素包括第一子像素、第二子像素、第三子像素中的一种或两种子像素。

在一些可能的实施例中，第二初始化信号线通过第一过孔与第一初始化信号线电连接；

第三初始化信号线通过第二过孔与第一初始化信号线电连接。

在一些可能的实施例中，第二初始化信号线的一端与第一初始化信号线电连接，第二初始化信号线的另一端与像素驱动电路电连接。

在一些可能的实施例中，阵列基板还包括发光元件，发光元件设置于各像素区域；像素驱动电路包括第一初始化晶体管、第二初始化晶体管、驱动晶体管和存储电容，第一初始化晶体管与存储电容、驱动晶体管电连接，第二初始化晶体管与发光元件电连接；

第一目标像素区域对应的第二初始化信号线的另一端与第一初始化晶体管电连接，且与第二目标像素区域中的第二初始化晶体管电连接，

第一目标像素区域包括任意一个像素区域，第二目标像素区域为在列方向与第一目标像素区域相邻的像素区域。

在一些可能的实施例中，第三目标像素区域对应的第三初始化信号线的一端与第一初始化晶体管电连接，且与第四目标像素区域对应的第二初始化晶体管电连接，第三初始化信号线的另一端与第一初始化信号线电连接；

第三目标像素区域包括对应设置第三初始化信号线的任意一个像素区域，第四目标像素区域为在列方向与第三目标像素区域相邻的像素区域。

在一些可能的实施例中，像素驱动电路包括驱动晶体管；

第五目标像素区域对应的第三初始化信号线的一部分位于目标数据线与第五目标像素区域中的驱动晶体管之间，

第五目标像素区域包括对应设置第三初始化信号线的任意一个像素区域，目标数据线与第五目标像素区域对应的数据线相邻。

在一些可能的实施例中，阵列基板还包括供电信号线和发光元件，供电信号线沿列方向延伸，发光元件设置于各像素区域；

第六目标像素区域对应的第三初始化信号线的一部分位于第六目标像素区域中的发光元件的阳极与供电信号线之间，

第六目标像素区域包括设置有第三初始化信号线的任意一个像素区域。

在一些可能的实施例中，第二初始信号线、第三初始化信号线与数据线位于同一层。

在一些可能的实施例中，阵列基板还包括供电信号线，第二初始信号线、第三初始化信号线、数据线与供电信号线位于同一层。

第二方面，本申请实施例提供一种显示面板，包括第一方面的阵列基板。

第三方面，本申请实施例提供一种显示装置，包括第二方面的显示面板。

本申请提供一种阵列基板、显示面板及显示装置，阵列基板包括与各像素区域对应呈行列分布的像素驱动电路、与各像素区域对应设置的第二初始化信号线和与至少部分像素区域对应设置的第三初始化信号线。第二初始化信号线与第一初始化信号线分层设置且电连接。第三初始化信号线与第二初始化信号线电连接。第三初始化信号线与第一初始化信号线分层设置且电连接。通过第二初始化信号线和第三初始化信号线使得相邻的两条第一初始化信号线电连接，减小传输初始化信号的信号线的阻值，减小了不同像素区域的初始化信号的负载差异，提高初始化信号的传输能力，从而减小功能元件设置处周围像素驱动电路初始化信号的差异性，改善或者消除分屏现象，提高显示效果。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为集成有功能元件的显示面板的一示例的示意图；

图2为本申请实施例提供的阵列基板的一示例的俯视示意图；

图3为本申请实施例提供的像素驱动电路的一示例的等效电路图；

图4为本申请实施例中阵列基板中局部区域的一示例的结构示意图；

图5为本申请实施例中阵列基板中局部区域的另一示例的结构示意图；

图6为图5中阵列基板的M1金属层的图案的一示例的示意图；

图7为图5中阵列基板的M2金属层的图案的一示例的示意图；

图8为图5中阵列基板的M3金属层的图案的一示例的示意图；

图9为本申请提供的显示面板的一示例的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

随着显示技术的发展，显示面板的功能也随之增多。为了实现显示拍摄、感光等功能，需要在显示面板集成摄像头、红外感光元件等功能元件。图1为集成有功能元件的显示面板的一示例的示意图。如图1所示，显示面板10上设置有功能元件11。在功能元件11所在的区域内未设置有像素驱动电路。也就是说，连续排列的像素驱动电路会在功能元件11处断开。这会导致功能元件11周围走线等结构受到断开的影响，造成显示面板的功能元件11周围的显示亮度存在差异，从而发生分屏现象，降低了显示面板的显示效果。

本申请提供一种阵列基板、显示面板及显示装置，通过设置沿行方向延伸的初始化信号线和至少部分沿列方向延伸的初始化信号线，减小初始化信号线的阻值，提高初始化信号的传输能力，从而减小功能元件设置处周围像素驱动电路初始化信号的差异性，改善或者消除分屏现象，提高显示效果。

下面介绍本申请提供的阵列基板。图2为本申请实施例提供的阵列基板的一示例的俯视示意图。如图2所示，阵列基板20具有呈行列分布的像素区域21。该像素区域21可由数据线Vdata和扫描线Scan交错形成。

阵列基板20具有预定区域22。该预定区域22可用于设置摄像头、红外感光元件等功能元件。在预定区域22中可不设置像素区域21。

阵列基板20包括像素驱动电路23。像素驱动电路23对应阵列基板20的各像素区域21呈行列分布。每个像素区域21可对应设置有像素驱动电路23。在预定区域22中可不设置像素驱动电路23。像素驱动电路23用于驱动像素区域21对应的发光元件发光。具体地，像素驱动电路23可包括具有连接关系的晶体管、电容等元件，在此并不限定像素驱动电路23的具体结构。

阵列基板还包括第一初始化信号线Vr1。第一初始化信号线Vr1可为像素驱动电路23提供初始化信号。初始化信号可用于对像素驱动电路23中一些元器件以及发光元件进行初始化。

为了便于说明，下面以7T1C即包括7个晶体管以及1个电容的像素驱动电路为例对与本申请实施例相关的部分进行简单的说明。图3为本申请实施例提供的像素驱动电路的一示例的等效电路图。如图3所示，像素驱动电路包括晶体管T1至T7以及存储电容C1。其中，晶体管T1为第一初始化晶体管，晶体管T2为第二初始化晶体管，晶体管T3为驱动晶体管。

第一初始化晶体管T1的控制端与扫描线Scan n连接，第一初始化晶体管的第一端与初始化信号线Vref及本申请实施例中的第一初始化信号线连接，第一初始化晶体管的第二端与存储电容C1、驱动晶体管T3的控制端连接。通过第一初始化晶体管，可利用第一初始化信号线提供的初始化信号对驱动晶体管T3的控制端和存储电容C1进行初始化。

第二初始化晶体管T2的控制端与扫描线Scan n+1连接，第二初始化晶体管T2的第一端与初始化信号线Vref即本申请实施例中的第一初始化信号线连接，第二初始化晶体管T2的第二端与发光元件D1的阳极连接。通过第二初始化晶体管T2，可利用第一初始化信号线提供的初始化信号对发光元件D1的阳极进行初始化。

阵列基板还可包括第二初始化信号线和第三初始化信号线。为了便于说明，这里取阵列基板中局部区域来进行具体说明。图4为本申请实施例中阵列基板中局部区域的一示例的结构示意图。如图4所示，阵列基板设置有第一初始化信号线Vr1、第二初始化信号线Vr2和第三初始化信号线Vr3。第一初始化信号线Vr1、第二初始化信号线Vr2和第三初始化信号线Vr3均可传输初始化信号。

第一初始化信号线Vr1沿行方向延伸。多条第一初始化信号线Vr1沿列方向相互间隔分布。一行像素区域与一条第一初始化信号线Vr1对应，即一行像素区域共用一条第一初始化信号线Vr1。

第二初始化信号线Vr2与各像素区域对应设置。第二初始化信号线Vr2与第一初始化信号线Vr1位于不同层且空间相交。第二初始化信号线Vr2与第一初始化信号线Vr1空间相交是指，第一初始化信号线Vr1在行方向和列方向所限定的平面上的投影，与第二初始化信号线Vr2在行方向和列方向所限定的平面上的投影部分重合。第二初始化信号线Vr2沿列方向延伸。各像素区域对应的第二初始化信号线Vr2与该像素区域对应的第一初始化信号线电连接。在一些示例中，如图4所示，第二初始化信号线Vr2可通过第一过孔24与第一初始化信号线Vr1电连接。第一过孔24具体可为层间介电(Inter-Layer Dielectric，ILD)过孔。

第三初始化信号Vr3与至少部分像素区域对应设置。第三初始化信号线Vr3与第一初始化信号线Vr1位于不同层且空间相交。第三初始化信号线Vr3与第一初始化信号线Vr1的空间相交是指，第一初始化信号线Vr1在行方向和列方向所限定的平面上的投影，与第三初始化信号线Vr3在行方向和列方向所限定的平面上的投影部分重合。第三初始化信号线Vr3的部分沿列方向延伸。在一些示例中，第三初始化信号线Vr3可绕过驱动晶体管T3设置。同一像素区域21对应的第三初始化信号线Vr3与第二初始化信号线Vr2电连接。第i条第一初始化信号线Vr1对应的像素区域21的第三初始化信号线与第i+1条第一初始化信号线Vr1电连接，i为正整数。第i条第一初始化信号线Vr1为阵列基板中除最后一条第一初始化信号线以外的任意一条第一初始化信号线。第i行第一初始化信号线Vr1与第i行像素区域对应。与第i行像素区域对应，可通过至少部分像素区域的第二初始化信号线Vr2和第三初始化信号线Vr3使第i条第一初始化信号线Vr1与第i+1条第一初始化信号线Vr1电连接。第i+1条第一初始化信号线Vr1为与第i条第一初始化信号线Vr1相邻的第一初始化信号线Vr1。在一些示例中，第三初始化信号线Vr3通过第二过孔25与第一初始化信号线Vr1电连接。第二过孔25具体可为ILD过孔。

在一些示例中，沿列方向相邻的两个像素区域中，一个像素区域对应的第二过孔25与另一个像素区域对应的第一过孔24可为同一过孔，在此并不限定。

在本申请实施例中，阵列基板20包括与各像素区域21对应呈行列分布的像素驱动电路23、与各像素区域21对应设置的第二初始化信号线Vr2和与至少部分像素区域21对应设置的第三初始化信号线Vr3。第二初始化信号线Vr2与第一初始化信号线Vr1分层设置且电连接。第三初始化信号线Vr3与第二初始化信号线Vr2电连接。第三初始化信号线Vr3与第一初始化信号线Vr1分层设置且电连接。通过第二初始化信号线Vr2和第三初始化信号线Vr3使得相邻的两条第一初始化信号线Vr1电连接，减小传输初始化信号的信号线的阻值，减小了不同像素区域的初始化信号的负载差异，提高初始化信号的传输能力，从而减小功能元件设置处周围像素驱动电路初始化信号的差异性，改善或者消除分屏现象，提高显示效果。

在一些示例中，如图4所示，每个像素区域均可对应设置第三初始化信号线Vr3。每个像素区域对应一个子像素。

在另一些示例中，部分像素区域可对应设置第三初始化信号线Vr3。图5为本申请实施例中阵列基板中局部区域的另一示例的结构示意图。如图5所示，第三初始化信号线Vr3与部分像素区域对应设置。具体地，目标子像素的像素区域对应设置第三初始化信号线Vr3。每个像素区域对应一个子像素。目标子像素可包括第一子像素、第二子像素、第三子像素中的一种或两种子像素。第一子像素、第二子像素和第三子像素的颜色各不相同。第一子像素、第二子像素和第三子像素可分别为红色子像素、绿色子像素和蓝色子像素。

例如，目标子像素包括红色子像素，即红色子像素的像素区域对应设置第三初始化信号线Vr3，绿色子像素的像素区域和蓝色子像素的像素区域未对应设置第三初始化信号线Vr3。又例如，目标子像素包括红色子像素和绿色子像素，即红色子像素的像素区域和绿色子像素的像素区域对应设置第三初始化信号线Vr3，蓝色子像素的像素区域未对应设置第三初始化信号线Vr3。

第三初始化信号线Vr3只对应部分像素区域设置，可在改善或者消除分屏现象，提高显示效果的基础上，简化阵列基板的布线结构，还可提高透光率，从而有利于光学指纹识别在显示面板的设计。

在一些示例中，如图4和图5所示，第二初始化信号线Vr2、第三初始化信号线Vr3与数据线Vdata可位于同一层。具体地，第一初始化信号线Vr1可位于M2金属层，第二初始化信号线Vr2、第三初始化信号线Vr3与数据线Vdata可均位于M3金属层。

在另一些示例中，如图4和图5所示，阵列基板还可包括供电信号线VDD。供电信号线VDD可提供电源信号。第二初始信号线Vr2、第三初始化信号线Vr3、数据线Vdata和供电信号线VDD可位于同一层。具体地，第一初始化信号线Vr1可位于M2金属层，第二初始信号线Vr2、第三初始化信号线Vr3、数据线Vdata和供电信号线VDD可均位于M3金属层。

在阵列基板中，按照距离衬底由近至远的顺序，阵列基板可包括M1金属层、M2金属层和M3金属层。其中，M1金属层可包括扫描线Scan和信号控制线EM。信号控制线EM可提供开关控制信号。M2金属层可包括第一初始化信号线Vr1。M3金属层可包括数据线Vdata和供电信号线VDD。本申请实施例中的第二初始化信号线Vr2和第三初始化信号线Vr3可设置于M3金属层。M2金属层的材料可为钼(Mo)金属，在此并不限定。M3金属层可为钛(Ti)/铝(Al)/钛(Ti)多层金属结构，在此并不限定。

为了便于说明，通过图6、图7和图8示出本申请实施例阵列基板中M1金属层、M2金属层和M3金属层的具体图案。图6为图5中阵列基板的M1金属层的图案的一示例的示意图。图7为图5中阵列基板的M2金属层的图案的一示例的示意图。图8为图5中阵列基板的M3金属层的图案的一示例的示意图。M1金属层、M2金属层和M3金属层的具体内容可参见上述相关说明，在此不再赘述。

如图4至图8所示，第二初始化信号线Vr2的一端可与第一初始化信号线Vr1电连接，第二初始化信号线Vr2的另一端可与像素驱动电路23电连接。具体地，任意一个像素区域即第一目标像素区域对应的第二初始化信号线Vr2的另一端可与该第一目标像素区域中的第一初始化晶体管T1电连接。更进一步地，第一目标像素区域对应的第二初始化信号线Vr2的另一端可与该第一目标像素区域对应的像素驱动电路23中第一初始化晶体管T1的第一端电连接。第一初始化信号线Vr1中的初始化信号可通过第二初始化信号线Vr2传输至第一初始化晶体管T1，再通过第一初始化晶体管T1传输至驱动晶体管T3的控制端以及存储电容C1。第二初始化信号线Vr2与第一初始化晶体管T1之间可通过晶体管的半导体层电连接。第一初始化晶体管和存储电容C1之间可通过晶体管的半导体层以及导电连线电连接。

第一目标像素区域对应的第二初始化信号线Vr2的另一端还可与第二目标像素区域中的第二初始化晶体管T2电连接。第二目标像素区域为在列方向与第一目标像素区域相邻的像素区域。具体地，第一目标像素区域对应的第二初始化信号线Vr2的另一端与第二目标像素区域中像素驱动电路23的第二初始化晶体管T2的第一端电连接。第一目标像素区域对应的第一初始化信号线Vr1的初始化信号可通过第二初始化信号线Vr2传输至第二目标像素区域中的第二初始化晶体管T2，再通过该第二初始化晶体管T2传输至第二目标像素区域中发光元件D1的阳极Anode。第二初始化信号线Vr2与第二初始化晶体管T2可通过晶体管的半导体层电连接。第二初始化晶体管T2与发光元件D1的阳极Anode可通过晶体管的半导体层电连接。

任意一个对应设置有第三初始化信号线Vr3的像素区域，即第三目标像素区域对应的第三初始化信号线Vr3的一端可与该第三目标像素区域中的第一初始化晶体管T1电连接。具体地，第三目标像素区域对应的第三初始化信号线Vr3的一端可与该第三目标像素区域中像素驱动电路23的第一初始化晶体管T1的第一端电连接。第三目标像素区域对应的第三初始化信号线Vr3的一端还可与第四目标像素区域中的第二初始化晶体管T2电连接。第四像素区域为在列方向与第三目标像素区域相邻的像素区域。具体地，第三目标像素区域对应的第三初始化信号线Vr3的一端与第四目标像素区域中像素驱动电路23的第二初始化晶体管T2的第一端电连接。通过第二初始化信号线Vr2、第三初始化信号线Vr3与第一初始化晶体管T1、第二初始化晶体管T2的电连接，可实现第二初始化信号线Vr2与第三初始化信号线Vr3的电连接，进而实现了第三目标像素区域对应的第一初始化信号线Vr1与第四目标像素区域对应的第一初始化信号线Vr1的电连接，即实现了相邻的两条第一初始化信号线Vr1的电连接。

上述实施例中的第一目标像素区域可包括第三目标像素区域。

第三初始化信号线可为弯折的信号线。第三初始化信号线可绕过像素驱动电路中的存储电容和发光元件的阳极。

在一些示例中，对应设置有第三初始化信号线Vr3的任意一个像素区域，即第五目标像素区域对应设置的第三初始化信号线Vr3的一部分位于目标数据线与第五目标像素区域中的驱动晶体管T3之间。目标数据线与第五目标像素区域对应的数据线Vdata相邻。

第五目标像素区域可与第三目标像素区域相同。

第三初始化信号线Vr3位于目标数据线与驱动晶体管T3之间，能够屏蔽相邻像素区域中数据线Vdata对本像素区域中驱动晶体管T3的影响，提高像素驱动电路驱动发光元件的精准度，从而进一步提高显示效果。

在一些示例中，对应设置有第三初始化信号线Vr3的任意一个像素区域，即第六目标像素区域对应的第三初始化信号线Vr3的一部分位于第六目标像素区域中的发光元件D1的阳极Anode与目标供电信号线之间。目标供电信号线为第六目标像素区域对应的供电信号线VDD。

第六目标像素区域可与第三目标像素区域相同。第六目标像素区域也可与第五目标像素区域相同。

第三初始化信号线Vr3位于本像素区域的发光元件D1的阳极Anode与供电信号线VDD之间，可屏蔽供电信号线VDD中供电信号对发光元件D1的阳极过孔及阳极Anode的影响，提高像素驱动电路驱动发光元件的精准度，从而进一步提高显示效果。

第三初始化信号线Vr3具体可为一体式结构走线。第三初始化信号线可包括相继分布的第一走线部分和第二走线部分。第一走线部分绕过存储电容设置，可为弧形走线或L形走线等。第二走线部分绕过发光元件的阳极设置，可为弧形走线或L形走线等。

例如，如图8所示，第一走线部分26可包括第一子走线部分261和第二子走线部分262，第二走线部分27可包括第三子走线部分271和第四子走线部分272。其中，第一子走线部分261与第三子走线部分271平行，沿列方向延伸。第二子走线部分262与第四走线部分272平行，沿行方向延伸。第一子走线部分261、第二子走线部分262、第三子走线部分273和第四子走线部分272相继分布。第一子走线部分261位于相邻像素区域中数据线与本像素区域中驱动晶体管之间。第三子走线部分271位于本像素区域内的发光元件的阳极与本像素区域对应的供电信号线VDD之间。

本申请实施例还提供一种显示面板，该显示面板包括上述实施例中的阵列基板。图9为本申请提供的显示面板的一示例的结构示意图。如图9所示，显示面板30具有显示区31、第一非显示区32和第二非显示区33。

第一非显示区32可围绕显示区31设置。显示区31可围绕第二非显示区33设置。对应第二非显示区33可安装摄像头、红外感光元件等功能元件，在此并不限定。

显示区31设置有上述实施例中的像素区域21、像素驱动电路23、第一初始化信号线Vr1、第二初始化信号线Vr2和第三初始化信号线Vr3，具体内容可参见上述实施例中的相关说明，在此不再赘述。

本申请实施例中的显示面板可包括手机、平板、掌上电脑、IPAD、可穿戴设备、电子相框、电子纸等设备的具有显示功能的面板，在此并不限定。

本申请还提供一种显示装置，该显示装置可包括上述实施例中的显示面板。显示装置可包括手机、平板、掌上电脑、IPAD、可穿戴设备、电子相框、电子纸等具有显示功能的设备，在此并不限定。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。对于显示面板实施例和显示装置实施例而言，相关之处可以参见阵列基板实施例的说明部分。本申请并不局限于上文所描述并在图中示出的特定结构。本领域的技术人员可以在领会本申请的精神之后，作出各种改变、修改和添加。并且，为了简明起见，这里省略对已知技术的详细描述。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他装置或步骤；数量词“一个”不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：

像素驱动电路，对应各像素区域呈行列分布；

第一初始化信号线，沿行方向延伸，且多条所述第一初始化信号线沿列方向相互间隔分布；

第二初始化信号线，与各所述像素区域对应设置，所述第二初始化信号线与所述第一初始化信号线位于不同层且空间相交，各所述像素区域对应的所述第二初始化信号线与对应的所述第一初始化信号线电连接；

第三初始化信号线，与至少部分所述像素区域对应设置，所述第三初始化信号线与所述第一初始化信号线位于不同层且空间相交，同一所述像素区域对应的所述第三初始化信号线与所述第二初始化信号线电连接，第i条所述第一初始化信号线对应的所述像素区域的所述第三初始化信号线与第i+1条所述第一初始化信号线电连接，i为正整数。

2.根据权利要求1所述的阵列基板，其特征在于，

目标子像素对应的所述像素区域对应设置有所述第三初始化信号线，每个所述像素区域对应一个子像素；

其中，所述目标子像素包括第一子像素、第二子像素、第三子像素中的一种或两种子像素。

3.根据权利要求1所述的阵列基板，其特征在于，

所述第二初始化信号线通过第一过孔与所述第一初始化信号线电连接；

所述第三初始化信号线通过第二过孔与所述第一初始化信号线电连接。

4.根据权利要求1所述的阵列基板，其特征在于，

所述第二初始化信号线的一端与所述第一初始化信号线电连接，所述第二初始化信号线的另一端与所述像素驱动电路电连接。

5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括发光元件，所述发光元件设置于各所述像素区域；所述像素驱动电路包括第一初始化晶体管、第二初始化晶体管、驱动晶体管和存储电容，所述第一初始化晶体管与所述存储电容、所述驱动晶体管电连接，所述第二初始化晶体管与所述发光元件电连接；

第一目标像素区域对应的所述第二初始化信号线的另一端与所述第一初始化晶体管电连接，且与第二目标像素区域中的所述第二初始化晶体管电连接，

所述第一目标像素区域包括任意一个所述像素区域，所述第二目标像素区域为在列方向与所述第一目标像素区域相邻的所述像素区域；

优选地，第三目标像素区域对应的所述第三初始化信号线的一端与所述第一初始化晶体管电连接，且与第四目标像素区域对应的所述第二初始化晶体管电连接，所述第三初始化信号线的另一端与所述第一初始化信号线电连接；

所述第三目标像素区域包括对应设置所述第三初始化信号线的任意一个所述像素区域，所述第四目标像素区域为在列方向与所述第三目标像素区域相邻的所述像素区域。

6.根据权利要求1所述的阵列基板，其特征在于，所述像素驱动电路包括驱动晶体管；

第五目标像素区域对应的所述第三初始化信号线的一部分位于目标数据线与所述第五目标像素区域中的所述驱动晶体管之间，

所述第五目标像素区域包括对应设置所述第三初始化信号线的任意一个所述像素区域，所述目标数据线与所述第五目标像素区域对应的所述数据线相邻。

7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括供电信号线和发光元件，所述供电信号线沿所述列方向延伸，所述发光元件设置于各所述像素区域；

第六目标像素区域对应的所述第三初始化信号线的一部分位于所述第六目标像素区域中的所述发光元件的阳极与所述供电信号线之间，

所述第六目标像素区域包括设置有所述第三初始化信号线的任意一个所述像素区域。

8.根据权利要求1所述的阵列基板，其特征在于，所述第二初始信号线、所述第三初始化信号线与所述数据线位于同一层；

优选地，所述阵列基板还包括供电信号线，所述第二初始信号线、所述第三初始化信号线、所述数据线与所述供电信号线位于同一层。

9.一种显示面板，其特征在于，包括根据权利要求1至8中任意一项所述的阵列基板。

10.一种显示装置，其特征在于，包括根据权利要求9所述的显示面板。

Images