CN107871767B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107871767B
CN107871767B CN201710867318.3A CN201710867318A CN107871767B CN 107871767 B CN107871767 B CN 107871767B CN 201710867318 A CN201710867318 A CN 201710867318A CN 107871767 B CN107871767 B CN 107871767B
Authority
CN
China
Prior art keywords
dummy
line
pixel
electrode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710867318.3A
Other languages
English (en)
Other versions
CN107871767A (zh
Inventor
金阳完
李受珍
权善子
金炳善
朴贤爱
朴亨埈
李在容
全裕珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107871767A publication Critical patent/CN107871767A/zh
Application granted granted Critical
Publication of CN107871767B publication Critical patent/CN107871767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

公开了一种显示装置，所述显示装置包括：基底，基底包括第一像素区、至少一个第二像素区和外围区，所述至少一个第二像素区具有比第一像素区的面积小的面积，所述至少一个第二像素区设置为邻近第一像素区，外围区围绕第一像素区和第二像素区；第一像素和第二像素，分别设置在第一像素区和第二像素区中；第一线和第二线，分别连接到第一像素和第二像素；虚设线，连接到第一线和第二线中的一者以延伸至外围区；以及第一虚设部分，在外围区中包括连接到虚设线的虚设像素。

Description

显示装置
本申请要求2016年9月23日在韩国知识产权局提交的第10-2016-0122426号韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
本公开的一个方面涉及一种显示装置。
背景技术
显示装置包括各自包含显示元件的多个像素，并且每个像素包括线和连接到线的多个晶体管，多个晶体管驱动显示元件。线可以根据它们的长度具有不同的负载值。在从显示装置提供的最终图像中，会由负载值差造成亮度的差异。
发明内容
实施例提供了不论区而具有均匀的亮度的显示装置。
根据本公开的一个方面，提供了一种显示装置，所述显示装置包括：基底，基底包括第一像素区、至少一个第二像素区和外围区，所述至少一个第二像素区具有比第一像素区的面积小的面积，所述至少一个第二像素区设置为邻近第一像素区，外围区围绕第一像素区和第二像素区；第一像素和第二像素，分别设置在第一像素区和第二像素区中；第一线和第二线，分别连接到第一像素和第二像素；虚设线，连接到第一线和第二线中的一者以延伸至外围区；以及第一虚设部分，在外围区中包括连接到虚设线的虚设像素。
第一线的长度可以大于第二线的长度，虚设线连接到第二线。
显示装置还可以包括将数据信号提供至第一像素和第二像素的数据线。第一线可以是向第一像素提供扫描信号的第一扫描线和向第一像素提供发光控制信号的第一发光控制线中的一者。第二线可以是向第二像素提供扫描信号的第二扫描线和向第二像素提供发光控制信号的第二发光控制线中的一者。
第一像素和第二像素中的每个可以包括：晶体管，连接到数据线中相应的一条以及第一扫描线和第二扫描线中相应的一条；保护层，覆盖晶体管；以及有机发光器件，在保护层上连接到晶体管。晶体管可以包括：有源图案，设置在基底上；源电极和漏电极，各自连接到有源图案；栅电极，设置在有源图案上，栅极绝缘层置于栅电极与有源图案之间；以及层间绝缘层，包括覆盖栅电极并且顺序地堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层。有机发光器件可以包括：第一电极，连接到晶体管；像素限定层，暴露第一电极；发光层，设置在第一电极上；以及第二电极，设置在发光层上。
虚设像素可以包括：虚设数据线，与虚设线交叉；虚设晶体管，连接到虚设线和虚设数据线；保护层，覆盖虚设晶体管；像素限定层，设置在保护层上；有机层，设置在像素限定层上；以及第二虚设电极，设置在有机层上。第二虚设电极可以与第二电极包括相同的材料。
虚设晶体管可以包括：虚设有源图案，设置在基底上；虚设源电极和虚设漏电极，各自连接到虚设有源图案；以及虚设栅电极，设置在虚设有源图案上，栅极绝缘层置于虚设栅电极与虚设有源图案之间，虚设栅电极连接到虚设线。
第一虚设部分可以包括由虚设有源图案和虚设线形成的寄生电容器以及由虚设数据线和虚设线形成的寄生电容器。
虚设像素可以包括彼此电连接的第一虚设像素和第二虚设像素，第一虚设像素可以比第二虚设像素邻近第二像素区。
第二虚设像素还可以包括与第一电极包含相同的材料并且设置在保护层与像素限定层之间的第一虚设电极。
第一虚设电极和第二虚设电极可以彼此电连接，以被施加相同的电力。
显示装置还可以在外围区中包括与虚设线叠置的第二虚设部分，第二虚设部分电连接到第一虚设部分并且设置为与第一虚设部分分隔开。
显示装置还可以在外围区中包括设置在层间绝缘层上的电源线，电源线与虚设线叠置。第二虚设部分可以包括由虚设线和电源线形成的寄生电容器。
虚设线与栅电极设置在同一层中。
第一线可以是向第一像素提供扫描信号的第一扫描线。第二线可以是向第二像素提供扫描信号的第二扫描线。
第一线可以是向第一像素提供发光控制信号的第一发光线。第二线可以是向第二像素提供发光控制信号的第二发光线。
根据本公开的一个方面，提供了一种显示装置，显示装置包括：基底，包括彼此分隔开的第一像素区、第二像素区和第三像素区以及外围区，第二像素区和第三像素区具有比第一像素区的面积小的面积，第二像素区和第三像素区设置为邻近第一像素区，外围区围绕第一像素区至第三像素区；第一像素至第三像素，分别设置在第一像素区至第三像素区中；第一线至第三线，连接到第一像素至第三像素；第一虚设线和第二虚设线连接到第二线和第三线，第一虚设线和第二虚设线延伸至外围区；第一虚设部分，设置在外围区中，第一虚设部分补偿第一线与第二线之间的负载值的差异；以及第二虚设部分，设置在外围区中，第二虚设部分补偿第一线与第三线之间的负载值的差异，其中，第一虚设部分和第二虚设部分中的每个包括第一子虚设部分，第一子虚设部分包括连接到第一虚设线和第二虚设线的虚设像素。
附图说明
现在将参照附图在下文中更全面地描述示例实施例；然而，它们可以以不同的形式实施，并且不应被解释为限于在此所阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达示例实施例的范围。
在附图中，为了说明的清楚起见，可以夸大尺寸。将理解的是，当元件被称作“在”两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。同样的附图标记始终表示同样的元件。
图1是示出了根据本公开的实施例的显示装置的平面图。
图2是示出了根据本公开的实施例的显示装置中的像素和驱动器的框图。
图3是示出了图2中所示的第一像素的实施例的等效电路图。
图4是示出了图3中所示的第一像素的细节的平面图。
图5是沿图4的线I-I'截取的剖视图。
图6是沿图4的线II-II'截取的剖视图。
图7是示出了根据本公开的实施例的显示装置的平面图。
图8是图7的区域EA1的放大图。
图9是示出了图8的虚设像素的平面图。
图10是沿图9的线III-III'截取的剖视图。
图11是沿图9的线IV-IV'截取的剖视图。
图12是图7的区域EA2的放大图。
图13是沿图12的线V-V'截取的剖视图。
图14是示出了根据本公开的实施例的显示装置的第一子虚设部分的概念图。
图15是第一子虚设部分的第一子虚设像素的局部剖视图。
图16是第一子虚设部分的第二子虚设像素的局部剖视图。
具体实施方式
本公开可以应用各种变化和不同的形状，因此仅详细示出具体的示例。然而，示例不限于特定的形状，而是适用于所有改变以及等同的材料和替换。所包括的图是以为了更好地理解而扩展图的方式而示出的。
同样的标号始终表示同样的元件。在附图中，为了清楚起见，可以夸大某些线、层、组件、元件或特征的厚度。将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本发明的教导的情况下，下面讨论的“第一”元件也可以被称作“第二”元件。如在此使用的，除非上下文另有明确指示，否则单数形式也旨在包括复数形式。
将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在和/或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。此外，诸如层、区、基底或板的元件放置在另一元件“上”或“上方”的表达不仅表示元件“直接”放置在另一元件“上”或放置在另一元件“正上方”的情况，而且表示另外的元件置于所述元件与所述另一元件之间的情况。相反，诸如层、区、基底或板的元件放置在另一个元件“之下”或“下方”的表达不仅表示元件“直接”放置在另一元件“之下”或放置在另一元件“正下方”的情况，而且表示另外的元件置于所述元件与所述另一元件之间的情况。
在下文中，将参照附图详细描述本公开的示例性实施例。
图1是示出了根据本公开的实施例的显示装置的平面图。
参照图1，根据本公开的实施例的显示装置可以包括基底SUB、像素PXL1、PXL2和PXL3(在下文中，被称作PXL)、设置在基底SUB上并驱动像素PXL的驱动器、向像素PXL供电的电源以及将像素PXL连接到驱动器的线。
基底SUB包括多个区，并且区中的至少两个可以具有不同的面积。作为示例，基底SUB可以具有两个区，并且两个区可以具有彼此不同的面积。作为另一示例，基底SUB可以具有三个区。在这种情况下，所有这三个区可以具有彼此不同的面积，或者三个区中的两个区可以具有相同的面积并且另一个区可以具有与所述两个区不同的面积。作为又另一示例，基底SUB可以具有四个或更多个区。
在下面的实施例中，为了便于描述，示出了基底SUB包括三个区(即，第一区至第三区A1、A2和A3)的情况作为示例。
第一区至第三区A1、A2和A3可以同时被驱动，或者可以彼此独立地被驱动。第一区至第三区A1、A2和A3可以具有各种形状。例如，第一区至第三区A1、A2和A3可以设置为诸如包括线形边的封闭形多边形、包括弯曲边的圆形、椭圆形等以及包括线形边和弯曲边的半圆形、半椭圆形等的各种形状。
第一区至第三区A1、A2和A3可以分别包括像素区PXA1、PXA2和PXA3(在下文中，被称作PXA)以及外围区PPA1、PPA2和PPA3(在下文中，被称作PPA)。像素区PXA是设置有用于显示图像的像素PXL的区域。稍后将描述每个像素PXL。
在本公开的实施例中，第一像素区至第三像素区PXA1、PXA2和PXA3可以分别地大致具有与第一区至第三区A1、A2和A3的形状相对应的形状。
外围区PPA是不设置有像素PXL的区域，外围区PPA中不显示任何图像。用于驱动像素PXL的驱动器、用于向像素PXL供电的电源以及用于将像素PXL连接到驱动器的线的一部分(未示出)可以设置在外围区PPA中。外围区PPA对应于最终显示装置中的边框，并且可以基于外围区的宽度来确定边框的宽度。
第一外围区PPA1可以设置在第一像素区PXA1的至少一侧处。在本公开的实施例中，第一外围区PPA1围绕第一像素区PXA1的周围，但是可以设置在除了稍后将描述的第二区A2和第三区A3所设置的部分之外的部分处。在本公开的实施例中，第一外围区PPA1可以包括在第一方向DR1上延伸的横向部分和在第二方向DR2上延伸的纵向部分。第一外围区PPA1的纵向部分可以沿着第一方向DR1彼此分隔开地成对设置，以使第一像素区PXA1置于纵向部分之间。
第二区A2可以具有比第一区A1的面积小的面积。第二区A2可以包括其中显示有图像的第二像素区PXA2以及围绕第二像素区PXA2的至少一部分的第二外围区PPA2。
第二像素区PXA2可以设置为与第二区A2的形状对应的形状。在本公开的实施例中，第二像素区PXA2可以具有比第一像素区PXA1的第一宽度W1小的第二宽度W2。第二像素区PXA2可以具有比第一像素区PXA1的第一长度L1小的第二长度L2。第二像素区PXA2设置为从第一像素区PXA1突出的形状，并且可以直接连接到第一像素区PXA1。换句话说，第二像素区PXA2的一侧可以接触第一像素区PXA1的一侧。
第二外围区PPA2可以设置在第二像素区PXA2的至少一侧处。在本公开的实施例中，第二外围区PPA2围绕第二像素区PXA2，但是第二外围区PPA2可以不设置在第一像素区PXA1和第二像素区PXA2彼此连接的部分处。在本公开的实施例中，第二外围区PPA2也可以包括在第一方向DR1上延伸的横向部分和在第二方向DR2上延伸的纵向部分。第二外围区PPA2的纵向部分可以沿着第一方向DR1彼此分隔开地成对设置，以使第二像素区PXA2置于纵向部分之间。
第三区A3可以具有比第一区A1的面积小的面积。例如，第三区A3可以具有与第二区A2的面积相同的面积。第三区A3可以包括其中显示有图像的第三像素区PXA3和围绕第三像素区PXA3的至少一部分的第三外围区PPA3。
第三像素区PXA3可以设置为与第三区A3的形状相对应的形状。在本公开的实施例中，第三像素区PXA3可以具有比第一像素区PXA1的第一宽度W1小的第三宽度W3。第三像素区PXA3可以具有比第一像素区PXA1的第一长度L1小的第三长度L3。第二宽度W2和第三宽度W3可以彼此相等。另外，第二长度L2和第三长度L3可以彼此相等。
第三像素区域PXA3设置为从第一像素区域PXA1突出的形状，并且可以直接连接到第一像素区PXA1。换句话说，第三像素区PXA3的一侧可以接触第一像素区PXA1的一侧。
第三外围区PPA3可以设置在第三像素区PXA3的至少一侧处。在本公开的实施例中，第三外围区PPA3围绕第三像素区PXA3，但是第三外围区PPA3可以不设置在第一像素区PXA1和第三像素区PXA3彼此连接的部分处。在本公开的实施例中，第三外围区PPA3也可以包括在第一方向DR1上延伸的横向部分和在第二方向DR2上延伸的纵向部分。第三外围区PPA3的纵向部分可以沿着第一方向DR1彼此分隔开地成对设置，以使第三像素区PXA3置于纵向部分之间。
在本公开的实施例中，第三区A3可以具有相对于第一区A1的中心线与第二区A2线性对称的形状。在这种情况下，除了一些线之外，设置在第三区A3中的组件的布置可以与第二区A2中的组件的布置基本上相同。
因此，基底SUB可以具有其中第二区A2和第三区A3从第一区A1沿第二方向DR2突出的形状。另外，由于第二区A2和第三区A3设置为彼此分隔开，所以基底SUB可以具有基底在第二区A2与第三区A3之间凹陷的形状。也就是说，基底SUB可以在第二区A2与第三区A3之间具有凹口。
在本公开的实施例中，第一外围区PPA1的纵向部分可以分别连接到第二外围区PPA2和第三外围区PPA3的纵向部分中的一些。例如，第一外围区PPA1的左纵向部分可以连接到第二外围区PPA2的左纵向部分。第一外围区PPA1的右纵向部分可以连接到第三外围区PPA3的右纵向部分。另外，第一外围区PPA1的左纵向部分和第二外围区PPA2的左纵向部分可以具有相同的宽度W4。第一外围区PPA1的右纵向部分和第三外围区PPA3的右纵向部分可以具有相同的宽度W5。
第一外围区PPA1和第二外围区PPA2的左纵向部分的宽度W4可以不同于第一外围区PPA1和第三外围区PPA3的右纵向部分的宽度W5。例如，第一外围区PPA1和第二外围区PPA2的左纵向部分的宽度W4可以小于第一外围区PPA1和第三外围区PPA3的右纵向部分的宽度W5。
在本公开的实施例中，基底SUB还可以包括附加外围区APA。附加外围区APA可以设置为与第一像素区PXA1、第二外围区PPA2和第三外围区PPA3相邻。例如，附加外围区APA可以将第二外围区PPA2连接到第三外围区PPA3。例如，附加外围区APA可以将第二外围区PPA2的右纵向部分连接到第三外围区PPA3的左纵向部分。也就是说，附加外围区APA可以设置在第一像素区PXA1的位于第二区A2与第三区A3之间的一侧处。
像素PXL可以设置在基底SUB上的像素区PXA(即，第一像素区至第三像素区PXA1、PXA2和PXA3)中。每个像素PXL是用于显示图像的最小单元，并且多个像素PXL可以设置在第一像素区至第三像素区PXA1、PXA2和PXA3中。像素PXL可以包括发光的显示元件。例如，显示元件可以是液晶显示(LCD)元件、电泳显示(EPD)元件、电润湿显示(EWD)元件和有机发光显示(OLED)元件中的任何一个。与此同时，为了描述的方便，下面将示出显示元件是OLED元件的情况作为示例。
像素PXL可以发射红色、绿色和蓝色之一的光，但是本公开不限于此。例如，像素PXL可以发射诸如青色、品红色、黄色或白色的颜色的光。
像素PXL可以包括布置在第一像素区PXA1中的第一像素PXL1、布置在第二像素区PXA2中的第二像素PXL2和布置在第三像素区PXA3中的第三像素PXL3。在本公开的实施例中，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以设置为多个，以按照沿着在第一方向DR1上延伸的行和在第二方向DR2上延伸的列的矩阵形式布置。然而，第一像素至第三像素PXL1、PXL2和PXL3的布置不被具体地限制，并且第一像素至第三像素PXL1、PXL2和PXL3可以以各种形式布置。例如，第一像素PXL1可以布置为使得第一方向DR1成为行方向，而第二像素PXL2可以沿着与第一方向DR1不同的方向布置，例如，与第一方向DR1倾斜的方向可以成为行方向。另外，将明显的是，第三像素PXL3可以布置在与第一像素PXL1和/或第二像素PXL2的方向相同或不同的方向上。可选择地，在本公开的另一实施例中，行方向可以成为第二方向DR2，列方向可以成为第一方向DR1。
与此同时，在第二区A2和第三区A3中，第二像素PXL2和第三像素PXL3的数量可以根据行改变。更具体地，第二区A2和第三区A3可以包括第一子区和第二子区，在第二区A2和第三区A3中，设置在第二子区中的行的长度可以大于设置在第一子区中的行的长度。布置在行上的第二像素PXL2和第三像素PXL3的数量可以随着行的长度缩短而减小。因此，在第二区A2和第三区A3中，设置在第二子区中布置在行上的第二像素PXL2和第三像素PXL3的数量可以小于设置在第一子区中布置在行上的第二像素PXL2和第三像素PXL3的数量。另外，随着行长度的缩短，用于连接第二像素PXL2和第三像素PXL3的线的长度可以缩短。
驱动器通过线向每个像素PXL提供信号，因此可以控制每个像素PXL的驱动。在图1中，为了描述的方便省略了线。稍后将描述线。
驱动器可以包括通过扫描线向每个像素PXL提供扫描信号的扫描驱动器SDV1、SDV2和SDV3(在下文中，被称作SDV)、沿着发光控制线向每个像素PXL提供发光控制信号的发光驱动器EDV1、EDV2和EDV3(在下文中，被称作EDV)、通过数据线向每个像素PXL提供数据信号的数据驱动器DDV以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV、发光驱动器EDV和数据驱动器DDV。
在本公开的实施例中，扫描驱动器SDV可以包括连接到第一像素PXL1的第一扫描驱动器SDV1、连接到第二像素PXL2的第二扫描驱动器SDV2以及连接到第三像素PXL3的第三扫描驱动器SDV3。在本公开的实施例中，发光驱动器EDV可以包括连接到第一像素PXL1的第一发光驱动器EDV1、连接到第二像素PXL2的第二发光驱动器EDV2和连接到第三像素PXL3的第三发光驱动器EDV3。
第一扫描驱动器SDV1可以设置在第一外围区PPA1中的纵向部分处。由于第一外围区PPA1的外围部分沿着第一方向彼此分隔开地成对设置，所以第一扫描驱动器SDV1可以设置在第一外围区PPA1的纵向部分的至少一侧处。第一扫描驱动器SDV1可以沿着第一外围区PPA1的长度方向延伸。
以类似的方式，第二扫描驱动器SDV2可以设置在第二外围区PPA2中，第三扫描驱动器SDV3可以设置在第三外围区PPA3中。
在本公开的实施例中，扫描驱动器SDV可以直接安装在基底SUB上。当扫描驱动器SDV直接安装在基底SUB上时，扫描驱动器SDV可以在形成像素PXL的工艺中与像素PXL一起形成。然而，扫描驱动器SDV的安装位置和形成方法不限于此。例如，扫描驱动器SDV可以是集成电路(IC)芯片，并且IC芯片可以以玻璃上芯片形式设置在基底SUB上。可选择地，扫描驱动器SDV可以安装在印刷电路板上，以通过连接构件连接到基底SUB。
类似于第一扫描驱动器SDV1，第一发光驱动器EDV1也可以设置在第一外围区PPA1中的纵向部分处。第一发光驱动器EDV1可以设置在第一外围区PPA1的纵向部分的至少一侧处。第一发光驱动器EDV1可以沿着第一外围区PPA1的长度方向延伸。
以类似的方式，第二发光驱动器EDV2可以设置在第二外围区PPA2中，第三发光驱动器EDV3可以设置在第三外围区PPA3中。
在本公开的实施例中，发光驱动器EDV可以直接安装在基底SUB上。当发光驱动器EDV直接安装在基底SUB上时，发光驱动器EDV可以在形成像素PXL的工艺中与像素PXL一起形成。然而，发光驱动器EDV的安装位置和形成方法不限于此。例如，发光驱动器EDV可以是IC芯片，并且IC芯片可以以玻璃上芯片形式设置在基底SUB上。可选择地，发光驱动器EDV可以安装在印刷电路板上，以通过连接构件连接到基底SUB。
在本公开的实施例中，虽然已经示出了扫描驱动器SDV和发光驱动器EDV彼此相邻并且形成在外围区PPA的一对纵向部分的仅一侧处的情况作为示例，但是本公开不限于此。扫描驱动器SDV和发光驱动器EDV的布置可以以各种方式改变。例如，第一扫描驱动器SDV1可以设置在第一外围区PPA1的纵向部分的一侧处，并且第一发光驱动器EDV1可以设置在第一外围区PPA1的纵向部分的另一侧处。可选择地，第一扫描驱动器SDV1可以设置在第一外围区PPA1的纵向部分的两侧处，并且第一发光驱动器EDV1可以设置在第一外围区PPA1的纵向部分的仅一侧处。
数据驱动器DDV可以设置在第一外围区PPA1中。具体地，数据驱动器DDV可以设置在第一外围区PPA1的横向部分处。数据驱动器DDV可以沿着第一外围区PPA1的宽度方向延伸。
在本公开的实施例中，如果需要，可以改变扫描驱动器SDV、发光驱动器EDV和/或数据驱动器DDV的位置。
时序控制器(未示出)可以以各种方式通过线连接到第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3以及数据驱动器DDV。设置时序控制器的位置不被具体地限定。例如，时序控制器可以安装在印刷电路板上，以通过柔性印刷电路板连接到第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3以及数据驱动器DDV。印刷电路板可以设置在诸如基底SUB的一侧和基底SUB的后侧的各种位置处。
第二像素PXL2和第三像素PXL3的对应于同一行的扫描线(未示出)被电连接，并且可以省略第二扫描驱动器SDV2和第三扫描驱动器SDV3中的一个。另外，第二像素PXL2和第三像素PXL3的对应于同一行的发光控制线(未示出)被电连接，并且可以省略第二发光驱动器EDV2和第三发光驱动器EDV3中的一个。
电源可以包括电源线ELVDD和ELVSS中的至少一个。例如，电源可以包括第一电源线ELVDD和第二电源线ELVSS。第一电源线ELVDD和第二电源线ELVSS可以向第一像素PXL1、第二像素PXL2和第三像素PXL3供电。
第一电源线ELVDD和第二电源线ELVSS中的一个(例如，第一电源线ELVDD)可以设置为至少对应于第一外围区PPA1的一侧、第二外围区PPA2的一侧和第三外围区PPA3的一侧。例如，第一电源线ELVDD可以设置在设置有数据驱动器DDV的区域中。另外，第一电源线ELVDD可以在第一像素区PXA1的第一方向上延伸。
第一电源线ELVDD和第二电源线ELVSS的另一个(例如，第二电源线ELVSS)可以设置为围绕第一像素区PXA1、第二像素区PXA2和第三像素区PXA3(除了其中设置有第一外围区PPA1的数据驱动器DDV的区域之外)。例如，第二电源线ELVSS可以具有沿着第一外围区PPA1的左纵向部分、第二外围区PPA2、第三外围区PPA3、附加外围区APA和第二外围区PPA2的右纵向部分延伸的形状。
在上文中，虽然已经描述了第一电源线ELVDD设置为对应于第一外围区PPA1中的第一像素区PXA1的一侧并且第二电源线ELVSS设置在其它外围区中的情况作为示例，但是本公开不限于此。例如，第一电源线ELVDD和第二电源线ELVSS可以设置为围绕第一像素区PXA1、第二像素区PXA2和第三像素区PXA3。施加到第一电源线ELVDD的电压可以比施加到第二电源线ELVSS的电压高。
图2是示出根据本公开的实施例的显示装置中的像素和驱动器的框图。
参照图2，根据本公开的实施例的显示装置可以包括像素PXL、驱动器和线。
像素PXL可以包括第一像素至第三像素PXL1、PXL2和PXL3，并且驱动器可以包括第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3、数据驱动器DDV以及时序控制器TC。在图2中，为了描述的方便，设置了第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3、数据驱动器DDV以及时序控制器TC的位置。当实施实际的显示装置时，第一扫描驱动器至第三扫描驱动器SDV1、SDV2和SDV3、第一发光驱动器至第三发光驱动器EDV1、EDV2和EDV3、数据驱动器DDV和时序控制器TC可以设置在显示装置中的其它位置处。例如，数据驱动器DDV设置在与第一区A1相比更靠近第二区A2和第三区A3的区域中，但是本公开不限于此。例如，将明显的是，数据驱动器DDV可以设置在与第一区A1相邻的区域中。
线将驱动器的信号提供至每个像素PXL，并且可以包括扫描线、数据线、发光控制线、电源线和初始化电源线(未示出)。扫描线可以包括分别连接到第一像素至第三像素PXL1、PXL2和PXL3的第一扫描线至第三扫描线S11至S1n、S21和S22以及S31和S32，发光控制线可以包括分别连接到第一像素至第三像素PXL1、PXL2和PXL3的第一发光控制线至第三发光控制线E11至E1n、E21和E22以及E31和E32。数据线D1至Dm和电源线可以连接到第一像素至第三像素PXL1、PXL2和PXL3。
第一像素PXL1位于第一像素区PXA1中。第一像素PXL1可以连接到第一扫描线S11至S1n、第一发光控制线E11至E1n和数据线D1至Dm。当从第一扫描线S11至S1n供应扫描信号时，第一像素PXL1接收从数据线D1至Dm供应的数据信号。接收数据信号的第一像素PXL1中的每个可以控制来自第一电源ELVDD经由有机发光器件(未示出)在第二电源ELVSS中流动的电流量。
第二像素PXL2位于第二像素区PXA2中。第二像素PXL2连接到第二扫描线S21和S22、第二发光控制线E21和E22以及数据线D1至D3。当从第二扫描线S21和S22供应扫描信号时，第二像素PXL2接收从数据线D1至D3供应的数据信号。接收数据信号的第二像素PXL2中的每个可以控制来自第一电源ELVDD经由有机发光器件(未示出)在第二电源ELVSS中流动的电流量。
另外，在图2中，虽然已经示出了位于由两条第二扫描线S21和S22、两条第二发光控制线E21和E22以及三条数据线D1至D3限定的第二像素区PXA2中的六个第二像素PXL2，但是本公开不限于此。也就是说，多个第二像素PXL2可以布置为对应于第二像素区PXA2的尺寸，并且可以对应于第二像素PXL2的数量来不同地设定第二扫描线、第二发光控制线和数据线的数量。
第三像素PXL3位于由第三扫描线S31和S32、第三发光控制线E31和E32以及数据线Dm-2至Dm限定的第三像素区PXA3中。当从第三扫描线S31和S32供应扫描信号时，第三像素PXL3接收从数据线Dm-2至Dm供应的数据信号。接收数据信号的第三像素PXL3中的每个可以控制来自第一电源ELVDD经由有机发光器件(未示出)在第二电源ELVSS中流动的电流量。
另外，在图2中，虽然已经示出了位于由两条第三扫描线S31和S32、两条第三发光控制线E31和E32以及三条数据线Dm-2至Dm限定的第三像素区PXA3中的六个第三像素PXL3，但是本公开不限于此。也就是说，多个第三像素PXL3可以布置为对应于第三像素区PXA3的尺寸，并且可以对应于第三像素PXL3的数量来不同地设定第三扫描线、第三发光控制线和数据线的数量。
第一扫描驱动器SDV1可以响应于来自时序控制器TC的第一栅极控制信号GCS1向第一扫描线S11至S1n供应扫描信号。例如，第一扫描驱动器SDV1可以将扫描信号顺序地供应至第一扫描线S11至S1n。如果将扫描信号顺序地供应至第一扫描线S11至S1n，则可以一次一水平行地顺序地选择第一像素PXL1。
第二扫描驱动器SDV2可以响应于来自时序控制器TC的第二栅极控制信号GCS2向第二扫描线S21和S22供应扫描信号。例如，第二扫描驱动器SDV2可以将扫描信号顺序地供应至第二扫描线S21和S22。如果将扫描信号顺序地供应至第二扫描线S21和S22，则可以一次一水平行地顺序地选择第二像素PXL2。
第三扫描驱动器SDV3可以响应于来自时序控制器TC的第三栅极控制信号GCS3向第三扫描线S31和S32供应扫描信号。例如，第三扫描驱动器SDV3可以将扫描信号顺序地供应至第三扫描线S31和S32。如果将扫描信号顺序地供应至第三扫描线S31和S32，则可以一次一水平行地顺序地选择第三像素PXL3。
第一发光驱动器EDV1可以响应于第四栅极控制信号GCS4向第一发光控制线E11至E1n供应发光控制信号。例如，第一发光驱动器EDV1可以将发光控制信号顺序地供应至第一发光控制线E11至E1n。
这里，发光控制信号可以设定为具有比扫描信号的宽度宽的宽度。例如，对于至少一个时段，供应至第i第一发光控制线E1i(i是自然数)的发光控制信号可以对于至少一个时间段与供应至第(i-1)第一扫描线S1i-1的扫描信号和供应至第i第一扫描线S1i的扫描信号重叠地供应。
第二发光驱动器EDV2可以响应于第五栅极控制信号GCS5向第二发光控制线E21和E22供应发光控制信号。例如，第二发光驱动器EDV2可以将发光控制信号顺序地供应至第二发光控制线E21和E22。
第三发光驱动器EDV3可以响应于第六栅极控制信号GCS6向第三发光控制线E31和E32供应发光控制信号。例如，第三发光驱动器EDV3可以将发光控制信号顺序地供应至第三发光控制线E31和E32。
另外，发光控制信号可以被设定为栅极截止电压(例如，高电压)，使得包括在像素PXL中的晶体管可以截止，并且扫描信号可以被设定为栅极导通电压(例如，低电压)，使得包括在像素PXL中的晶体管可以导通。
数据驱动器DDV可以响应于数据控制信号DCS向数据线D1至Dm供应数据信号。可以将被供应至数据线D1至Dm的数据信号供应到由扫描信号选择的像素PXL。
时序控制器TC可以向扫描驱动器SDV和发光驱动器EDV供应基于从外部(例如，图形控制器)供应的时序信号产生的栅极控制信号GCS1至GCS6。另外，时序控制器TC可以将数据控制信号DCS供应至数据驱动器DDV。
启动脉冲和时钟信号可以包括在栅极控制信号GCS1至GCS6中的每个中。启动脉冲可以控制第一扫描信号或第一发光控制信号的时序。时钟信号可用于转变启动脉冲。
源启动脉冲和时钟信号可以包括在数据控制信号DCS中。源启动脉冲可以控制数据的采样开始时间。可以使用彩色信号来控制采样操作。
与此同时，当顺序地驱动显示装置时，第一扫描驱动器SDV1可以接收第二扫描驱动器SDV2的最后输出信号作为起始脉冲。在这种情况下，第一扫描驱动器SDV1和第二扫描驱动器SDV2可以共用控制信号。因此，时序控制器TC可以将栅极控制信号GCS2供应至第二扫描驱动器SDV2，并且可以不将栅极控制信号GCS1供应至第一扫描驱动器SDV1。
类似地，当在第三扫描驱动器SDV3下方附加用于驱动第一像素PXL1的单独的扫描驱动器时，附加的扫描驱动器和第三扫描驱动器SDV3可以共用控制信号。另外，附加的扫描驱动器可以接收第三扫描驱动器SDV3的最后扫描信号作为启动脉冲。
当顺序地驱动显示装置时，第一发光驱动器EDV1可以接收第二发光驱动器EDV2的最后输出信号作为启动脉冲。在这种情况下，第一发光驱动器EDV1和第二发光驱动器EDV2可以共用控制信号。因此，时序控制器TC可以将栅极控制信号GCS5提供至第二发光驱动器EDV2，并且可以不将栅极控制信号GCS4提供至第一发光驱动器EDV1。
类似地，当在第三发光驱动器EDV3下方附加用于驱动第一像素PXL1的单独的发光驱动器时，附加的发光驱动器和第三发光驱动器EDV3可以共用控制信号。另外，附加的发光驱动器可以接收第三发光驱动器EDV3的最后发光控制信号作为启动脉冲。
图3是示出了图2中所示的第一像素的实施例的等效电路图。为了描述的方便，将在图3中示出连接到第j数据线Dj和第i第一扫描线S1i的像素。
参照图2和图3，根据本公开的实施例的第一像素PXL1可以包括有机发光器件OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
有机发光器件OLED的阳极可以经由第六晶体管T6连接到第一晶体管T1，有机发光器件OLED的阴极可以连接到第二电源ELVSS。有机发光器件OLED可以产生具有与从第一晶体管T1供应的电流量对应的预定的亮度的光。
第一电源ELVDD可以设定为比第二电源ELVSS高的电压，使得电流可以在有机发光器件OLED中流动。
第七晶体管T7可以连接在初始化电源Vint与有机发光器件OLED的阳极之间。另外，第七晶体管T7的栅电极可以连接到第i第一扫描线S1i。当向第i第一扫描线S1i供应扫描信号时，第七晶体管T7可以导通，以将初始化电源Vint的电压供应至有机发光器件OLED的阳极。这里，初始化电源Vint可以设置为比数据信号低的电压。
第六晶体管T6可以连接在第一晶体管T1与有机发光器件OLED之间。另外，第六晶体管T6的栅电极可以连接到第i第一发光控制线E1i。当向第i第一发光控制线E1i供应发光控制信号时，第六晶体管T6可以截止，否则可以导通。
第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极可以连接到第i第一发光控制线E1i。当向第i第一发光控制线E1i供应发光控制信号时，第五晶体管T5可以截止，否则可以导通。
第一晶体管(驱动晶体管)T1的第一电极可以经由第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6连接到有机发光器件OLED的阳极。另外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以对应于第一节点N1的电压来控制来自第一电源ELVDD经由有机发光器件OLED在第二电源ELVSS中流动的电流量。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。另外，第三晶体管T3的栅电极可以连接到第i第一扫描线S1i，当向第i第一扫描线S1i供应扫描信号时，第三晶体管T3可以导通，以使得第一晶体管T1的第二电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以是二极管连接的。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。另外，第四晶体管T4的栅电极可以连接到第(i-1)第一扫描线S1i-1。当向第(i-1)第一扫描线S1i-1供应扫描信号时，第四晶体管T4可以导通，以将初始化电源Vint的电压供应至第一节点N1。
第二晶体管T2可以连接在第j数据线Dj与第一晶体管T1的第一电极之间。另外，第二晶体管T2的栅电极可以连接到第i第一扫描线S1i。当向第i第一扫描线S1i供应扫描信号时，第二晶体管T2可以导通，以使得第j数据线Dj电连接到第一晶体管T1的第一电极。
存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储数据信号和对应于第一晶体管T1的阈值电压的电压。
与此同时，可以利用与第一像素PXL1的电路相同的电路来实现第二像素PXL2和第三像素PXL3中的每个。因此，将省略对第二像素PXL2和第三像素PXL3的详细描述。
如上所述，根据本公开的实施例，像素PXL可以设置在具有不同面积的区域A1、A2和A3中。可以根据区域A1、A2和A3(特别是像素区PXA)的面积来改变向像素PXL提供信号的扫描线和发光控制线的长度。例如，第一像素区PXA1的第一宽度W1(参见图1)比第二像素区PXA2的第二宽度W2(参见图1)长。因此，当扫描线和发光控制线在像素区PXA的宽度方向上延伸时，第一扫描线S11至S1n和第一发光控制线E11至E1n的长度分别比第二扫描线S21和S22以及第二发光控制线E21和E22的长度长。扫描线之间的差异和发光控制线之间的差异会导致扫描线之间的负载值差异和发光控制线之间的负载值差异。也就是说，第一扫描线S11至S1n的负载值会大于第二扫描线S21和S22的负载值。另外，第一发光控制线E11至E1n的负载值会大于第二发光控制线E21和E22的负载值。负载值的差异会导致提供至每个像素PXL的数据信号的电压差。数据信号的电压差会导致第一像素区PXA1的第一像素PXL1与第二像素区PXA2的第二像素PXL2之间的亮度差。
根据本公开的另一实施例，扫描线和发光控制线的延伸方向可以设定为彼此不同。例如，与上述实施例中扫描线和发光控制线沿着作为像素区PXA的宽度方向的第一方向DR1延伸不同的是，扫描线和发光控制线可以沿着作为像素区PXA的长度方向的第二方向DR2延伸。这里，扫描线和发光控制线的长度可以分别设定为对应于第一长度L1和第二长度L2。即使在这种情况下，扫描线之间的负载值差异和发光控制线之间的负载值差异会由扫描线之间的长度差和发光控制线之间的长度差导致。结果，会导致像素PXL之间的亮度差异。
在本公开的实施例中，针对区域A1、A2和A3中的每个设置用于补偿负载值差异的虚设部分，使得区域A1、A2和A3被构造为具有不同的寄生电容。然而，可以不设置用于补偿负载值差异的虚设部分。在下面的实施例中，将首先使用第一像素PXL1作为示例描述整个像素PXL的结构，然后将主要描述第一像素PXL1和第二像素PXL2之间的差异。在本公开的实施例中，第三像素PXL3可以设置为与第二像素PXL2的形式相同的形式，因此，将省略对第三像素PXL3的描述。
图4是详细示出了图3中所示的第一像素的平面图。图5是沿图4的线I-I'截取的剖视图。图6是沿图4的线II-II'截取的剖视图.
基于设置在第一像素区PXA1中的第i行和第j列上的一个第一像素PXL1，图4至图6中示出了两条第一扫描线S1i-1和S1i、第一发光控制线Eli、电源线PL和数据线Dj。在图4至图6中，为了描述的方便，第(i-1)行上的第一扫描线被称作“第(i-1)第一扫描线S1i-1”，第i行上的第一扫描线被称作“第i第一扫描线S1i”，第i行上的第一发光控制线被称作“第一发光控制线E1i”，第j列上的数据线被称作“数据线Dj”，并且第j列上的电源线被称作“电源线PL”。
参照图4至图6，显示装置可以包括基底SUB、线和像素(例如，第一像素PXL1)。
基底SUB可以包括透明绝缘材料，使得光可以透射过基底SUB。基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和晶体玻璃基底中的一种。
另外，基底SUB可以是柔性基底。这里，基底SUB可以是包括聚合物有机材料和塑料基底的膜基底中的一种。例如，基底SUB可以包括从由聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素和醋酸丙酸纤维素构成的组中选择的至少一种。然而，构成基底SUB的材料可以进行各种改变，并且可以包括纤维增强塑料(FRP)等。
线向第一像素PXL1中的每个提供信号，并且可以包括第一扫描线S1i-1和S1i、数据线Dj、第一发光控制线E1i、电源线PL和初始化电源线IPL。
第一扫描线S1i-1和S1i可以在第一方向DR1上延伸。第一扫描线S1i-1和S1i可以包括沿着第二方向DR2顺序地布置的第(i-1)第一扫描线S1i-1和第i第一扫描线S1i。第一扫描线S1i-1和S1i可以接收扫描信号。例如，第(i-1)第一扫描线S1i-1可以接收第(i-1)扫描信号。可以通过施加到第(i-1)第一扫描线S1i-1的第(i-1)扫描信号来对第i行上的第一像素PXL1进行初始化。第i第一扫描线S1i可以接收第i扫描信号。第i第一扫描线S1i可以被划分为分别连接到不同的晶体管的两条线。
第一发光控制线E1i可以在第一方向DR1上延伸。第一发光控制线E1i设置为在多条第i第一扫描线S1i之间与两条第i第一扫描线S1i分隔开。第一发光控制线E1i可以接收发光控制信号。
数据线Dj可以在第二方向DR2上延伸。数据线Dj可以接收数据信号。
电源线PL可以在第二方向DR2上延伸。电源线PL可以设置为与数据线Dj分隔开。电源线PL可以接收第一电源ELVDD。
初始化电源线IPL可以沿着第一方向DR1延伸。初始化电源线IPL可以设置在第i像素行上的第一像素PXL1与第(i+1)像素行上的第一像素PXL1之间。初始化电源线IPL可以接收初始化电源Vint。
每个第一像素PXL1可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst和发光器件OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和连接线CNL。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。连接线CNL可以连接在第一栅电极GE1与第三漏电极DE3和第四漏电极DE4之间。连接线CNL的一端可以通过第一接触孔CH1连接到第一栅电极GE1，连接线CNL的另一端可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
在本公开的实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以由未掺杂或掺杂有杂质的半导体层形成。例如，第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层形成，第一有源图案ACT1可以由未掺杂杂质的半导体层形成。
第一有源图案ACT1具有沿预定方向延伸的条形形状，并且可以具有沿着延伸方向多次弯曲的形状。第一有源图案ACT1可以在平面图中与第一栅电极GE1叠置。由于第一有源图案ACT1形成为长的，所以第一晶体管T1的沟道区可以形成为长的。因此，施加到第一晶体管T1的栅极电压的驱动范围变宽。因此，可以精密地控制从发光器件OLED发射的光的灰度级。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以连接到第i第一扫描线S1i。第二栅电极GE2可以设置为第i第一扫描线S1i的一部分，或者可以设置为从第i第一扫描线S1i突出的形状。在本公开的实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以由未掺杂或掺杂有杂质的半导体形成。例如，第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体形成，第二有源图案ACT2可以由未掺杂杂质的半导体层形成。第二有源图案ACT2对应于与第二栅电极GE2叠置的部分。第二源电极SE2的一端可以连接到第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2。第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以设置为双栅结构以防止漏电流。也就是说，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b被称作第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b被称作第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b被称作第三源电极SE3，第3a漏电极DE3a和第3b漏电极DE3b被称作第三漏电极DE3。
第三栅电极GE3可以连接到第i第一扫描线S1i。第三栅电极GE3可以设置为第i第一扫描线S1i的一部分，或者可以设置为从第i第一扫描线S1i突出的形状。例如，第3b栅电极GE3b可以设置为从第i第一扫描线S1i突出的形状，第3a栅电极GE3a可以设置为第i第一扫描线S1i的一部分。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3可以由未掺杂或掺杂有杂质的半导体层形成。例如，第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层形成，第三有源图案ACT3可以由未掺杂杂质的半导体层形成。第三有源图案ACT3对应于与第三栅电极GE3叠置的部分。第三源电极SE3的一端可以连接到第三有源图案ACT3。第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3。第三漏电极DE3的另一端可以连接到第四晶体管T4的第四漏电极DE4。另外，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以设置为双栅结构以防止漏电流。也就是说，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a，第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b被称作第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b被称作第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b被称作第四源电极SE4，第4a漏电极DE4a和第4b漏电极DE4b被称作第四漏电极DE4。
第四栅电极GE4可以连接到第(i-1)第一扫描线S1i-1。第四栅电极GE4可以设置为第(i-1)第一扫描线S1i-1的一部分或者可以设置为从第(i-1)第一扫描线S1i-1突出的形状。例如，第4a栅电极GE4a可以设置为第(i-1)第一扫描线S1i-1的一部分。第4b栅电极GE4b可以设置为从第(i-1)第一扫描线S1i-1突出的形状。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可以由未掺杂或掺杂有杂质的半导体层形成。例如，第四源电极SE4和第四漏电极DE4可以由掺杂有杂质的半导体层形成，第四有源图案ACT4可以由未掺杂杂质的半导体层形成。第四有源图案ACT4对应于与第四栅电极GE4叠置的部分。
第四源电极SE4的一端可以连接到第四有源图案ACT4。第四源电极SE4的另一端可以连接到第(i-1)行上的第一像素PXL1的初始化电源线IPL和第(i-1)行上的第一像素PXL1的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以设置在第四源电极SE4与初始化电源线IPL之间。辅助连接线AUX的一端可以通过第九接触孔CH9连接到第四源电极SE4。辅助连接线AUX的另一端可以通过第(i-1)行上的第一像素PXL1的第八接触孔CH8连接到第(i-1)行上的初始化电源线IPL。第四漏电极DE4的一端可以连接到第四有源图案ACT4。第四漏电极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。另外，第四漏电极DE4可以通过第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以连接到第一发光控制线E1i。第五栅电极GE5可以设置为第一发光控制线E1i的一部分或者可以设置为从第一发光控制线E1i突出的形状。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可以由未掺杂或掺杂有杂质的半导体层形成。例如，第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层形成，第五有源图案ACT5可以由未掺杂杂质的半导体层形成。第五有源图案ACT5对应于与第五栅电极GE5叠置的部分。第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接电源线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以连接到第一发光控制线E1i。第六栅电极GE6可以设置为第一发光控制线E1i的一部分或者可以设置为从第一发光控制线E1i突出的形状。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以由未掺杂或掺杂有杂质的半导体层形成。例如，第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层形成，第六有源图案ACT6可以由未掺杂杂质的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6叠置的部分。第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接到第六有源图案ACT6。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以连接到第i第一扫描线S1i。第七栅电极GE7可以设置为第i第一扫描线S1i的一部分或者可以设置为从第i第一扫描线S1i突出的形状。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以由未掺杂或掺杂有杂质的半导体层形成。例如，第七源电极SE7和第七漏电极DE7可以由掺杂有杂质的半导体层形成，第七有源图案ACT7可以由未掺杂杂质的半导体层形成。第七有源图案ACT7对应于与第七栅电极GE7叠置的部分。第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到初始化电源线IPL。另外，第七漏电极DE7可以连接到第(i+1)行上的第一像素PXL1的第四晶体管T4的第四源电极SE4。第七漏电极DE7可以通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9连接到第(i+1)行上的第一像素PXL1的第四晶体管T4的第四源电极SE4。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以形成为第一晶体管T1的第一栅电极GE1。
当在平面上观察时，上电极UE与第一栅电极GE1叠置，并且可以覆盖下电极LE。随着上电极UE和下电极LE的叠置区域扩大，存储电容器Cst的电容可以增大。上电极UE可以在第一方向DR1上延伸。在本公开的实施例中，可以将与第一电源具有相同电平的电压施加至上电极UE。上电极UE可以在包括第一接触孔CH1的区域中具有开口OPN，第一栅电极GE1和连接线CNL通过第一接触孔CH1彼此接触。
发光器件OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发光层EML。
第一电极AD可以设置在与每个像素PXL1对应的发光区中。第一电极AD可以通过第七接触孔CH7和第十接触孔CH10连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥图案BRP1可以设置在第七接触孔CH7与第十接触孔CH10之间。第一桥图案BRP1可以将第一电极AD连接到第六漏电极DE6和第七源电极SE7。
在下文中，将参照图4至图6沿着堆叠顺序描述根据本公开的实施例的显示装置的结构。
有源图案ACT1至ACT7(在下文中，被称作ACT)可以设置在基底SUB上。有源图案可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层(未示出)可以进一步设置在基底SUB与第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI可以设置在其上形成有第一有源图案ACT1至第七有源图案ACT7的基底SUB上。
第(i-1)第一扫描线S1i-1、第i第一扫描线S1i、发光控制线E1i和第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i第一扫描线S1i一体地形成。第四栅电极GE4可以与第(i-1)第一扫描线S1i-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发光控制线E1i一体地形成。第七栅电极GE7可以与第i第一扫描线S1i一体地形成。
第一层间绝缘层IL1可以设置在其上形成有第(i-1)第一扫描线S1i-1等的基底SUB上。
存储电容器Cst的上电极UE和初始化电源线IPL可以设置在第一层间绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE和下电极LE可以构成存储电容器Cst，以使第一层间绝缘层IL1置于它们之间。
第二层间绝缘层IL2可以设置在其上设置有上电极UE和初始化电源线IPL的基底SUB上。
数据线Dj、连接线CNL、辅助连接线AUX和第一桥图案BRP1可以设置在第二层间绝缘层IL2上。
数据线Dj可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6连接到第二源电极SE2。
连接线CNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1连接到第一栅电极GE1。另外，连接线CNL可以通过穿栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8连接到初始化电源线IPL。另外，辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9连接到第(i-1)行上的第一像素PXL1的第四源电极SE4和第七漏电极DE7。
第一桥图案BRP1可以是位于第六漏电极DE6与第一电极AD之间的设置为将第六漏电极DE6连接到第一电极AD的介质的图案。第一桥图案BRP1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7连接到第六漏电极DE6和第一源电极SE1。
第三层间绝缘层IL3可以设置在其上形成有数据线Dj等的基底SUB上。
电源线PL和第二桥图案BRP2可以设置在第三层间绝缘层IL3上。第二桥图案BRP2可以通过第十接触孔CH10连接到第一桥图案BRP1。
电源线PL可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。电源线PL可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2、第三层间绝缘层IL3和栅极绝缘层GI的第五接触孔CH5连接到第五源电极SE5。
保护层PSV可以设置在其上设置有电源线PL和第二桥图案BRP2的第三层间绝缘层IL3上。
发光器件OLED可以设置在保护层PSV上。发光器件OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发光层EML。
第一电极AD可以设置在保护层PSV上。第一电极AD可以通过穿过保护层PSV的第十二接触孔CH12连接到第二桥图案BRP2。因此，第一电极AD可以电连接到第一桥图案BRP1。由于第一桥图案BRP1通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，所以第一电极AD可以最终连接到第六漏电极DE6和第七源电极SE7。
将发光区限定为对应于每个像素PXL的像素限定层PDL可以设置在其上形成有第一电极AD等的基底SUB上。像素限定层PDL可以在暴露第一电极AD的顶表面的同时沿像素PXL的周围从基底SUB突出。
发光层EML可以设置在由像素限定层PDL围绕的发光区中，第二电极CD可以设置在发光层EML上。覆盖第二电极CD的包封层SLM可以设置在第二电极CD上。
第一电极AD和第二电极CD中的一个可以是阳极电极，并且第一电极AD和第二电极CD中的另一个可以是阴极电极。例如，第一电极AD可以是阳极电极，第二电极CD可以是阴极电极。
另外，第一电极AD和第二电极CD中的至少一个可以是透射电极。例如，当发光器件OLED是底发射有机发光器件时，第一电极AD可以是透射电极，第二电极CD是反射电极。当发光器件OLED是顶发射有机发光器件时，第一电极AD可以是反射电极，第二电极CD可以是透射电极。当发光器件OLED是双发射发光装置时，第一电极AD和第二电极CD都可以是透射电极。在该实施例中，将描述发光器件OLED为顶发射有机发光器件并且第一电极AD为阳极电极的情况作为示例。
第一电极AD可以包括能够反射光的反射层(未示出)和设置在反射层上方或下方的透明导电层(未示出)。透明导电层和反射层中的至少一个可以连接到第七源电极SE7。
反射层可以包括能够反射光的材料。例如，反射层可以包括从由铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)和它们的合金构成的组中选择的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO)构成的组中选择的至少一种透明导电氧化物。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括从由聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧化物、苯并环丁烯(BCB)、硅氧烷类树脂和硅烷类树脂构成的组中选择的至少一种。
发光层EML可以设置在第一电极AD的被暴露的表面上。发光层EML可以具有至少包括光产生层(LGL)的多层薄膜结构。例如，发光层EML可以包括：空穴注入层(HIL)，用于注入空穴；空穴传输层(HTL)，具有优异的空穴传输特性，HTL用于通过抑制未能在LGL中结合的电子的移动来增加空穴和电子复合的机会；LGL，用于通过注入的电子和空穴的复合来发射光；空穴阻挡层(HBL)，用于抑制未能在LGL中结合的空穴的移动；电子传输层(ETL)，将电子平稳地传输到LGL；以及电子注入层(EIL)，用于注入电子。在发光层EML中，HIL、HTL、HBL、ETL和EIL可以是共同地设置在彼此相邻的第一像素PXL1中的公共层。
在LGL中产生的光的颜色可以是红色、绿色、蓝色和白色中的一种，但是本公开不限于此。例如，在发光层EML的LGL中产生的光的颜色也可以是品红色、青色和黄色中的一种。
第二电极CD可以是半透反射层。例如，第二电极CD可以是通过其可使从发光层EML发射的光透射的具有一定厚度的薄金属层。第二电极CD可以通过其透射从发光层EML发射的光的一部分，并且可以反射从发光层EML发射的其余光。
第二电极CD可以包括具有比透明导电层的逸出功低的逸出功的材料。例如，第二电极CD可以包括从由钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和它们的合金构成的组中选择的至少一种。
从发光层EML发射的光的一部分可以不透射过第二电极CD，并且从第二电极CD反射的光可以再次从反射层被反射。也就是说，从发光层EML发射的光可以在反射层与第二电极CD之间共振。发光器件OLED的光提取效率可以通过光的共振来改善。
反射层与第二电极CD之间的距离可以根据从发光层EML发射的光的颜色来改变。也就是说，根据从发光层EML发射的光的颜色，可以将反射层与第二电极CD之间的距离调整为对应于共振距离。
包封层SLM可以防止氧和湿气扩散到发光器件OLED中。包封层SLM可以包括多个无机层(未示出)和多个有机层(未示出)。例如，包封层SLM可以包括包含无机层和设置在无机层上的有机层的多个单元包封层。另外，无机层可以设置在包封层SLM的最上部。无机层可以包括从由氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡构成的组中选择的至少一种。
在本公开的实施例中，设置在第二像素区PXA2中的第二像素PXL2和设置在第三像素区PXA3中的第三像素PXL3具有与第一像素PXL1的像素结构基本上相同的像素结构，因此，将省略它们的描述。
图7是示出了根据本公开的实施例的显示装置的平面图，该平面图示出了具有设置在外围区中的虚设部分DMP1和DMP2的显示装置。图8是图7的区域EA1的放大图。图9是示出了图8的虚设像素DPXL的平面图。图10是沿图9的线III-III'截取的剖视图。图11是沿图9的线IV-IV'截取的剖视图。图12是图7的区域EA2的放大图。图13是沿图12的线V-V'截取的剖视图。基于设置在第二外围区PPA2中且设置在第p(p≠i，p是自然数)行上的一个虚设像素，图9至图11中示出了连接到虚设像素的虚设扫描线DSL、虚设发光控制线DEL和虚设数据线DDL。
参照图7至图13，为了补偿像素区之间负载值的差异，虚设部分DMP1或DMP2可以形成在第二区域A2和第三区域A3的外围区中，使得可以采用具有不同的寄生电容的结构。也就是说，为了补偿第一像素区PXA1和第二像素区PXA2中扫描线或发光控制线之间的负载值的差异，不在与第一像素区PXA1对应的第一外围区PPA1中设置虚设部分DMP1或DMP2，第一虚设部分DMP1可以设置在与第二像素区PXA2对应的第二外围区PPA2中。
在本公开的实施例中，第一虚设部分DMP1可以与连接到第二扫描线S2p的虚设扫描线DSL和连接到第二发光控制线E2p的虚设发光控制线DEL叠置。虚设扫描线DSL和虚设发光控制线DEL可以设置在外围区(例如，第二外围区PPA2)中。虚设扫描线DSL可以包括连接到第p第二扫描线S2p和第(p-1)第二扫描线S2p-1的第p虚设扫描线DSLp和第(p-1)虚设扫描线DSLp-1。
第一虚设部分DMP1可以包括至少一个子虚设部分DMP11和DMP12。例如，第一虚设部分DMP1可以包括第一子虚设部分DMP11。第一子虚设部分DMP11可以补偿第二扫描线S2p-1和S2p或第二发光控制线E2p的负载值。
第一子虚设部分DMP11可以设置在第二外围区PPA2的与第二像素区PXA2的纵向侧相邻的纵向部分处。
第一子虚设部分DMP11可以包括多个虚设像素DPXL。虚设像素DPXL可以具有与设置在第二像素区PXA2中的第二像素PXL2的结构相似的结构。然而，虚设像素DPXL可以具有省略了第二像素PXL2的电源线PL、第二桥图案BRP2、光产生层LGL和第一电极AD的结构。
下面将描述虚设像素DPXL的详细结构。
虚设像素DPXL可以连接到虚设扫描线DSL和虚设发光控制线DEL。虚设像素DPXL中的每个可以包括：虚设数据线DDL，与虚设扫描线DSL和虚设发光控制线DEL交叉；虚设晶体管DT1、DT2、DT3、DT4、DT5、DT6和DT7中的至少一个，电连接到虚设扫描线DSL和虚设数据线DDL；以及虚设存储电容器DCst。
在该实施例中，虚设像素DPXL中的每个可以包括第一虚设晶体管至第七虚设晶体管DT1、DT2、DT3、DT4、DT5、DT6和DT7。第一虚设晶体管至第七虚设晶体管DT1、DT2、DT3、DT4、DT5、DT6和DT7中的每个可以包括虚设栅电极、虚设有源图案、虚设源电极和虚设漏电极。
这将被更详细地描述。第一虚设晶体管DT1可以包括第一虚设栅电极DGE1、第一虚设有源图案DACT1、第一虚设源电极DSE1、第一虚设漏电极DDE1和虚设连接线DCNL。
第一虚设栅电极DGE1可以连接到第三虚设晶体管DT3的第三虚设漏电极DDE3和第四虚设晶体管DT4的第四虚设漏电极DDE4。虚设连接线DCNL可以连接在第一虚设栅电极DGE1与第三虚设漏电极DDE3和第四虚设漏电极DDE4之间。虚设连接线DCNL的一端可以通过第一接触孔CH1连接到第一虚设栅电极DGE1，虚设连接线DCNL的另一端可以通过第二接触孔CH2连接到第三虚设漏电极DDE3和第四虚设漏电极DDE4。
在本公开的实施例中，第一虚设有源图案DACT1、第一虚设源电极DSE1和第一虚设漏电极DDE1可以由未掺杂或掺杂有杂质的半导体层形成。例如，第一虚设源电极DSE1和第一虚设漏电极DDE1可以由掺杂有杂质的半导体层形成，第一虚设有源图案DACT1可以由未掺杂杂质的半导体层形成。
第一虚设源电极DSE1可以连接到第一虚设有源图案DACT1的一端。第一虚设源电极DSE1可以连接到第二虚设晶体管DT2的第二虚设漏电极DDE2和第五虚设晶体管DT5的第五虚设漏电极DDE5。第一虚设漏电极DDE1可以连接到第一虚设有源图案DACT1的另一端。第一虚设漏电极DDE1可以连接到第三虚设晶体管DT3的第三虚设源电极DSE3和第六虚设晶体管DT6的第六虚设源电极DSE6。
第二虚设晶体管DT2可以包括第二虚设栅电极DGE2、第二虚设有源图案DACT2、第二虚设源电极DSE2和第二虚设漏电极DDE2。
第二虚设栅电极DGE2可以连接到第p虚设扫描线DSLp。第二虚设栅电极DGE2可以设置为第p虚设扫描线DSLp的一部分或者可以设置为从第p虚设扫描线DSLp突出的形状。在本公开的实施例中，第二虚设有源图案DACT2、第二虚设源电极DSE2和第二虚设漏电极DDE2可以由未掺杂或掺杂有杂质的半导体层形成。例如，第二虚设源电极DSE2和第二虚设漏电极DDE2可以由掺杂有杂质的半导体层形成，第二虚设有源图案DACT2可以由未掺杂杂质的半导体层形成。第二虚设有源图案DACT2对应于与第二虚设栅电极DGE2叠置的部分。第二虚设源电极DSE2的一端可以连接到第二虚设有源图案DACT2。第二虚设源电极DSE2的另一端可以通过第六接触孔CH6连接到虚设数据线DDL。第二虚设漏电极DDE2的一端可以连接到第二虚设有源图案DACT2。第二虚设漏电极DDE2的另一端可以连接到第一虚设晶体管DT1的第一虚设源电极DSE1和第五虚设晶体管DT5的第五虚设漏电极DDE5。
第三虚设晶体管DT3可以设置为双栅结构。也就是说，第三虚设晶体管DT3可以包括第3a虚设晶体管DT3a和第3b虚设晶体管DT3b。第3a虚设晶体管DT3a可以包括第3a虚设栅电极DGE3a、第3a虚设有源图案DACT3a、第3a虚设源电极DSE3a和第3a虚设漏电极DDE3a。第3b虚设晶体管DT3b可以包括第3b虚设栅电极DGE3b、第3b虚设有源图案DACT3b、第3b虚设源电极DSE3b和第3b虚设漏电极DDE3b。在下文中，第3a虚设栅电极DGE3a和第3b虚设栅电极DGE3b被称作第三虚设栅电极DGE3，第3a虚设有源图案DACT3a和第3b虚设有源图案DACT3b被称作第三虚设有源图案DACT3，第3a虚设源电极DSE3a和第3b虚设源电极DSE3b被称作第三虚设源电极DSE3，第3a虚设漏电极DDE3a和第3b虚设漏电极DDE3b被称作第三虚设漏电极DDE3。
第三虚设栅电极DGE3可以连接到第p虚设扫描线DSLp。第三虚设栅电极DGE3可以设置为第p虚设扫描线DSLp的一部分或者可以设置为从第p虚设扫描线DSLp突出的形状。例如，第3b虚设栅电极DGE3b可以设置为从第p虚设扫描线DSLp突出的形状，并且第3a虚设栅电极DGE3a可以设置为第p虚设扫描线DSLp的一部分。
第三虚设有源图案DACT3、第三虚设源电极DSE3和第三虚设漏电极DDE3可以由未掺杂或掺杂有杂质的半导体层形成。例如，第三虚设源电极DSE3和第三虚设漏电极DDE3可以由掺杂有杂质的半导体层形成，第三虚设有源图案DACT3可以由未掺杂杂质的半导体层形成。第三虚设有源图案DACT3对应于与第三虚设栅电极DGE3叠置的部分。第三虚设源电极DSE3的一端可以连接到第三虚设有源图案DACT3。第三虚设源电极DSE3的另一端可以连接到第一虚设晶体管DT1的第一虚设漏电极DDE1和第六虚设晶体管DT6的第六虚设源电极DSE6。第三虚设漏电极DDE3的一端可以连接到第三虚设有源图案DACT3。第三虚设漏电极DDE3的另一端可以连接到第四虚设晶体管DT4的第四虚设漏电极DDE4。另外，第三虚设漏电极DDE3可以通过虚设连接线DCNL、第二接触孔CH2和第一接触孔CH1连接到第一虚设晶体管DT1的第一虚设栅电极DGE1。
第四虚设晶体管DT4可以设置为双栅结构。也就是说，第四虚设晶体管DT4可以包括第4a虚设晶体管DT4a和第4b虚设晶体管DT4b。第4a虚设晶体管DT4a可以包括第4a虚设栅电极DGE4a、第4a虚设有源图案DACT4a、第4a虚设源电极DSE4a和第4a虚设漏电极DDE4a。第4b虚设晶体管DT4b可以包括第4b虚设栅电极DGE4b、第4b虚设有源图案DACT4b、第4b虚设源电极DSE4b和第4b虚设漏电极DDE4b。在下文中，第4a虚设栅电极DGE4a和第4b虚设栅电极DGE4b被称作第四虚设栅电极DGE4，第4a虚设有源图案DACT4a和第4b虚设有源图案DACT4b被称作第四虚设有源图案DACT4，第4a虚设源电极DSE4a和第4b虚设源电极DSE4b被称作第四虚设源电极DSE4，第4a虚设漏电极DDE4a和第4b虚设漏电极DDE4b被称作第四虚设漏电极DDE4。
第四虚设栅电极DGE4可以连接到第(p-1)虚设扫描线DSLp-1。第四虚设栅电极DGE4可以设置为第(p-1)虚设扫描线DSLp-1的一部分或者可以设置为从第(p-1)虚设扫描线DSLp-1突出的形状。例如，第4a虚设栅电极DGE4a可以设置为第(p-1)虚设扫描线DSLp-1的一部分，并且第4b虚设栅电极DGE4b可以设置为从第(p-1)虚设扫描线DSLp-1突出的形状。
第四虚设有源图案DACT4、第四虚设源电极DSE4和第四虚设漏电极DDE4可以由未掺杂或掺杂有杂质的半导体层形成。例如，第四虚设源电极DSE4和第四虚设漏电极DDE4可以由掺杂有杂质的半导体层形成，第四虚设有源图案DACT4可以由未掺杂杂质的半导体层形成。第四虚设有源图案DACT4对应于与第四虚设栅电极DGE4叠置的部分。
第四虚设源电极DSE4的一端可以连接到第四虚设有源图案DACT4。第四虚设源电极DSE4的另一端可以连接到设置在第(p-1)行上的初始化电源线IPL和第(p-1)行上的第一虚设像素DPXL1的第七虚设晶体管DT7的第七虚设漏电极DDE7。虚设辅助连接线DAUX可以设置在第四虚设源电极DSE4与初始化电源线IPL之间。虚设辅助连接线DAUX的一端可以通过第九接触孔CH9连接到第四虚设源电极DSE4。虚设辅助连接线DAUX的另一端可以通过第(p-1)行上的虚设像素DPXL的第八接触孔CH8连接到第(p-1)行上的初始化电源线IPL。第四虚设漏电极DDE4的一端可以连接到第四虚设有源图案DACT4。第四虚设漏电极DDE4的另一端可以连接到第三虚设晶体管DT3的第三虚设漏电极DDE3。第四虚设漏电极DDE4可以通过虚设连接线DCNL、第二接触孔CH2和第一接触孔CH1连接到第一虚设晶体管DT1的第一虚设栅电极DGE1。
第五虚设晶体管DT5可以包括第五虚设栅电极DGE5、第五虚设有源图案DACT5、第五虚设源电极DSE5和第五虚设漏电极DDE5。
第五虚设栅电极DGE5可以连接到虚设发光控制线DEL。第五虚设栅电极DGE5可以设置为虚设发光控制线DEL的一部分或者可以设置为从虚设发光控制线DEL突出的形状。第五虚设有源图案DACT5、第五虚设源电极DSE5和第五虚设漏电极DDE5可以由未掺杂或掺杂有杂质的半导体层形成。例如，第五虚设源电极DSE5和第五虚设漏电极DDE5可以由掺杂有杂质的半导体层形成，第五虚设有源图案DACT5可以由未掺杂杂质的半导体层形成。第五虚设有源图案DACT5对应于与第五虚设栅电极DGE5叠置的部分。第五虚设源电极DSE5的一端可以连接到第五虚设有源图案DACT5。第五虚设漏电极DDE5的另一端可以连接到第一虚设晶体管DT1的第一虚设源电极DSE1和第二虚设晶体管DT2的第二虚设漏电极DDE2。
第六虚设晶体管DT6可以包括第六虚设栅电极DGE6、第六虚设有源图案DACT6、第六虚设源电极DSE6和第六虚设漏电极DDE6。
第六虚设栅电极DGE6可以连接到虚设发光控制线DEL。第六虚设栅电极DGE6可以设置为虚设发光控制线DEL的一部分或者可以设置为从虚设发光控制线DEL突出的形状。第六虚设有源图案DACT6、第六虚设源电极DSE6和第六虚设漏电极DDE6可以由未掺杂或掺杂有杂质的半导体层形成。例如，第六虚设源电极DSE6和第六虚设漏电极DDE6可以由掺杂有杂质的半导体层形成，第六虚设有源图案DACT6可以由未掺杂杂质的半导体层形成。第六虚设有源图案DACT6对应于与第六虚设栅电极DGE6叠置的部分。第六虚设源电极DSE6的一端可以连接到第六虚设有源图案DACT6。第六虚设源电极DSE6的另一端可以连接到第一虚设晶体管DT1的第一虚设漏电极DDE1和第三虚设晶体管DT3的第三虚设源电极DSE3。第六虚设漏电极DDE6的一端可以连接到第六虚设有源图案DACT6。第六虚设漏电极DDE6的另一端可以连接到第七虚设晶体管DT7的第七虚设源电极DSE7。
第七虚设晶体管DT7可以包括第七虚设栅电极DGE7、第七虚设有源图案DACT7、第七虚设源电极DSE7和第七虚设漏电极DDE7。
第七虚设栅电极DGE7可以连接到第p虚设扫描线DSLp。第七虚设栅电极DGE7可以设置为第p虚设扫描线DSLp的一部分或者可以设置为从第p虚设扫描线DSLp突出的形状。第七虚设有源图案DACT7、第七虚设源电极DSE7和第七虚设漏电极DDE7可以由未掺杂或掺杂有杂质的半导体层形成。例如，第七虚设源电极DSE7和第七虚设漏电极DDE7可以由掺杂有杂质的半导体层形成，第七虚设有源图案DACT7可以由未掺杂杂质的半导体层形成。第七虚设有源图案DACT7对应于与第七虚设栅电极DGE7叠置的部分。第七虚设源电极DSE7的一端可以连接到第七虚设有源图案DACT7。第七虚设源电极DSE7的另一端可以连接到第六虚设晶体管DT6的第六虚设漏电极DDE6。第七虚设漏电极DDE7的另一端可以连接到初始化电源线IPL。另外，第七虚设漏电极DDE7可以连接到设置在第(p+1)行上的第二虚设像素DPXL2的第四虚设晶体管DT4的第四虚设源电极DSE4。第七虚设漏电极DDE7与设置在第(p+1)行上的第二虚设像素DPXL2的第四虚设晶体管DT4的第四虚设源电极DSE4可以通过虚设辅助连接线DAUX、第八接触孔CH8和第九接触孔CH9连接。
虚设存储电容器DCst可以包括虚设下电极DLE和虚设上电极DUE。虚设下电极DLE可以被构造为第一虚设晶体管DT1的第一虚设栅电极DGE1。
当在平面图中观察时，虚设上电极DUE与第一虚设栅电极DGE1叠置，并且可以覆盖虚设下电极DLE。随着虚设上电极DUE和虚设下电极DLE的叠置区域扩大，虚设存储电容器DCst的电容可以增大。虚设上电极DUE可以在第一方向DR1上延伸。在本公开的实施例中，可以将与第一电源具有相同电平的电压施加至虚设上电极DUE。虚设上电极DUE可以在包括第一接触孔CH1的区域中具有开口OPN，第一虚设栅电极DGE1和虚设连接线DCNL通过第一接触孔CH1彼此接触。
在第一子虚设部分DMP11的虚设像素DPXL中，虚设扫描线DSL和虚设发光控制线DEL与虚设数据线DDL和第一虚设有源图案至第七虚设有源图案DACT1、DACT2、DACT3、DACT4、DACT5、DACT6和DACT7叠置，从而形成寄生电容器。寄生电容器的寄生电容可增大第二扫描线S2p和第二发光控制线E2p的负载。因此，寄生电容可以补偿第二扫描线S2p和第二发光控制线E2p的负载值。
在下文中，将参照图9至图11沿着堆叠顺序描述虚设像素DPXL的结构。
虚设有源图案DACT1至DACT7(在下文中，被称作DACT)可以设置在基底SUB上。虚设有源图案可以包括第一虚设有源图案DACT1至第七虚设有源图案DACT7。第一虚设有源图案DACT1至第七虚设有源图案DACT7可以包括半导体材料。
缓冲层(未示出)可以设置在基底SUB与第一虚设有源图案DACT1至第七虚设有源图案DACT7之间。
栅极绝缘层GI可以设置在其上形成有第一虚设有源图案DACT1至第七虚设有源图案DACT7的基底SUB上。
第(p-1)虚设扫描线DSLp-1、第p虚设扫描线DSLp、虚设发光控制线DEL和第一虚设栅电极DGE1至第七虚设栅电极DGE7可以设置在栅极绝缘层GI上。第一虚设栅电极DGE1可以是虚设存储电容器DCst的虚设下电极DLE。第二虚设栅电极DGE2和第三虚设栅电极DGE3可以与第p虚设扫描线DSLp一体地形成。第四虚设栅电极DGE4可以与第(p-1)虚设扫描线DSLp-1一体地形成。第五虚设栅电极DGE5和第六虚设栅电极DGE6可以与虚设发光控制线DEL一体地形成。第七虚设栅电极DGE7可以与第p虚设扫描线DSLp一体地形成。
第一层间绝缘层IL1可以设置在其上形成有第(p-1)虚设扫描线DSLp-1等的基底SUB上。
虚设存储电容器DCst的虚设上电极DUE和初始化电源线IPL可以设置在第一层间绝缘层IL1上。虚设上电极DUE可以覆盖虚设下电极DLE。虚设上电极DUE和虚设下电极DLE可以构成虚设存储电容器DCst，以使第一层间绝缘层IL1置于它们之间。初始化电源线IPL可以具有第p行上的初始化电源线延伸至第二外围区PPA2的形状。
第二层间绝缘层IL2可以设置在其上设置有虚设上电极DUE和初始化电源线IPL的基底SUB上。
虚设数据线DDL、虚设连接线DCNL、虚设辅助连接线DAUX和第一虚设桥图案DBRP1可以设置在第二层间绝缘层IL2上。
虚设数据线DDL可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6连接到第二虚设源电极DSE2。
虚设连接线DCNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1连接到第一虚设栅电极DGE1。另外，虚设连接线DCNL可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2连接到第三虚设漏电极DDE3和第四虚设漏电极DDE4。
虚设辅助连接线DAUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8连接到初始化电源线IPL。另外，虚设辅助连接线DAUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9连接到第(p-1)行上的虚设像素DPXL的第四虚设源电极DSE4和第七虚设漏电极DDE7。
第一虚设桥图案DBRP1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7连接到第六虚设漏电极DDE6和第一虚设源电极DSE1。
第三层间绝缘层IL3可以设置在其上形成有虚设数据线DDL等的基底SUB上。保护层PSV可以设置在第三层间绝缘层IL3上。
像素限定层PDL可以设置在保护层PSV上。
有机层OL可以设置在像素限定层PDL上，第二虚设电极DCD可以设置在有机层上。有机层OL可以设置为图1至图6中所示的第一像素PXL1的有机发光器件OLED的发光层EML。这里，除了光产生层LGL之外，有机层可以包括空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层中的至少一个。另外，第二虚设电极DCD可以包括与第二电极CD的材料相同的材料。第二虚设电极DCD可以连接到有机发光器件OLED的第二电极CD。因此，第二电极CD可以通过第二虚设电极DCD接收从第二电源线(参见图2和图3的“ELVSS”)施加的电力。
与第一像素PXL1相似，包封层SLM可以设置在第二虚设电极DCD上。
如上所述，虚设像素DPXL可以具有省略了图1至图6中所示的第一像素PXL1的电源线PL、第二桥图案BRP2、第一电极AD和光产生层LGL的结构。因此，在虚设像素DPXL中，不能从有机层OL发射光。另外，由于虚设像素DPXL具有省略了电源线PL、第二桥图案BRP2和第一电极AD的结构，因此可以防止电源线PL与第一电极AD之间的短路或第二桥图案BRP2与第一电极AD之间的短路。
在本公开的实施例中，第一虚设部分DMP1还可以包括第二子虚设部分DMP12。第二子虚设部分DMP12可以电连接到第一子虚设部分DMP11。第二子虚设部分DMP12可以与第一子虚设部分DMP11一起补偿第二扫描线S2p和第二发光控制线E2p的负载值。
第一子虚设部分DMP11和第二子虚设部分DMP12可以设置为彼此分隔开。例如，由于第一子虚设部分DMP11设置在第二外围区PPA2的与第二像素区PXA2的纵向侧相邻的纵向部分处，所以第二子虚设部分DMP12可以设置在第二外围区PPA2的与第二像素区PXA2的横向侧相邻的横向部分处。如上所述，第一子虚设部分DMP11和第二子虚设部分DMP12设置在第二外围区PPA2中以彼此分隔开，使得可以减小第二外围区PPA2的宽度。
第二子虚设部分DMP12可以设置在与电源线叠置的区域中。电源线可以是图1至图6中所示的第一电源线ELVDD和第二电源线ELVSS中的一个。在下文中，为了描述的方便，示出了虚设扫描线DSL和虚设发光控制线DEL设置为与第一电源线ELVDD叠置的情况作为示例。
第一电源线ELVDD可以与图4至图6中所示的第二桥图案BRP2使用相同的工艺由相同的材料形成。因此，第一电源线ELVDD可以与图1至图6中所示的第一像素PXL1的电源线PL形成在同一层(例如，第三层间绝缘层IL3)上。
在本公开的实施例中，虽然已经描述了第一电源线ELVDD与第二桥图案BRP2形成在同一层上的情况作为示例，但是本公开不限于此。例如，第一电源线ELVDD可以与第一像素区PXA1的第一桥图案BRP1和连接线CNL形成在同一层上。
与虚设有源图案设置在同一层上的第八虚设有源图案DACT8也可以设置在第二子虚设部分DMP12中。另外，第八虚设有源图案DACT8可以与虚设扫描线DSL和虚设发光控制线DEL叠置。第八虚设有源图案DACT8可以通过虚设接触孔DCH电连接到第一电源线ELVDD。虚设接触孔DCH可以穿过栅极绝缘层GI、第一层间绝缘层IL1、第二层间绝缘层IL2和第三层间绝缘层IL3。
在第二子虚设部分DMP12中，第一电源线ELVDD和第八虚设有源图案DACT8中的至少一个可以与虚设扫描线DSL和虚设发光控制线DEL叠置，从而形成寄生电容器。例如，第一电源线ELVDD和第八虚设有源图案DACT8两者可以与虚设扫描线DSL和虚设发光控制线DEL叠置，从而形成寄生电容器。当第一电源线ELVDD不与第八虚设有源图案DACT8叠置时，第八虚设有源图案DACT8可以与虚设扫描线DSL和虚设发光控制线DEL叠置，从而形成寄生电容器。第二子虚设部分DMP12的寄生电容器的寄生电容可以增大第二扫描线S2p和第二发光控制线E2p的负载。因此，第二子虚设部分DMP12的寄生电容可以补偿第二扫描线S2p和第二发光控制线E2p的负载值。
如上所述，第一子虚设部分DMP11和第二子虚设部分DMP12的寄生电容器的寄生电容可以增大第二扫描线S2p和第二发光控制线E2p的负载。因此，寄生电容可以补偿第二扫描线S2p和第二发光控制线E2p的负载值。结果，第二扫描线S2p和第二发光控制线E2p的负载值可以与第一像素区PXA1的第一扫描线S11至S1n、Sli-1和Sli以及第一发光控制线E11至E1n和Eli的负载值相等或相似。
在本公开的实施例中，为了补偿第一像素区PXA1与第三像素区PXA3之间的扫描线和发光控制线的负载值的差异，第一虚设部分DMP1和第二虚设部分DMP2不设置在对应于第一像素区PXA1的第一外围区PPA1中，并且第二虚设部分DMP2可以设置在对应于第三像素区PXA3的第三外围区PPA3中。
在本公开的实施例中，第二虚设部分DMP2可以与连接到第三扫描线S31和S32的虚设扫描线DSL和连接到第三发光控制线E31和E32的虚设发光控制线DEL叠置。虚设扫描线DSL和虚设发光控制线DEL可以设置在外围区(例如，第三外围区PPA3)中。由第二虚设部分DMP2补偿的负载值可以等于由第一虚设部分DMP1补偿的负载值。
第二虚设部分DMP2可以包括至少一个子虚设部分DMP21和DMP22。例如，第二虚设部分DMP2可以包括第三子虚设部分DMP21。第三子虚设部分DMP21可以补偿图1至图6中所示的第三扫描线S31和S32或第三发光控制线E31和E32的负载值。第三子虚设部分DMP21可以设置在第三外围区PPA3的与第三像素区PXA3的纵向侧相邻的纵向部分。第三子虚设部分DMP21可以具有与第一虚设部分DMP1的第一子虚设部分DMP11的结构相同的结构。
类似于第一子虚设部分DMP11，第三子虚设部分DMP21可以包括多个虚设像素DPXL。虚设像素DPXL可以与虚设扫描线DSL和虚设发光控制线DEL叠置。
在本公开的实施例中，第二虚设部分DMP2还可以包括第四子虚设部分DMP22。第四子虚设部分DMP22可以电连接到第三子虚设部分DMP21。第四子虚设部分DMP22可以与第三子虚设部分DMP21一起补偿第三扫描线S31和S32以及第三发光控制线E31和E32的负载值。
第三子虚设部分DMP21和第四子虚设部分DMP22可以设置为彼此分隔开。例如，由于第三子虚设部分DMP21设置在第三外围区PPA3的与第三像素区PXA3的纵向侧相邻的纵向部分处，所以第四子虚设部分DMP22可以设置在第三外围区PPA3的与第三像素区PXA3的横向侧相邻的横向部分处。如上所述，第三子虚设部分DMP21和第四子虚设部分DMP22在第三外围区PPA3中彼此分隔开，因此，可以减小第三外围区PPA3的宽度。
第四子虚设部分DMP22可以设置在与电源线叠置的区域中。电源线可以是图1至图6中所示的第一电源线ELVDD和第二电源线ELVSS中的一个，例如，第一电源线ELVDD。
与虚设有源图案设置在同一层上的第八虚设有源图案DACT8也可以设置在第四子虚设部分DMP22中。另外，第八虚设有源图案DACT8可以与虚设扫描线DSL和虚设发光控制线DEL叠置。第八虚设有源图案DACT8可以通过虚设接触孔DCH电连接到第一电源线ELVDD。虚设接触孔DCH可以穿过栅极绝缘层GI、第一层间绝缘层IL1、第二层间绝缘层IL2和第三层间绝缘层IL3。
在第四子虚设部分DMP22中，第一电源线ELVDD和第八虚设有源图案DACT8中的至少一个可以与虚设扫描线DSL和虚设发光控制线DEL叠置，从而形成寄生电容器。例如，第一电源线ELVDD和第八虚设有源图案DACT8两者可以与虚设扫描线DSL和虚设发光控制线DEL叠置，从而形成寄生电容器。当第一电源线ELVDD不与第八虚设有源图案DACT8叠置时，第八虚设有源图案DACT8可以与虚设扫描线DSL和虚设发光控制线DEL叠置，从而形成寄生电容器。第四子虚设部分DMP22的寄生电容器的寄生电容可以增大第三扫描线S31和S32以及第三发光控制线E31和E32的负载。因此，第四子虚设部分DMP22的寄生电容可以补偿第三扫描线S31和S32以及第三发光控制线E31和E32的负载值。
如上所述，第三子虚设部分DMP21和第四子虚设部分DMP22的寄生电容器的寄生电容可以增大第三扫描线S31和S32以及第三发光控制线E31和E32的负载。因此，寄生电容可以补偿第三扫描线S31和S32以及第三发光控制线E31和E32的负载值。结果，第三扫描线S31和S32以及第三发光控制线E31和E32的负载值可以与第一像素区PXA1的第一扫描线S11至S1n、Sli-1和Sli以及第一发光控制线E11至E1n和Eli的负载值相等或相似。
如上所述，根据本公开的实施例的显示装置包括虚设部分DMP1和DMP2，从而可以补偿每个区域的扫描线或发光控制线之间的负载值的差异。因此，显示装置可以显示完全一致的图像。另外，虚设部分DMP1和DMP2中的每个被划分为多个子虚设部分，从而可以减小显示装置的外围区的宽度。
图14是示出了根据本公开的实施例的显示装置的第一子虚设部分的概念图。图15是第一子虚设部分的第一子虚设像素的局部剖视图。图16是第一子虚设部分的第二子虚设像素的局部剖视图。在图14中，为了便于描述，放大并示出图7的区域EA1。
参照图7至图9以及图14至图16，为了补偿像素区之间负载值的差异，虚设部分DMP1或DMP2可以形成在第二区域A2和第三区域A3的外围区中，使得可以采用具有不同寄生电容的结构。也就是说，为了补偿第一像素区PXA1和第二像素区PXA2中扫描线或发光控制线之间的负载值的差异，不在与第一像素区PXA1对应的第一外围区PPA1中设置虚设部分DMP1或DMP2，第一虚设部分DMP1可以设置在与第二像素区PXA2对应的第二外围区PPA2中。
在本公开的实施例中，第一虚设部分DMP1可以与连接到第二扫描线S2p的虚设扫描线DSL和连接到第二发光控制线E2p的虚设发光控制线DEL叠置。虚设扫描线DSL和虚设发光控制线DEL可以设置在外围区(例如，第二外围区PPA2)中。虚设扫描线DSL可以包括连接到第p第二扫描线S2p和第(p-1)第二扫描线S2p-1的第p虚设扫描线DSLp和第(p-1)虚设扫描线DSLp-1。
第一虚设部分DMP1可以包括至少一个子虚设部分DMP11和DMP12。例如，第一虚设部分DMP1可以包括第一子虚设部分DMP11。第一子虚设部分DMP11可以补偿第二扫描线S2p-1和S2p或第二发光控制线E2p的负载值。
第一子虚设部分DMP11可以包括多个虚设像素DPXL1和DPXL2。例如，第一子虚设部分DMP11可以包括第一虚设像素DPXL1和第二虚设像素DPXL2。这里，第一虚设像素DPXL1和第二虚设像素DPXL2中的一个(例如，第一虚设像素DPXL1)可以设置为比第二虚设像素DPXL2邻近第二像素区PXA2。
第一虚设像素DPXL1和第二虚设像素DPXL2可以具有与设置在第二像素区PXA2中的第二像素PXL2的结构相似的结构。然而，第一虚设像素DPXL1可以具有省略了第二像素PXL2的电源线PL、第二桥图案BRP2、光产生层LGL和第一电极AD的结构。第二虚设像素DPXL2可以具有省略了第二像素PXL2的电源线PL、光产生层LGL和第二桥图案BRP2的结构。
第一虚设像素DPXL1和第二虚设像素DPXL2可以连接到虚设扫描线DSL和虚设发光控制线DEL。第一虚设像素DPXL1和第二虚设像素DPXL2中的每个可以包括：虚设数据线DDL，与虚设扫描线DSL和虚设发光控制线DEL交叉；虚设晶体管DT1、DT2、DT3、DT4、DT5、DT6和DT7中的至少一个，电连接到虚设扫描线DSL和虚设数据线DDL；以及虚设存储电容器DCst。
在下文中，将沿着堆叠顺序描述第一虚设像素DPXL1和第二虚设像素DPXL2的结构。
虚设有源图案DACT1至DACT7(在下文中，被称作DACT)可以设置在基底SUB上。虚设有源图案可以包括第一虚设有源图案DACT1至第七虚设有源图案DACT7。
栅极绝缘层GI可以设置在其上形成有第一虚设有源图案DACT1至第七虚设有源图案DACT7的基底SUB上。
第(p-1)虚设扫描线DSLp-1、第p虚设扫描线DSLp、虚设发光控制线DEL和第一虚设栅电极DGE1至第七虚设栅电极DGE7可以设置在栅极绝缘层GI上。第一虚设栅电极DGE1可以是虚设存储电容器DCst的虚设下电极DLE。
第一层间绝缘层IL1可以设置在其上形成有第(p-1)虚设扫描线DSLp-1等的基底SUB上。
虚设存储电容器DCst的虚设上电极DUE和初始化电源线IPL可以设置在第一层间绝缘层IL1上。虚设上电极DUE可以覆盖虚设下电极DLE。虚设上电极DUE和虚设下电极DLE可以构成虚设存储电容器DCst，以使第一层间绝缘层IL1置于它们之间。
第二层间绝缘层IL2可以设置在其上设置有虚设上电极DUE和初始化电源线IPL的基底SUB上。
虚设数据线DDL、虚设连接线DCNL、虚设辅助连接线DAUX和第一虚设桥图案DBRP1可以设置在第二层间绝缘层IL2上。
第三层间绝缘层IL3可以设置在其上形成有虚设数据线DDL等的基底SUB上。保护层PSV可以设置在第三层间绝缘层IL3上。
在第一虚设像素DPXL1中，像素限定层PDL可以设置在保护层PSV上。
在第二虚设像素DPXL2中，第一虚设电极DAD可以设置在保护层PSV上。第一虚设电极DAD可以与第二像素PXL2的第一电极AD包括相同的材料。第一虚设电极DAD可以与第一电极AD电绝缘。另外，在第二虚设像素DPXL2中，像素限定层PDL可以设置在第一虚设电极DAD上。在第二虚设像素DPXL2中，像素限定层PDL可以覆盖第一虚设电极DAD。也就是说，在第二虚设像素DPXL2中，像素限定层PDL可以不暴露第一虚设电极DAD。
有机层OL可以设置在像素限定层PDL上。有机层OL可以设置为图1至图6中所示的第一像素PXL1的有机发光器件OLED的发光层EML。这里，除了光产生层LGL之外，有机层可以包括空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层中的至少一个。在第二虚设像素DPXL2中，有机层OL可以通过像素限定层PDL与第一虚设电极DAD电绝缘。
第二虚设电极DCD可以设置在有机层OL上。第二虚设电极DCD可以与第二电极CD包括相同的材料。第二虚设电极DCD可以连接到有机发光器件OLED的第二电极CD。因此，第二电极CD可以通过第二虚设电极DCD接收从第二电源线(参见图2和图3的“ELVSS”)施加的电力。
另外，第二虚设电极DCD可以在第二外围区PPA2的一部分处电连接到第一虚设电极DAD。因此，第一虚设电极DAD和第二虚设电极DCD可以被施加相同的电力。例如，第一虚设电极DAD和第二虚设电极DCD可以施加有第二电源ELVSS。
如上所述，第一虚设电极DAD不设置在第一虚设像素DPXL1中，第一虚设电极DAD可以设置在第二虚设像素DPXL2中。因此，第一虚设电极DAD和第二虚设电极DCD在第一虚设像素DPXL1中不彼此叠置，第一虚设电极DAD和第二虚设电极DCD可以在第二虚设像素DPXL2中彼此重叠。
类似于第一像素PXL1，包封层SLM可以设置在第二虚设电极DCD上。
如上所述，第一虚设像素DPXL1和第二虚设像素DPXL2可以具有省略了图1至图6中所示的第一像素PXL1的电源线PL、第二桥图案BRP2和光产生层LGL1的结构。另外，虽然第二虚设像素DPXL2具有第一虚设电极DAD，但是第一虚设电极DAD可以与有机层OL电绝缘。因此，在第一虚设像素DPXL1和第二虚设像素DPXL2中，不能从有机层OL发射光。
另外，由于在第一虚设像素DPXL1中省略了电源线PL、第二桥图案BRP2、光产生层LGL和第一电极AD，所以可以防止电源线PL与第一电极AD之间的短路或第二桥图案BRP2与第一电极AD之间的短路。
如上所述，根据本公开，显示装置包含具有不同面积的两个或更多个区域，并且每个区域的亮度可以是一致的。
在此已经公开了示例实施例，虽然采用了特定术语，但是特定术语只是以一般的和描述性的意义来使用和解释，而不是出于限制目的。在一些情形下，截止到本申请的提交时的本领域普通技术人员将清楚的，除非另外特别指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域的技术人员将理解的是，在不脱离在权利要求中阐述的本公开的精神和范围的情况下，可以做出形式上和细节上的各种改变。

Claims (30)

1.一种显示装置，所述显示装置包括：
基底，所述基底包括第一像素区、至少一个第二像素区和外围区，所述至少一个第二像素区具有比所述第一像素区的面积小的面积，所述至少一个第二像素区设置为邻近所述第一像素区，所述外围区围绕所述第一像素区和所述第二像素区；
第一像素和第二像素，分别设置在所述第一像素区和所述第二像素区中；
第一线和第二线，分别连接到所述第一像素和所述第二像素；
虚设线，连接到所述第二线而不连接到所述第一线，所述虚设线延伸至所述外围区；以及
第一虚设部分，在所述外围区中包括连接到所述虚设线的虚设像素。
2.根据权利要求1所述的显示装置，其中，所述第一线的长度大于所述第二线的长度。
3.根据权利要求2所述的显示装置，所述显示装置还包括向所述第一像素和所述第二像素提供数据信号的数据线，
其中，所述第一线是向所述第一像素提供扫描信号的第一扫描线和向所述第一像素提供发光控制信号的第一发光控制线中的一者，
其中，所述第二线是向所述第二像素提供扫描信号的第二扫描线和向所述第二像素提供发光控制信号的第二发光控制线中的一者。
4.根据权利要求3所述的显示装置，其中，所述第一像素和第二像素中的每个包括：晶体管，连接到所述数据线中相应的一条以及所述第一扫描线和所述第二扫描线中相应的一条；保护层，覆盖所述晶体管；以及有机发光器件，在所述保护层上连接到所述晶体管，
其中，所述晶体管包括：有源图案，设置在所述基底上；源电极和漏电极，各自连接到所述有源图案；栅电极，设置在所述有源图案上，栅极绝缘层置于所述栅电极与所述有源图案之间；以及层间绝缘层，包括覆盖所述栅电极并且顺序地堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，
其中，所述有机发光器件包括：第一电极，连接到所述晶体管；像素限定层，暴露所述第一电极；发光层，设置在所述第一电极上；以及第二电极，设置在所述发光层上。
5.根据权利要求4所述的显示装置，其中，所述虚设像素包括：
虚设数据线，与所述虚设线交叉；
虚设晶体管，连接到所述虚设线和所述虚设数据线；
所述保护层，覆盖所述虚设晶体管；
所述像素限定层，设置在所述保护层上；
有机层，设置在所述像素限定层上；以及
第二虚设电极，设置在所述有机层上，
其中，所述第二虚设电极与所述第二电极包括相同的材料。
6.根据权利要求5所述的显示装置，其中，所述虚设晶体管包括：
虚设有源图案，设置在所述基底上；
虚设源电极和虚设漏电极，各自连接到所述虚设有源图案；以及
虚设栅电极，设置在所述虚设有源图案上，所述栅极绝缘层置于所述虚设栅电极与所述虚设有源图案之间，所述虚设栅电极连接到所述虚设线。
7.根据权利要求6所述的显示装置，其中，所述第一虚设部分包括由所述虚设有源图案和所述虚设线形成的寄生电容器以及由所述虚设数据线和所述虚设线形成的寄生电容器。
8.根据权利要求5所述的显示装置，其中，所述虚设像素包括彼此电连接的第一虚设像素和第二虚设像素，所述第一虚设像素比所述第二虚设像素邻近所述第二像素区。
9.根据权利要求8所述的显示装置，其中，所述第二虚设像素还包括与所述第一电极包含相同的材料并且设置在所述保护层与所述像素限定层之间的第一虚设电极。
10.根据权利要求9所述的显示装置，其中，所述第一虚设电极和第二虚设电极彼此电连接，以被施加相同的电力。
11.根据权利要求5所述的显示装置，所述显示装置还在所述外围区中包括与所述虚设线叠置的第二虚设部分，所述第二虚设部分电连接到所述第一虚设部分并且设置为与所述第一虚设部分分隔开。
12.根据权利要求11所述的显示装置，所述显示装置还在所述外围区中包括设置在所述层间绝缘层上的电源线，所述电源线与所述虚设线叠置，
其中，所述第二虚设部分包括由所述虚设线和所述电源线形成的寄生电容器。
13.根据权利要求4所述的显示装置，其中，所述虚设线与所述栅电极设置在同一层中。
14.根据权利要求3所述的显示装置，其中，所述第一线是向所述第一像素提供扫描信号的第一扫描线，
其中，所述第二线是向所述第二像素提供扫描信号的第二扫描线。
15.根据权利要求3所述的显示装置，其中，所述第一线是向所述第一像素提供发光控制信号的第一发光线，
其中，所述第二线是向所述第二像素提供发光控制信号的第二发光线。
16.一种显示装置，所述显示装置包括：
基底，包括彼此分隔开的第一像素区、第二像素区和第三像素区以及外围区，所述第二像素区和所述第三像素区具有比所述第一像素区的面积小的面积，所述第二像素区和所述第三像素区设置为邻近所述第一像素区，所述外围区围绕所述第一像素区至第三像素区；
第一像素至第三像素，分别设置在所述第一像素区至第三像素区中；
第一线至第三线，连接到所述第一像素至第三像素；
第一虚设线和第二虚设线，分别连接到所述第二线和所述第三线而不连接到所述第一线，所述第一虚设线和所述第二虚设线延伸至所述外围区；
第一虚设部分，设置在所述外围区中，所述第一虚设部分补偿所述第一线与所述第二线之间的负载值的差异；以及
第二虚设部分，设置在所述外围区中，所述第二虚设部分补偿所述第一线与所述第三线之间的负载值的差异，
其中，所述第一虚设部分和所述第二虚设部分中的每个包括第一子虚设部分，所述第一子虚设部分包括连接到所述第一虚设线和所述第二虚设线的虚设像素。
17.根据权利要求16所述的显示装置，其中，所述第一线的长度大于所述第二线和所述第三线的长度。
18.根据权利要求17所述的显示装置，所述显示装置还包括向所述第一像素至第三像素提供数据信号的数据线，
其中，所述第一线是向所述第一像素提供扫描信号的第一扫描线和向所述第一像素提供发光控制信号的第一发光控制线中的一者，
其中，所述第二线是向所述第二像素提供扫描信号的第二扫描线和向所述第二像素提供发光控制信号的第二发光控制线中的一者，
其中，所述第三线是向所述第三像素提供扫描信号的第三扫描线和向所述第三像素提供发光控制信号的第三发光控制线中的一者。
19.根据权利要求18所述的显示装置，其中，所述第一像素至第三像素中的每个包括：晶体管，连接到所述数据线中相应的一条和所述第一扫描线至第三扫描线中相应的一条；保护层，覆盖所述晶体管；以及有机发光器件，在所述保护层上连接到所述晶体管，
其中，所述晶体管包括：有源图案，设置在所述基底上；源电极和漏电极，各自连接到所述有源图案；栅电极，设置在所述有源图案上，栅极绝缘层置于所述栅电极与所述有源图案之间；以及层间绝缘层，包括覆盖所述栅电极并且顺序地堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，
其中，所述有机发光器件包括：第一电极，连接到所述晶体管；像素限定层，暴露所述第一电极；发光层，设置在所述第一电极上；以及第二电极，设置在所述发光层上。
20.根据权利要求19所述的显示装置，其中，所述虚设像素包括：
虚设数据线，与所述虚设线交叉；
虚设晶体管，连接到所述虚设线和所述虚设数据线；
所述保护层，覆盖所述虚设晶体管；
所述像素限定层，设置在所述保护层上；
有机层，设置在所述像素限定层上；以及
第二虚设电极，设置在所述有机层上,
其中，所述第二虚设电极与所述第二电极包括相同的材料。
21.根据权利要求20所述的显示装置，其中，所述虚设晶体管包括：
虚设有源图案，设置在所述基底上；
虚设源电极和虚设漏电极，各自连接到所述虚设有源图案；以及
虚设栅电极，设置在所述虚设有源图案上，所述栅极绝缘层置于所述虚设栅电极与所述虚设有源图案之间，所述虚设栅电极连接到所述虚设线。
22.根据权利要求21所述的显示装置，其中，所述第一子虚设部分包括由所述虚设有源图案和所述虚设线形成的寄生电容器以及由所述虚设数据线和所述虚设线形成的寄生电容器。
23.根据权利要求20所述的显示装置，其中，所述虚设像素包括彼此电连接的第一虚设像素和第二虚设像素，所述第一虚设像素比所述第二虚设像素邻近所述第二像素区。
24.根据权利要求23所述的显示装置，其中，所述第二虚设像素还包括与所述第一电极包含相同的材料并且设置在所述保护层与所述像素限定层之间的第一虚设电极。
25.根据权利要求24所述的显示装置，其中，所述第一虚设电极和所述第二虚设电极彼此电连接，以被施加相同的电力。
26.根据权利要求20所述的显示装置，其中，所述第一虚设部分和所述第二虚设部分还包括第二子虚设部分，
其中，所述第二子虚设部分在所述外围区中与所述虚设线叠置，电连接到所述第一子虚设部分并且设置为与所述第一子虚设部分分隔开。
27.根据权利要求26所述的显示装置，所述显示装置还在所述外围区中包括设置在所述层间绝缘层上的电源线，所述电源线与所述第一虚设线叠置，
其中，所述第二虚设部分包括由所述第一虚设线和所述电源线形成的寄生电容器。
28.根据权利要求20所述的显示装置，其中，所述第一虚设线和所述第二虚设线与所述栅电极设置在同一层中。
29.根据权利要求19所述的显示装置，其中，所述虚设线与所述栅电极设置在同一层中。
30.根据权利要求18所述的显示装置，其中，所述第一线是向所述第一像素提供扫描信号的第一扫描线和向所述第一像素提供发光控制信号的第一发光控制线中的一者，
其中，所述第二线是向所述第二像素提供扫描信号的第二扫描线和向所述第二像素提供发光控制信号的第二发光控制线中的一者。
CN201710867318.3A 2016-09-23 2017-09-22 显示装置 Active CN107871767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0122426 2016-09-23
KR1020160122426A KR102611958B1 (ko) 2016-09-23 2016-09-23 표시 장치

Publications (2)

Publication Number Publication Date
CN107871767A CN107871767A (zh) 2018-04-03
CN107871767B true CN107871767B (zh) 2023-08-25

Family

ID=59955414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710867318.3A Active CN107871767B (zh) 2016-09-23 2017-09-22 显示装置

Country Status (4)

Country Link
US (3) US10490119B2 (zh)
EP (1) EP3300067B1 (zh)
KR (2) KR102611958B1 (zh)
CN (1) CN107871767B (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170119270A (ko) 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) * 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102480968B1 (ko) * 2017-04-17 2022-12-26 삼성디스플레이 주식회사 광학 필름 및 이를 구비한 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN109148474A (zh) * 2017-06-28 2019-01-04 北京小米移动软件有限公司 阵列基板及移动终端
KR102357393B1 (ko) 2017-07-13 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
KR102397411B1 (ko) * 2017-09-28 2022-05-16 삼성디스플레이 주식회사 표시 장치
EP3477705B1 (en) * 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
KR102460550B1 (ko) * 2017-12-04 2022-10-31 삼성디스플레이 주식회사 표시 패널
US20190206894A1 (en) * 2017-12-28 2019-07-04 a.u. Vista Inc. Display systems with non-display areas
KR102453082B1 (ko) * 2017-12-28 2022-10-12 삼성전자주식회사 홀 영역을 포함하는 디스플레이 및 상기 디스플레이를 포함하는 전자 장치
JP6979378B2 (ja) 2018-02-28 2021-12-15 株式会社ジャパンディスプレイ センサ付き表示装置
WO2019186836A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示デバイス及び表示デバイスの製造方法
KR102525343B1 (ko) * 2018-04-09 2023-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US10615244B2 (en) * 2018-04-20 2020-04-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel having reset signal lines to reset pixel units and display device with the same
CN108666354A (zh) * 2018-05-14 2018-10-16 昆山国显光电有限公司 显示面板和显示装置
US10797085B2 (en) 2018-05-14 2020-10-06 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Display panels and display devices
CN108766239B (zh) * 2018-05-14 2020-06-23 昆山国显光电有限公司 显示面板和显示装置
US11209705B2 (en) * 2018-06-06 2021-12-28 Hannstar Display Corporation Notched display panel
CN110828507B (zh) * 2018-08-07 2023-11-28 日本显示器设计开发合同会社 发光面板、电子设备和发光面板的制造方法
CN109116644A (zh) * 2018-08-29 2019-01-01 上海天马微电子有限公司 显示面板和显示装置
KR102573704B1 (ko) 2018-09-06 2023-09-04 삼성디스플레이 주식회사 만입된 형상의 표시부를 포함하는 표시 장치
CN109166458B (zh) * 2018-09-30 2021-02-02 武汉天马微电子有限公司 显示面板和显示装置
CN109360844A (zh) * 2018-10-23 2019-02-19 上海天马有机发光显示技术有限公司 一种显示面板和一种显示装置
CN109064907A (zh) * 2018-10-24 2018-12-21 昆山国显光电有限公司 显示面板以及显示装置
CN110767685B (zh) * 2018-10-31 2022-05-17 昆山国显光电有限公司 显示屏及显示终端
CN110767167B (zh) * 2018-10-31 2021-02-12 昆山国显光电有限公司 显示屏及显示终端
CN110767166B (zh) * 2018-10-31 2021-03-30 昆山国显光电有限公司 显示屏及显示终端
CN208753327U (zh) * 2018-11-08 2019-04-16 京东方科技集团股份有限公司 显示基板和显示装置
KR102481087B1 (ko) * 2018-11-09 2022-12-26 엘지디스플레이 주식회사 표시장치
KR20200066505A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR102578624B1 (ko) * 2018-12-17 2023-09-13 엘지디스플레이 주식회사 표시장치
KR20200098742A (ko) 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
KR20200104978A (ko) * 2019-02-27 2020-09-07 삼성디스플레이 주식회사 표시 패널
CN109935620B (zh) * 2019-03-14 2021-10-26 电子科技大学 一种应用于“刘海屏”notch区的电路补偿装置
JP7238165B2 (ja) * 2019-04-23 2023-03-13 アップル インコーポレイテッド ディスプレイの下にあるセンサの性能を向上させるための方法及び構成
KR20200138566A (ko) 2019-05-31 2020-12-10 삼성디스플레이 주식회사 표시패널
EP4024463A4 (en) 2019-08-27 2022-09-14 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PREPARING IT, AND ELECTRONIC DEVICE
KR20210086814A (ko) 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
CN111106155B (zh) * 2019-12-30 2022-10-25 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210087611A (ko) 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치
CN111243524A (zh) * 2020-02-17 2020-06-05 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
US20220254855A1 (en) * 2020-03-25 2022-08-11 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN111599282B (zh) * 2020-04-17 2021-12-14 昆山国显光电有限公司 一种显示面板及显示装置
CN111489646B (zh) * 2020-04-23 2022-07-19 京东方科技集团股份有限公司 一种补偿电路、像素驱动电路及显示装置
CN113838382B (zh) * 2020-06-05 2023-01-31 京东方科技集团股份有限公司 显示基板以及显示装置
CN113838383B (zh) * 2020-06-05 2023-02-03 京东方科技集团股份有限公司 显示基板以及显示装置
CN115812233A (zh) 2020-10-23 2023-03-17 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20220089994A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 표시 장치
CN113096588B (zh) * 2021-04-07 2022-08-23 京东方科技集团股份有限公司 辅助像素电路、显示面板和显示装置
US20230320145A1 (en) * 2021-04-30 2023-10-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display apparatus
CN115843200A (zh) * 2021-08-16 2023-03-24 群创光电股份有限公司 显示面板
KR20230083369A (ko) * 2021-12-02 2023-06-12 삼성디스플레이 주식회사 표시 장치

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100354906B1 (ko) 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
FR2805650B1 (fr) 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
KR100806808B1 (ko) 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
JP4609970B2 (ja) 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
JP4251801B2 (ja) 2001-11-15 2009-04-08 パナソニック株式会社 Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP3726803B2 (ja) 2001-12-17 2005-12-14 セイコーエプソン株式会社 有機ｅｌ表示装置及び電子機器
CN1209662C (zh) 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
KR100870003B1 (ko) 2001-12-24 2008-11-24 삼성전자주식회사 액정 표시 장치
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
JP4770103B2 (ja) 2002-08-06 2011-09-14 ソニー株式会社 半導体装置
US6970223B2 (en) * 2002-08-17 2005-11-29 Lg. Philips Lcd Co., Ltd. In-plane switching mode LCD device and method for fabricating the same
KR20040060619A (ko) 2002-12-30 2004-07-06 삼성전자주식회사 액정 표시 장치
JP4617645B2 (ja) 2003-08-12 2011-01-26 ソニー株式会社 マトリクス型表示装置およびその駆動方法
JP2005084260A (ja) 2003-09-05 2005-03-31 Agilent Technol Inc 表示パネルの変換データ決定方法および測定装置
JP4401971B2 (ja) 2004-04-29 2010-01-20 三星モバイルディスプレイ株式會社 発光表示装置
KR100560482B1 (ko) 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광표시 장치 및 그 화소회로
KR101054327B1 (ko) 2004-04-30 2011-08-04 엘지디스플레이 주식회사 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
JP2006065284A (ja) 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
JP5137299B2 (ja) 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP4543315B2 (ja) 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100583138B1 (ko) 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
TWI349139B (en) 2004-11-30 2011-09-21 Sanyo Electric Co Liquid crystal display device
US7573458B2 (en) 2004-12-03 2009-08-11 American Panel Corporation Wide flat panel LCD with unitary visual display
JP4697524B2 (ja) * 2005-03-30 2011-06-08 ソニー株式会社 アクティブマトリクス型液晶表示装置
KR100707638B1 (ko) * 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
FR2890759B1 (fr) 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
TWI318698B (en) 2005-10-06 2009-12-21 Au Optronics Corp Display panels
JP5080248B2 (ja) 2005-11-29 2012-11-21 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
EP1960828A2 (en) 2005-12-16 2008-08-27 Polymer Vision Limited Circular displays
JP2007232981A (ja) 2006-02-28 2007-09-13 Optrex Corp 液晶表示装置用電源回路
US20090102824A1 (en) 2006-03-15 2009-04-23 Sharp Kabushiki Kaisha Active matrix substrate and display device using the same
JP2008026435A (ja) 2006-07-19 2008-02-07 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP5299730B2 (ja) 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
JP4201041B2 (ja) 2006-11-20 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス回路基板及び表示装置
US7830591B2 (en) 2006-11-20 2010-11-09 Seiko Epson Corporation Active-matrix circuit board and display
CN101536064B (zh) 2006-11-21 2011-06-15 夏普株式会社 有源矩阵基板、显示面板和显示装置
KR20080060886A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 유기전계발광소자 디스플레이 구동방법 및 이의 구동장치
JP5008412B2 (ja) 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
KR20080082279A (ko) 2007-03-08 2008-09-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR101376654B1 (ko) 2007-07-09 2014-03-21 엘지디스플레이 주식회사 액정표시장치
JP5131446B2 (ja) 2007-09-19 2013-01-30 カシオ計算機株式会社 表示パネル及びその製造方法
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
KR20090059335A (ko) 2007-12-06 2009-06-11 엘지전자 주식회사 디스플레이 패널
JP4737221B2 (ja) 2008-04-16 2011-07-27 ソニー株式会社 表示装置
KR101432126B1 (ko) 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101518324B1 (ko) 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101268963B1 (ko) 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
KR101064425B1 (ko) 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101040813B1 (ko) 2009-02-11 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101579853B1 (ko) 2009-03-23 2015-12-24 삼성디스플레이 주식회사 정전기 방지 패턴을 가지는 표시 패널
JP2010249955A (ja) 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
TWM366088U (en) 2009-05-14 2009-10-01 Giantplus Technology Co Ltd Pixel structure
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5158148B2 (ja) 2010-08-13 2013-03-06 カシオ計算機株式会社 撮像装置
JP2012103335A (ja) 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置
KR20120110887A (ko) 2011-03-30 2012-10-10 엘지디스플레이 주식회사 액정표시패널
KR20120118682A (ko) 2011-04-19 2012-10-29 삼성디스플레이 주식회사 다원색 표시 장치
KR101812176B1 (ko) 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102789755B (zh) 2011-05-20 2016-04-27 群创光电股份有限公司 显示面板
CN102254917B (zh) 2011-07-07 2014-05-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制法
KR101420479B1 (ko) 2011-10-31 2014-07-17 엘지디스플레이 주식회사 유기발광 표시장치
JP2013205588A (ja) 2012-03-28 2013-10-07 Canon Inc 発光装置及びその駆動方法
JP5319825B1 (ja) 2012-05-22 2013-10-16 株式会社東芝 電子機器
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
KR101416529B1 (ko) 2012-10-29 2014-07-08 네오뷰코오롱 주식회사 휘도편차 개선을 위한 오엘이디 패널용 구동회로
KR20140094916A (ko) 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치
KR102018284B1 (ko) 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US9685131B2 (en) 2013-03-15 2017-06-20 Sharp Kabushiki Kaisha Active-matrix substrate, method of manufacturing active-matrix substrate, and display panel
JP2014191027A (ja) 2013-03-26 2014-10-06 Sony Corp 表示装置及び電子機器
US9406702B2 (en) 2013-03-27 2016-08-02 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating the same and display device
JP2014211825A (ja) 2013-04-19 2014-11-13 株式会社ジャパンディスプレイ 表示装置
KR102054851B1 (ko) * 2013-07-17 2020-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
US9575382B2 (en) 2013-08-20 2017-02-21 Apple Inc. Electronic device having display with split driver ledges
KR102140302B1 (ko) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102197667B1 (ko) 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9190005B2 (en) 2014-03-05 2015-11-17 Innolux Corporation Display panel
KR102152950B1 (ko) * 2014-04-09 2020-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US9620077B2 (en) * 2014-05-09 2017-04-11 Innolux Corporation Display panel structure
KR102166107B1 (ko) 2014-05-13 2020-10-16 엘지디스플레이 주식회사 프린지 필드형 액정표시장치
KR20150142820A (ko) 2014-06-11 2015-12-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102216995B1 (ko) * 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
KR102192722B1 (ko) 2014-07-08 2020-12-18 삼성디스플레이 주식회사 표시장치
KR102295874B1 (ko) 2014-07-24 2021-08-31 엘지디스플레이 주식회사 디스플레이 장치
KR102192473B1 (ko) 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10062317B2 (en) 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
KR102295168B1 (ko) 2014-12-29 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102276995B1 (ko) 2015-02-12 2021-07-21 삼성디스플레이 주식회사 비사각형 디스플레이
KR102318382B1 (ko) 2015-04-06 2021-10-28 삼성디스플레이 주식회사 표시 장치
KR102362883B1 (ko) 2015-04-29 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102332255B1 (ko) 2015-04-29 2021-11-29 삼성디스플레이 주식회사 표시 장치
KR102537989B1 (ko) 2015-04-30 2023-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105161049B (zh) 2015-06-30 2017-12-26 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
CN105204248A (zh) 2015-10-10 2015-12-30 重庆京东方光电科技有限公司 一种阵列基板及显示装置
KR20170073068A (ko) 2015-12-18 2017-06-28 엘지전자 주식회사 이동단말기 및 그 제어방법
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170102147A (ko) 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
JP6510144B2 (ja) 2016-03-28 2019-05-08 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 発光ダイオードディスプレイ
KR20170119270A (ko) 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102553236B1 (ko) 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
CN106711180B (zh) 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN107622749B (zh) 2017-09-08 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板、电致发光显示面板及显示装置

Also Published As

Publication number Publication date
EP3300067B1 (en) 2020-12-02
US11694614B2 (en) 2023-07-04
KR20180033373A (ko) 2018-04-03
US11120737B2 (en) 2021-09-14
KR20230170631A (ko) 2023-12-19
EP3300067A2 (en) 2018-03-28
US10490119B2 (en) 2019-11-26
US20180090061A1 (en) 2018-03-29
KR102611958B1 (ko) 2023-12-12
CN107871767A (zh) 2018-04-03
US20210407392A1 (en) 2021-12-30
US20200098310A1 (en) 2020-03-26
EP3300067A3 (en) 2018-05-23

Similar Documents

Publication Publication Date Title
CN107871767B (zh) 显示装置
CN107301831B (zh) 显示装置
KR102417989B1 (ko) 표시 장치
KR102632907B1 (ko) 표시 장치
CN107564412B (zh) 显示装置
CN107871766B (zh) 显示装置
CN107731144B (zh) 显示装置
CN107818755B (zh) 显示元件叠置减少的具有导电图案的显示装置
CN108074961B (zh) 显示装置
KR102556883B1 (ko) 유기 전계 발광 표시 장치
KR20180004382A (ko) 표시 장치
KR20170119270A (ko) 표시 장치
KR20180079512A (ko) 표시 장치
KR102470499B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant