CN113838382B - 显示基板以及显示装置 - Google Patents

Abstract

一种显示基板以及显示装置。显示基板包括开口区和围绕开口区的显示区。开口区包括开口和围绕开口的开口周边区；显示区包括分别位于开口区的第一侧和第二侧的第一显示区和第二显示区；第一信号线给显示区的像素阵列提供第一显示信号，沿第一方向依次穿过第一显示区、开口周边区和第二显示区，包括位于开口周边区的彼此连接的第一引线部和第一绕线部；第一绕线部部分围绕开口；第二信号线给像素阵列提供第二显示信号，沿与第一方向相交的第二方向穿过开口周边区，包括位于开口周边区的第二绕线部且部分围绕开口。第一引线部与第二信号线具有第一交叠区，第一绕线部与第二绕线部具有第二重叠区，第一交叠区的面积小于第二重叠区的面积。

Description

显示基板以及显示装置

技术领域

本公开的实施例涉及一种显示基板以及显示装置。

背景技术

目前，显示器件的显示屏正往大屏化、全屏化方向发展。通常，显示器件（例如手机、平板电脑等）具有摄像装置（或成像装置），该摄像装置通常设置在显示屏的显示区域外的一侧。但是，由于摄像装置的安装需要占据一定的边框位置，因此不利于显示屏的全屏化、窄边框设计。例如，可以将摄像装置与显示屏的显示区域结合、重叠在一起，在显示区域中为摄像装置预留位置，以获得显示屏显示区域的最大化。

发明内容

本公开至少一实施例提供了一种显示基板，该显示基板包括衬底基板、第一信号线和第二信号线。衬底基板包括第一开口区域和显示区域；第一开口区域包括第一开口和围绕所述第一开口的第一开口周边区域；显示区域至少部分围绕所述第一开口区域，且包括第一显示区域和第二显示区域。第一显示区域位于所述第一开口区域的第一侧；第二显示区域位于所述第一开口区域的第二侧，所述第一侧与所述第二侧在第一方向上彼此相对，所述第一显示区域和所述第二显示区域包括第一像素阵列；第一信号线配置为给所述第一像素阵列提供第一显示信号，沿所述第一方向依次穿过所述第一显示区域、所述第一开口周边区域和所述第二显示区域，包括位于所述第一开口周边区域的第一引线部和第一绕线部；所述第一绕线部部分围绕所述第一开口设置，所述第一引线部与所述第一绕线部连接；第二信号线配置为给所述第一像素阵列提供第二显示信号，沿与所述第一方向相交的第二方向穿过所述第一开口周边区域，包括位于所述第一开口周边区域的第二绕线部，其中，所述第二绕线部部分围绕所述第一开口设置；所述第一引线部在所述衬底基板上的正投影与所述第二信号线在所述衬底基板上的正投影具有第一交叠区，所述第一绕线部在所述衬底基板上的正投影与所述第二绕线部在所述衬底基板上的正投影具有第二重叠区，所述第一交叠区的面积小于所述第二重叠区的面积。

例如，在本公开提供的一种显示基板中，所述第一绕线部从所述第一开口的第一侧围绕所述第一开口地延伸至所述第一开口的第二侧，所述第一开口的第一侧与所述第一开口的第二侧在所述第一方向上彼此相对；所述第二绕线部从所述第一开口的第三侧围绕所述第一开口地延伸至所述第一开口的第四侧，所述第三侧与所述第四侧在所述第二方向上彼此相对。

例如，在本公开提供的一种显示基板中，所述第一像素阵列包括分别沿所述第一方向延伸的第一像素行和第二像素行，所述第一像素行和所述第二像素行均被所述第一开口区域断开；所述显示基板包括多条所述第一信号线，多条所述第一信号线包括：配置为给所述第一像素行提供所述第一显示信号的所述第一信号线，以及配置为给所述第二像素行提供所述第一显示信号的所述第一信号线；给所述第一像素行提供所述第一显示信号的所述第一信号线的第一绕线部在所述第一开口的第三侧部分地围绕所述第一开口；给所述第二像素行提供所述第一显示信号的所述第一信号线的第一绕线部在所述第一开口的第四侧部分地围绕所述第一开口。

例如，在本公开提供的一种显示基板中，所述第一像素阵列包括分别沿所述第二方向延伸的第一像素列和第二像素列；所述显示基板包括多条所述第二信号线，多条所述第二信号线包括：配置为给所述第一像素列提供所述第二显示信号的所述第二信号线，以及配置为给所述第二像素列提供所述第二显示信号的所述第二信号线；给所述第一像素列提供所述第二显示信号的所述第二信号线的第二绕线部朝向所述第一开口的第一侧凸出且在所述第一开口的第一侧部分地围绕所述第一开口；给所述第二像素列提供所述第二显示信号的所述第二信号线的第二绕线部朝向所述第一开口的第二侧凸出且在所述第一开口的第二侧部分地围绕所述第一开口。

例如，在本公开提供的一种显示基板中，给所述第一像素行提供所述第一显示信号的所述第一信号线的所述第一绕线部，与给所述第二像素行提供所述第一显示信号的所述第一信号线的所述第一绕线部相对于沿所述第一方向的对称轴基本对称；给所述第一像素列提供所述第二显示信号的所述第二信号线的所述第二绕线部，与给所述第二像素列提供所述第二显示信号的所述第二信号线的所述第二绕线部相对于沿所述第二方向的对称轴基本对称。

例如，在本公开提供的一种显示基板中，所述第一绕线部的平面形状和所述第二绕线部的平面形状分别构成所述第一开口的平面形状的同心环的一部分。

例如，在本公开提供的一种显示基板中，所述第一绕线部的平面形状和所述第二绕线部的平面形状分别包括弧形，或者，分别包括弧形和直线段。

例如，在本公开提供的一种显示基板中，所述第一信号线为栅扫描信号线，所述第一显示信号为栅扫描信号。

例如，在本公开提供的一种显示基板中，所述显示区域包括多个像素，每个所述像素包括多个子像素，每个所述子像素包括像素电路，所述像素电路包括：晶体管、发光元件和存储电容。晶体管包括有源层、栅极和源漏极；发光元件与所述晶体管的源漏极之一连接；存储电容包括第一极板和第二极板，所述栅极、所述第一信号线与所述存储电容的第一极板同层设置。

例如，本公开提供的一种显示基板还包括第三显示区域和多条第三信号线。所述第三显示区域在所述第二方向上位于所述第一显示区域和所述第二显示区域的至少一侧，与所述第一显示区域和所述第二显示区域相接，且包括第二像素阵列；所述第二像素阵列包括多行多列像素；多条第三信号线，配置为分别给所述第二像素阵列包括的多行像素提供第三扫描信号且沿所述第一方向延伸，其中，所述第二信号线还配置为给所述第二像素阵列的多列像素提供所述第二显示信号。

例如，在本公开提供的一种显示基板中，所述第二像素阵列的每一行像素所包括的像素的数量多于所述第一像素阵列的所述第一像素行包括的像素的数量以及所述第一像素阵列的所述第二像素行包括的像素的数量。

例如，在本公开提供的一种显示基板中，所述第二信号线包括数据线，数据线配置为给所述子像素提供用于控制所述子像素的发光灰度的数据信号。

例如，在本公开提供的一种显示基板还包括第一电源线。第一电源线连接第一电压端且配置为给所述像素电路提供第一电源电压，且与所述存储电容的第二极板连接，包括沿所述第一方向延伸的多条第一子走线和沿所述第二方向延伸的多条第二子走线；所述多条第一子走线中的第一部分第一子走线在所述第一开口区域断开，所述多条第一子走线中的第二部分第一子走线贯穿所述第三显示区域；所述多条第二子走线中的第一部分第二子走线在所述第一开口区域断开，所述多条第二子走线中的第二部分第二子走线依次贯穿第一显示区域和第三显示区域或者依次贯穿第二显示区域和第三显示区域；所述第一部分第一子走线与所述第二部分第二子走线中的至少一条第二子走线分别在所述第一显示区域和所述第二显示区域电连接，所述第一部分第二子走线与所述第二部分第一子走线中的至少一条第一子走线在所述第三显示区域电连接。

例如，在本公开提供的一种显示基板中，所述第一子走线和所述存储电容的第二极板同层设置；所述第二子走线与所述数据线同层设置。

例如，在本公开提供的一种显示基板还包括第一电源线。第一电源线连接第一电压端且配置为给所述像素电路提供第一电源电压，且与所述存储电容的第二极板连接，包括沿所述第一方向延伸的多条第一子走线和沿所述第二方向延伸的多条第二子走线；所述第二信号线包括所述第二子走线，所述第二子走线依次穿过所述第一开口周边区域和所述第三显示区域。

例如，本公开提供的一种显示基板还包括第二开口区域和开口间区域；第二开口区域与所述第一开口区域相邻，且包括第二开口和围绕所述第二开口的第二开口周边区域；开口间区域位于所述第一开口区域和所述第二开口区域之间。

例如，在本公开提供的一种显示基板中，所述第二开口区域与所述第一开口区域沿所述第一方向排列；所述第一显示区域位于所述第一开口区域的远离所述开口间区域的一侧，所述第二显示区域位于所述第二开口区域的远离所述开口间区域的一侧；所述第一信号线沿所述第一方向依次穿过所述第一显示区域、所述第一开口周边区域、所述开口间区域、所述第二开口周边区域和所述第二显示区域。

例如，在本公开提供的一种显示基板中，所述第二开口区域与所述第一开口区域沿所述第二方向排列；所述第二信号线沿所述第二方向依次穿过所述第一开口周边区域、所述开口间区域、所述第二开口周边区域以及所述第三显示区域。

例如，在本公开提供的一种显示基板中，所述开口间区域、所述第一开口周边区域和所述第二开口周边区域三者中的至少一者包括第一虚拟子像素，所述第一虚拟子像素包括第一虚拟像素电路，所述第一虚拟像素电路包括第一补偿电容；所述第一补偿电容包括第一极板和第二极板。第一极板与所述第一信号线同层设置且与所述第一信号线电连接；第二极板与所述第一补偿电容的第一极板异层设置且绝缘；所述第一补偿电容的第一极板在所述衬底基板上的正投影与所述第一补偿电容的第二极板在所述衬底基板上的正投影至少部分重叠。

例如，在本公开提供的一种显示基板中，所述第一补偿电容的第二极板与所述存储电容的第二极板同层设置。

例如，在本公开提供的一种显示基板中，所述第一补偿电容的第一极板与所述第一虚拟像素电路的除了所述第一信号线的其他部分断开。

例如，在本公开提供的一种显示基板中，所述开口间区域包括第二虚拟子像素，所述第二虚拟子像素包括第二虚拟像素电路，所述第二虚拟像素电路包括第二补偿电容；所述第二补偿电容的第一极板与所述第一信号线同层设置且与所述第一信号线电连接；所述第一信号线在所述衬底基板上的正投影与所述第二补偿电容的第二极板在所述衬底基板上的正投影至少部分重叠。

例如，在本公开提供的一种显示基板中，所述第二补偿电容的第二极板包括第一主体部分和第一延伸部。第一主体部分位于所述第一信号线的在所述第二方向上的第一侧；第一延伸部自所述第一主体部分在所述第二方向上朝向所述第一信号线延伸，所述第一信号线在所述衬底基板上的正投影与所述第一延伸部在所述衬底基板上的正投影至少部分重叠。

例如，在本公开提供的一种显示基板中，所述第二补偿电容的第二极板与所述第一补偿电容的第二极板同层设置。

例如，在本公开提供的一种显示基板中，所述第二补偿电容的第一极板包括第二主体部分、第二延伸部和第三延伸部。第二主体部分位于所述第一信号线的在所述第二方向上的第一侧；第二延伸部自所述第二主体部分在所述第二方向上朝向所述第一信号线延伸，位于所述第二主体部分与所述第一信号线之间；所述第二主体部分通过所述第二延伸部与所述第一信号线电连接；第三延伸部自所述第一信号线在所述第二方向上向远离所述第二主体部分的方向延伸，位于所述第一信号线的在所述第二方向上的第二侧且与所述第一信号线电连接，所述第一信号线的第二侧与所述第一信号线的第一侧相对。

例如，在本公开提供的一种显示基板中，所述第二补偿电容的第一极板在所述衬底基板上的正投影位于所述第二补偿电容的第二极板在所述衬底基板上的正投影内。

例如，在本公开提供的一种显示基板中，所述第一主体部分与所述第一延伸部一体成型；所述第二主体部分、所述第二延伸部、所述第一信号线和所述第三延伸部一体成型。

例如，在本公开提供的一种显示基板中，所述第二虚拟子像素包括第一虚拟半导体层。第一虚拟半导体层位于所述第二补偿电容的第一极板的靠近所述衬底基板的一侧，包括间隔开以彼此不连接的第一部分和第二部分；所述第一虚拟半导体层的第一部分位于所述第一信号线的第一侧，所述第一虚拟半导体层的第二部分位于所述第一信号线的第二侧，所述第一信号线的第二侧与所述第一信号线的第一侧相对；所述第一信号线在所述衬底基板上的正投影与所述第一虚拟半导体层在所述衬底基板上的正投影不重叠。

例如，在本公开提供的一种显示基板中，所述第一虚拟半导体层的第一部分和第二部分均配置为通过所述第二虚拟像素电路被给予电信号；所述第一虚拟半导体层的第一部分在所述第一方向上具有彼此相对的第一端和第二端，所述第二端配置为通过所述第二虚拟像素电路被给予所述电信号，所述第一端与所述第二端连接。

例如，在本公开提供的一种显示基板中，所述开口间区域还包括第三虚拟子像素，每个所述第三虚拟子像素包括第三虚拟像素电路，所述第三虚拟像素电路包括第二虚拟半导体层。所述第二虚拟半导体层包括间隔开以彼此不连接的第一部分和第二部分，所述第二虚拟半导体层的第一部分位于所述第一信号线的第一侧，所述第二虚拟半导体层的第二部分位于所述第一信号线的第二侧；所述第一信号线在所述衬底基板上的正投影与所述第二虚拟半导体层在所述衬底基板上的正投影不重叠。

例如，在本公开提供的一种显示基板中，所述第三虚拟像素电路与所述像素电路具有相同的电路设计，除了所述第三虚拟半导体层被断开之外。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种显示基板的平面示意图；

图2A为本公开一实施例提供的一种显示基板的平面示意图；

图2B为图2A中的第一开口区域的局部放大示意图；

图2C为沿图2B中的I-I’线的一种截面示意图；

图2D为本公开实施例的另一种显示基板的平面示意图；

图2E为本公开实施例的再一种显示基板的平面示意图；

图2F本公开一实施例提供的一种显示基板的第一开口区域附近的像素排布的平面示意图；

图3A为图2A中的显示基板的显示区域沿A-A’线的一种截面示意图；

图3B为图2A中的显示基板的显示区域沿A-A’线的另一种截面示意图；

图3C为图2A中的显示基板的显示区域沿A-A’线的又一种截面示意图；

图4为本公开一实施例提供的一种显示基板中的像素电路的等效电路图；

图5A为本公开一实施例提供的一种显示基板中的像素电路的平面布局示意图；

图5B为沿图5A中的A1-B1线的截面示意图；

图5C-5F为本公开一实施例提供的一种显示基板的像素电路的各层的示意图；

图6是图4所示的像素电路的工作过程的信号时序图；

图7A为图2A中的第一开口区域的局部放大示意图；

图7B为沿图7A中的H-H’线的一种截面示意图；

图8A为本公开一实施例提供的又一种显示基板的平面示意图；

图8B为图8A中的第一开口区域和第二开口区域的局部放大示意图；

图8C为本公开实施例提供的另一种显示基板的第一开口区域和第二开口区域的局部放大示意图；

图9为本公开至少一实施例提供的一种显示基板中的第一虚拟像素电路的等效电路图；

图10A为本公开一实施例提供的一种显示基板中的第一虚拟像素电路的平面布局示意图；

图10B为沿图10A中的A2-B2线的截面示意图；

图10C-10G为本公开一实施例提供的一种显示基板的第一虚拟像素电路的各层的示意图；

图11为本公开一实施例提供的一种显示基板的第一开口区域或第二开口区域附近的像素排布的平面示意图；

图12A为本公开一实施例提供的一种显示基板中的第二虚拟像素电路的平面布局示意图；

图12B为沿图12A中的A3-B3线的截面示意图；

图12C-12F为本公开一实施例提供的一种显示基板的第二虚拟像素电路的各层的示意图；

图13A为本公开实施例的又一种显示基板的平面示意图；

图13B为图13A的跑道形开口的包括弧形走线的局部L1的放大示意图；

图13C为图13A的跑道形开口的包括直线走线的局部L2的放大示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在下面的描述中，当提及两个或更多部件“一体成型”时，表示这些部件通过至少同一原料层形成，例如通过对同一膜层进行同一次构图工艺形成，由此彼此之间不存在界面而是连续的。

图1为一种显示基板的平面示意图。如图1所示，该显示基板10包括显示区域101和围绕显示区域101的周边区域102，显示区域101被设计为例如在至少一侧具有凹口103的不规则形状，该显示基板10可以在凹口103的区域中布置例如摄像头、距离传感器等器件，由此有助于实现显示基板10的窄边框设计。

如图1所示，显示区域101包括位于凹口103的左右两侧的第一显示区域1011和第二显示区域1012，第一显示区域1011与和第二显示区域1012相对于显示区域101的底边（图中下侧边缘）处于相同的水平位置，例如由图中相同的左右水平延伸的一条或多条扫描信号线（栅线）驱动。当然，在其他一些实施例中，第一显示区域与第二显示区域也可以处于不同的水平位置，例如当采用该显示基板的显示屏为异形（非矩形或非类似矩形）显示屏时，在异形屏中，例如第一显示区域与第二显示区域沿显示屏地弯曲的边缘排布，则第一显示区域与第二显示区域未必在同一水平位置。由于凹口103的存在，位于第一显示区域1011与和第二显示区域1012中的同一行像素的像素数量，比除了第一显示区域1011与和第二显示区域1012外的显示区域101中其他部分（例如图1中的中部）的一行像素的像素数量少。因此，在该显示基板10中，对于水平延伸的用于为第一显示区域1011与和第二显示区域1012中的同一行像素提供显示信号（例如扫描信号）的信号线所连接的像素数量，与用于为除了第一显示区域1011与和第二显示区域1012外的显示区域101中其他部分的一行像素提供电信号（例如扫描信号）的信号线所连接的像素数量不同，并且在凹口103为不规则形状（例如梯形、水滴形等）时，第一显示区域1011和第二显示区域1012中不同行像素的像素数量也可能不同。因此，在该显示基板10中，由于不同行像素的像素数量不同，导致连接不同行像素的信号线的负载不同，进而这些信号线传输信号的速度不同，实际的显示信号与设计值之间的偏差不同，这会影响显示基板的显示效果。

例如，可以对这些负载不同的信号线进行负载补偿，以使这些信号线的负载基本相同，从而减小由于设置凹口103对显示质量的不利影响。

本公开至少一实施例提供了一种显示基板，该显示基板包括衬底基板、第一信号线和第二信号线。衬底基板包括第一开口区域和显示区域；第一开口区域包括第一开口和围绕所述第一开口的第一开口周边区域；显示区域至少部分围绕所述第一开口区域，且包括第一显示区域和第二显示区域。第一显示区域位于所述第一开口区域的第一侧；第二显示区域位于所述第一开口区域的第二侧，所述第一侧与所述第二侧在第一方向上彼此相对，所述第一显示区域和所述第二显示区域包括第一像素阵列；第一信号线配置为给所述第一像素阵列提供第一显示信号，沿所述第一方向依次穿过所述第一显示区域、所述第一开口周边区域和所述第二显示区域，包括位于所述第一开口周边区域的第一引线部和第一绕线部；所述第一绕线部部分围绕所述第一开口设置，所述第一引线部与所述第一绕线部连接；第二信号线配置为给所述第一像素阵列提供第二显示信号，沿与所述第一方向相交的第二方向穿过所述第一开口周边区域，包括位于所述第一开口周边区域的第二绕线部，其中，所述第二绕线部部分围绕所述第一开口设置；所述第一引线部在所述衬底基板上的正投影与所述第二信号线在所述衬底基板上的正投影具有第一交叠区，所述第一绕线部在所述衬底基板上的正投影与所述第二绕线部在所述衬底基板上的正投影具有第二重叠区，所述第一交叠区的面积小于所述第二重叠区的面积。

本公开至少一实施例还提供一种显示基板，该显示基板包括：衬底基板、第一信号线和第二信号线。衬底基板包括：第一开口区域、第二开口区域、开口间区域和显示区域。第一开口区域包括第一开口和围绕所述第一开口的第一开口周边区域；第二开口区域与所述第一开口区域相邻设置，且包括第二开口和围绕所述第二开口的第二开口周边区域；开口间区域位于所述第一开口区域和所述第二开口区域之间，所述开口间区域、所述第一开口周边区域和所述第二开口周边区域三者中的至少一者包括第一虚拟子像素；显示区域至少部分围绕所述第一开口区域、所述第二开口区域和所述开口间区域，且包括像素阵列；第一信号线延伸穿过所述开口间区域，配置为给所述像素阵列提供第一显示信号且穿过所述第一虚拟子像素，所述第一虚拟子像素包括第一虚拟像素电路，所述第一虚拟像素电路包括第一补偿电容。所述第一补偿电容包括：第一极板和第二极板。第一极板与所述第一信号线同层设置且与第一信号线电连接；第二极板与所述第一极板异层设置且绝缘，其中，所述第一补偿电容的第二极板在所述衬底基板上的正投影与所述第一补偿电容的第一极板在所述衬底基板上的正投影至少部分重叠。

下面通过几个具体的实施例对本公开进行说明。为了保持本发明实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。当本发明实施例的任一部件在一个以上的附图中出现时，该部件在每个附图中由相同的参考标号表示。

图2A为本公开实施例的一种显示基板的平面示意图，图2B为图2A中的第一开口区域的局部放大示意图。

如图2A和图2B所示，显示基板20包括衬底基板、第一信号线23和第二信号线24。衬底基板包括第一开口区域202A、显示区域201和边框区204。第一开口区域202A包括第一开口201A和围绕第一开口201A的第一开口周边区域203A；显示区域201围绕第一开口区域202A，边框区204围绕显示区域201。

显示区域201包括阵列排布的像素，每个像素包括一个或多个子像素，还包括用于向子像素传输各种电信号的各种信号线，以用于实现显示功能；边框区204包括各种驱动电路、电连接子像素的信号线、接触垫等，边框区204的信号线与显示区域201中的信号线（例如栅线、数据线等）电连接（或一体形成）以为子像素提供电信号（例如扫描信号、数据信号等）。

例如第一开口201A允许来自显示基板的显示侧的光通过以到达摄像头、距离传感器，以实现光感应，从而实现图像拍摄、距离感应等功能；例如，第一开口201A所对应的区域中，在显示基板背侧（即与显示侧相对的一侧）可设置摄像头、距离传感器等器件，摄像头、距离传感器等至少部分通过第一开口201A暴露。

例如来自边框区204的各种信号线延伸穿过显示区域201，当遇到第一开口区域201A时，这些信号线穿过第一开口周边区域203A而绕过第一开口201A，然后再进入显示区域201中，以给途经的子像素提供电信号（例如扫描信号、数据信号等），由此，可不在第一开口201A中设置这些信号线，以增大第一开口201A的光透过率。

显示区域201包括第一显示区域2011和第二显示区域2012。第一显示区域2011位于第一开口区域202A的第一侧，第二显示区域2012位于第一开口区域202A的第二侧，该第一侧与该第二侧在第一方向R1（图中的水平方向）上彼此相对。例如，第一显示区域2011、第一开口周边区域203A和第二显示区域2012沿第一方向R1依次排列。第一显示区域2011和第二显示区域2012构成的整体包括第一像素阵列。例如，第一像素阵列包括多个呈阵列排布的像素，每个像素包括多个子像素，每个子像素包括像素电路。

例如显示基板包括多条第一信号线2301/2302/2303/2304/2305/2306，以图2B中的第一信号线2301为例，第一信号线2301配置为给第一像素阵列提供第一显示信号，且沿第一方向R1依次穿过第一显示区域2011、第一开口周边区域203A和第二显示区域2012，从而电连接位于第一开口201A的相对两侧的第一显示区域2011和第二显示区域2012中的子像素，例如为第一显示区域2011和第二显示区域2012中与第一开口周边区域203A中处于同一水平位置的多个像素的子像素提供第一显示信号。在各实施例中，该第一显示信号例如可以是栅扫描信号、发光控制信号或者复位电压信号等任何形式的电信号。例如，多条第一信号线2301/2302/2303/2304/2305/2306可以为第一显示区域2011和第二显示区域2012中的像素电路提供扫描信号、发光控制信号、复位电压信号等中的一种或多种。

图2C为沿图2B中的I-I’线的一种截面示意图。结合图2B与图2C，第一信号线2301包括位于第一开口周边区域203A的第一引线部E1A1/ E2A2（即,以一条第一信号线为例，例如第一引线部为图2B中的直线段E1A1和直线段E2A2）和位于第一开口周边区域203A的第一绕线部A1A2（即第一绕线部为图2B中的曲线段A1A2）；第一绕线部A1A2部分围绕第一开口201A设置。第二信号线24配置为给第一像素阵列提供第二显示信号，沿与第一方向R1相交的第二方向R2穿过第一开口周边区域203A，包括位于第一开口周边区域203A的第二绕线部C1C2，即第二绕线部为图2B中的曲线段C1C2；第二绕线部C1C2部分围绕第一开口201A设置。第一引线部E1A1/ E2A2在衬底基板上的正投影与第二信号线24在衬底基板上的正投影分别具有第一交叠区S1/S2，即两者交叉处的区域。第一绕线部A1A2在衬底基板上的正投影与第二绕线部C1C2在衬底基板上的正投影具有第二重叠区，例如这两者在A1C1段和D1A2段重叠，第二重叠区为A1C1和D1A2所代表的区域。如此，由于第一交叠区和第二重叠区的形成，在垂直于衬底基板的方向上彼此重叠的第一信号线2301与第二信号线24之间形成补偿电容，补偿了第一信号线上的负载，从而减小由于第一像素阵列中不同行像素的像素数量不同而导致连接不同行像素的第一信号线的负载不同而造成的显示差异，使第一显示区域2011和第二显示区域2012的显示效果与显示区域201中不设置有第一开口区域202A的像素行的显示效果一致，提升显示质量。同时，上述走线方式还能够减小第一信号线与第二信号线的排布空间，尽可能减小当第一开口周边区域203A占用的面积。因此，例如当通过第一开口区域202A实现屏下摄像功能时减小第一开口区域202A对该区域显示效果的影响，或者，在其他实施例中，当第一开口周边区域203A位于边框区204中时，也可减小边框区204的宽度，进而有助于实现显示基板20的窄边框、大屏化设计。例如，如图2B所示，第一信号线2301的引线部E1A1在衬底基板上的正投影与第二信号线24的第二绕线部在衬底基板上的正投影具有第一交叠区。

例如，同一条第一信号线2301的引线部E1A1可以与多条第二信号线24形成第一交叠区，即同一条第一信号线2301的引线部E1A1可以与多条第二信号线24交叉，以更大程度地增大第一交叠区所形成的补偿电容，更大程度地增大第一信号线2301的负载。

需要说明的是，在本公开实施例中，例如，如图2B所示，第二重叠区在第一方向R1上和在第二方向R2方向上均有分量，即，第二重叠区不仅仅沿第一方向延伸，也不仅仅沿第二方向延伸。从而，相比于仅仅沿第一方向R1延伸的直线型的的信号线之间彼此重叠的情形或仅沿第二方向R2延伸的直线型的的信号线之间彼此重叠的情形，本公开实施例能够充分利用围绕第一开口的第一开口周边区域的空间满足更大范围的补偿电容的需求，可扩大由第二重叠区形成的补偿电容的幅值。

例如，第一绕线部A1A2从第一开口201A的第一侧围绕第一开口201A地延伸至第一开口201A的第二侧，第一开口201A的第一侧与第一开口201A的第二侧在第一方向R1上彼此相对；第二绕线部C1C2从第一开口201A的第三侧围绕第一开口201A地延伸至第一开口201A的第四侧，第一开口201A的第三侧与第一开口201A的第四侧在第二方向R2上彼此相对。

例如，在上述图示的实施例中，第一绕线部A1A2的平面形状和第二绕线部C1C2的平面形状分别构成第一开口201A的平面形状的同心环的一部分。例如，第一开口201A的平面形状为圆形，第一绕线部A1A2的平面形状和第二绕线部C1C2的平面形状分别构成该圆形的同心环的一部分。此时，第一绕线部A1A2的平面形状和第二绕线部C1C2的平面形状均为圆弧，即第一绕线部的平面形状和第二绕线部的平面形状分别包括圆弧形。由此，第一绕线部A1A2和第二绕线部C1C2与第一开口201A和第一开口周边区域203A的形状相配合，这一设计充分利用第一开口周边区域203A的面积，以利于减小第一开口周边区域203A所占用的面积，减小第一开口区域202A占用的显示区域的面积，例如通过第一开口区域202A实现屏下摄像功能时，可以减小第一开口区域202A对该区域显示效果的不利影响。

例如，在一些实施例中，第一显示区域2011和第二显示区域2012构成的整体包括被第一开口区域202A隔开的多行像素，并且，第一显示区域2011的多行像素和第二显示区域2012的多行像素彼此一一对应。例如，第一显示区域2011的第n行（n为正整数）像素和第二显示区域2012的第n行像素对应，从显示效果来看位于同一行中，因此在本文中视为显示区域201中的同一行像素。

例如，第一像素阵列包括分别沿第一方向R1延伸的第一像素行和第二像素行，第一像素行和第二像素行在第二方向R2上排列，第一像素行和第二像素行均被第一开口区域202A断开。例如，图2F示出了第一开口区域2011附近的像素排布的平面示意图。例如，在一些示例中，如图2F所示，假设第一行和第六行为满行的像素行，第二行到第五行为图2B中第一开口区域2011两侧的像素行，为非满行的像素行。如图2B所示，显示基板20包括多条第一信号线23，多条第一信号线23包括配置为给第一像素行提供第一显示信号的第一信号线2301以及配置为给第二像素行提供第一显示信号的第一信号线2302。例如，第一像素行和第二像素行可以为相邻的两个像素行，例如分别为图2F中所示的第二行和第三行；又例如，第一像素行和第二像素行可以为不相邻的两个像素行，例如分别为图2F中所示的第二行和第四行。例如第一信号线2301与第一信号线2302同层设置。第一信号线2301的第一绕线部A1A2朝向第一开口201A的第三侧凸出且在第一开口201A的第三侧部分地围绕第一开口201A。第一信号线2302的第一绕线部B1B2朝向第一开口201A的第四侧凸出且在第一开口201A的第四侧部分地围绕第一开口201A。由此，第一信号线2301为第一显示区域2011和第二显示区域2012中沿第一方向R1排布的第一像素行提供第一显示信号。第一信号线2302为第一显示区域2011和第二显示区域2012中沿第一方向R1排布的第二像素行提供第一显示信号。例如，第一信号线2301和第一信号线2302为栅扫描信号线，对应地，第一显示信号为栅扫描信号。此时，第一信号线2301和第一信号线2302是给第一显示区域2011和第二显示区域2012中的不同的像素行提供栅扫描信号的栅扫描信号线（也可以简称为栅线）。

例如，图中的一条第二信号线24与两条不同的第一信号线在垂直于衬底基板的方向上至少部分重叠，这两条第一信号线分别给第一像素阵列的两个不同像素行提供第一显示信号。例如，第一信号线2302的第一绕线部B1B2与第二信号线24的第二绕线部C1C2在衬底基板上的正投影部分重叠，例如这两者在A1C1段和B1C2段重叠。由此，在垂直于衬底基板的方向上彼此重叠的第一信号线2302与第二信号线24之间形成补偿电容，补偿了第一信号线2302上的负载。

例如，第一像素阵列包括分别沿第二方向R2延伸的第一像素列和第二像素列，第一像素列和第二像素列在第一方向R1上排列。显示基板20包括多条第二信号线24，多条第二信号线24包括配置为给第一像素列提供第二显示信号的第二信号线241和配置为给第二像素列提供所述第二显示信号的第二信号线242。例如，在一些示例中，如图2F所示，第一像素列和第二像素列可以为相邻的两个像素列，例如分别为图2F中所示的第七列和第八行；又例如，第一像素列和第二像素列也可以为不相邻的两个像素列，例如分别为图2F中所示的第七列和第九列。第二信号线241的第二绕线部C1C2朝向第一开口201A的第一侧凸出且在第一开口201A的第一侧部分地围绕第一开口201A；第二信号线242的第二绕线部D1D2朝向第一开口201A的第二侧凸出且在第一开口201A的第二侧部分地围绕第一开口201A，以避免影响第一开口201A的光透过率。

需要说明的是，图2F只是示例性的，本公开实施例中的像素行和像素列的个数不限于是图2F所示的个数。

例如，第一信号线2301的第一绕线部A1A2与第一信号线2302的第一绕线部B1B2相对于沿第一方向R1的对称轴基本对称。第二信号线241的第二绕线部C1C2与第二信号线242的第二绕线部D1D2相对于沿第二方向R2的对称轴基本对称。由此，第一绕线部A1A2和第二绕线部C1C2与第一开口201A和第一开口周边区域203A的形状相配合，这一设计充分利用第一开口周边区域203A的面积，以利于减小第一开口周边区域203A所占用的面积，减小第一开口区域202A占用的显示区域的面积，例如通过第一开口区域202A实现屏下摄像功能时，可以减小第一开口区域202A对该区域显示效果的不利影响。

当然，在其他一些实施例中，第一信号线2301的第一绕线部A1A2与第一信号线2302的第一绕线部B1B2也可以不相对于沿第一方向R1的对称轴对称；第二信号线241的第二绕线部C1C2与第二信号线242的第二绕线部D1D2也可以不相对于沿第二方向R2的对称轴基本对称。

与第一信号线2301和第一信号线2302类似，第一信号线2303和第一信号线2304也是如此。应该理解，本实施例仅以所示出的第一信号线和第二信号线为例，并不限于只有图2B所示出的第一信号线和第二信号线。

例如，如图2A和图2B所示，显示基板20还包括第三显示区域2013。例如，第三显示区域2013包括在第二方向R2上位于第一显示区域2011和第二显示区域2012的第一侧的第一部分2013C以及在第二方向R2上位于第一显示区域2011和第二显示区域2012的第二侧的第二部分2013D，第一显示区域2011和第二显示区域2012的第一侧与第一显示区域2011和第二显示区域2012的第二侧在第二方向R2上彼此相对；第一部分2013C和第二部分2013D均与第一显示区域2011和第二显示区域2012相接。

例如，第三显示区域2013的第一部分2013C的在第二方向R2上彼此相对的两个边缘2013A和2013B，分别与第一显示区域2011的沿第二方向R2延伸且远离第一开口201A的边缘2011A、以及第二显示区域201的沿第二方向R2延伸且远离第一开口201A的边缘2012A对齐。第三显示区域2013包括第二像素阵列，第二像素阵列包括多行多列像素。如图图2A和2B所示，显示基板20还包括多条第三信号线2307，多条第三信号线2307位于第三显示区域2013的第一部分2013C和第二部分2013D中。图2A和图2B示出一条位于第三显示区域2013的第一部分2031A的第三信号线2307，以作为示例。第三信号线2307配置为分别给第二像素阵列包括的多行像素提供第三扫描信号且沿第一方向R1延伸；例如，在本实施例中，第二信号线24沿第二方向R2依次穿过第三显示区域2013的第二部分2013D、第一开口周边区域203A和第三显示区域2013的第一部分2013C，且配置为给第二像素阵列的多列像素提供第二显示信号。

第三显示区域2013也包括多个像素，每个像素包括多个子像素，每个子像素包括像素电路。第三显示区域2013的每个像素可与第一显示区域和第二显示区域的每个像素的结构相同。例如，在一些实施例中，第三显示区域2013中的多行多列的子像素中的每一行像素所包括的像素数量基本相同。此时，多条第三信号线2037分别电连接的像素的数量基本相同，因此多条第三信号线2037具有基本相同的负载。例如，多行多列的像素中的每一行像素所包括的像素数量多于第一像素阵列的第一像素行包括的像素数量、多于第一像素阵列的第二像素行包括的像素数量。例如，经过负载补偿后的每条第一信号线2301/2302/2303/2304的负载与多条第三信号线2037的负载基本相同，进而每条第一信号线2301/2302/2303/2304与每条第三信号线2037传输信号的速度基本相同，传输给子像素的像素电路的实际显示信号与设计值之间的偏差基本一致，由此可以保持显示区域201的显示一致性，提高显示基板20的显示效果。

例如，如图2B所示，第二信号线24为数据线，且配置为给子像素提供用于控制子像素的发光灰度的数据信号。

如图2B所示，例如，显示基板20还包括第一电源线VDD，第一电源线VDD连接第一电压端，且配置为给一个或多个子像素的像素电路提供第一电源电压。例如，第一电源线VDD包括沿第一方向R1延伸的多条第一子走线2421/2422和沿第二方向R2延伸的多条第二子走线2423/2424。多条第一子走线2421/2422中的第一部分第一子走线2421在第一开口区域202A断开，多条第一子走线2421/2422中的第二部分第一子走线2422贯穿第三显示区域2013。例如，在图2B中，第一子走线2422沿第一方向R1贯穿第三显示区域2013的第一部分2013C。多条第二子走线2423/2424中的第一部分第二子走线2423在第一开口区域202A断开，多条第二子走线2423/2424中的第二部分第二子走线2424依次贯穿第一显示区域2011和第三显示区域2013，例如，在本实施例中依次贯穿第三显示区域2013的第二部分2013D、第一显示区域2011和第三显示区域2013的第一部分2013C。或者，第二子走线2424依次贯穿第二显示区域2012和第三显示区域2013，例如在本实施例中依次贯穿第三显示区域2013的第二部分2013D、第二显示区域2012和第三显示区域2013的第一部分2013C。第一部分第一子走线2421与第二部分第二子走线2424中的至少一条第二子走线2424分别在第一显示区域2011和第二显示区域2012电连接，第一部分第二子走线2423与第二部分第一子走线2422中的至少一条第一子走线2422在第三显示区域2013电连接，以给第一像素阵列和第二像素阵列的各行各列的子像素均提供第一电源电压。

本公开至少一实施例提供的显示基板的第一开口区域的平面形状不限于是圆形，例如也可以为矩形、椭圆形等规则图形，或者为跑道形、水滴形等不规则图形。这些情形下，第一信号线和第二信号线的设置原则和技术效果与上述圆形的示例的相同或类似。

在本公开的实施例中，第一开口区域也不限于被显示区域完全围绕。例如，图2D为本公开实施例的另一种显示基板的平面示意图。在图2D所示的实施例中，第一开口区域202A为类似矩形的凹槽。第一开口区域202A位于显示区域201的一端，第一开口区域202A的上侧不存在显示区域，显示区域201部分围绕第一开口区域202A。又例如，在图2E所示的实施例中，第一开口区域202A位于整个显示基板的中部偏下的位置，例如在第一开口201A中设置光电转换器件以用于指纹识别；并且，第一开口区域202A的平面形状与第一开口201A的平面形状均为矩形，第一开口周边区域203A的平面形状为围绕该矩形的矩形环。例如，在该第一开口周边区域203A中，第一信号线的弯折部分与第二信号线的弯折部分的平面形状分布构成围绕该矩形的矩形环的一部分，例如该矩形环是该矩形的同心环。

上述实施例只是示例性的，本公开对第一开口区域202A的平面形状、设置位置不作限定，可根据需要进行设计。

图3A为图2A中的显示基板的显示区域沿A-A’线的一种截面示意图，图3B为图2A中的显示基板的显示区域沿A-A’线的另一种截面示意图。

如图3A所示，显示基板20的显示区域201的每个子像素的像素电路包括晶体管（以薄膜晶体管（TFT）为例进行描述）、发光元件180和存储电容Cst。薄膜晶体管包括有源层120、栅极121和源漏极122/123；存储电容Cst包括第一极板CE1和第二电容极板CE2。发光元件180包括阴极183、阳极181以及阴极183和阳极181之间的发光层182，阳极181与薄膜晶体管TFT的源漏极122/123中之一，例如漏极123，电连接。例如，该发光元件例如可以为有机发光二极管（OLED）或量子点发光二极管（QLED），相应地，发光层182为有机发光层或量子点发光层。

例如，栅极121、整个第一信号线2301与存储电容Cst的第一极板CE1同层设置。或者，在图3B所示的实施例中，上述图2B所示的第一信号线2301/2032的位于第一开口周边区域203A中的部分与第一信号线2301/2032的位于第一显示区域2011和第二显示区域2012中的部分异层设置（即与栅极121和存储电容Cst的第一极板CE1异层设置）。此时，第一信号线2301/2032的位于第一开口周边区域203A中的部分通过过孔与第一信号线2301/2032的位于第一显示区域2011和第二显示区域2012中的部分电连接。例如，栅极121与第一信号线2301/2032的位于第一显示区域2011和第二显示区域2012中的部分、以及存储电容Cst的第一极板CE1同层设置；第一信号线2301/2032的位于第一开口周边区域203A中的部分与存储电容Cst的第二极板CE2同层设置。同层设置的结构可通过一次构图工艺形成，由此可以简化显示基板20的制备工艺。图3B所示的实施例的其他结构均与图3A中的相同，请参考对于图3A的描述。

例如，如图3A所示，显示区域201还包括位于有源层120与栅极121之间的第一栅绝缘层151、位于栅极121上方的第二栅绝缘层152以及层间绝缘层160，第二栅绝缘层152位于第一极板CE1和第二电容极板CE2之间，使得第一极板CE1、第二栅绝缘层152和第二电容极板CE2构成存储电容Cst。层间绝缘层160覆盖在第二电容极板CE2上。

例如，如图3A所示，显示区域201还包括覆盖像素电路的绝缘层113（例如钝化层）和第一平坦化层112。显示区域201还包括用于限定多个子像素的像素界定层170以及像素界定层170上的隔垫物（未示出）等结构。如图3A所示，在一些实施例中，绝缘层113位于源漏极122/123上方（例如钝化层，由氧化硅、氮化硅或者氮氧化硅等材料形成），绝缘层113上方设置有第一平坦化层112，阳极181通过贯穿第一平坦化层112和绝缘层113的过孔与漏极123电连接。

例如，如图3A所示，显示基板20的第一开口周边区域203A还包括封装层291、292和293。显示区域201还包括封装层190，封装层190包括多个封装子层191/192/193。当然，封装层190不限于3层，还可以为2层，或者4层、5层或者更多层。例如，第一封装层291与封装层190中的第一封装子层191同层设置，第二封装层292与封装层190中的第二封装子层192同层设置，第三封装层293与封装层190中的第三封装子层193同层设置，例如，第一封装层291和第三封装层293均可以包括无机封装材料，例如包括氧化硅、氮化硅或者氮氧化硅等，第二封装层292可以包括有机材料，例如包括树脂材料等。显示区域201和第一开口周边区域203A多层封装结构可以达到更好的封装效果，以防止水汽或氧气等杂质渗入显示基板20内部。

在一些实施例中，如图3A所示，显示基板还包括位于衬底基板210上的缓冲层111，缓冲层111作为过渡层，可以防止衬底基板210中的有害物质侵入显示基板20的内部，又可以增加显示基板20中的膜层在衬底基板210上的附着力。例如，缓冲层111的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料形成的单层或多层结构。

图3C为图2A中的显示基板的显示区域沿A-A’线的又一种截面示意图，图3C只示出了显示区域的部分截面图。与图3A所示的显示区域不同的是，图3C示出的显示区域中，发光元件180的阳极181通过转接电极171与薄膜晶体管TFT的漏极123电连接。此时，转接电极171上覆盖有第二平坦化层114，例如，在第一平坦化层112上方覆盖有第二平坦化层114。图3C中左侧的显示区201的截面图中的第二平坦化层114延伸至第一开口周边区域203A中，从而形成如图3C中右侧的第一开口周边区域203A的截面图所示的结构。

例如，在其他实施例中，显示基板的显示区域也可以不具有绝缘层113和第二平坦化层114。

例如，本公开的至少一个实施例中，衬底基板210可以为玻璃基板、石英基板、金属基板或树脂类基板等。例如，衬底基板210的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料。例如，衬底基板210可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。

例如，第一栅绝缘层151、第二栅绝缘层152、层间绝缘层160、第一平坦化层112、像素界定层170以及隔垫物中任一的材料可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，或者可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。本公开的实施例对第一栅绝缘层151、第二栅绝缘层152、层间绝缘层160、第一平坦化层112、像素界定层170以及隔垫物的材料均不做具体限定。例如，第一栅绝缘层151、第二栅绝缘层152、层间绝缘层160、第一平坦化层112、第二平坦化层114、像素界定层170以及隔垫物的材料可以彼此相同或部分相同，也可以彼此不相同，本公开的实施例对此不作限制。

例如，如图2B所示，显示基板20还可以包括位于第一开口周边区域203A中且至少部分围绕第一开口201A的阻隔墙28。例如，在垂直于衬底基板210的方向上，阻隔墙28与第一信号线和第二信号线至少部分重叠。阻隔墙28能够在第一开口周边区域203A提供阻隔和支撑作用，维持第一开口201A的稳定以及保护第一开口201A中的摄像头等光电传感器件，同时阻挡水汽、氧等有害杂质经由第一开口201A扩散到显示区域中，由此防止了有害杂质导致显示区域中的像素电路劣化。

图4为本公开至少一实施例提供的一种显示基板中的像素电路的等效电路图；图5A-5E为本公开一些实施例提供的一种显示基板中的像素电路的各层的示意图。

在一些实施例中，如图4所示，像素电路包括多个薄膜晶体管：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、连接到多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7的多条信号线和存储电容Cst，也即，该实施例中像素电路为7T1C结构。相应地，多条信号线包括栅线GLn/GLn-1（即扫描信号线）、发光控制线EM、初始化线RL、数据线DATA和第一电源线VDD。栅线GLn/GLn-1可包括第一栅线GLn和第二栅线GLn-1。例如，第一栅线GLn用于传输栅极扫描信号，第二栅线GLn-1用于传输复位电压信号发光控制线EM用于传输发光控制信号，例如连接到第一发光控制端EM1（下文所称的第一发光控制线EM1指与第一发光控制端EM1连接且配置为给第一发光控制端EM1提供第一发光控制信号的信号线）和第二发光控制端EM2（下文所称的第二发光控制线EM2指与第二发光控制端EM2连接且配置为给第二发光控制端EM2提供第二发光控制信号的信号线）。第五晶体管T5的栅极与第一发光控制端EM1连接，或作为第一发光控制端EM1，以接收第一发光控制信号；第六晶体管T6的栅极与第二发光控制端EM2连接，或作为第二发光控制端EM2，以接收第二发光控制信号。例如，上述第一信号线为栅线GLn/GLn-1（即栅扫描信号线），对应地，第一显示信号为栅扫描信号。

例如，在本公开一些实施例提供的显示基板中，第一信号线23还可以包括与发光控制端连接的发光控制线。例如，在本公开一些实施例中，图2B中所示的第一信号线2305/2306可以连接到第一发光控制端EM1或第二发光控制端EM2，可以使第一发光控制端EM1或第二发光控制端EM2与第二信号线至少部分重叠，以对第一发光控制端EM1或第二发光控制端EM2的负载进行补偿，提高整个显示区域201的显示均一性。

需要说明的是，本公开实施例包括但并不限于上述7T1C结构的像素电路，像素电路也可采用其他类型的电路结构，例如7T2C结构或者9T2C结构等，本公开实施例对此不作限制。

例如，如图4所示，第一薄膜晶体管T1的第一栅极与第三薄膜晶体管T3的第三漏极D3和第四薄膜晶体管T4的第四漏极D4电连接。第一薄膜晶体管T1的第一源极S1与第二薄膜晶体管T2的第二漏极D2和第五薄膜晶体管T5的第五漏极D5电连接。第一薄膜晶体管T1的第一漏极D1与第三薄膜晶体管T3的第三源极S3和第六薄膜晶体管T6的第六源极S6电连接。

例如，如图4所示，第二薄膜晶体管T2的第二栅极被配置为与第一栅线GLn电连接，以接收栅极扫描信号；第二薄膜晶体管T2的第二源极S2被配置为与数据线DATA电连接，以接收数据信号；第二薄膜晶体管T2的第二漏极D2与第一薄膜晶体管T1的第一源极S1电连接。

例如，如图4所示，第三薄膜晶体管T3的第三栅极被配置为与第一栅线GLn电连接，第三薄膜晶体管T3的第三源极S3与第一薄膜晶体管T1的第一漏电极D1电连接，第三薄膜晶体管T3的第三漏极D3与第一薄膜晶体管T1的第一栅极电连接。

例如，如图4所示，第四薄膜晶体管T4的第四栅极被配置为与第二栅线GLn-1电连接以接收复位电压信号，第四薄膜晶体管T4的第四源极S4被配置为与初始化线RL电连接以接收初始化电压信号，第四薄膜晶体管T4的第四漏极D4与第一薄膜晶体管T1的第一栅极电连接。

例如，如图4所示，第五薄膜晶体管T5的第五栅极被配置为与发光控制线EM电连接以接收发光控制信号，第五薄膜晶体管T5的第五源极S5被配置为与第一电源线VDD电连接以接收第一电源信号，第五薄膜晶体管T5的第五漏极D5与第一薄膜晶体管T1的第一源极S1电连接。

例如，如图4所示，第六薄膜晶体管T6的第六栅极被配置为与发光控制线EM电连接以接收发光控制信号，第六薄膜晶体管T6的第六源极S6与第一薄膜晶体管T1的第一漏极D1电连接，第六薄膜晶体管T6的第六漏极D6与发光元件180的第一显示电极（例如阳极）电连接。图3A-3C中的薄膜晶体管TFT即第六薄膜晶体管T6。

例如，如图4所示，第七薄膜晶体管T7的第七栅极被配置为与第二栅线GLn-1电连接以接收复位电压信号，第七薄膜晶体管T7的第七源极S7与发光元件180的第一显示电极（例如阳极181）电连接，第七薄膜晶体管T7的第七漏极D7被配置为与初始化线RL电连接以接收初始化电压信号。例如，第七薄膜晶体管T7的第七漏极D7可以通过连接到第四薄膜晶体管T4的第四源极S4以实现与初始化线RL电连接。

例如，如图4和图5A所示，存储电容Cst包括第一极板CE1和第二极板CE2。第二极板CE2与第一电源线VDD电连接，第一极板CE1与第一薄膜晶体管T1的第一栅极和第三薄膜晶体管T3的第三漏极D3电连接。例如，第一电源线VDD包括第一子走线2422和第二子走线2424。第一电源线VDD连接第一电压端；例如，第二子走线2424与存储电容的第二极板CE2通过第三过孔VH3连接；例如第二子走线2424与存储电容的第二极板CE2一体成型，第二子走线2422与第一子走线2422通过第九过孔VH9连接。

例如，如图4所示，发光元件180的第二显示电极（例如阴极183）与第二电源线VSS电连接。

例如第一电源线VDD为像素电路提供高电压的电源线，第二电源线VSS连接第二电压端第二电源线VSS为像素电路提供低电压（低于前述高电压）的电源线。在如图4所示的实施例中，第一电源线VDD提供恒定的第一电源电压，第一电源电压为正电压；第二电源线VSS提供恒定的第二电源电压，第二电源电压可以为负电压等。例如，在一些示例中，第二电源电压可以为接地电压。

需要说明的是，上述的复位电压信号和上述的初始化电压信号可为同一信号。

需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的，本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。

在一些实施例中，如图5A所示，像素电路包括上述的薄膜晶体管T1、T2、T3、T4、T5、T6和T7、存储电容Cst、连接到多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7的第一栅线GLn、第二栅线GLn-1、发光控制线EM、初始化线RL、数据线DATA和第一电源线VDD。

下面，结合图4和图5A-5E对像素电路的结构进行说明。

例如，图5A为像素电路的半导体层、第一导电层、第二导电层和第三导电层的层叠位置关系的布局示意图。

图5C示出了像素电路的半导体层。例如，图5C所示的该半导体层包括图3A中所示的有源层120，该有源层120例如为第六薄膜晶体管T6的有源层。如图5C所示，半导体层可采用半导体材料层通过构图工艺形成。半导体层可用于制作上述的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的有源层，各有源层可包括源极区域、漏极区域以及源极区域和漏极区域之间的沟道区。例如，半导体层可采用非晶硅、多晶硅、氧化物半导体材料（例如，氧化铟镓锡（IGZO））等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。

例如，该像素电路的半导体层可以与第一开口周边区域203A中的半导体图案同层形成（当第一开口周边区域203A包括第一虚拟像素时，该半导体图案为第一虚拟像素的半导体层，下文中将详细介绍），即该像素电路的半导体层与第一开口周边区域203A中的半导体图案可采用相同的半导体材料层通过相同的构图工艺形成。

在本公开一些实施例提供的显示基板中，在上述的半导体层上形成有绝缘层；为了清楚起见，图5A、图5C-5F中未示出绝缘层。

图5D示出了像素电路的第一导电层。例如，如图5D所示，像素电路的第一导电层设置在上述绝缘层上，从而与图5D所示的半导体层绝缘。第一导电层可包括存储电容Cst的第一极板CE1、第一栅线GLn、第二栅线GLn-1、发光控制线EM、以及第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极。如图5C所示，第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极为第一栅线GLn、第二栅线GLn-1与半导体层交叠的部分。第三薄膜晶体管T3可为双栅结构的薄膜晶体管，第三薄膜晶体管T3的一个栅极可为第一栅线GLn与半导体层交叠的部分，第三薄膜晶体管T3的另一个栅极可为从第一栅线GLn突出的突出部；第一薄膜晶体管T1的栅极可为第一极板CE1。第四薄膜晶体管T4可为双栅结构的薄膜晶体管，两个栅极分别为第二栅线GLn-1与半导体层交叠的部分。

例如上述各个薄膜晶体管的栅极分别与相应的第一栅线GLn或第二栅线GLn-1一体成型。

例如，图2B中所示的第一信号线2301/2302/2303/2304为第一栅线GLn或第二栅线GLn-1，即各个薄膜晶体管的栅极、第一信号线与存储电容Cst的第一极板CE1同层设置，可通过同一次构图工艺同时形成。

例如，如图5D所示，上述第一信号线2301为第一栅线GLn；例如，在一些实施例中，第一信号线2301还可包括第二栅线GLn-1。下面以上述第一信号线2301为第一栅线GLn作为示例。例如，在一些实施例中，图2B所示的第一信号线2301的位于第一开口周边区域203A中的部分与第一信号线2301的位于第一显示区域2011和第二显示区域2012中的部分同层设置，即图5D中的第一栅线GLn从第一显示区域2011延伸进入第一开口周边区域203A，再从第一开口周边区域203A延伸至第二显示区域2012，第一栅线GLn的位于第一开口周边区域203A中的部分与第一栅线GLn的位于第一显示区域2011和第二显示区域2012中的部分同层设置。又由于多个薄膜晶体管的栅极和栅线同层设置例如一体成型，因此，这种情况即为如图3A所示的情形，整个第一栅线GLn（即第一信号线2301/2302）与栅极121、以及存储电容Cst的第一极板CE1同层设置。例如，第二栅线GLn-1也可以与第一栅线GLn同层设置。

例如，如图5D所示，存储电容Cst的第一极板CE1与第一栅线GLn即第一信号线2301彼此间隔开，以使这两者不电连接，在这两者之间也不存在任何其他的连接结构使两者电连接。例如栅极与第一栅线GLn一体成型，存储电容Cst的第一极板CE1与栅极也彼此间隔开，以使这两者不电连接。

或者，第一信号线2301的位于第一开口周边区域203A中的部分与第一信号线2301的位于第一显示区域2011和第二显示区域2012中的部分异层设置（即与栅极121异层设置），即图5D中的第一栅线GLn从第一显示区域2011延伸进入第一开口周边区域203A，再从第一开口周边区域203A延伸至第二显示区域2012，第一栅线GLn的位于第一开口周边区域203A中的部分与第一栅线GLn的位于第一显示区域2011和第二显示区域2012中的部分异层层设置。此时，第一栅线GLn的位于第一开口周边区域203A中的部分通过过孔与第一栅线GLn的位于第一显示区域2011和第二显示区域2012中的部分电连接。又由于多个薄膜晶体管的栅极和栅线同层设置例如一体成型，因此，这种情况即为如图3B所示的情形，第一栅线GLn（即第一信号线2301/2302）的位于第一开口周边区域203A中的部分与栅极121同层设置。例如，第一栅线GLn的位于第一开口周边区域203A中的部分通过穿过图3B所示的第二栅绝缘层152的过孔与第一栅线GLn的位于第一显示区域2011和第二显示区域2012中的部分。

在本公开一些实施例提供的显示基板中，在上述的第一导电层上形成有另一绝缘层，该绝缘层包括图5B中所示的第二栅绝缘层152，在图5A、图5C-5F中也未示出。

图5E示出了像素电路的第二导电层。例如，结合图5B与图5E，像素电路的第二导电层包括存储电容Cst的第二极板CE2、初始化线RL和第二子走线2422，即第二子走线2422与存储电容Cst的第二极板CE2同层设置。第二极板CE2与第一极板CE1至少部分重叠以形成存储电容Cst。

例如，图5E示出的第二极板CE2具有缺口K0，在一些实施例中，第二极板CE2也可以不具有该缺口。本公开的实施例对第二极板CE2的具体结构不做限定。

例如，第一开口周边区域203A中的第一信号线2301与像素电路的第二导电层同层形成，即第一开口周边区域203A中的第一信号线2301与像素电路的第二导电层通过相同的导电材料层并通过相同的构图工艺形成，也即第一信号线2301与第二极板CE2、初始化线RL通过相同的导电材料层并相同的构图工艺形成。

例如，在一些实施例中，第二导电层还可包括第一遮光部791和第二遮光部792。第一遮光部791在衬底基板210上的正投影覆盖第二薄膜晶体管T2的有源层、第三薄膜晶体管T3的漏极和第四薄膜晶体管T4的漏极之间的有源层，从而防止外界光线对第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4的有源层产生影响。第二遮光部792在衬底基板210上的正投影覆盖第三薄膜晶体管T3的两个栅极之间的有源层，从而防止外界光线对第三薄膜晶体管T3的有源层产生影响。第一遮光部791可与相邻像素电路的第二遮光部792为一体结构，并通过贯穿绝缘层中的第十过孔VH9’与第一电源线VDD电连接，如图5A所示。

在本公开一些实施例提供的显示基板中，在上述的第二导电层上形成有另一绝缘层，该绝缘层包括图3A中所示的层间绝缘层160，图5A、图5C-5F中未示出。

图5F示出了像素电路的第三导电层。例如，如图5F所示，像素电路的第三导电层包括数据线DATA（例如为图2A中的第二信号线241/242）和第一电源线VDD的第二子走线2424，即第二子走线2424与数据线DATA同层设置。结合图5A-5B和图5F所示，数据线DATA通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔（例如过孔VH1）与半导体层中的第二薄膜晶体管T2的源极区域相连。第一电源线VDD通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔（例如过孔VH2）与半导体层中对应第五薄膜晶体管T5的源极区域相连。第一电源线VDD通过层间绝缘层中的至少一个过孔（例如过孔VH3）与第二导电层中的第二极板CE2相连。

例如，结合图5A和图5F，第三导电层还包括第一连接部CP1、第二连接部CP2和第三连接部CP3。第一连接部CP1的一端通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔（例如过孔VH4）与半导体层中对应第三薄膜晶体管T3的漏极区域相连，第一连接部CP1的另一端通过第二栅绝缘层和层间绝缘层中的至少一个过孔（例如过孔VH5）与第一导电层中的第一薄膜晶体管T1的栅极相连。第二连接部CP2的一端通过层间绝缘层中的一个过孔（例如过孔VH6）与初始化线RL相连，第二连接部CP2的另一端通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔（例如过孔VH7）与半导体层中的第七薄膜晶体管T7的源极区域和第四薄膜晶体管T4的源极区域相连。第三连接部CP3通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔（例如过孔VH8）与半导体层中的第六薄膜晶体管T6的漏极区域相连。

在本公开一些实施例提供的显示基板中，在上述的第三导电层上形成有保护层，该保护层包括图5B中所示的第一平坦化层112，图5A、图5C-5F中未示出。例如，第一开口周边区域203A中的阻隔墙28的一个子层与该保护层同层形成，即第一开口周边区域203A中的阻隔墙28的一个子层与该保护层采用相同的绝缘材料层并通过相同的构图工艺形成。

图6为图4所示像素电路的信号时序图。下面结合图6所示的信号时序图，对图4所示的像素电路的工作原理进行说明。例如，在此以图4中的第一发光控制线EM1与第二发光控制线EM2为同一条共用的发光控制线作为示例。在其他一些实施例中，第一发光控制线EM1与第二发光控制线EM2也可以分别为不同的信号线，分别提供不同的第一发光控制信号和第二发光控制信号。

另外，在此以图6所示的晶体管均为P型晶体管为例。各个P型晶体管的栅极在接入低电平时导通，而在接入高电平时截止。以下实施例与此相同，不再赘述。

如图6所示，像素电路的工作过程包括三个阶段，分别为初始化阶段P1、数据写入和补偿阶段P2以及发光阶段P3，图中示出了每个阶段中各个信号的时序波形。

在初始化阶段P1，第二栅线Gn-1提供复位信号Rst，第四晶体管T4和第七晶体管T7被复位信号的低电平导通，将初始化信号（低电平信号，例如可以接地或为其他低电平信号）施加至第一晶体管T1的第一栅极，并将初始化信号施加至N4节点，即将发光元件180复位，从而可以使发光元件180在发光阶段P3之前显示为黑态不发光，改善采用该像素电路的显示装置的对比度等显示效果。同时，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6被各自接入的高电平信号截止。

在数据写入和补偿阶段P2，第一栅线GLn提供扫描信号Gn-1，数据线DATA提供数据信号Data，第二晶体管T2以及第三晶体管T3导通。同时，第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7被各自接入的高电平信号截止。数据信号Data经过第二晶体管T2、第一晶体管T1和第三晶体管T3后对第一节点N1进行充电（即对存储电容Cst充电），也就是说第一节点N1的电位逐渐增大。容易理解，由于第二晶体管T2开启，第二节点N2的电位保持为Vdata，同时根据第一晶体管T1的自身特性，当第一节点N1的电位增大到Vdata+Vth时，第一晶体管T1截止，充电过程结束。需要说明的是，Vdata表示数据信号Data的电压值，Vth表示第一晶体管T1的阈值电压，由于在本实施例中，第一晶体管T1是以P型晶体管为例就行说明的，所以此处阈值电压Vth可以是负值。

经过数据写入和补偿阶段P2后，第一节点N1和第三节点N3的电位均为Vdata+Vth，也就是说将带有数据信号Data和阈值电压Vth的电压信息被存储在存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管T1自身的阈值电压进行补偿。

在发光阶段P3，发光控制线提供发光控制信号EM，第五晶体管T5和第六晶体管T6被发光控制信号EM的低电平导通。第二晶体管T2、第三晶体管T3、第四晶体管T4和第七晶体管T7被各自接入的高电平而截止。同时，第一节点N1的电位Vdata+Vth，第二节点N2的电位为VDD，所以在此阶段第一晶体管T1也保持导通。发光元件180的阳极和阴极分别接入了第一电源线VDD提供的第一电源电压（高电压）和第二电压电压VSS（低电压），从而，发光元件180在流经第一晶体管T1的驱动电流的作用下发光。

图7A为图2A中的第一开口区域的另一种局部放大示意图，图7B为沿图7A中的H-H’线的一种截面示意图。

图7A和图7B所示的实施例与图2B和图2C所示的实施例具有以下区别。如图7A和图7B所示，第二信号线241/242为第一电源线VDD的第二子走线，第二子走线241/242依次穿过第一开口周边区域203A和所述第三显示区域2013，例如在本实施例中，第二子走线241/242沿第二方向R2依次穿过第三显示区域2013的第二部分2013D、第一开口周边区域203A和第三显示区域2013的第一部分2013C。例如，如图7B所示，第二子走线241/242位于第一信号线2301/2302和发光控制线2305/2306的远离衬底基板210的一侧。

本实施例提供的显示基板能够达到与上述实施例相同或相似的技术效果，在此不再赘述。本实施例提供的显示基板的其他特征及相应技术效果均与之前的实施例中的相同，请参考之前的描述。

示例性地，图8A为本公开实施例的又一种显示基板的平面示意图，图8B为图8A中的第一开口区域和第二开口区域的局部放大示意图。

在图8A和图8B所示的实施例与图2A所示的实施例具有以下区别。在图8A和图8B中，显示基板20包括开口区域200，开口区域200包括第一开口区域202A、与第一开口区域202A相邻的第二开口区域202B，以及包括开口间区域2014。第一开口区域202A包括第一开口201A和围绕第一开口201A的第一开口周边区域203A；第二开口区域202B包括第二开口201B和围绕第二开口201B的第二开口周边区域203B。开口间区域2014位于第一开口区域202A和第二开口区域202B之间。

例如，在图8A和图8B所示的实施例中，第二开口区域202B与第一开口区域202A沿第一方向R1排列，由此，开口间区域2014在第一方向R1上位于第一开口区域202A和第二开口区域202B之间。第一显示区域2011位于第一开口区域202A的远离开口间区域2014的一侧，第二显示区域2012位于第二开口区域202B的远离开口间区域2014的一侧。这种情况下，第一显示区域2011位于第一开口区域202A的第一侧，第二显示区域2012位于第二开口区域201B的第二侧。即，第一显示区域、第一开口区域、开口间区域、第二开口区域和第二显示区域沿所述第一方向R1依次排列。分别对于第一开口区域202A和第二开口区域201B来说，仍然满足第一显示区域2011位于第一开口区域202A的第一侧，第二显示区域2012位于第一开口区域202A的第二侧，该第一侧与该第二侧在第一方向R1上彼此相对。第一信号线23沿第一方向R1依次穿过第一显示区域2011、第一开口周边区域203A、开口间区域2014、第二开口周边区域203B和第二显示区域2012。第一信号线23和第二信号线24在第二开口区域202B中的排布情况与在上述实施例中的第一开口区域202A中的排布情况相同，相关技术特征请参考之前的描述，在此不再重复。

例如，在图8C所示的实施例中，第二开口区域202B之与第一开口区域202A沿第二方向R2排列，因此开口间区域2014在第二方向R2上位于第一开口区域202A和第二开口区域202B之间。第二信号线24沿第二方向R2依次穿过第一开口周边区域203A、开口间区域2014、第二开口周边区域203B以及第三显示区域2013。图8C所示的除了第二开口区域202B与第一开口区域202A的排列方向之外的其他特征均与图8B中的相同，这里不再赘述。这种情况下，对于第一开口区域202A，第二绕线部C1C2是从第一开口201A的第三侧围绕第一开口201A地延伸至第一开口201A的第四侧，第一开口201A的第三侧与第一开口201A的第四侧在第二方向R2上彼此相对；对于第二开口区域202B，位于第二开口区域202B的第二开口周边区域203B中的第二绕线部C1C2是从第二开口201B的第三侧围绕第二开口201B地延伸至第二开口201B的第四侧，第二开口201B的第三侧与第二开口201B的的第四侧在第二方向R2上彼此相对。

例如，对于图8B和图8C所示的显示基板，开口间区域2014、第一开口周边区域203A和第二开口周边区域203B三者中的至少之一者包括一个或多个第一虚拟子像素，该第一虚拟子像素虽然具有至少部分或基本完整的像素电路结构，但是在操作中并不会发光，因此不参与到显示操作中。例如，第一虚拟子像素包括第一虚拟像素电路，第一虚拟像素电路包括第一补偿电容，以用于对于信号线提供负载补偿。

图9为本公开至少一实施例提供的一种显示基板中的第一虚拟像素电路的等效电路图；图10A为本公开一实施例提供的一种显示基板中的第一虚拟像素电路的平面布局示意图；图10B为沿图10A中的A2-B2线的截面示意图；图10C-图10F为本公开一实施例提供的一种显示基板的像素电路的各层的示意图。如上所述，第一虚拟子像素的像素电路结构与显示区域的子像素的像素电路至少部分相同或基本相同，因此可结合图4以及图5A-图5F所示出的示意图理解。

结合图4和图9所示，第一虚拟子像素的像素电路与显示区域的子像素的像素电路的区别包括存储电容的连接方式不同。在图4所示的像素电路中，存储电容包括第一极板CE1和第二极板CE2，第二极板CE2与第一电源线VDD电连接，第一极板CE1与第一薄膜晶体管T1的第一栅极和第三薄膜晶体管T3的第三漏极D3电连接。在图9所示的像素电路中，存储电容被转用为补偿电容，并且具有改变了的连接关系，其中一个极板连接到栅线GLn，且与第三薄膜晶体管T3的第三漏极D3断开。

如图10A和图10B所示，第一补偿电容COM1包括第一极板CE1和第二极板CE2。如图10B所示，第一补偿电容COM1的第一极板CE1与第一信号线2301同层设置且与第一信号线2301电连接，例如第一补偿电容COM1的第一极板CE1与第一信号线2301一体成型。第一补偿电容COM1的第二极板CE2与第一补偿电容COM1的第一极板CE1异层设置且绝缘；例如，第一补偿电容COM1的第一极板CE1在衬底基板210上的正投影与第一补偿电容COM1的第二极板CE2在衬底基板210上的正投影至少部分重叠。第一补偿电容COM1为与之连接的第一信号线2301提供负载补偿。

例如，第一虚拟像素电路包括第一虚拟半导体层，第一虚拟半导体层位于所述第一信号线的靠近衬底基板的一侧。图10C示出了第一虚拟像素电路的第一虚拟半导体层的图案，例如，该第一虚拟半导体层的图案与显示区域的子像素的像素电路的半导体层的图案相同，以保持显示基板的刻蚀均一性，且简化第一虚拟像素电路的制备工艺，降低制造成本。

图10D示出了第一虚拟像素电路的位于第一导电层的一种结构，图10E示出了第一虚拟像素电路的位于第二导电层的结构。

结合图10A-图10B和图10D-图10E，第一补偿电容COM1的第一极板CE1包括第一主体部分CE10和第一延伸部CE11。

第一补偿电容COM1的第一极板CE1位于第一导电层，即像素电路的各个薄膜晶体管的栅极与存储电容CST的第一极板以及第一补偿电容COM1的第一极板同层设置。并且，第一补偿电容COM1的第一极板CE1位于第一信号线2301（例如第一信号线2301为第一栅线GLn）的在第二方向R2上的第一侧；第一延伸部CE11自第一主体部分朝向第一信号线延伸，位于第一信号线2301在第二方向上的第一侧，且位于第一主体部分CE10与第一信号线2301之间。第一主体部分CE10通过第一延伸部CE11与第一信号线2301电连接。例如，第一主体部分CE10和第一延伸部CE11具有在第一方向上具有基本相同的宽度；又例如，在第一方向上，第一主体部分CE10的宽度比第一延伸部CE11的宽度大，也即，在第一主体部分CE10与第一信号线2301通过二者之间的缩窄的第一延伸部CE11电连接；再例如，在第一方向上，第一主体部分CE10的宽度比第一延伸部CE11的宽度小，也即，在第一主体部分CE10与第一信号线2301通过二者之间的扩大的第一延伸部CE11电连接。

第一补偿电容COM1的第二极板CE2位于第二导电层，即第一补偿电容COM1的第二极板CE2和存储电容CST的第二极板同层设置。并且，第一补偿电容COM1的第二极板CE2与第一补偿电容COM1的第一极板CE1在垂直于衬底基板210的方向上至少部分重叠，如图10B所示，从而形成第一补偿电容COM1。例如第一主体部分CE10的图案可以与显示区域的子像素中的像素电路的存储电容的第一极板的图案相同。

相比于图5B所示的显示区域的像素电路中的存储电容CST的第一极板CE1，在第一虚拟子像素中，由于第一延伸部CE11的存在，第一补偿电容COM1的第一极板CE1的面积被增大，从而可以增大第一补偿电容COM1的第一极板CE1与第一补偿电容COM1的第二极板CE2的重叠面积，以增大该第一补偿电容COM1的电容，从而进一步增大第一信号线2301的负载。

例如，如图10D所示，第一主体部分CE10、第一延伸部CE11、第一信号线2301一体成型。

图10G示出了第一虚拟像素电路的位于第一导电层的另一种结构。例如，如图10G所示，第一补偿电容COM1的第一极板CE1还包括第二延伸部CE12。第二延伸部CE12自第一信号线2301朝向远离第一主体部分2301的方向延伸，位于第一信号线2301的在第二方向R2上的第二侧且与第一信号线2301电连接，第一信号线2301的第二侧与第一信号线2301的第一侧相对，从而进一步增大第一补偿电容COM1的第一极板CE1的面积。由此，如果同时增大第一补偿电容COM1的第二极板的面积，则可进一步增大第一补偿电容COM1，满足对第一信号线的更大范围的补偿程度的需求。

例如，如图10G所示，第一主体部分CE10、第一延伸部CE11、第一信号线2301和第二延伸部CE12一体成型。

在至少一实施例中，例如，第一延伸部CE11在第一方向R1上的宽度、第二延伸部CE12在第一方向R1上的宽度与第一主体部分CE10在第一方向R1上的宽度基本相等，以充分利用有限的空间实现更大范围的补偿程度的需求。

第一显示区域2011和第二显示区域2012的第一像素阵列的第一像素行和第二像素行均被第一开口区域202A、开口间区域2014和第二开口区域202B三者构成的整体断开。

开口间区域2014包括与第一像素行对应的第一虚拟子像素行和与第二像素行对应的第二虚拟子像素行。配置为给第一像素行提供第一显示信号的第一信号线穿过第一像素行和第一虚拟子像素行，配置为给第二像素行提供第一显示信号的第一信号线穿过第二像素行和第二虚拟子像素行。第一像素行的像素的数量与第二像素行的像素的数量不相同。因此，配置为给第一像素行提供第一显示信号的第一信号线与配置为给第二像素行提供第一显示信号的第一信号线的负载不同，对此，例如第一虚拟子像素行中的第一补偿电容COM1的数量与第二虚拟子像素行中的第一补偿电容COM1的数量不相同，以对这些负载不同的第一信号线进行负载补偿，以使这些第一信号线的负载基本相同，从而减小由于设置第一开口区域对显示质量的不利影响。

例如，图11示出了第一开口区域或第二开口区域附近的六行像素。例如，在一些示例中，如图11所示，假设第六行子像素为满行的像素行，穿过满行像素的第一信号线的总负载为M。例如第一行到第五行像素为第一开口区域两侧的像素，为非满行的像素行，且从第一行到第五行，像素的数量逐渐增加。此时，通过为第一行到第五行像素中的子像素提供第一补偿电容COM1，以使每一行像素的第一信号线的负载趋近于或者基本等于M。例如，为第一行到第五行像素中的子像素提供的第一补偿电容COM1的总数量是逐步减少的。同样，下文所述的第二补偿电容的数量也可以类似地根据需要进行设计。

图10F示出了第一虚拟像素电路的位于第三导电层的结构。结合图10A-图10B和图10F，第一虚拟像素电路还包括第一转接电极CP1，第一转接电极CP1与第一补偿电容COM1的第一极板CE1电连接，且与第一虚拟像素电路的除了第一信号线2301的其他部分通过间隔K1断开。显示基板还包括断开电极CP4，断开电极CP4与第一虚拟半导体通过过孔VH4电连接。

如图10B所示，第一虚拟半导体包括局部A1和局部A3，断开电极CP4通过过孔VH4与局部A1电连接。断开电极CP4与第一转接电极CP1同层设置，例如均位于图10F所示的第三导电层，且断开电极CP4与第一转接电极CP1间隔开以彼此不连接，从而使第一补偿电容COM1的第一极板CE1与第一虚拟像素电路的除了第一信号线2301的其他部分断开，从而使第一虚拟像素电路断路，第一虚拟子像素不执行显示功能，且不影响第一补偿电容COM1的两个基板。例如，断开电极CP4与第一转接电极CP1之间存在间隔K1，断开电极CP4与第一转接电极CP1被间隔K1断开。

对比图10F与图5F，两图中的数据线DATA、第一电源线VDD、第二连接部CP2和第三连接部CP3的图案均相同，将图5F中的CP1断开即得到图10F所示的第一转接电极CP1和断开电极CP4。第一虚拟像素电路和显示区域的像素电路具有相同的电路设计，除了第一补偿电容COM1的第一极板CE1的形状、以及第一补偿电容COM1的第一极板CE1与第一虚拟像素电路的其他部分断开之外。

如上所述，虽然在上述实施例中，图9所示的像素电路与图4所示的像素电路相比，区别包括第一补偿电容COM1的第一极板CE1的形状以及与第一信号线之间的连接关系，但是，在该实施例的其他示例中，图9所示的像素电路还可以进一步包括更多的区别，这些区别包括但不限于：晶体管T2与数据线断开（即不再接受数据线信号）、晶体管T2与节点N2断开、晶体管T6与OLED断开等。本公开的实施例对这些区别不作限制，至少使得第一虚拟子像素能够提供补偿电容，同时又基本不影响显示区域的显示操作即可。

图12A为本公开一实施例提供的一种显示基板中的一个第二虚拟子像素（图中右侧的子像素为第二虚拟子像素）中的第二虚拟像素电路的平面布局示意图；图12B为沿图12A中的A3-B3线的截面示意图；图12C-图12F为本公开一实施例提供的一种显示基板的第二虚拟像素电路的各层的示意图。

在一些实施例中，例如，开口间区域2014还包括第二虚拟子像素，第二虚拟子像素包括第二虚拟像素电路，如图12A所示。第二虚拟像素电路包括第二补偿电容COM10，第二补偿电容COM10包括第一极板CE10和第二极板CE20。

图12D示出了第二虚拟像素电路的位于第一导电层的一种结构，图12E示出了第二虚拟像素电路的位于第二导电层的结构。

结合图12A-图12B和图12D-图12E，第二补偿电容COM10的第一极板CE10与第一信号线2301同层设置，例如均位于第一导电层，并且，第二补偿电容COM10的第一极板CE10与第一信号线2301电连接。第一信号线2301在衬底基板210上的正投影与第二补偿电容COM10的第二极板CE20在衬底基板210上的正投影至少部分重叠。

如图12D所示，第二补偿电容COM10的第一极板CE10包括：第二主体部分CE100和第三延伸部CE101。第二主体部分CE100位于第一信号线2301的在第二方向R2上的第一侧；第三延伸部CE101自第二主体部分CE100在第二方向R2上朝向第一信号线2301延伸，位于第一信号线2301在第二方向上的第一侧，且位于第二主体部分CE100与第一信号线2301之间，第二主体部分CE100通过第三延伸部CE101与第一信号线2301电连接。例如，第二补偿电容COM10的第一极板CE10还包括第四延伸部CE102，第四延伸部CE102自第一信号线2301朝向远离第二主体部分CE100的方向延伸，位于第一信号线2301的在第二方向R2上的第二侧且与第一信号线2301电连接，第一信号线2301的第二侧与第一信号线2301的第一侧相对，从而进一步增大第二补偿电容COM10的第一极板CE10的面积，如果同时增大第二补偿电容COM10的第二极板的面积，则可进一步增大第二补偿电容COM10，满足对第一信号线的不同补偿程度的需求。

例如，第二主体部分CE100、第三延伸部CE101、第一信号线2301和第四延伸部CE102一体成型，从而可利用同一次构图工艺形成这些结构，简化显示基板的制作工艺。

结合图12A-图12B与图12E，第二补偿电容COM10的第二极板CE20包括第三主体部分CE200和第五延伸部CE201。第三主体部分CE200位于第一信号线2301的在第二方向R2上的第一侧；第五延伸部CE201自第三主体部分CE200在第二方向R2上朝向第一信号线2301延伸，第一信号线2301在衬底基板210上的正投影与第五延伸部CE201在衬底基板210上的正投影至少部分重叠。

例如，如图12B所示，第二补偿电容COM10的第一极板CE10在衬底基板210上的正投影位于第二补偿电容COM10的第二极板CE20在所述衬底基板210上的正投影内，以最大化利用第二补偿电容COM10的第一极板CE10的面积，利用有限的空间形成所需的第二补偿电容的大小。

例如，如图12E所示，第二补偿电容COM10的第二极板CE20的一部分7921可以与显示区像素电路中的遮光部的位置和图案相同，以保持刻蚀均一性。

例如，第二虚拟子像素包括第二虚拟半导体层，第二虚拟半导体层位于第二补偿电容的第一极板的靠近衬底基板的一侧。图12C示出了第二虚拟子像素的图案，第二虚拟子像素为图12C中右侧的虚拟子像素A02。结合图12A和图12C所示，第二虚拟半导体层包括间隔开以彼此不连接的第一部分AP21和第二部分AP22；第一部分AP21位于第一信号线2301的第一侧，第二部分AP22位于第一信号线2301的第二侧；第一信号线2301在衬底基板210上的正投影与第二虚拟半导体层在衬底基板210上的正投影不重叠，从而第二虚拟像素电路中不存在真正的薄膜晶体管，不实现显示功能。例如，第二补偿电容COM10在衬底基板210上的正投影与第二虚拟半导体层在衬底基板上的正投影不重叠。

图12F示出了第二虚拟像素电路的位于第三导电层的结构。结合图12A-图12B、图12E和图12F，第二虚拟像素电路包括第二转接电极CP10，第二转接电极CP10与第一虚拟像素电路的第一转接电极，以及显示区域的像素电路的第一连接部CP1同层设置，例如均位于第三导电层，且与第二补偿电容COM10的第二极板CE20电连接，例如，第二转接电极CP10通过过孔VH40和过孔VH50与第二补偿电容COM10的第二极板CE20电连接，以保持此处与显示基板的显示区域等其他位置的刻蚀均一性。

例如，结合图12A-图12B与图12E，第二补偿电容COM10的第二极板CE20通过过孔VH40和过孔VH50与第一电源线VDD连接，例如与第一电源线VDD的第一子走线2424连接，以给第二补偿电容COM10的第二极板CE20提供第一电源电压，以形成第二补偿电容COM10。

例如，第二虚拟半导体层的第二部分AP22均配置为通过第二虚拟像素电路被给予电信号；第二虚拟半导体层的第一部分AP21在第一方向R1上具有彼此相对的第一端P21和第二端P22，第二端P22配置为通过第二虚拟像素电路被给予所述电信号，第一端P21与第二端P22连接，从而可将来自第二端P2的电信号传输给第一端P21，防止由于第一端P21无信号输入导致的信号漂移。例如，如图12A所示，第二端P22与第一电源线VDD的第二子走线2424电连接，例如通过过孔VH20电连接，从而将来自第一电源线VDD的第二子走线2424的第一电源电压传输给第二端P22和第一端P21。

例如，为了保持刻蚀均一性，开口间区域2014还包括第三虚拟子像素（图12C中的左侧的虚拟子像素A01），每个第三虚拟子像素包括第三虚拟像素电路，所述第三虚拟像素电路包括第三虚拟半导体层，第三虚拟半导体层与第二虚拟半导体层以及第一虚拟半导体层同层设置。第三虚拟半导体层包括间隔开以彼此不连接的第一部分AP11和第二部分AP12，第三虚拟半导体层的第一部分AP11位于第一信号线2301的第一侧，第三虚拟半导体层的第二部分AP12位于第一信号线2301的第二侧；结合图12A和图12C，第一信号线2301在衬底基板210上的正投影与第三虚拟半导体层在衬底基板上的正投影不重叠，从而在第三虚拟子像素中不形成真正的薄膜晶体管，第三虚拟子像素不执行显示功能。

例如，如图8B和图8C所示，在开口间区域2014的靠近显示区域的外侧区域2015中不设置第二虚拟半导体层，而设置第三虚拟像素电路，以维持外侧区域2015与显示区域的刻蚀均一性，避免影响显示均一性。

例如，在一些实施例中，除了第三虚拟半导体层被断开之外，第三虚拟像素电路与显示区域中的子像素的像素电路具有相同的电路设计。例如，图12F中第三虚拟像素电路的连接结构CP11/CP21/CP31可以与像素电路中相应位置的连接结构的图案相同，例如与第二虚拟像素电路中的连接结构CP10/CP20/CP30的位置和图案也相同，以保持刻蚀均一性。或者，第三虚拟像素电路的部分信号线与像素电路中相应的信号线的位置也可以不同，例如图12E中，第一电源线VDD位于数据线DATA的右侧且不与数据线DATA相邻，而在图5F所示的像素电路的位于第三导电层的图案中，第一电源线VDD与数据线DATA相邻。在显示区的子像素、第一虚拟子像素、第二虚拟子像素和第三虚拟子像素中，各个层的具体图案可根据需要进行调整或微调，不作具体限定。例如第三虚拟子像素中，发光器件具有第一电极，但不具有第二电极，从而使的第三虚拟子像素不发光。

图13B为图13A的跑道形开口的包括弧形走线的局部L1的放大示意图；图13C为图13A的跑道形开口的包括直线走线的局部L2的放大示意图。这种情况下，第一显示区域2011位于第一开口区域202A的第一侧，第二显示区域2012位于第二开口区域201B的第二侧。分别对于第一开口区域202A和第二开口区域201B来说，仍然满足第一显示区域2011位于第一开口区域202A的第一侧，第二显示区域2012位于第一开口区域202A的第二侧，该第一侧与该第二侧在第一方向R1上彼此相对。

如图13B所示，在一些实施例中，第一开口区域202A的平面形状为跑道形，其包括的第一开口201A的平面形状也为跑道形，至少部分围绕第一开口201A的第一信号线2301/2305包括弧形和直线段。

如图13B所示，来自第一显示区域2011的第一信号线的直线形部分2301-1继续延伸而部分地围绕第一开口201A，第一信号线的围绕第一开口201A的第一绕线部包括弧形部分2301-2。沿第二方向延伸的第二信号线的第二绕线部也包括弧形部分241-2。例如，该第一绕线部的弧形部分2301-2与第二绕线部的弧形部分241-2在垂直于衬底基板的方向上部分重叠。

如图13C所示，在第一开口周边区域中，第一信号线的第一绕线部包括直线形部分2301-3。沿第二方向延伸的第二信号线的第二绕线部也包括直线形部分241-1。例如，第一信号线的第一绕线部的直线形部分2301-3与第二信号线的第二绕线部的直线形部分241-1在垂直于衬底基板的方向上部分重叠。

例如，在图13B和图13C中，包括直线部分2301-1/2301-3和弧形部分2301-2和第一信号线为栅扫描信号线，该栅扫描信号线与第二信号线部分重叠；第一信号线2305是发光控制线，在其他实施例中，也可以是发光控制线与第二信号线部分重叠。

本公开至少一实施例提供一种显示装置，包括上述任一的显示基板。该显示装置例如可以为有机发光二极管显示装置、量子点发光二极管显示装置等具有显示功能的装置或其他类型的装置，本公开的实施例对此不作限制。

本公开实施例提供的显示装置的结构、功能及技术效果等可以参考上述本公开实施例提供的显示基板中的相应描述，在此不再赘述。

例如，本公开至少一实施例提供的显示装置可以为显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开的实施例对此不作限制。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (32)

1.一种显示基板，包括：

衬底基板，包括：

第一开口区域，包括第一开口和围绕所述第一开口的第一开口周边区域；

显示区域，至少部分围绕所述第一开口区域，包括：

第一显示区域，位于所述第一开口区域的第一侧；以及

第二显示区域，位于所述第一开口区域的第二侧，其中，所述第一侧与所述第二侧在第一方向上彼此相对，所述第一显示区域和所述第二显示区域包括第一像素阵列；

第一信号线，配置为给所述第一像素阵列提供第一显示信号，沿所述第一方向依次穿过所述第一显示区域、所述第一开口周边区域和所述第二显示区域，包括位于所述第一开口周边区域的第一引线部和第一绕线部，其中，所述第一绕线部部分围绕所述第一开口设置，所述第一引线部与所述第一绕线部连接；以及

第二信号线，配置为给所述第一像素阵列提供第二显示信号，沿与所述第一方向相交的第二方向穿过所述第一开口周边区域，包括位于所述第一开口周边区域的第二绕线部，其中，所述第二绕线部部分围绕所述第一开口设置，其中，

所述第一引线部在所述衬底基板上的正投影与所述第二信号线在所述衬底基板上的正投影具有第一交叠区，所述第一绕线部在所述衬底基板上的正投影与所述第二绕线部在所述衬底基板上的正投影具有第二重叠区，所述第一交叠区的面积小于所述第二重叠区的面积；

所述第一像素阵列包括被所述第一开口区域断开的多行像素，所述显示基板包括多条所述第一信号线，多条所述第一信号线分别为所述第一像素阵列的所述多行像素提供所述第一显示信号，每条所述第一信号线均与对应的所述第二信号线形成所述第一交叠区和所述第二重叠区，以增大每条所述第一信号线与对应的所述第二信号线在所述第一交叠区和所述第二重叠区形成的补偿电容；

每条所述第一信号线的位于所述第一开口区域的第一侧的所述第一引线部具有与所述第一绕线部连接的第一端点；对于多条所述第一信号线中的部分第一信号线，同一条所述第一信号线的第一引线部的除了所述第一端点的部分与多条所述第二信号线形成多个所述第一交叠区，以增大每条所述第一信号线与多条所述第二信号线在所述第一交叠区形成的补偿电容。

2.根据权利要求1所述的显示基板，其中，所述第一绕线部从所述第一开口的第一侧围绕所述第一开口地延伸至所述第一开口的第二侧，所述第一开口的第一侧与所述第一开口的第二侧在所述第一方向上彼此相对；

所述第二绕线部从所述第一开口的第三侧围绕所述第一开口地延伸至所述第一开口的第四侧，所述第三侧与所述第四侧在所述第二方向上彼此相对。

3.根据权利要求1所述的显示基板，其中，所述第一像素阵列的多行像素包括分别沿所述第一方向延伸的第一像素行和第二像素行，所述第一像素行和所述第二像素行均被所述第一开口区域断开；

所述显示基板包括多条所述第一信号线，多条所述第一信号线包括：

配置为给所述第一像素行提供所述第一显示信号的所述第一信号线，其中，给所述第一像素行提供所述第一显示信号的所述第一信号线的第一绕线部在所述第一开口的第三侧部分地围绕所述第一开口；以及

配置为给所述第二像素行提供所述第一显示信号的所述第一信号线，其中，给所述第二像素行提供所述第一显示信号的所述第一信号线的第一绕线部在所述第一开口的第四侧部分地围绕所述第一开口。

4.根据权利要求3所述的显示基板，其中，所述第一像素阵列包括分别沿所述第二方向延伸的第一像素列和第二像素列；

所述显示基板包括多条所述第二信号线，多条所述第二信号线包括：

配置为给所述第一像素列提供所述第二显示信号的所述第二信号线，其中，给所述第一像素列提供所述第二显示信号的所述第二信号线的第二绕线部朝向所述第一开口的第一侧凸出且在所述第一开口的第一侧部分地围绕所述第一开口；以及

配置为给所述第二像素列提供所述第二显示信号的所述第二信号线，其中，给所述第二像素列提供所述第二显示信号的所述第二信号线的第二绕线部朝向所述第一开口的第二侧凸出且在所述第一开口的第二侧部分地围绕所述第一开口。

5.根据权利要求4所述的显示基板，其中，给所述第一像素行提供所述第一显示信号的所述第一信号线的所述第一绕线部，与给所述第二像素行提供所述第一显示信号的所述第一信号线的所述第一绕线部相对于沿所述第一方向的对称轴基本对称；

给所述第一像素列提供所述第二显示信号的所述第二信号线的所述第二绕线部，与给所述第二像素列提供所述第二显示信号的所述第二信号线的所述第二绕线部相对于沿所述第二方向的对称轴基本对称。

6.根据权利要求1所述的显示基板，其中，所述第一绕线部的平面形状和所述第二绕线部的平面形状分别构成所述第一开口的平面形状的同心环的一部分。

7.根据权利要求1所述的显示基板，其中，所述第一绕线部的平面形状和所述第二绕线部的平面形状分别包括弧形，或者，分别包括弧形和直线段。

8.根据权利要求1-7任一所述的显示基板，所述第一信号线为栅扫描信号线，所述第一显示信号为栅扫描信号。

9.根据权利要求1-7任一所述的显示基板，其中，所述显示区域包括多个像素，每个所述像素包括多个子像素，每个所述子像素包括像素电路，所述像素电路包括：

晶体管，包括有源层、栅极和源漏极；

发光元件，与所述晶体管的源漏极之一连接；以及

存储电容，包括第一极板和第二极板，其中，所述栅极、所述第一信号线与所述存储电容的第一极板同层设置。

10.根据权利要求9所述的显示基板，还包括：

第三显示区域，其中，所述第三显示区域在所述第二方向上位于所述第一显示区域和所述第二显示区域的至少一侧，与所述第一显示区域和所述第二显示区域相接，且包括第二像素阵列，其中，所述第二像素阵列包括多行多列像素；

多条第三信号线，配置为分别给所述第二像素阵列包括的多行像素提供第三扫描信号且沿所述第一方向延伸，其中，所述第二信号线还配置为给所述第二像素阵列的多列像素提供所述第二显示信号。

11.根据权利要求10所述的显示基板，其中，

所述第二像素阵列的每一行像素所包括的像素的数量多于所述第一像素阵列的所述多行像素的每一行的像素的数量。

12.根据权利要求10所述的显示基板，其中，所述第二信号线包括：

数据线，配置为给所述子像素提供用于控制所述子像素的发光灰度的数据信号。

13.根据权利要求12所述的显示基板，还包括：

第一电源线，连接第一电压端且配置为给所述像素电路提供第一电源电压，且与所述存储电容的第二极板连接，包括沿所述第一方向延伸的多条第一子走线和沿所述第二方向延伸的多条第二子走线，其中，

所述多条第一子走线中的第一部分第一子走线在所述第一开口区域断开，所述多条第一子走线中的第二部分第一子走线贯穿所述第三显示区域；

所述多条第二子走线中的第一部分第二子走线在所述第一开口区域断开，所述多条第二子走线中的第二部分第二子走线依次贯穿第一显示区域和第三显示区域或者依次贯穿第二显示区域和第三显示区域；

所述第一部分第一子走线与所述第二部分第二子走线中的至少一条第二子走线分别在所述第一显示区域和所述第二显示区域电连接，所述第一部分第二子走线与所述第二部分第一子走线中的至少一条第一子走线在所述第三显示区域电连接。

14.根据权利要求13所述的显示基板，其中，

所述第一子走线和所述存储电容的第二极板同层设置；

所述第二子走线与所述数据线同层设置。

15.根据权利要求10所述的显示基板，还包括：

第一电源线，连接第一电压端且配置为给所述像素电路提供第一电源电压，且与所述存储电容的第二极板连接，包括沿所述第一方向延伸的多条第一子走线和沿所述第二方向延伸的多条第二子走线；

所述第二信号线包括所述第二子走线，所述第二子走线依次穿过所述第一开口周边区域和所述第三显示区域。

16.根据权利要求10所述的显示基板，还包括：

第二开口区域，与所述第一开口区域相邻，且包括第二开口和围绕所述第二开口的第二开口周边区域；以及

开口间区域，位于所述第一开口区域和所述第二开口区域之间。

17.根据权利要求16所述的显示基板，其中，所述第二开口区域与所述第一开口区域沿所述第一方向排列；

所述第一显示区域位于所述第一开口区域的远离所述开口间区域的一侧，所述第二显示区域位于所述第二开口区域的远离所述开口间区域的一侧；

所述第一信号线沿所述第一方向依次穿过所述第一显示区域、所述第一开口周边区域、所述开口间区域、所述第二开口周边区域和所述第二显示区域。

18.根据权利要求16所述的显示基板，其中，所述第二开口区域与所述第一开口区域沿所述第二方向排列；

所述第二信号线沿所述第二方向依次穿过所述第一开口周边区域、所述开口间区域、所述第二开口周边区域以及所述第三显示区域。

19.根据权利要求16所述的显示基板，其中，

所述开口间区域、所述第一开口周边区域和所述第二开口周边区域三者中的至少一者包括第一虚拟子像素，所述第一虚拟子像素包括第一虚拟像素电路，所述第一虚拟像素电路包括第一补偿电容；

所述第一补偿电容包括：

第一极板，与所述第一信号线同层设置且与所述第一信号线电连接；以及

第二极板，与所述第一补偿电容的第一极板异层设置且绝缘，其中，所述第一补偿电容的第一极板在所述衬底基板上的正投影与所述第一补偿电容的第二极板在所述衬底基板上的正投影至少部分重叠。

20.根据权利要求19所述的显示基板，其中，所述第一补偿电容的第二极板与所述存储电容的第二极板同层设置。

21.根据权利要求19所述的显示基板，其中，所述第一补偿电容的第一极板与所述第一虚拟像素电路的除了所述第一信号线的其他部分断开。

22.根据权利要求19所述的显示基板，其中，所述开口间区域包括第二虚拟子像素，所述第二虚拟子像素包括第二虚拟像素电路，所述第二虚拟像素电路包括第二补偿电容；

所述第二补偿电容的第一极板与所述第一信号线同层设置且与所述第一信号线电连接；

所述第一信号线在所述衬底基板上的正投影与所述第二补偿电容的第二极板在所述衬底基板上的正投影至少部分重叠。

23.据权利要求22所述的显示基板，其中，所述第二补偿电容的第二极板包括：

第一主体部分，位于所述第一信号线的在所述第二方向上的第一侧；

第一延伸部，自所述第一主体部分在所述第二方向上朝向所述第一信号线延伸，所述第一信号线在所述衬底基板上的正投影与所述第一延伸部在所述衬底基板上的正投影至少部分重叠。

24.根据权利要求22所述的显示基板，其中，所述第二补偿电容的第二极板与所述第一补偿电容的第二极板同层设置。

25.根据权利要求23所述的显示基板，其中，所述第二补偿电容的第一极板包括：

第二主体部分，位于所述第一信号线的在所述第二方向上的第一侧；

第二延伸部，自所述第二主体部分在所述第二方向上朝向所述第一信号线延伸，位于所述第二主体部分与所述第一信号线之间，其中，所述第二主体部分通过所述第二延伸部与所述第一信号线电连接；以及

第三延伸部，自所述第一信号线在所述第二方向上向远离所述第二主体部分的方向延伸，位于所述第一信号线的在所述第二方向上的第二侧且与所述第一信号线电连接，所述第一信号线的第二侧与所述第一信号线的第一侧相对。

26.根据权利要求22所述的显示基板，其中，所述第二补偿电容的第一极板在所述衬底基板上的正投影位于所述第二补偿电容的第二极板在所述衬底基板上的正投影内。

27.根据权利要求25所述的显示基板，其中，所述第一主体部分与所述第一延伸部一体成型；所述第二主体部分、所述第二延伸部、所述第一信号线和所述第三延伸部一体成型。

28.根据权利要求23所述的显示基板，其中，所述第二虚拟子像素包括：

第一虚拟半导体层，位于所述第二补偿电容的第一极板的靠近所述衬底基板的一侧，包括间隔开以彼此不连接的第一部分和第二部分，其中，所述第一虚拟半导体层的第一部分位于所述第一信号线的所述第一侧，所述第一虚拟半导体层的第二部分位于所述第一信号线在所述第二方向上的第二侧，所述第一信号线的第二侧与所述第一信号线的第一侧相对；

所述第一信号线在所述衬底基板上的正投影与所述第一虚拟半导体层在所述衬底基板上的正投影不重叠。

29.根据权利要求28所述的显示基板，其中，所述第一虚拟半导体层的第一部分和第二部分均配置为通过所述第二虚拟像素电路被给予电信号；

所述第一虚拟半导体层的第一部分在所述第一方向上具有彼此相对的第一端和第二端，所述第二端配置为通过所述第二虚拟像素电路被给予所述电信号，所述第一端与所述第二端连接。

30.根据权利要求20所述的显示基板，其中，所述开口间区域还包括第三虚拟子像素，每个所述第三虚拟子像素包括第三虚拟像素电路，所述第三虚拟像素电路包括：

第二虚拟半导体层，其中，所述第二虚拟半导体层包括间隔开以彼此不连接的第一部分和第二部分，所述第二虚拟半导体层的第一部分位于所述第一信号线在所述第二方向上的第一侧，所述第二虚拟半导体层的第二部分位于所述第一信号线在所述第二方向上的第二侧，所述第一信号线的第二侧与所述第一信号线的第一侧相对；

所述第一信号线在所述衬底基板上的正投影与所述第二虚拟半导体层在所述衬底基板上的正投影不重叠。

31.根据权利要求30所述的显示基板，其中，

所述第三虚拟像素电路与所述像素电路具有相同的电路设计，除了所述第三虚拟半导体层被断开之外。

32.一种显示装置，包括根据权利要求1-31任一所述的显示基板。

Images