CN115843200A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN115843200A
CN115843200A CN202110938258.6A CN202110938258A CN115843200A CN 115843200 A CN115843200 A CN 115843200A CN 202110938258 A CN202110938258 A CN 202110938258A CN 115843200 A CN115843200 A CN 115843200A
Authority
CN
China
Prior art keywords
signal line
display panel
conductive pattern
dummy conductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110938258.6A
Other languages
English (en)
Inventor
鲁又诚
蔡嘉豪
吴勇勋
邱维彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202110938258.6A priority Critical patent/CN115843200A/zh
Priority to TW111112227A priority patent/TWI814317B/zh
Priority to US17/870,868 priority patent/US20230047640A1/en
Publication of CN115843200A publication Critical patent/CN115843200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

本揭示提供一种显示面板。显示面板包括基板、第一信号线以及第一虚设导电图案。基板包括功能显示区、缓冲区以及一般显示区，其中缓冲区位于功能显示区与一般显示区之间。第一信号线以及第一虚设导电图案设置在基板上且对应于缓冲区，其中第一虚设导电图案与部分的第一信号线重叠。

Description

显示面板
技术领域
本揭示涉及一种显示装置，尤其涉及一种显示面板。
背景技术
相较于在显示面板上挖孔来容置相机模块，将相机模块设置在显示面板 下可有效缩减边框或有助于提升显示区的尺寸。然而，连接一般显示区及设 有相机模块的显示区的像素的导线设计可能因负载(例如电阻或电容)不均而 导致显示品质下降。
发明内容
本揭示提供一种显示面板，其有助于改善负载不均的问题。
根据本揭示的实施例，显示面板包括基板、第一信号线以及第一虚设导 电图案。基板包括功能显示区、缓冲区以及一般显示区，其中缓冲区位于功 能显示区与一般显示区之间。第一信号线以及第一虚设导电图案设置在基板 上且对应于缓冲区，其中第一虚设导电图案与部分的第一信号线重叠。
为让本揭示的上述特征和优点能更明显易懂，下文特举实施例，并配合 附图作详细说明如下。
附图说明
图1是根据本揭示的一些实施例的显示面板的俯视示意图；
图2至图4是根据本揭示的一些实施例的显示面板的局部俯视示意图；
图5A是对应于第一信号线或第二信号线的区域的局部俯视示意图；
图5B是对应于第三信号线的区域的局部俯视示意图；
图6A是根据本揭示的一些实施例的显示面板的局部俯视示意图；
图6B是图6A中区域R1的放大示意图；
图7及图8A是根据本揭示的一些实施例的显示面板的局部俯视示意图；
图8B及图8C分别是图8A中区域R2及区域R3的放大示意图；
图9是根据本揭示的一些实施例的显示面板的俯视示意图。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭示。须注意的是， 为了使读者能容易了解及附图的简洁，本揭示中的多张附图只绘出电子装置/ 显示装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图 中各元件的数量及尺寸仅作为示意，并非用来限制本揭示的范围。举例来说， 为了清楚起见，各膜层、区域或结构的相对尺寸、厚度及位置可能缩小或放 大。
本揭示通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。 本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的 元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与 权利要求中，“具有”与“包括”等词为开放式词语，因此其应被解释为“包括但 不限定为…”之意。
本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右” 等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来 限制本揭示。应了解到，当元件或膜层被称为设置在另一个元件或膜层“上” 或“连接”另一个元件或膜层时，所述元件或膜层可以直接在所述另一元件或 膜层上或直接连接到所述另一元件或膜层，或者两者之间存在有插入的元件 或膜层(非直接情况)。相反地，当元件或膜层被称为“直接”在另一个元件或膜 层“上”或“直接连接”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
本文中所提到的术语“等于”或“相同”通常代表落在给定数值或范围的 10％范围内，或代表落在给定数值或范围的5％、3％、2％、1％或0.5％范围 内。此外，用语“给定范围为第一数值至第二数值”、“给定范围落在第一数值 至第二数值的范围内”表示所述给定范围包含第一数值、第二数值以及它们之 间的其它数值。
在本揭示一些实施例中，关于接合、连接的用语例如“连接”、“互连”等， 除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直 接接触，其中有其它结构设于此两个结构之间。关于接合、连接的用语亦可 包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“电性连接”、 “耦接”包含任何直接及间接的电性连接手段。另外，本说明书或权利要求中 提及的“第一”、“第二”等用语仅用以命名不同的元件或区别不同实施例或范 围，而并非用来限制元件数量上的上限或下限，也并非用以限定元件的制造顺序或设置顺序。
本揭示的电子装置可包括显示装置、天线装置、感测装置、发光装置、 触控电子装置(touch display)、曲面电子装置(curved display)或非矩形电子装置 (free shapedisplay)，但不以此为限。电子装置可包括可弯折或可挠式电子装 置。电子装置可例如包括液晶(liquid crystal)、发光二极管、量子点(Quantum dot， QD)、荧光(fluorescence)、磷光(phosphor)，其他适合的显示介质，或上述材 料的组合，但不限于此。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(miniLED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED，可包括QLED、QDLED)、或其 他适合的材料、或上述组合，但不以此为限。显示装置可例如包括拼接显示装置，但不以此为限。天线装置可例如是液晶天线，但不以此为限。天线装 置可例如包括天线拼接装置，但不以此为限。需注意的是，电子装置可为前 述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、 多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系 统、控制系统、光源系统…等周边系统以支援显示装置、天线装置或拼接装 置。下文将以显示装置做为电子装置以说明本揭示内容，但本揭示不以此为限。
显示装置可包括显示面板，以提供显示画面。显示面板可以是任何种类 的显示面板，如自发光显示面板或非自发光显示面板。自发光显示面板可包 括发光二极管、光转换层或其他适合的材料、或上述组合，但不以此为限。 发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、 次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极 管(quantum dot LED，可包括QLED、QDLED)，但不以此为限。光转换层可 包括波长转换材料和/或光过滤材料，光转换层可例如包括荧光(fluorescence)、 磷光(phosphor)、量子点(Quantum Dot，QD)、其他合适的材料或上述的组合， 但不以此为限。非自发光显示面板可包括液晶显示面板，但不以此为限。显 示面板若为非自发光显示面板，显示装置可进一步包括光源模块。光源模块 可以是任何种类的光源模块，如直下式光源模块或侧入式光源模块。
在一些实施例中，显示装置还可包括感测装置。感测装置可包括相机或 红外线传感器(infrared sensor)或指纹传感器等，本揭示并不以此为限。在 一些实施例中，感测装置还可包括闪光灯、红外光(infrared，IR)光源、其 他传感器、电子元件、或上述组合，但不限于此。感测装置可设置在显示面 板下，以缩减边框或提升显示区域的尺寸，但不以此为限。以下搭配图1至 图9说明显示面板的一些实施例。
图1是根据本揭示的一些实施例的显示面板的俯视示意图。图2至图4 是根据本揭示的一些实施例的显示面板的局部俯视示意图。图5A是对应于 第一信号线或第二信号线的区域的局部俯视示意图。图5B是对应于第三信号 线的区域的局部俯视示意图。图6A是根据本揭示的一些实施例的显示面板 的局部俯视示意图。图6B是图6A中区域R1的放大示意图。图7及图8A 是根据本揭示的一些实施例的显示面板的局部俯视示意图。图8B及图8C分别是图8A中区域R2及区域R3的放大示意图。图9是根据本揭示的一些实 施例的显示面板的俯视示意图。
在图1至图9的实施例中，相同或相似的元件将采用相同或相似的标号， 且将省略其赘述。此外，不同实施例中的特征只要不违背发明精神或相冲突， 均可任意混合搭配使用，且依本说明书或权利要求所作的简单的等效变化与 修饰，皆仍属本揭示涵盖的范围内。
请参照图1，显示面板1可包括基板10。基板10可包括功能显示区R10、 缓冲区R12以及一般显示区R14，但不以此为限。基板10可依据需求而增加 或减少一个或多个区域。在一些实施例中，如图1所示，基板10还可包括周 边区R16以及外引脚接合区R18，但亦不以此为限。
功能显示区R10除了提供显示功能之外还可提供附加功能。举例来说， 显示装置中的感测装置(如相机模块；未示出)可与功能显示区R10重叠设置 (例如感测装置可设置在功能显示区R10的下方)，以提供拍照、摄影或生物 特征识别(如指纹识别)等功能，但不以此为限。在一些实施例中，功能显示区R10可采用低像素密度的设计，以降低绕射对感测装置的影响，但不以此为 限。
缓冲区R12位于功能显示区R10与一般显示区R14之间。缓冲区R12 例如为布线区或称作绕线区。通过绕线设计来改变信号线和/或虚设导电图案 的长度，藉此调整不同信号线之间的电阻或电容，以改善不同信号线的负载 不均的问题，于本揭示中所述“负载”可为该元件的电容和/或电阻，但本揭示 并不以此为限。
缓冲区R12除了作为绕线区之外，还可提供显示功能。在一些实施例中， 缓冲区R12可与功能显示区R10具有相同的解析度，亦或是与一般显示区 R14具有相同解析度，但不以此为限。在一些实施例中，缓冲区R12可采用 与功能显示区R10相同的像素设计。举例来说，缓冲区R12与功能显示区 R10各自可包括多个颜色子像素(如红色子像素R、绿色子像素G以及蓝色子 像素B)，以进行全彩显示。在一些实施例中，缓冲区R12与功能显示区R10各自还可包括多个白色子像素。白色子像素可视为是透光区域，以使外界的 光线可在感测装置处于感测模式时(例如感测装置在感测或/且获取外界图像 时)穿透白色子像素而到达感测装置。上述绕线设计可设置在缓冲区R12的白 色子像素中，且设置绕线设计的白色子像素可被遮光层(如黑矩阵；未示出) 遮蔽，以降低绕线设计对于视效的影响，但不以此为限。在另一些实施例中， 缓冲区R12的解析度可以低于一般显示区R14的解析度，但本揭示并不以此 为限。
一般显示区R14用以提供显示功能。在一些实施例中，一般显示区R14 可采用高像素密度的设计。在此设计下，一般显示区R14的解析度可高于功 能显示区R10的解析度，但不以此为限。在其他实施例中，一般显示区R14 的解析度可与功能显示区R10的解析度相同或相近。
在一些实施例中，在俯视方向上显示面板1与感测装置重叠的区域可定 义为功能显示区R10，该功能显示区R10以外的部分可包括一般显示区R14 及缓冲区R12，一般显示区R14可例如为包含发出不同颜色的子像素且不包 括白色子像素的区域，在一般显示区R14与功能显示区R10之间的区域则为 缓冲区R12，但本揭示并不以此为限。
在另一些实施例中，在俯视方向上显示面板1与感测装置重叠的区域可 定义为功能显示区R10，该功能显示区R10以外的部分可包括一般显示区R14 及缓冲区R12，功能显示区R10及缓冲区R12可不包含白色子像素，且功能 显示区R10的子像素密度可小于一般显示区R14的子像素密度，在一般显示 区R14与功能显示区R10之间的区域则为缓冲区R12，且缓冲区R12的子像 素密度可大致上相同于功能显示区的子像素密度，但本揭示并不以此为限。 “子像素密度＂举例而言，功能显示区R10中ㄧ预定范围内包含的子像素或子 像素电极的数量，或是于一般显示区R14中相同预定范围内包含的子像素或 子像素电极的数量，但不以此为限，举例而言，于此实施例中的预定范围例 如为功能显示区的面积，或是在另一些实施例中，于功能显示区中选一 3mm*3mm预定范围且同样的在一般显示区选取3mm*3mm的预定范围，或 是可以选择1mm*1mm、5mm*5mm…等任意合适的范围作为预定范围,本揭 示并不以此为限。
周边区R16可环绕一般显示区R14。周边区R16可用以设置线路或电子 元件等，但不以此为限。
外引脚接合区R18设置于一般显示区R14的一侧。外引脚接合区R18可 用以与外部晶片或驱动电路接合。
本揭示的功能显示区R10、缓冲区R12、一般显示区R14、周边区R16 以及外引脚接合区R18各自可包含该区中显示面板1于俯视方向(如第三方向 D3)上的所有层叠及膜层，但本揭示并不以此为限。
请参照图2，显示面板1还可包括第一信号线11以及第一虚设导电图案 12。图2示意性示出出一条第一信号线11以及两个第一虚设导电图案12， 但应理解，显示面板1中第一信号线11的数量、第一虚设导电图案12的数 量或与各条第一信号线11对应或重叠的第一虚设导电图案12的数量可依需 求改变。
第一信号线11设置在基板10上且对应于缓冲区R12。在本文中，某一 元件或图案对应于某一区指的是所述元件或图案在第三方向D3上与所述区 重叠。换句话说，第一信号线11在第三方向D3上与缓冲区R12重叠。
在一些实施例中，如图2所示，第一信号线11除了对应于缓冲区R12 之外，还对应于功能显示区R10以及一般显示区R14。举例来说，第一信号 线11例如在第一方向D1上横越功能显示区R10、缓冲区R12以及一般显示 区R14，且第一信号线11例如与功能显示区R10、缓冲区R12以及一般显示 区R14中在第一方向D1上排列的多个子像素(未示出)电性连接。在此设计下， 第一信号线11例如为栅极线，且第一信号线11电性连接于功能显示区R10、缓冲区R12以及一般显示区R14中在第一方向D1上排列的多个子像素(未示 出)的多个栅极。在一些实施例中，第一信号线11与多个栅极可属于同一层， 但不以此为限。第一信号线11可为透光导电层或不透光导电层。第一信号线 11可为单层导电层或多层导电叠的堆叠层。举例而言，第一信号线11的材料 可以包括透明导电材料(例如铟锡氧化物、铟锌氧化物、氧化铟、氧化锌、氧 化锡、其它合适的材料或上述组合，但不以此为限)或金属(例如铝、钼、铜、 银、其它合适的材料或上述组合，但不以此为限)或上述的组合，但本揭示并 不以此为限。
第一虚设导电图案12设置在基板10上且对应于缓冲区R12。在此实施 例中，虚设导电图案(包括第一虚设导电图案12)不与其他元件或膜层电性连 接。在一些实施例中，虚设导电图案不与信号线电性连接。第一虚设导电图 案12可为透光导电层或不透光导电层。第一虚设导电图案12可为单层导电 层或多层导电叠的堆叠层。第一虚设导电图案12的材料可以与第一信号线 11相同或相似，于此不再赘述。
第一虚设导电图案12与部分的第一信号线11重叠，或是第一虚设导电 图案12与第一信号线11至少部分重叠。举例来说，如图2所示，第一虚设 导电图案12可仅位于缓冲区R12中，其中第一虚设导电图案12与位于缓冲 区R12中的第一信号线11重叠且不与位于其他区的第一信号线11重叠。在 另一些实施例中，第一虚设导电图案12也可以位于一般显示区R14中且与第 一信号线11重叠，但本揭示并不以此为限。
在一些实施例中，第一虚设导电图案12例如依据所述部分的第一信号线 11(指与第一虚设导电图案12重叠的第一信号线11)延伸。此外，第一虚设导 电图案12在基板10上的正投影可落在第一信号线11在基板10上的正投影 内，例如，第一虚设导电图案12的线宽W12可小于或等于第一信号线11的 线宽W11，但不以此为限。在另一实施例中，第一虚设导电图案12的线宽 W12可大于第一信号线11的线宽W11，但不以此为限。另外，第一虚设导 电图案12与第一信号线11之间可设置有绝缘层(未示出于图2)，使得第一虚 设导电图案12电性绝缘于第一信号线11。在此架构下，第一虚设导电图案 12、绝缘层以及第一信号线11构成电容结构。
可通过改变第一虚设导电图案12以及第一信号线11任一个的线宽、长 度或厚度、或改变第一虚设导电图案12以及第一信号线11的重叠面积、或 改变绝缘层的厚度，来调整第一信号线11的负载，使得第一信号线11与其 他的信号线(如第二信号线13、第三信号线15；容后说明)具有相同或相近的 电阻或/和电容。本揭示所述的“相同或相近”指的是差异小于或等于±10％。
依据不同的需求，显示面板1还可包括其他的元件或膜层。举例来说， 显示面板1还可包括第二信号线13以及第二虚设导电图案14。图2示意性 示出出两条第二信号线13以及两条第二虚设导电图案14，但应理解，显示 面板1中第二信号线13的数量、第二虚设导电图案14的数量或与各条第二 信号线13对应或重叠的第二虚设导电图案14的数量可依需求改变。
第二信号线13设置在基板10上，且第二信号线13可与第一信号线11 为同一导电层。第二信号线13例如对应于缓冲区R12以及一般显示区R14， 且第二信号线13例如位于功能显示区R10之外，即第二信号线13可不位于 功能显示区R10中。
在一些实施例中，如图2所示，第二信号线13可为栅极线，且第二信号 线13可电性连接于缓冲区R12以及一般显示区R14中在第一方向D1上排列 的多个子像素(未示出)的多个栅极。在图2中，第二信号线13在一般显示区 R14中在第一方向D1上延伸，且第二信号线13可在缓冲区R12中交替地在 第一方向D1以及第二方向D2上延伸，但应理解，第二信号线13在缓冲区 R12中的延伸方向或俯视形状可依据需求改变。通过第二信号线13在缓冲区R12中的绕线设计WD来改变第二信号线13的长度，可改变第二信号线13 的电阻，例如，第二信号线13的电阻可随着第二信号线13的长度增加而增 加。
第二虚设导电图案14设置在基板10上，且第二虚设导电图案14可与第 一虚设导电图案12属于同一导电层。第二虚设导电图案14对应于缓冲区R12， 且第二虚设导电图案14与部分的第二信号线13重叠。举例来说，如图2所 示，第二虚设导电图案14可仅位于缓冲区R12中，其中第二虚设导电图案 14与位于缓冲区R12中的第二信号线13重叠且不与位于其他区的第二信号 线13重叠。在另一些实施例中，第二虚设导电图案14也可以位于一般显示 区R14中且与第二信号线13重叠，但本揭示并不以此为限。
在一些实施例中，第二虚设导电图案14例如依据第二信号线13的所述 部分(指第二信号线13与第二虚设导电图案14重叠的部分)延伸。此外，第二 虚设导电图案14在基板10上的正投影可落在第二信号线13在基板10上的 正投影内，例如，第二虚设导电图案14的线宽W14可小于或等于第二信号 线13的线宽W13，但不以此为限。在另一实施例中，第二虚设导电图案14 的线宽W14可大于第一信号线11的线宽W13，但不以此为限。另外，第二 虚设导电图案14与第二信号线13之间可设置有绝缘层(未示出于图2)，使得 第二虚设导电图案14电性绝缘于第二信号线13。在此架构下，第二虚设导 电图案14、绝缘层以及第二信号线13构成电容结构。
可通过改变第二虚设导电图案14以及第二信号线13任一个的线宽、长 度或厚度、或改变第二虚设导电图案14以及第二信号线13的重叠面积、或 改变绝缘层的厚度，来调整第二信号线13的负载，使得第二信号线13与其 他的信号线(例如第一信号线11、第三信号线15；容后说明)具有相同或相近 的负载。
如图2所示，显示面板1还可包括第三信号线15。图2示意性示出出两 条第三信号线15，但应理解，显示面板1中第三信号线15的数量可依需求 改变。
第三信号线15设置在基板10上，且第三信号线15可与第二信号线13 以及第一信号线11为同一导电层。第三信号线15例如对应于一般显示区R14， 且第三信号线15可位于功能显示区R10以及缓冲区R12之外，即第三信号 线15不位于功能显示区R10以及缓冲区R12中。
在一些实施例中，如图2所示，第三信号线15可为栅极线，且第三信号 线15可电性连接于一般显示区R14中在第一方向D1排列的多个子像素(未 示出)的多个栅极。
在图2中，可通过第二信号线13在缓冲区R12中的绕线设计WD，来增 加第二信号线13的长度，藉此使第一信号线11、第二信号线13以及第三信 号线15具有相同或相近的电阻。
在其他实施例中，可通过增加信号线的长度、缩减信号线的宽度、缩减 信号线的厚度或上述至少两个的组合，来提升信号线的电阻，使不同信号线 的具有相同或相近的电阻。
在一般显示区R14的解析度高于功能显示区R10和/或缓冲区R12的解 析度的架构下，第三信号线15所电性连接的像素数量大于第一信号线11所 电性连接的像素数量，且第一信号线11所电性连接的像素数量大于第二信号 线13所电性连接的像素数量。可通过设置第一虚设导电图案12以及第二虚 设导电图案14，来提升第一信号线11以及第二信号线13的电容。此外，还 可通过使第一虚设导电图案12以及第二虚设导电图案14具有不同的长度， 例如第二虚设导电图案14可采用与第二信号线13类似的绕线设计WD使得 第二虚设导电图案14比第一虚设导电图案12长，藉此使第二信号线13的电 容增值大于第一信号线11的电容增值，从而使第一信号线11、第二信号线 13以及第三信号线15具有相同或相近的电容。且可通过增加第二信号线13 的长度(例如绕线设计WD)，来提升第二信号线13的电阻，使不同信号线的 具有相同或相近的电阻。
在其他实施例中，可通过增加信号线与虚设导电图案的重叠面积、缩减 信号线与虚设导电图案之间的绝缘层的厚度或上述两个的组合，来提升信号 线的电容，使不同信号线具有相同或相近的电容。
通过上述补偿电阻以及电容的设计，可改善不同信号线(如第一信号线11、 第二信号线13以及第三信号线15)的负载不均的问题，进而提升显示面板1 的显示品质。
请参照图3，显示面板1A与图2中显示面板1的主要差异说明如下。在 显示面板1A中，缓冲区R12环绕功能显示区R10。第二信号线13包括第一 部分P1、第二部分P2以及第三部分P3，其中第一部分P1以及第二部分P2 分别位于功能显示区R10的相对侧(如左右侧)，且第三部分P3从功能显示区 R10的第三侧(如上侧或下侧)电性连接第一部分P1以及第二部分P2。在此架 构下，第二信号线13的长度大于第一信号线11以及第三信号线15的长度。据此，可通过增加至少部分第二信号线13的宽度，来使第一信号线11、第 二信号线13以及第三信号线15的具有相同或相近的电阻。举例来说，第三 部分P3的宽度WP3可大于第一部分P1的宽度WP1以及第二部分P2的宽度 WP2，但不以此为限。
图3示意性示出出第二虚设导电图案14与第二信号线13的其中一种相 对设置关系。然而应理解，第二信号线13以及第二虚设导电图案14各自的 数量、布线方式、形状或第二信号线13以及第二虚设导电图案14的重叠面 积等参数可依需求改变，或可与前述所提到实施例相同，于此不再赘述。
请参照图4，显示面板1B与图2中显示面板1的主要差异说明如下。在 显示面板1B中，第一信号线11在功能显示区R10中断开成两部分，且第三 信号线15在一般显示区R14中断开成两部分，以降低第一信号线11、第二 信号线13以及第三信号线15的电阻差异。在此架构下，亦可通过上述补偿 电阻以及电容的设计，改善不同信号线(如第一信号线11、第二信号线13以 及第三信号线15)的负载不均的问题，进而提升显示面板1B的显示品质。
请参照图5A及5B，图5A及5B分别示出出电性连接于第一信号线11(或 第二信号线13)以及第三信号线15的主动元件。在一些实施例中，主动元件 可包括栅极GE、通道层CH、源极SE以及漏极DE，但不以此为限。在一些 实施例中，栅极GE、第一信号线11、第二信号线13以及第三信号线15可 为同一层，源极SE、漏极DE、第一虚设导电图案12以及第二虚设导电图案 14可为同一层，但不以此为限。
详细而言，栅极GE、第一信号线11、第二信号线13以及第三信号线15 设置在基板10上。绝缘层(未示出)设置在基板10上且覆盖栅极GE、第一信 号线11、第二信号线13以及第三信号线15。源极SE、漏极DE、第一虚设 导电图案12以及第二虚设导电图案14设置在绝缘层16上，其中第一虚设导 电图案12以及第二虚设导电图案14通过绝缘层16而分别与第一信号线11 以及第二信号线13电性绝缘。换句话说，绝缘层可设置于栅极GE、第一信 号线11、第二信号线13以及第三信号线15与源极SE、漏极DE、第一虚设 导电图案12以及第二虚设导电图案14之间。
在一些实施例中，可通过缩减信号线的宽度来提升信号线的电阻。举例 来说，如图5A及图5B所示，至少部分的第一信号线11的宽度W11以及至 少部分的第二信号线13的宽度W13可小于第三信号线15的宽度W15或栅 极GE的宽度WGE。
在一些实施例中，可通过缩减信号线的厚度来提升信号线的电阻。举例 来说，第一信号线11的厚度以及第二信号线13的厚度可小于第三信号线15 的厚度。
在一些实施例中，可通过增加信号线与其上的导电图案(如虚设导电图案、 源极SE或漏极DE)的重叠面积来提升信号线的电容。举例来说，如图5A及 图5B所示，可使漏极DE进一步延伸至第一信号线11和/或第二信号线13 的上方，使得第一信号线11和/或第二信号线13在第三方向D3上重叠于漏 极DE；另一方面，第三信号线15在第三方向D3上可不重叠于漏极DE，或 是第三信号线15在第三方向D3上与漏极DE的重叠面积小于第一信号线11和/或第二信号线13在第三方向D3上与漏极DE的重叠面积。在一些实施例 中，可通过增加在信号线上的导电图案的宽度来提升信号线与其上的导电图 案的重叠面积，藉此提升信号线的电容。在另一些实例中，也可以加大图5A 中的源极SE的宽度或是面积，进而提升源极SE与第一信号线11和/或第二 信号线13在第三方向D3上的重叠面积，藉此提升第一信号线11和/或第二 信号线13的电容，使第一信号线11、第二信号线13以及第三信号线15具 有相同或相近的电容。
在一些实施例中，可通过缩减信号线与其上的导电图案之间的绝缘层的 厚度来提升信号线的电容。举例来说，第三信号线15与源极SE和/或漏极 DE之间的绝缘层厚度可大于第一信号线11(或第二信号线13)与第一虚设导 电层12(或第二虚设导电层14)之间的绝缘层厚度。换句话说，第三信号线15 与源极SE和/或漏极DE之间在第三方向D3上的最小距离可大于第一信号线 11(或第二信号线13)与第一虚设导电层12(或第二虚设导电层14)之间在第三 方向D3上的最小距离。
请参照图6A及图6B。在图6A中，为了便于标示出不同信号线的负载(如 负载RC1至负载RC6)，省略示出出第一虚设导电图案以及第二虚设导电图 案。关于上述虚设导电图案的描述请参照图3，于此不再重述。
显示面板1C与图3中显示面板1A的主要差异说明如下。在显示面板1C 中，奇偶数横排中的多个子像素分别通过在第二方向D2上排列的多条信号 线接收从设置在一般显示区R14的左右侧的驱动电路(未示出)输出的信号。 此外，在功能显示区R10中的第一信号线11例如采用透明导电材料(如金属 氧化物；图6A以粗线表示)制成，使功能显示区R10具有高透光率。由于透 明导电材料的阻值较金属材料高，导致第一信号线11在功能显示区R10中的 负载RC5提升。在此架构下，显示面板1C可进一步包括逻辑闸17，逻辑闸 17设置在基板10上且对应于缓冲区R12，其中逻辑闸17与第一信号线11 电性连接，以降低功能显示区R10对于在其他区域(如一般显示区R14)中的 第一信号线11的影响。在ㄧ些实施例中，部分位于功能显示区R10及逻辑闸 17之间且对应于缓冲区R12的第一信号线11也可以采用透明导电材料，但 本揭示并不以此为限。
在一些实施例中，如图6A所示，逻辑闸17例如包括两组相接的反向器 170，且第一信号线11例如为栅极线。详细而言，由驱动电路(未示出)输出信 号控制逻辑闸17后，由逻辑闸17输出信号控制后段第一信号线11，其中逻 辑闸17的电压源电平来自于面板上其他信号线。即逻辑闸17可将第一信号 线11前后的负载(如负载RC4、负载RC5)断开，因此可降低功能显示区R10 中的负载RC5对于一般显示区R14中的第一信号线11的信号传递的影响，使得显示画面较均匀。
在一些实施例中，第一信号线11以及第二信号线13中的任一者皆可通 过在缓冲区R12的绕线设计WD来提升负载，使得负载RC1至负载RC3的 总和、负载RC4以及负载RC6相同或相近。
在一些实施例中，如图6B的右半部所示，绕线设计WD可设置在缓冲 区R12的颜色子像素(如红色子像素R、绿色子像素G以及蓝色子像素B)之 外。举例来说，绕线设计WD可设置在缓冲区R12的白色子像素W中，以 降低绕线设计WD对于颜色子像素的遮蔽率。在一些实施例中，与绕线设计 WD重叠的白色子像素W可以被遮光层(如黑矩阵；未示出)遮蔽，以降低绕 线设计WD对于视效的影响。替代地，可利用白色子像素W的亮暗态切换(例 如可使与绕线设计WD重叠的白色子像素W呈现暗态)，来降低绕线设计WD 对于视效的影响，如此，与绕线设计WD重叠的白色子像素W可以不被遮光 层遮蔽。虽然图6B是以第一信号线11的绕线设计WD举例说明，但应理解， 本揭示钟任一实施例的第二信号线13的绕线设计WD也可采用上述设计，于 下便不再重述。
在一些实施例中，如图6B的左半部所示，逻辑闸17也可设置在缓冲区 R12的颜色子像素(如红色子像素R、绿色子像素G以及蓝色子像素B)之外。 此外，与逻辑闸17重叠的白色子像素W可以被遮光层(如黑矩阵；未示出) 遮蔽或利用白色子像素W的亮暗态切换，来降低逻辑闸17对于视效的影响。
请参照图7。在图7中，为了便于标示出不同信号线的负载(如负载RC1’ 至负载RC6’)，省略示出出第一虚设导电图案以及第二虚设导电图案。关于 上述虚设导电图案的描述请参照图4，于此不再重述。此外，图7的区域R 可参照图6B的内容，于此不再重述。
显示面板1D与图4中显示面板1B的主要差异说明如下。在显示面板1D 中，在功能显示区R10中的第一信号线11例如采用透明导电材料(如金属氧 化物；图7以粗线表示)制成，使功能显示区R10具有高透光率。由于透明导 电材料的阻值较金属材料高，导致第一信号线11在功能显示区R10中的负载 RC5’提升。在此架构下，显示面板1D可进一步包括逻辑闸17，逻辑闸17 设置在基板10上且对应于缓冲区R12，其中逻辑闸17与第一信号线11电性连接。
应理解，在图6A中，位于同一横排(在第一方向D1上排列)的多个子像 素共同由一条第一信号线11供给信号，因此图6A中与所述一条第一信号线 11电性连接的两组反向器170(逻辑闸17)为同向。另一方面，在图7中，位 于同一横排(在第一方向D1上排列)的多个子像素分别由两条第一信号线11 供给信号，例如在所述横排中位于显示面板1D左侧的多个子像素由左边那 条第一信号线11供给信号，而在所述横排中位于显示面板1D右侧的多个子 像素由右边那条第一信号线11供给信号，因此图7中与两条第一信号线11 电性连接的两组反向器170(逻辑闸17)为相反方向。在另一些实施例中，位于 同一横排(在第一方向D1上排列)的多个子像素的两条第一信号线11也可以 电性连接，但本揭示并以此为限。
在一些实施例中，第一信号线11以及第二信号线13中的任一者皆可通 过在缓冲区R12的绕线设计WD来提升负载，使得负载RC1’、负载RC4’以 及负载RC6’相同或相近。
请参照图8A至图8C。在图8A中，为了便于标示出不同信号线的负载(如 负载RC1”至负载RC6”)，省略示出出第一虚设导电图案以及第二虚设导电 图案。关于上述虚设导电图案的描述请参照图8B及图8C。
显示面板1E与图7中显示面板1D的主要差异说明如下。在显示面板1E 中，第一信号线11、第二信号线13以及第三为信号线15例如为数据线。详 细而言，第一信号线11、第二信号线13以及第三为信号线15例如各自在第 二方向D2上延伸，且电性连接于在第二方向D2上排列的多个子像素(未示 出)的多个源极(未示出于图8A至图8C)。
如图8A所示，在功能显示区R10中的第一信号线11采用透明导电材料 (如金属氧化物；图8A以粗线表示)制成时，显示面板1E可进一步包括逻辑 闸17，以降低因负载RC5”增加而导致反应时间(充电上升时间Tr/充电下降 时间Tf)增加或一般显示区R14充电不足的问题。
在一些实施例中，逻辑闸17可为传输闸(transmission gate)电路。传输闸 电路可包括p型的金氧半场效晶体管(PMOS)、n型的金氧半场效晶体管 (NMOS)或上述两个的组合，但不以此为限，在一些实施例中，传输闸电路可 包括单一或多个p型的金氧半场效晶体管(PMOS)，在另一些实施例中，传输 闸电路可包括单一或多个n型的金氧半场效晶体管(NMOS)，但不以此为限。 举例而言，当栅极信号通过功能显示区中的像素时，传输闸电路开启。当栅 极信号通过功能显示区以外的像素时，传输闸电路关闭，数据线的负载降低， 使得数据线充电上升时间Tr或/和充电下降时间Tf减少，在传输闸电路关闭 时，可隔开传输闸电路两端的信号线负载(如负载RC4”和负载RC5”)，使得 显示画面较均匀。在一实施例中，由于数据线提供不同的数据电压以显示不 同的灰阶，可选用与图6A及图7中不同的逻辑闸，但本揭示不以此为限。
在一些实施例中，显示面板1E可进一步包括驱动电路18以及导线19。 驱动电路18用以提供信号至逻辑闸17。在一些实施例中，驱动电路18可设 置在功能显示区R10远离的外引脚接合区R18(参照图1)的一侧，但不以此为 限。导线19连接于逻辑闸17的输入端与驱动电路18之间以及连接于逻辑闸 17的输出端与驱动电路18之间。
在一些实施例中，可通过上述补偿电阻以及电容的设计，改善不同信号 线(如第一信号线11、第二信号线13以及第三信号线15)的负载不均的问题， 进而提升显示面板1E的显示品质。举例来说，在图8A中，因传输门电路(逻 辑闸17)将负载RC4”和负载RC5”断开，如图8C所示，对应于负载RC4” 的第一信号线11可通过绕线设计WD来提升电阻。此外，在一些实施例中， 当一般显示区R14的解析度高于功能显示区R10和/或缓冲区R12的解析度 的架构下，第三信号线15所电性连接的像素数量大于第一信号线11或/和第 二信号线13所电性连接的像素数量。如图8B及图8C所示，亦可通过设置 第一虚设导电图案12以及第二虚设导电图案14来补偿不同信号线的电容。 如此，负载RC1”、负载RC4”以及负载RC6”可相同或相近。
请参照图9，显示面板1F与图8A的显示面板1E的主要差异说明如下。 在显示面板1F中，第一信号线11’例如断开成两部分，如第一部分11A及第 二部分11B，其中第一部分11A对应于功能显示区R10以及缓冲区R12，而 第二部分11B对应于一般显示区R14。显示面板1F可进一步包括传输闸电路 17-1以及传输闸电路17-2，且不包括图8A中的逻辑闸17。传输闸电路17-1 以及传输闸电路17-2设置在基板10上且对应于周边区R16，其中传输闸电路17-1通过导线19而与第一信号线11’的第一部分11A电性连接，且传输闸 电路17-2通过导线19而与第一信号线11’的第二部分11B电性连接。于此实 施例中，第一信号线11’可例如为数据线。
在高频驱动下，像素的充电时间短，而功能显示区R10中的低像素密度 设计使得功能显示区R10中的像素具有较大的充电电容，而使得数据线需要 更长充电上升时间Tr或充电下降时间Tf。利用两个传输闸电路来分别供应数 据信号至第一信号线11’的第一部分11A及第二部分11B。具体地，在传输闸 电路17-2关闭且传输闸电路17-1开启时，可经由第一信号线11’的第一部分 11A供应数据信号，以对功能显示区R10中的像素充电，而在传输闸电路17-2 开启且传输闸电路17-1关闭时，可经由第一信号线11’的第二部分11B供应 数据信号，以对一般显示区R14中的像素充电。如此，可减轻供应数据信号 时的负载。另外，因第一信号线11’的第二部分11B少了功能显示区R10的 负载，因此第一信号线11’的第二部分11B也可采用上述绕线设计，来改善不 同信号线的负载不均问题。在一些实施例中，如图9所示，缓冲区R12中的 像素与第一信号线11’的第一部分11A电性连接。然而，在其他实施例中， 缓冲区R12中的像素可与第一信号线11’的第二部分11B电性连接。
另一提的是，在本揭示的任一实施例中，像素的长边可平行于第一方向 D1或第二方向D2，于此不多加限制。在一些实施例中，可采用像素的长边 平行于第二方向D2的设计，以具有窄边框，但不以此为限。
综上所述，在本揭示的实施例中，可通过缓冲区进行负载的补偿，以改 善不同信号线的负载不均问题，使显示面板具有好的显示品质。
以上各实施例仅用以说明本揭示的技术方案，而非对其限制；尽管参照 前述各实施例对本揭示进行了详细的说明，本领域的普通技术人员应当理解： 其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或 者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案 的本质脱离本揭示各实施例技术方案的范围。
虽然本揭示的实施例及其优点已揭示如上，但应该了解的是，任何所属 技术领域中技术人员，在不脱离本揭示的精神和范围内，当可作更动、替代 与润饰，且各实施例间的特征可任意互相混合替换而成其他新实施例。此外， 本揭示的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制 造、物质组成、装置、方法及步骤，任何所属技术领域中技术人员可从本揭 示揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装 置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大 抵相同结果皆可根据本揭示使用。因此，本揭示的保护范围包括上述制程、 机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别 的实施例，且本揭示的保护范围也包括各个权利要求及实施例的组合。本揭 示的保护范围当视随附的权利要求所界定的为准。

Claims (10)

1.一种显示面板，其特征在于，包括：
基板，包括功能显示区、缓冲区以及一般显示区，其中所述缓冲区位于所述功能显示区与所述一般显示区之间；
第一信号线，设置在所述基板上且对应于所述缓冲区；以及
第一虚设导电图案，设置在所述基板上且对应于所述缓冲区，其中所述第一虚设导电图案与部分的所述第一信号线重叠。
2.根据权利要求1所述的显示面板，其特征在于，还包括：
逻辑闸，设置在所述基板上且对应于所述缓冲区，其中所述逻辑闸与所述第一信号线电性连接。
3.根据权利要求2所述的显示面板，其特征在于，所述逻辑闸为包括反向器，且所述第一信号线为栅极线。
4.根据权利要求2所述的显示面板，其特征在于，所述逻辑闸为传输闸电路，且所述第一信号线为数据线。
5.根据权利要求4所述的显示面板，其特征在于，所述传输闸电路包括p型金氧半场效晶体管、n型金氧半场效晶体管或上述的组合。
6.根据权利要求1所述的显示面板，其特征在于，所述基板还包括周边区，其中所述周边区环绕所述一般显示区，且所述显示面板还包括：
传输闸电路，设置在所述基板上且对应于所述周边区，其中所述传输闸电路与所述第一信号线电性连接。
7.根据权利要求6所述的显示面板，其特征在于，所述第一信号线为数据线。
8.根据权利要求1所述的显示面板，其特征在于，所述第一虚设导电图案依据所述部分的所述第一信号线延伸。
9.根据权利要求1所述的显示面板，其特征在于，所述第一信号线还对应于所述功能显示区以及所述一般显示区，其中所述显示面板还包括：
第二信号线，设置在所述基板上且对应于所述缓冲区以及所述一般显示区；以及
第二虚设导电图案，设置在所述基板上且对应于所述缓冲区，其中所述第二虚设导电图案与部分的所述第二信号线的重叠。
10.根据权利要求9所述的显示面板，其特征在于，所述第二虚设导电图案依据所述部分的所述第二信号线延伸，且所述第二虚设导电图案与所述第一虚设导电图案具有不同的长度。
CN202110938258.6A 2021-08-16 2021-08-16 显示面板 Pending CN115843200A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110938258.6A CN115843200A (zh) 2021-08-16 2021-08-16 显示面板
TW111112227A TWI814317B (zh) 2021-08-16 2022-03-30 顯示面板
US17/870,868 US20230047640A1 (en) 2021-08-16 2022-07-22 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110938258.6A CN115843200A (zh) 2021-08-16 2021-08-16 显示面板

Publications (1)

Publication Number Publication Date
CN115843200A true CN115843200A (zh) 2023-03-24

Family

ID=85178210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110938258.6A Pending CN115843200A (zh) 2021-08-16 2021-08-16 显示面板

Country Status (3)

Country Link
US (1) US20230047640A1 (zh)
CN (1) CN115843200A (zh)
TW (1) TWI814317B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3748075B2 (ja) * 2002-08-30 2006-02-22 セイコーエプソン株式会社 電子モジュール及びその製造方法並びに電子機器
US10354578B2 (en) * 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102611958B1 (ko) * 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102628360B1 (ko) * 2018-09-28 2024-01-22 엘지디스플레이 주식회사 표시장치
KR102578624B1 (ko) * 2018-12-17 2023-09-13 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20230047640A1 (en) 2023-02-16
TWI814317B (zh) 2023-09-01
TW202309867A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US20220069047A1 (en) Display panel and display device
CN111048573B (zh) 一种显示面板及显示装置
CN110751926B (zh) 显示面板及显示装置
US11804176B2 (en) Display substrate and display device
CN111613643A (zh) 透明显示装置
US20220376003A1 (en) Display panel and display apparatus
CN112687193B (zh) 显示面板
JP7349996B2 (ja) 表示装置および電子機器
WO2023143568A1 (zh) 显示面板、显示模组及显示装置
CN115843200A (zh) 显示面板
JP7443354B2 (ja) 表示装置および電子機器
CN113903312A (zh) 充电方法以及显示设备
CN221634318U (zh) 发光显示装置
CN114141807B (zh) 显示面板及显示装置
US20240147775A1 (en) Light emitting display device
CN114512097B (zh) 显示装置
CN115273653B (zh) 显示装置
JP2013250319A (ja) アクティブマトリクス基板、製造方法、及び表示装置
US11910651B2 (en) Light emitting display apparatus including a bank and a capacitor
US11658187B2 (en) Electronic devices
CN118919538A (zh) 显示基板和显示装置
CN115631696A (zh) 显示面板
CN118614155A (zh) 显示面板和显示装置
CN116171074A (zh) 一种显示面板及显示装置
CN115241246A (zh) 显示装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination