TWI803566B - 在非顯示區域具有虛擬圖案之顯示裝置 - Google Patents

Abstract

一種顯示裝置，包含：基板，該基板包含顯示區域和非顯示區域。第一、第二和第三絕緣層依序設置在基板上。像素設置在顯示區域中。每個像素包含電晶體和連接到電晶體的發光元件。資料線設置在顯示區域中。資料線係配置以向複數個像素中的每個像素提供資料訊號。佈線部分設置在非顯示區域中。佈線部分包含連接到資料線的連接線和連接到連接線的扇出線。虛擬圖案設置在非顯示區域中。虛擬圖案至少部分地與佈線部分重疊。

Description

在非顯示區域具有虛擬圖案之顯示裝置

本申請主張2018年1月24日向韓國智慧財產局提交之韓國專利申請號No.10-2018-0008989之優先權及效益，本揭露的全部內容於此併入做為參考。

本揭露涉及一種顯示裝置，更具體來說，涉及一種在其非顯示區域中具有虛擬圖案的顯示裝置。

顯示裝置包含用於顯示圖樣的複數個像素，並且每個像素包含複數個電晶體、電容器、和連接到電晶體以驅動其顯示元件的佈線部分。每個像素中的配置可以藉由光刻製程形成，該製程藉由遮罩曝光光致抗蝕劑中的圖案。

由於顯示裝置的顯示區域內的圖案明顯比非顯示區域內的圖案密集，因此光致抗蝕劑圖案所造成的差異可能導致設有複數個像素的顯示區域與沒有設置像素的非顯示區域之間的顯著密度差異。具體而言，在光致抗蝕劑圖案以低密度排列的非顯示區域中，在顯影過程中溶解的光致抗蝕劑的量會大於在光致抗蝕劑圖案排列密度更高的顯示區域中的量。因此，施加在非顯示區 域上的顯影溶液的濃度可能顯著低於顯示區域上的濃度，並且顯示區域上的顯影溶液和非顯示區域上的顯影溶液之間可能存在突然的濃度差異。

這種濃度差異可能導致每個區域內的光致抗蝕劑圖案的厚度不均勻。

一種顯示裝置包含基板，基板包含顯示區域和非顯示區域。第一絕緣層設置在基板上。第二絕緣層設置在第一絕緣層上。第三絕緣層設置在第二絕緣層上。複數個像素設置在顯示區域中。複數個像素中的每一個包含至少一個電晶體和連接到至少一個電晶體的發光元件。資料線設置在顯示區域中。資料線係配置以向複數個像素中的每個像素提供資料訊號。佈線部分設置在非顯示區域中。佈線部分包含連接到資料線的連接線和連接到連接線的扇出線。虛擬圖案設置在非顯示區域中。虛擬圖案至少部分地與佈線部分的一部分重疊。

一種顯示裝置包含基板，基板包含顯示區域和非顯示區域。第一絕緣層設置在基板上。第二絕緣層設置在第一絕緣層上。第三絕緣層設置在第二絕緣層上。複數個像素設置在顯示區域中。複數個像素中的每一個包含至少一個電晶體和連接到至少一個電晶體的發光元件。複數條資料線設置在顯示區域中。複數條資料線係配置以向複數個像素中的每一個提供資料訊號。佈線部分設置在非顯示區域中。佈線部分包含連接到複數條資料線中對應的資料線的複數條連接線。第一扇出線連接到複數條連接線中對應的連接線。第二扇出線連接到複數條連接線中對應的連接線。第一和第二扇出線設置在不同的層上。虛擬圖案設置在非顯示區域中。虛擬圖案至少部分地與佈線部分重疊。虛擬圖 案包含至少部分地與連接線重疊的虛擬主動圖案、至少部分地與第一扇出線重疊的第一虛擬線以及至少部分地與第二扇出線重疊的第二虛擬線。

一種顯示裝置包含具有顯示區域和非顯示區域的基板。複數個像素設置在顯示區域上。資料線設置在顯示區域中。資料線係配置以向複數個像素中的每個像素提供資料訊號。佈線部分設置在非顯示區域中。佈線部分包含連接到資料線的連接線和連接到連接線的扇出線。虛擬圖案設置在非顯示區域中。虛擬圖案至少部分地與佈線部分重疊。顯示區域具有第一圖案密度。非顯示區域具有第二圖案密度。第一圖案密度實質上等於第二圖案密度。

ACT1:第一主動圖案

ACT2:第二主動圖案

ACT3a:第3a主動圖案

ACT3b:第3b主動圖案

ACT4a:第4a主動圖案

ACT4b:第4b主動圖案

ACT5:第五主動圖案

ACT6:第六主動圖案

ACT7:第七主動圖案

ADA:附加區域

AD:第一電極

AUX:輔助連接線

BA:彎曲區域

BRP:橋接圖案

BFL:緩衝層

CD:第二電極

COF:薄膜

Cst:儲存電容器

CH1:第一接觸孔

CH2:第二接觸孔

CH3:第三接觸孔

CH4:第四接觸孔

CH5:第五接觸孔

CH6:第六接觸孔

CH7:第七接觸孔

CH8:第八接觸孔

CH9:第九接觸孔

CH10:第十接觸孔

CH11:第十一接觸孔

CL:連接線

CNL1:第一連接線

CNL2:第二連接線

D1、D2、D3、D4、Dm、Dj:資料線

DA:顯示區域

DACT:虛擬主動圖案

DCS:資料控制訊號

DDV:資料驅動器

DE1:第一汲極

DE2:第二汲極

DE3b:第3b汲極

DE3a:第3a汲極

DE4a:第4a汲極

DE4b:第4b汲極

DE5:第五汲極

DE6:第六汲極

DE7:第七汲極

DFL:虛擬線

DFL1:第一虛擬線

DFL2:第二虛擬線

DL:資料線

DR1:第一方向

DR2:第二方向

E1、E2、E3、E4、En:發射控制線

EA1:第1圖的區域

EDV:發射驅動器

Ei:發射控制線

ELVSS:第二電源

ELVDD:第一電源

EML:發光層

FA1:第一平坦區域

FA2:第二平坦區域

FL:扇出線

EL1:第一扇出線

FL2:第二扇出線

FTA:扇出區域

GCS1:第一閘極控制訊號

GCS2:第二閘極控制訊號

GE1:第一閘極

GE2:第二閘極

GE3a:第3a閘極

GE3b:第3b閘極

GE4a:第4a閘極

GE4b:第4b閘極

GE5:第五閘極

GE6:第六閘極

GE7:第七閘極

GI:閘極絕緣層

I:第一區域

II:第二區域

IL3:第三絕緣層

IL2:第二絕緣層

IL1:第一絕緣層

IPL:初始化電力線

LE:下電極

LP:佈線部分

N1:第一節點

NDA:非顯示區域

OLED:發光元件

OPN:開口

PDL:像素定義層

PL:電力線

PSV:鈍化層

PXL:像素

S1、S2、S3、S4、Sn:掃描線

SUB:基板

SDV:掃描驅動器

SE1:第一源極

SE2:第二源極

SE3a:第3a源極

SE3b:第3b源極

SE4a:第4a源極

SE4b:第4b源極

SE5:第五源極

SE6:第六源極

SE7:第七源極

Si、Si-1、Si+1:掃描線

T1:第一電晶體

T2:第二電晶體

T3:第三電晶體

T3a:第3a電晶體

T3b:第3b電晶體

T4:第四電晶體

T4a:第4a電晶體

T4b:第4b電晶體

T5:第五電晶體

T6:第六電晶體

T7:第七電晶體

TC:時序控制器

TFE:薄膜封裝

TH1:第一通孔

TH2:第二通孔

TH3:第三通孔

UE:上電極

Vint:初始化電源

藉由參考以下結合附圖的詳細描述，將更容易理解本發明及其許多附屬的態樣，其中：第1圖係繪示根據本揭露示例性實施例的顯示裝置的平面圖；第2圖係繪示第1圖的顯示裝置的一例的透視圖；第3圖係繪示第1圖的顯示裝置所具有的複數個像素和驅動器的一例的方塊圖；第4圖係繪示第3圖的複數個像素中的一像素的一例的等效電路圖；第5圖係繪示第4圖的像素的一例的平面圖；第6圖係繪示第5圖的A-A'剖面的橫截面圖；第7圖係繪示第5圖的B-B'剖面的橫截面圖；第8圖係繪示第1圖的區域EA1的一例的放大圖； 第9圖係繪示沿第8圖的C-C'線的橫截面圖；第10圖係繪示沿第8圖的D-D'線的橫截面圖；第11圖係繪示沿第8圖的E-E'線的橫截面圖；第12圖係繪示與第1圖的區域EA1對應的扇出區域的一例的俯視圖；第13圖係繪示第12圖的F-F'剖面的橫截面圖；第14圖係繪示第12圖的G-G'剖面的橫截面圖；第15圖係繪示第12圖的H-H'剖面的橫截面圖；第16圖係繪示與第1圖的區域EA1對應的扇出區域的一例的俯視圖；第17圖係繪示第16圖的I-I'剖面的橫截面圖；第18圖係繪示第16圖的J-J'剖面的橫截面圖；以及第19圖係繪示沿第16圖的K-K'線的橫截面圖。

藉由參考以下結合附圖的詳細描述，將更容易理解本發明及其許多附屬的態樣。然而，本發明構思可以許多不同的形式實施，並且不應被解釋為限於此處闡述的示例性實施例。應理解的是，本發明旨在涵蓋本揭露的精神和範圍內的所有修改，等同和替代的態樣。

相同的附圖標記可表示說明書和附圖中的類似元件。在附圖中，為了清楚起見，可能誇大層和區域的尺寸和相對尺寸。應當理解的是，儘管可能使用術語第一、第二、第三等來描述各種元件、組件、區域、層、圖案及/或 部分，但是這些元件、組件、區域、層、圖案及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、組件、區域、層圖案或部分與另一個區域、層、圖案或部分區分開。因此，在不脫離示例實施例的教示的情況下，下文討論的第一元件、組件、區域、層或部分可以被稱為第二元件、組件、區域、層或部分。如這裡所使用的，單數形式“一”、“一個”和“該”也旨在包含複數形式，除非上下文另有明確說明。

第1圖係繪示根據本揭露示例性實施例的顯示裝置的平面圖。第2圖係繪示第1圖的顯示裝置的示例的透視圖。

參考第1圖和第2圖，本發明之顯示裝置可包含基板SUB、設置在基板SUB上的複數個像素PXL、連接到像素PXL的佈線部分LP，以及連接到佈線部分LP的驅動電路板。

基板SUB可包含顯示區域DA和設置在顯示區域DA的至少一側上的非顯示區域NDA。

基板SUB可以具有實質上矩形的形狀。在本揭露的一些示例性實施例中，基板SUB可包含彼此平行並沿第一方向DR1延伸的一對短邊，以及彼此平行並沿第二方向DR2延伸的一對長邊。

然而，基板SUB的形狀可與本文所述的不同，並且基板SUB可以具有各種其他形狀。例如，基板SUB可以具有封閉的多邊形形狀，包含直邊、圓形、半圓形、半橢圓形等。在本揭露的一些示例性實施例中，當基板SUB具有直邊時，至少一些角部可以是彎曲的。例如，當基板SUB具有矩形形狀時，相鄰直邊相交的部分可以由具有預定曲率的曲線代替。該形狀可以稱為圓角矩形。例如，矩形形狀的頂點部分可以由彎曲邊形成，該彎曲邊連接到彼此相鄰 並具有預定曲率的兩個直邊。可以根據位置不同地設置預定曲率。例如，曲率可以根據曲線開始的位置和曲線的長度而變化。

顯示區域DA可以是設置像素PXL的區域。顯示區域DA能夠顯示圖樣。顯示區域DA可以以與基板SUB的形狀對應的形狀設置。例如，顯示區域DA可以包含閉合多邊形、包含直邊、圓形、橢圓形等、半圓形、半橢圓形等。在本揭露的一些示例性實施例中，當顯示區域DA具有直邊時，至少一些角部可以彎曲以形成圓角矩形。

像素PXL可以設置在基板SUB的顯示區域DA中。每個像素PXL可以是用於顯示圖樣的最小單元。每個像素PXL可以發射白光及/或彩色光。每個像素PXL可以發射紅色、綠色、藍色和白色中的一種。然而，像素可以發出不同的顏色，例如青色(cyan)、洋紅色(magenta)和黃色。

每個像素PXL可以是包含有機發光層的發光元件。然而，像素PXL不限於此。例如，像素PXL可以以各種形式體現，例如液晶元件、電泳元件、電潤濕元件等。

在本揭露的一些示例性實施例中，像素PXL可以以矩陣形式排列，包含在第一方向DR1上延伸的行和在第二方向DR2上延伸的列。然而，像素PXL的排列不限於此，並且像素PXL可以以各種其他形式排列。例如，像素PXL可以被排列為使得行方向相對於列方向傾斜。

像素PXL可以包含用於顯示綠色的第一像素G、用於顯示紅色的第二像素R以及用於顯示藍色的第三像素B。

第一像素G可以沿第二方向DR2排列以形成第一像素列。第二像素R和第三像素B可以在第二方向DR2上交替排列以形成第二像素列。第一像素 列和第二像素列可以設置為複數個並且沿第一方向DR1交替排列。每個像素列可以連接到資料線DL。

第一、第二和第三像素G、R和B的排列結構可以對應於PenTile矩陣像素PXL結構。累積矩陣像素PXL結構應用共享相鄰像素PXL並表達顏色的渲染操作，使得可以利用較少數量的像素PXL實現期望的分辨率。

在本揭露的一些示例性實施例中，第一像素G、第二像素R和第三像素B具有相同的面積，但是根據其他方法，不同類型的像素可以具有不同的面積。

佈線部分LP可以設置在非顯示區域NDA中，並且可以連接到像素PXL。佈線部分LP可以向每個像素PXL提供訊號，並且可以包含連接到資料線DL的扇出線和配置以向顯示區域DA的每個像素PXL供電的電力線。佈線部分LP可以根據需要進一步包含其他線路。

在本揭露的一些示例性實施例中，非顯示區域NDA還可包含從其一部分突出的附加區域ADA。附加區域ADA可以從非顯示區域NDA的側面突出。附加區域ADA可以是扇出區域FTA。與設置在顯示區域DA中的資料線DL電性連接的佈線部分LP可以設置在扇出區域FTA中。

驅動器可以安裝在驅動電路板上。驅動器可以藉由佈線部分LP向每個像素PXL提供訊號。驅動器可以包含用於向每個像素PXL提供掃描訊號的閘極驅動器、用於沿資料線DL向每個像素PXL提供資料訊號的資料驅動器DDV、用於控制閘極驅動器和資料驅動器DDV的定時控制器等等。

驅動電路板可以包含連接到基板SUB的覆晶薄膜(chip on film)COF和連接到COF的印刷電路板。

COF可以處理從印刷電路板輸入的各種訊號，並將處理後的訊號輸出到基板SUB。COF的一端可以附接到基板SUB，而COF的另一端可以附接到印刷電路板。

資料驅動器DDV可以直接安裝在基板SUB上，但是資料驅動器DDV也可以安裝在其他地方。例如，資料驅動器DDV可以形成在單獨的晶片上並連接到基板SUB。在本揭露的一些示例性實施例中，資料驅動器DDV可以形成在單獨的晶片上，然後安裝在COF上。資料驅動器DDV的資料訊號可以藉由佈線部分LP施加到顯示區域DA的資料線DL。

在本揭露的一些示例性實施例中，顯示裝置的至少一部分可以是軟性的及/或可折疊的。例如，顯示裝置可以包含彎曲區域BA和平坦區域FA1和FA2，其設置在彎曲區域BA的至少一側上並且是平坦且展開的。平坦區域FA1和FA2可以是軟性的或剛性的。

在本揭露的一些示例性實施例中，彎曲區域BA被示出為設置在附加區域ADA中。平坦區域FA1和FA2可以包含第一平坦區域FA1和第二平坦區域FA2，第一平坦區域FA1和第二平坦區域FA2彼此間隔開，其間具有彎曲區域BA。第一平坦區域FA1可以包含顯示區域DA。因此，彎曲區域BA可以與顯示區域DA隔開。

當由顯示裝置折疊的線被稱為折疊線時，折疊線可以設置在彎曲區域BA中。這裡使用的術語“折疊”或“可折疊”旨在表示形狀不是固定的，而是可以從其原始形狀修改為另一形狀，並且可以沿著一個或多個特定線折疊(例如，折疊線)、彎曲或捲曲。如第2圖所示，顯示裝置可以折疊，使得兩個平坦區域FA1和FA2彼此平行並且彼此面對。然而，可以以其他方式設置平坦區 域FA1和FA2的折疊狀態。例如，可以折疊顯示裝置，使得兩個平坦區域FA1和FA2的面可以處於預定角度(例如，銳角、直角或鈍角)，其中彎曲區域BA介於其間。

在本揭露的一些示例性實施例中，附加區域ADA可以沿折疊線彎曲，從而自俯視觀察時可以減小顯示裝置邊框的寬度。

第3圖是示出第1圖的顯示裝置中包含複數個像素和驅動器的示例的方塊圖。

參考第1圖和第3圖，顯示裝置可以包含像素PXL、驅動器和佈線部分。

驅動器可以包含掃描驅動器SDV、發射驅動器EDV、資料驅動器DDV和時序控制器TC。在第3圖中，將掃描驅動器SDV、發射驅動器EDV、資料驅動器DDV和時序控制器TC的位置以一種可能的配置示出。在顯示裝置的實現中，每個驅動器可以設置在顯示裝置內的其他位置。

佈線部分可以設置在顯示區域DA中，並且可以包含複數條掃描線S1至Sn、複數條資料線D1至Dm、發射控制線E1至En、電力線PL和用於從驅動器向像素PXL提供訊號的初始化電力線。

像素PXL可以設置在顯示區域DA中。當掃描訊號被施加到對應的掃描線時，每個像素PXL可以從對應的資料線接收資料訊號。接收資料訊號的像素PXL可以控制從藉由電力線PL提供的第一電源ELVDD經由發光元件流到第二電源ELVSS的電流。

掃描驅動器SDV可以響應於來自時序控制器TC的第一閘極控制訊號GCS1將掃描訊號施加到掃描線S1到Sn。例如，掃描驅動器SDV可以依序地 將掃描訊號施加到掃描線S1到Sn。當掃描訊號被依序提供給掃描線S1至Sn時，可以水平線為單位依序地選擇像素PXL。

發射驅動器EDV可以響應於來自時序控制器TC的第二閘極控制訊號GCS2將發射控制訊號施加到發射控制線E1至En。例如，發射驅動器EDV可以依序地將發射控制訊號提供給發射控制線E1至En。

發射控制訊號可以設置為比掃描訊號寬。例如，提供給第i(其中“i”是自然數)發射控制線Ei的發射控制訊號的至少一部分可以與提供給第(i-1)掃描線Si-1和第i掃描線Si的掃描訊號重疊。另外，發射控制訊號可以被設置為閘極截止電壓(例如，一高電壓)，使得包含在像素PXL中的電晶體可以被關斷，並且掃描訊號可以被設置為閘極導通電壓(例如，一低電壓)，以使包含的電晶體可以導通。

資料驅動器DDV可以響應於資料控制訊號DCS將資料訊號施加到資料線D1至Dm。提供給資料線D1至Dm的資料訊號可以提供給由掃描訊號選擇的像素PXL。

時序控制器TC可以將基於外部提供的時序訊號產生的閘極控制訊號GCS1和GCS2施加到掃描驅動器SDV和發射驅動器EDV，並且可以將資料控制訊號DCS施加到資料驅動器DDV。

閘極控制訊號GCS1和GCS2中的每一個可以包含起始脈衝和時脈訊號。起始脈衝控制第一掃描訊號或第一發射控制訊號的定時。時脈訊號用於移位起始脈衝。

資料控制訊號DCS可以包含源起始脈衝和時脈訊號。源起始脈衝可以控制資料的採樣開始時間，並且時脈訊號可以用於控制採樣操作。

第4圖係繪示第3圖的像素中的像素的示例的等效電路圖。為了便於描述，連接到第j條資料線Dj、第(i-1)條掃描線Si-1、第i條掃描線Si和第(i+1)條掃描線Si+1的像素將在第4圖中示出。

參考第3圖和第4圖，像素PXL可以包含發光元件OLED、第一至第七電晶體T1至T7以及儲存電容器Cst。

發光元件OLED的陽極可以經由第六電晶體T6連接到第一電晶體T1，並且發光元件OLED的陰極可以連接到第二電源ELVSS。發光元件OLED可以產生具有與從第一電晶體T1提供的電流量對應的預定亮度的光。施加到電力線PL的第一電源ELVDD可以被設置為高於第二電源ELVSS的電壓，使得電流可以流過發光元件OLED。

第一電晶體T1的源極(例如，驅動電晶體)可以經由第五電晶體T5連接到第一電源ELVDD。第一電晶體T1的汲極可以連接到發光元件OLED的陽極。第一電晶體T1可以響應於第一節點N1(例如，第一電晶體的閘極)的電壓，控制經由發光元件OLED從第一電源ELVDD流到第二電源ELVSS的電流。

第二電晶體T2(例如，開關電晶體)可以連接在第j資料線Dj和第一電晶體T1的源極之間。第二電晶體T2的閘極可以連接到第i掃描線Si。當掃描訊號施加到第i掃描線Si時，第二電晶體T2可以導通以將第j資料線Dj電性連接到第一電晶體T1的源極。

第三電晶體T3可以連接在第一電晶體T1的汲極和第一節點N1之間。第三電晶體T3的閘極可以連接到第i掃描線Si。當掃描訊號被提供給第i掃描線Si時，第三電晶體T3可以導通以將第一電晶體T1的汲極電性連接到第一節點N1。因此，當第三電晶體T3導通時，第一電晶體T1可以具有二極管連接狀態。

第四電晶體T4可以連接在第一節點N1和初始化電源Vint之間。第四電晶體T4的閘極可以連接到第(i-1)掃描線Si-1。當掃描訊號被提供給第(i-1)掃描線Si-1時，第四電晶體T4可以導通以將初始化電源Vint的電壓傳輸到第一節點N1。初始化電源Vint可以設置為比資料訊號低的電壓。

第五電晶體T5可以連接在第一電源ELVDD和第一電晶體T1的源極之間。第五電晶體T5的閘極可以連接到第i發射控制線Ei。當發射控制訊號提供給第i發射控制線Ei時，第五電晶體T5可以截止，而在其他情況下，第五電晶體T5可以導通。

第六電晶體T6可以連接在第一電晶體T1的汲極和發光元件OLED的陽極之間。第六電晶體T6的閘極可以連接到第i發射控制線Ei。當發射控制訊號被提供給第i發射控制線Ei時，第六電晶體T6可以截止，而在其他情況下，第六電晶體T6可以導通。

第七電晶體T7可以連接在初始化電源Vint和發光元件OLED的陽極之間，例如，在初始化電源Vint和第二節點之間。第七電晶體T7的閘極可以連接到第(i+1)掃描線Si+1。當掃描訊號被提供給第(i+1)掃描線Si+1時，第七電晶體T7可以導通以將初始化電源Vint的電壓傳輸到發光元件OLED的陽極。

儲存電容器Cst可以連接在第一電源ELVDD和第一節點N1之間。儲存電容器Cst可以儲存與資料訊號對應的電壓和第一電晶體T1的閾值電壓。

第5圖係繪示第4圖的像素的示例的平面圖。第6圖是沿第5圖的A-A'線的橫截面圖。第7圖是沿第5圖的B-B'線的橫截面圖。

在第5圖至第7圖中，三條掃描線Si-1、Si和Si+1，發射控制線Ei、電力線PL和資料線Dj連接到排列在第i行和第j列的單個像素PXL。

為了方便解釋第5圖至第7圖，第(i-1)行的掃描線被稱為第(i-1)掃描線Si-1，第i行的掃描線稱為第i掃描線Si，第(i+1)行的掃描線稱為第(i+1)掃描線Si+1，第i行的發射控制線稱為發射控制線Ei，第j列的資料線稱為資料線Dj以及第j列的電力線稱為電力線PL。

參照第4圖至第7圖，顯示裝置可以包含基板SUB、佈線部分和像素PXL。

基板SUB可包含配置成透射光的透明絕緣材料。基板SUB可以是剛性基板或軟性基板。剛性基板可包含玻璃、石英、玻璃-陶瓷及/或結晶玻璃。軟性基板可以是包含聚合物有機材料及/或塑料的薄膜基板。例如，軟性基板可以由聚醚(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亞胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚對苯二甲酸乙二醇酯(polyethylene terephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亞胺(polyimide)、聚碳酸酯(polycarbonate)、三乙酸纖維素(triacetate cellulose)及/或乙酸丙酸纖維素(cellulose acetate propionate)。另外，軟性基板可包含玻璃纖維增強塑料(fiberglass reinforced plastic)。

施加到基板SUB的材料可以較佳地具有足以在顯示裝置的製造過程中保持高處理溫度的耐熱性。在本揭露的一些示例性實施例中，基板SUB可以是完全或至少部分軟性的。

佈線部分可以向像素PXL提供訊號，並且可以包含掃描線Si-1、Si和Si+1、資料線Dj、發射控制線Ei、電力線PL和初始化電力線IPL。

掃描線Si-1、Si和Si+1可以在第一方向DR1上延伸。掃描線Si-1、Si和Si+1可以沿著與第一方向DR1交叉的第二方向DR2依序排列。掃描訊號可以施加到掃描線Si-1、Si和Si+1。例如，可以將第(i-1)掃描訊號施加到第(i-1)掃描線Si-1、將第i掃描訊號施加到第i掃描線Si以及第(i+1)掃描訊號可以施加到第(i+1)掃描線Si+1。

在本揭露的一些示例性實施例中，示出了三條掃描線Si-1、Si和Si+1，用於將掃描訊號施加到像素PXL，但是可以使用其他數量的掃描線。例如，掃描訊號可以藉由兩條掃描線Si-1和Si施加到像素PXL。在該示例中，兩條掃描線Si-1和Si中的第i條掃描線Si可以分支為兩條線，並且分支的第i條掃描線Si可以連接到不同的電晶體。例如，第i掃描線Si可以包含與第(i-1)掃描線Si-1相鄰的第i個上掃描線並且第i掃描線的第i個下掃描線比第i個上掃描線更遠離第(i-1)掃描線Si-1。

發射控制線Ei可以在第一方向DR1上延伸並且排列在第i掃描線Si和第(i+1)掃描線Si+1之間。發射控制線Ei可以與第(i+1)掃描線Si+1和第i掃描線Si間隔開。發射控制訊號可以施加到發射控制線Ei。

資料線Dj可以在第二方向DR2上延伸，並且可以沿第一方向DR1依序地排列。資料訊號可以應用於資料線Dj。

電力線PL可以沿第二方向DR2延伸。電力線PL可以與資料線Dj間隔開。第一電源ELVDD可以應用於電力線PL。

初始化電力線IPL可以沿第一方向DR1延伸。初始化電力線IPL可以設置在下一行像素的第(i+1)掃描線Si+1和第(i-1)掃描線Si-1之間。初始化電源Vint可以應用於初始化電力線IPL。

像素PXL可以包含第一至第七電晶體T1至T7、儲存電容器Cst和發光元件OLED。

第一電晶體T1可以包含第一閘極GE1、第一主動圖案ACT1、第一源極SE1和第一汲極DE1。

第一閘極GE1可以連接到第三電晶體T3的第三汲極DE3和第四電晶體T4的第四汲極DE4。第一連接線CNL1可以連接第一閘極GE1、第三汲極DE3和第四汲極DE4。第一連接線CNL1的一端可以藉由第一接觸孔CH1連接到第一閘極GE1，第一連接線CNL1的另一端可以藉由第一連接線CNL1的另一端連接到第三汲極DE3和第四汲極DE4藉由第二接觸孔CH2。

在本揭露的一些示例性實施例中，第一主動圖案ACT1、第一源極SE1和第一汲極DE1中的每一個可以由半導體層形成，其中沒有摻雜雜質或雜質是摻雜。例如，第一源極SE1和第一汲極DE1可以由摻雜有雜質的半導體層形成，第一主動圖案ACT1可以包含未摻雜雜質的半導體層。

第一主動圖案ACT1可以具有主要沿預定方向延伸的棒狀，並且可以沿著延伸的縱向方向彎曲一次或多次。當在平面圖上觀察時，第一主動圖案ACT1可以與第一閘極GE1重疊。所述第一電晶體T1的溝道區域可以藉由將第一主動圖案ACT1形成得更長而變得較長。因此，可以加寬施加到第一電晶體T1的閘極電壓的驅動範圍。因此，可以精細地控制從發光元件OLED發射的光的灰度。

第一源極SE1可連接到第一主動圖案ACT1的一端。第一源極SE1可連接到第二電晶體T2的第二汲極DE2和第五電晶體T5的第五汲極DE5。第一汲極DE1可以連接到所述第一主動圖案ACT1的另一端。第一汲極DE1可被連接到第三電晶體T3的第三源極SE3和第六電晶體T6的第六源極SE6。

第二電晶體T2可以包含第二閘極GE2、第二主動圖案ACT2、第二源極SE2和第二汲極DE2。

第二閘極GE2可連接到第i掃描線Si。第二閘極GE2可以是第i掃描線Si的一部分，也可以從第i掃描線Si突出。

在本揭露的一些示例性實施例中，每個第二主動圖案ACT2、第二源極SE2和第二汲極DE2都可以由摻雜或未摻雜的半導體層形成。例如，第二源極SE2和第二汲極DE2可以形成一個半導體層摻雜雜質，而第二個主動圖案ACT2可以包含不摻雜雜質的半導體層。

第二主動圖案ACT2可以對應於第二閘極GE2重疊的部分。第二源極SE2的一端可以連接到所述第二主動圖案ACT2，另一端藉由第六接觸孔CH6連接到資料線Dj。第二汲極DE2的一端可以連接到所述第二主動圖案ACT2，另一端連接到第一電晶體T1的第一源極SE1和第五電晶體T5的第五汲極DE5。

第三電晶體T3可以具有構造為防止漏電流的雙閘結構。例如，第三電晶體T3可以包含第3a電晶體T3a和第3b電晶體T3b。在第3a電晶體T3a可以包含第3a閘極GE3a、第3a主動圖案ACT3a、第3a源極SE3a和第3a汲極DE3a。另外，第3b電晶體T3b可以包含第3b閘極GE3b、第3b主動圖案ACT3b、第3b源極SE3b和第3b汲極DE3b。為了便於說明，在第3a閘極GE3a和第3b閘極GE3b作為第三閘極GE3中，第3a主動圖案ACT3a和第3b主動圖案ACT3b被稱為第三主動圖案 ACT3，第3a源極SE3a和第3b源極SE3b被稱為第三源極SE3，以及第3a汲極DE3a和第3b汲極DE3b被稱為第三汲極DE3。

第三閘極GE3可連接到第i掃描線Si。第三閘極GE3可以是第i掃描線Si的一部分，或者也可以從第i掃描線Si突出。

第三主動圖案ACT3中的每一個，第三源極SE3和第三汲極DE3可以是或者已被摻雜或未被摻雜的半導體層形成。例如，第三源極SE3和第三汲極DE3可以摻雜有雜質的半導體層形成，並且第三主動圖案ACT3可以包含在其中的不摻雜雜質的半導體層。第三主動圖案ACT3可以對應於所述第三閘極GE3重疊的部分。

第三源極SE3的一端可以連接到第三主動圖案ACT3。第三源極SE3的另一端可以連接到第一電晶體T1的第一汲極DE1和第六電晶體T6的第六源極SE6。第三汲極DE3的一端可以連接到第三主動圖案ACT3。第三汲極DE3的另一端可連接到第四電晶體T4的第四汲極DE4。第三汲極DE3可以電性連接到藉由第一連接線CNL1、第二接觸孔CH2及第一接觸孔CH1與第一電晶體T1的第一閘極GE1。

第四電晶體T4可具有構造成防止漏電流的雙閘結構。例如，第四電晶體T4可包含第4a電晶體T4a和第4b電晶體T4b。第4a電晶體T4a可以包含第4a閘極GE4a、第4a主動圖案ACT4a、第4a源極SE4a和第4a汲極DE4a。第4b電晶體T4b的可以包含第4b閘極GE4b、第4b主動圖案ACT4b、第4b源極SE4b和第4b汲極DE4b。在本揭露的一些示例性實施例中，為了便於說明，第4a閘極GE4a和第4b閘極GE4b被稱為第四閘極GE4，第4a主動圖案ACT4a和第4b主動圖案ACT4b 作為第四主動圖案ACT4簡稱，第4a源極SE4a和第4b源極SE4b被稱為第四源極SE4和第4a汲極DE4a和第4b汲極DE4b被稱為第四汲極DE4。

第四閘極GE4可以連接到第(i-1)個掃描線Si-1。第四閘極GE4可以是第(i-1)個掃描線Si-1的一部分，或者可以從第(i-1)個掃描線Si-1突出。

在第四主動圖案ACT4的每一個，所述第四源極SE4和第四汲極DE4可以是或者已被摻雜或未被摻雜的半導體層形成。例如，第四源極SE4和第四汲極DE4可以摻雜有雜質的半導體層的形成和第四主動圖案ACT4可以在其中不摻雜雜質的半導體層的形成。第四主動圖案ACT4可以對應於第四閘極GE4重疊的部分。

第四源極SE4的一端可以連接到第四主動圖案ACT4。第四源極SE4的另一端可以連接至第(i-1)行和像素PXL的第七電晶體T7的第七汲極DE7的像素PXL的初始化電力線IPL。輔助連接線AUX可以被設置在第四源極SE4和初始化電力線IPL之間。輔助連接線AUX的一端可以藉由第九接觸孔CH9連接到第四源極SE4。輔助連接線AUX的另一端可以藉由第(i-1)行的像素PXL的第八接觸孔CH8連接到第(i-1)行的像素PXL的初始化電力線IPL。第四汲極DE4的一端可以連接到第四主動圖案ACT4。第四汲極DE4的另一端可以連接到第三電晶體T3的第三汲極DE3。第四汲極DE4還可以藉由第一連接線CNL1、第二接觸孔CH2和第一接觸孔CH1連接到第一電晶體T1的第一閘極GE1。

第五電晶體T5可以包含第五閘極GE5、第五主動圖案ACT5、第五源極SE5和第五汲極DE5。

第五閘極GE5可以連接到發射控制線Ei。第五閘極GE5可以是發射控制線Ei的一部分或者可以從發射控制線Ei突出。第五主動圖案ACT5、第五 源極SE5和第五汲極DE5中的每一個可以由摻雜或未摻雜的半導體層形成。例如，第五源極SE5和第五汲極DE5可以由未摻雜雜質的半導體層形成。第五主動圖案ACT5可以對應於與第五閘極GE5重疊的部分。

第五源極SE5的一端可以連接到第五主動圖案ACT5。第五源極SE5的另一端可以藉由第五接觸孔CH5連接到電力線PL。第五汲極DE5的一端可以連接到第五主動圖案ACT5。第五汲極DE5的另一端可以連接到第一電晶體T1的第一源極SE1和第二電晶體T2的第二汲極DE2。

第六電晶體T6可以包含第六閘極GE6、第六主動圖案ACT6、第六源極SE6和第六汲極DE6。

第六閘極GE6可以連接到發射控制線Ei。第六閘極GE6可以是發射控制線Ei的一部分或者可以從發射控制線Ei突出。第六主動圖案ACT6、第六源極SE6和第六汲極DE6中的每一個由摻雜或未摻雜的半導體層形成。例如，第六源極SE6和第六汲極DE6可以由摻雜有雜質的半導體層形成及第六主動圖案ACT6可以由未摻雜雜質的半導體層形成。第六主動圖案ACT6可以對應於與第六閘極GE6重疊的部分。

第六源極SE6的一端可以連接到第六主動圖案ACT6。第六源極SE6的另一端可以連接到第一電晶體T1的第一汲極DE1和第三電晶體T3的第三源極SE3。第六汲極DE6的一端可以連接到第六主動圖案ACT6。第六汲極DE6的另一端可以連接到第七電晶體T7的第七源極SE7。

第七電晶體T7可以包含第七閘極GE7、第七主動圖案ACT7、第七源極SE7和第七汲極DE7。

第七閘極GE7可以連接到第(i+1)掃描線Si+1。第七閘極GE7可以是第(i+1)掃描線Si+1的一部分，或者可以從第(i+1)掃描線Si+1突出。第七主動圖案ACT7、第七源極SE7和第七汲極DE7中的每一個可以由摻雜或未摻雜的半導體層形成。例如，第七源極SE7和第七汲極DE7可以由摻雜有雜質的半導體層形成及第七主動圖案ACT7可以由未摻雜雜質的半導體層形成。第七主動圖案ACT7可以對應於與第七閘極GE7重疊的部分。

第七源極SE7的一端可以連接到第七主動圖案ACT7。第七源極SE7的另一端可以連接到第六電晶體T6的第六汲極DE6。第七汲極DE7的一端可以連接到第七主動圖案ACT7。第七汲極DE7的另一端可以連接到初始化電力線IPL。第七汲極DE7可以連接到排列在第(i+1)行的像素PXL的第四電晶體T4的第四源極SE4。第七汲極DE7可以藉由輔助連接線AUX，第八接觸孔CH8和第九接觸孔CH9連接到排列在第(i+1)行的像素PXL的第四電晶體T4的第四源極SE4。

儲存電容器Cst可以包含下電極LE和上電極UE。下電極LE可以是第一電晶體T1的第一閘極GE1。

當在平面圖中觀察時，上電極UE可以與下電極LE重疊並覆蓋下電極LE。可以藉由擴大上電極UE和下電極LE的重疊面積來增加儲存電容器Cst的電容。上電極UE可以在第一方向DR1上延伸。在本揭露的一些示例性實施例中，可以將與第一電源ELVDD相同的電壓施加到上電極UE。上電極UE可以在形成有第一閘極GE1和第一連接線CNL1所連接的第一接觸孔CH1的區域中具有開口OPN。

發光元件OLED可以包含第一電極AD、第二電極CD和設置在第一電極AD和第二電極CD之間的發光層EML。

第一電極AD可以設置在與像素PXL對應的發光區域中。第一電極AD可以藉由第七接觸孔CH7和第十接觸孔CH10連接到第七電晶體T7的第七源極SE7和第六電晶體T6的第六汲極DE6。第二連接線CNL2和橋接圖案BRP可以設置在第七接觸孔CH7和第十接觸孔CH10之間，使得第六汲極DE6和第七源極SE7可以連接到第一電極AD。

在下文中，將參照第5圖至第7圖描述根據本揭露示例性實施例的顯示裝置的結構。

緩衝層BFL可以設置在基板SUB上。

緩衝層BFL可以防止雜質擴散到第一至第七電晶體T1至T7中。緩衝層BFL可以是單層，但也可以包含兩層或更多層。當緩衝層BFL包含多個層時，每個層可以由相同材料或不同材料形成。取決於基板SUB的材料及/或製程條件，可以省略緩衝層BFL。

主動圖案ACT1至ACT7(下文中稱為ACT)可以設置在緩衝層BFL上。主動圖案ACT可以包含第一主動圖案ACT1至第七主動圖案ACT7。第一主動圖案ACT1至第七主動圖案ACT7可以由半導體材料形成。

閘極絕緣層GI可以設置在緩衝層BFL和主動圖案ACT上。閘極絕緣層GI可以是包含無機材料的無機絕緣層。例如，閘極絕緣層GI可以包含氮化矽(silicon nitride)、氧化矽(silicon oxide)及/或氮氧化矽(silicon oxynitride)。

第(i-1)掃描線Si-1、第i掃描線Si、第(i+1)掃描線Si+1、發射控制線Ei和第一至第七掃描線閘極GE1至GE7可以設置在閘極絕緣層GI上。第一 閘極GE1可以是儲存電容器Cst的下電極LE。第二閘極GE2和第三閘極GE3可以與第i掃描線Si一體地形成。第四閘極GE4可以與第(i-1)掃描線Si-1一體地形成，並且第七閘極GE7可以與第(i+1)掃描線Si+1一體地形成。第五閘極GE5和第六閘極GE6可以與發射控制線Ei一體地形成。

第一絕緣層IL1可以設置在基板SUB上、掃描線Si-1、Si和S+1等設置在基板SUB上。

儲存電容器Cst的上電極UE和初始化電力線IPL可以設置在第一絕緣層IL1上。上電極UE可以覆蓋下電極LE。上電極UE可與下電極LE一起形成儲存電容器Cst，並具有第一絕緣層IL1介於其中。

第二絕緣層IL2可以設置在基板SUB上，上電極UE和初始化電力線IPL設置在基板SUB上。

第一連接線CNL1和第二連接線CNL2以及輔助連接線AUX可以設置在第二絕緣層IL2上。

第一連接線CNL1可以藉由第一接觸孔CH1連接到第一閘極GE1，該第一接觸孔CH1依序地穿過第一絕緣層IL1和第二絕緣層IL2。第一連接線CNL1藉由第二接觸孔CH2電性連接到第三汲極DE3和第四汲極DE4，第二接觸孔CH2依序穿過閘極絕緣層GI以及第一和第二絕緣層IL1和IL2。

第二連接線CNL2是在第六汲極DE6和第一電極AD之間連接第六汲極DE6和第一電極AD的介質。第二連接線CNL2可以藉由第七接觸孔CH7電性連接到第六汲極DE6和第七源極SE7，第七接觸孔CH7依序地穿過閘極絕緣層GI以及第一和第二絕緣層IL1和IL2。

輔助連接線AUX可以藉由穿過第二絕緣層IL2的第八接觸孔CH8連接到初始化電力線IPL。輔助連接線AUX可藉由穿過閘極絕緣層GI和第一和第二絕緣層IL1和IL2的第九接觸孔CH9電性連接到第(i-1)行點數的第四源極SE4和第七汲極DE7。

在本揭露的一些示例性實施例中，如圖所示，第一連接線CNL1和第二連接線CNL2可以設置在第二絕緣層IL2上。然而，第一連接線CNL1和第二連接線CNL2的設置不限於此。例如，第一連接線CNL1和第二連接線CNL2可以設置在下文將描述的第三絕緣層IL3上。

第三絕緣層IL3可以設置在第一連接線CNL1和第二連接線CNL2以及輔助連接線AUX上。第三絕緣層IL3可以是包含無機材料的無機絕緣層或包含有機材料的有機絕緣層。在本揭露的一些示例性實施例中，第三絕緣層IL3可以是有機絕緣層。第三絕緣層IL3可以是如圖中所示的單層，但是可以使用其他設置。例如，第三絕緣層IL3可以由多層形成。當第三絕緣層IL3由多層形成時，第三絕緣層IL3可以具有其中複數個無機絕緣層和複數個有機絕緣層交替堆疊的結構。例如，第三絕緣層IL3可以具有依序堆疊第一有機絕緣層、無機絕緣層及第二有機絕緣層的結構。

橋接圖案BRP、資料線Dj和電力線PL均可以設置在第三絕緣層IL3上。

橋接圖案BRP可以藉由穿過第三絕緣層IL3的第十接觸孔CH10連接到第二連接線CNL2。

資料線Dj可以藉由穿透閘極絕緣層GI和第一至第三絕緣層IL1至IL3的第六接觸孔CH6電性連接至第二源極SE2。如圖所示，資料線Dj可以設置 在第三絕緣層IL3上，但是可以使用其他設置。例如，資料線Dj可以設置在第二絕緣層IL2上並且與第一連接線CNL1和第二連接線CNL2在同一層上。

電力線PL可以藉由穿過第二和第三絕緣層IL2和IL3的第三和第四接觸孔CH3和CH4連接到上電極UE。電力線PL可以藉由穿過閘極絕緣層GI和第一至第三絕緣層IL1至IL3的第五接觸孔CH5電性連接至第五源極SE5。如第6圖所示，電力線PL可以設置在第三絕緣層IL3上，但是可以使用其他設置。例如，電力線PL可以設置在第二絕緣層IL2上並且與第一連接線CNL1和第二連接線CNL2在同一層上。

第一電極AD可以設置在橋接圖案BRP上。第一電極AD可以藉由穿過鈍化層PSV的第十一接觸孔CH11連接到橋接圖案BRP。由於橋接圖案BRP藉由第十接觸孔CH10連接到第二連接線CNL2，所以第一電極AD可以最終藉由橋接圖案BRP和第二連接線CNL2連接到第六汲極DE6和第七源極SE7。

像素定義層PDL可以設置在其上形成有第一電極AD的基板SUB上，以限定與每個像素PXL對應的發光區域。像素定義層PDL可以暴露第一電極AD的上表面並且沿著像素PXL的外圍從基板SUB突出。

發光層EML可以設置在第一電極AD的暴露的上表面上。第二電極CD可以設置在發光層EML上。

像素定義層PDL可以包含有機絕緣材料。例如，像素定義層PDL可以由聚苯乙烯(polystyrene)、聚甲基丙烯酸甲酯(polymethylmethacrylate)、聚丙烯腈(polyacrylonitrile)、聚酰胺(polyamide)、聚酰亞胺(polyimide)、聚芳醚(polyarylether)、雜環聚合物(heterocyclic polymer)、聚對二甲苯 (parylene)、環氧樹脂(epoxy)、苯並環丁烯(benzocyclobutene)、矽氧烷基樹脂(siloxane based resin)及/或矽烷基樹脂(silane based resin)等。

發光層EML可以設置在第一電極AD的暴露表面上。發光層EML可以具有包含至少光產生層的多層薄膜結構。例如，發光層EML可以包含用於注入電洞的電洞注入層，用於增加電洞和電子再結合機會的電洞傳輸層，用於藉由注入的電子和電洞的複合來發光的光產生層，電洞用於抑制未耦合在光產生層中的電洞的移動的阻擋層，用於將電子平穩地傳輸到光產生層的電子傳輸層，以及用於注入電子的電子注入層。

在光產生層中產生的光的顏色可以是紅色、綠色、藍色和白色中的一種，但是可以如此產生其他顏色。例如，在發光層EML的光產生層中產生的光的顏色可以是品紅色、青色和黃色中的一種。

電洞注入層、電洞傳輸層、電洞阻擋層、電子傳輸層和電子注入層可以是在相鄰發光區域中彼此連接的公共層。

覆蓋第二電極CD的薄膜封裝TFE可以設置在第二電極CD上。

薄膜封裝TFE可以由單層組成，但也可以包含多層。薄膜封裝TFE可以包含覆蓋發光元件OLED的複數個絕緣層。例如，薄膜封裝TFE可以包含複數個無機層和複數個有機層。例如，薄膜封裝TFE可以具有其中無機層和有機層交替堆疊的結構。在本揭露的一些示例性實施例中，薄膜封裝TFE可以是封裝基板，其設置在發光元件OLED上並藉由密封劑結合到基板SUB。

顯示裝置還可包含設置在薄膜封裝TFE上的觸碰傳感器。觸碰傳感器可以在發射圖樣的方向上設置在基板SUB的表面上以接收用戶的觸碰輸入。可以藉由用戶的手或其他輸入裝置識別輸入到顯示裝置的觸碰事件。

觸碰傳感器可以由互電容方法驅動。互電容方法感測由於兩個觸碰感測電極之間的相互作用引起的電容變化。另外，觸碰傳感器可以藉由自電容方法驅動。自電容方法使用以矩陣形式排列的觸碰感測電極和連接到每個觸碰感測電極的感測線，以感測觸碰區域中的感測電極的電容的變化。

觸碰傳感器可以包含觸碰感測電極、連接到觸碰感測電極的感測線及連接到感測線的一端的焊盤部分。

用於保護觸碰傳感器的暴露表面的窗口可以設置在觸碰傳感器上。窗口從基板SUB傳輸圖樣並保護顯示裝置免受外部衝擊。因此，可以防止顯示裝置由於外部衝擊而損壞或發生故障。

第8圖係繪示第1圖的區域EA1的示例的放大圖。第9圖是沿第8圖的剖面線C-C'截取的橫截面圖。第10圖是沿第8圖的D-D'線的橫截面圖。第11圖是沿第8圖的E-E'線的橫截面圖。

第8圖至第11圖示出了基板的扇出區域中的線之間的連接關係。為了便於說明，示出了連接到顯示區域的資料線的連接線和連接到連接線和驅動器的扇出線。

參照第1圖至第11圖，基板SUB可以包含顯示區域DA和非顯示區域NDA。

複數個像素PXL可以設置在顯示區域DA中。

像素PXL中的每一個可以包含第一至第七電晶體T1至T7以及連接至第一至第七電晶體T1至T7以發光的發光元件OLED。

像素PXL可以以矩陣形式排列。例如，像素PXL可以在顯示區域DA中構成複數個像素行和複數個像素列。像素行可以包含沿第一方向DR1排列 的複數個像素PXL，並且可以沿第一方向DR1延伸。像素列可以包含沿第二方向DR2排列的複數個像素PXL，並且可以沿第二方向DR2延伸。像素列可以排列在第一方向DR1上。

在本揭露的一些示例性實施例中，像素PXL可包含用於顯示綠色的第一像素G、用於顯示紅色的第二像素R及用於顯示藍色的第三像素B。

第一像素G可以沿第二方向DR2排列以形成第一像素列。第二像素R和第三像素B可以在第二方向DR2上交替排列以形成第二像素列。第一像素列和第二像素列可以設置為複數個並且沿第一方向DR1交替排列。每個像素列可以連接到資料線DL。

第一電晶體T1可以包含第一主動圖案ACT1、第一閘極GE1、第一源極SE1和第一汲極DE1。第二電晶體T2可以包含第二主動圖案ACT2、第二閘極GE2、第二源極SE2和第二汲極DE2。第三電晶體T3可以包含第三主動圖案ACT3、第三閘極GE3、第三源極SE3和第三汲極DE3。第四電晶體T4可以包含第四主動圖案ACT4、第四閘極GE4、第四源極SE4和第四汲極DE4。第五電晶體T5可以包含第五主動圖案ACT5、第五閘極GE5、第五源極SE5和第五汲極DE5。第六電晶體T6可以包含第六主動圖案ACT6、第六閘極GE6、第六源極SE6和第六汲極DE6。第七電晶體T7可以包含第七主動圖案ACT7、第七閘極GE7、第七源極SE7和第七汲極DE7。

非顯示區域NDA可以包含佈線部分LP，配置用於將來自資料驅動器DDV的訊號施加到像素PXL。佈線部分LP可以設置在非顯示區域NDA的扇出區域FTA中。佈線部分LP可以包含複數條連接線CL和複數條扇出線FL。

在本揭露的一些示例性實施例中，扇出區域FTA可以包含第一區域I和第二區域II，第一區域I中排列有扇出線FL，第二區域II中排列有連接線CL。第一區域I可以是與扇出區域FTA中的資料驅動器DDV相鄰的區域，第二區域II可以是扇出區域FTA中比第一區域I更遠離資料驅動器DDV的區域。

每條連接線CL可以是用於電性連接設置在顯示區域DA中的一條資料線DL和對應的扇出線FL的介質。例如，每條連接線CL的一端可以連接到對應的一條資料線DL，並且每條連接線CL的另一端可以連接到對應的一條扇出線FL。每條連接線CL的一端可以藉由單獨的接觸電極電性連接到對應的資料線DL，但是可以使用其他排列。例如，每條連接線CL的一端可以與對應的資料線DL一體形成，並且可以直接電性連接到對應的資料線DL。

在扇出區域FTA的第二區域II中，連接線CL可以在第二方向DR2上延伸。連接線CL可以大致在第二方向DR2上延伸，並且相鄰的連接線CL之間的空間可以在第二方向DR2上變窄。

每個扇出線FL可以電性連接到對應的一條連接線CL和資料驅動器DDV。例如，每個扇出線FL的一端可以連接到對應的連接線CL，並且每個扇出線FL的另一端可以連接到資料驅動器DDV。來自資料驅動器DDV的資料訊號可以最終藉由每個扇出線FL和連接線CL提供給顯示區域DA的對應的一條資料線DL。

在本揭露的一些示例性實施例中，扇出線FL可以包含第一扇出線FL1和第二扇出線FL2。第一和第二扇出線FL1和FL2可以設置在不同的層上。例如，第一扇出線FL1可以設置在基板SUB上的第一絕緣層IL1上，第二扇出線FL2 可以設置在第一絕緣層IL1下方。當在平面圖上觀察時，第一扇出線FL1和第二扇出線FL2可以交替地排列。

第一扇出線FL1可以連接到第一像素列中的資料線DL。第二扇出線FL2可以連接到第二像素列中的資料線DL。

非顯示區域NDA的佈線部分LP和顯示區域DA的像素PXL可以藉由使用光致抗蝕劑圖案的遮罩製程形成。

可以藉由使用光致抗蝕劑圖案的遮罩製程來形成連接到第一到第七電晶體T1到T7以及排列在顯示區域DA中的每個像素PXL中的第一到第七電晶體T1到T7的訊號線。訊號線可以包含掃描線(參見第5圖中的Si-1、Si和Si+1)、發射控制線(參見第5圖中的Ei)、資料線DL和電力線(參見第5圖的PL)等。

在非顯示區域NDA中，可以藉由使用光致抗蝕劑圖案的遮罩製程來形成排列在扇出區域FTA中的佈線部分LP。

如上所述，在顯示圖樣的顯示區域DA中，使用光致抗蝕劑圖案形成的結構的數量可以多於非顯示區域NDA中的結構的數量。光致抗蝕劑圖案的密度可以根據基板SUB的面積而變化。例如，遮罩製程中使用的光致抗蝕劑圖案可以比非顯示區域NDA更大程度地排列在顯示區域DA中。

在光致抗蝕劑圖案以低密度排列的非顯示區域NDA中，在顯影製程中溶解的光致抗蝕劑的量可以大於其中光致抗蝕劑圖案以高密度排列的顯示區域DA中的量。因此，施加在非顯示區域NDA上的顯影劑可以具有降低的濃度，並且可以發生非顯示區域NDA和顯示區域DA之間的顯影劑的濃度差異。當發生這種濃度差異時，高濃度顯影劑可以藉由擴散原理向低濃度顯影劑移動。 因此，非顯示區域NDA的光致抗蝕劑圖案過度顯影(例如，顯影超過適當的量)，並且顯示裝置的厚度變得不均勻。這種厚度的不均勻性可能導致諸如非顯示區域NDA的佈線部分LP中的短路之類的缺陷。

在本揭露的一些示例性實施例中，虛擬圖案可以設置在非顯示區域NDA中，以補償顯示區域DA和非顯示區域NDA之間的光致抗蝕劑圖案的濃度差異。因此，光致抗蝕劑圖案的密度在顯示區域DA和非顯示區域NDA中可以是均勻的。

在本揭露的一些示例性實施例中，虛擬圖案可以是虛擬主動圖案DACT。

虛擬主動圖案DACT可以設置在扇出區域FTA的第二區域II中。虛擬主動圖案DACT可以浮置。虛擬主動圖案DACT的形狀可以是如第8圖所示的矩形形狀，但是虛擬主動圖案DACT可以具有各種其他形狀。例如，虛擬主動圖案DACT可以被成形為多邊形、圓形、半圓形、半橢圓形等。

在平面圖中，虛擬主動圖案DACT可以與複數條連接線CL重疊。虛擬主動圖案DACT被示出為與複數條連接線CL的一部分重疊，但是可以使用其他排列。在本揭露的一些示例性實施例中，虛擬主動圖案DACT可以設置在第二區域II中，以便與複數條連接線CL中的每一條重疊。虛擬主動圖案DACT可以在使顯示區域DA和非顯示區域NDA的光致抗蝕劑圖案的密度均勻化的範圍內部分或完全連接到連接線CL。

虛擬主動圖案DACT可以設置在基板SUB上的緩衝層BFL上。緩衝層BFL可以是在顯示區域DA中提供的緩衝層(參見第6圖中的BFL)。

虛擬主動圖案DACT可以是包含多晶矽、非晶矽、氧化物半導體等的半導體圖案。在本揭露的一些示例性實施例中，虛擬主動圖案DACT可以包含與第一至第七主動圖案ACT1至ACT7相同的材料，並且可以與第一至第七主動圖案ACT1至ACT7設置在同一層上。

閘極絕緣層GI可以設置在虛擬主動圖案DACT上。閘極絕緣層GI可以是包含無機材料的無機絕緣層。無機絕緣層可以包含氮化矽、氧化矽、氮氧化矽等。

第二扇出線FL2可以設置在閘極絕緣層GI上。在本揭露的一些示例性實施例中，第二扇出線FL2可以包含與每個像素PXL中的掃描線Si-1、Si和Si+1以及發射控制線Ei相同的材料，並且可以是設置在與掃描線Si-1、Si、Si+1和發射控制線Ei相同的層上。第二扇出線FL2可以設置在與第一至第七閘極GE1至GE7相同的層上。

第一絕緣層IL1可以設置在第二扇出線FL2上。第一絕緣層IL1可以包含與閘極絕緣層GI相同的材料，但是可以使用其他材料。

第一扇出線FL1可以設置在第一絕緣層IL1上。在本揭露的一些示例性實施例中，第一扇出線FL1可以包含與設置在每個像素PXL中的儲存電容器Cst的上電極UE相同的材料，並且與上電極UE設置在同一層上。此外，第一扇出線FL1可以包含與排列在每個像素PXL中的初始化電力線IPL相同的材料，並且可以與初始化電力線IPL設置在同一層上。

第二絕緣層IL2可以設置在第一扇出線FL1上。第二絕緣層IL2可以包含與第一絕緣層IL1和閘極絕緣層GI相同的材料，但是可以使用其他材料。

連接線CL可以設置在第二絕緣層IL2上。在本揭露的一些示例性實施例中，連接線CL可以包含與設置在每個像素PXL中的第一連接線CNL1和第二連接線CNL2相同的材料，並且可以設置在與第一連接線CNL1和第二連接線CNL2相同的層上。

在本揭露的一些示例性實施例中，如第10圖所示，第一扇出線FL1可以藉由穿過第二絕緣層IL2的第一通孔TH1連接到對應的連接線CL。因此，從資料驅動器DDV施加到第一扇出線FL1的資料訊號可以被傳輸到電性連接到第一扇出線FL1的連接線CL。結果，傳輸到連接線CL的資料訊號可以最終施加到對應於連接線CL的資料線DL。

如第11圖所示，第二扇出線FL2可以藉由第二通孔TH2電性連接到對應的連接線CL，第二通孔TH2依序地穿過第一絕緣層IL1和第二絕緣層IL2。因此，從資料驅動器DDV施加到第二扇出線FL2的資料訊號可以被傳輸到電性連接到第二扇出線FL2的連接線CL。結果，傳輸到連接線CL的資料訊號可以最終施加到對應於連接線CL的資料線DL。

第三絕緣層IL3可以設置在連接線CL上。第三絕緣層IL3可以設置在顯示區域DA中。

在本揭露的一些示例性實施例中，可以藉由與在每個像素PXL中找到的第一至第七主動圖案ACT1至ACT7相同的製程來形成虛擬主動圖案DACT。例如，可以與第一至第七主動圖案ACT1至ACT7相同的方式使用光致抗蝕劑圖案藉由遮罩製程將虛擬主動圖案DACT添加至扇出區域FTA。

由於將單獨的光致抗蝕劑圖案添加到非顯示區域NDA以在扇出區域FTA中形成偽主動圖案DACT，因此可以增加非顯示區域NDA中的光致抗蝕 劑圖案的密度。因此，可以使非顯示區域NDA中的光致抗蝕劑圖案的密度類似於顯示區域DA中的光致抗蝕劑圖案的密度。虛擬主動圖案DACT可以在藉由用連接線CL加寬重疊區域來增加非顯示區域NDA中的光致抗蝕劑圖案的濃度的範圍內形成各種形狀。

如上所述，根據本揭露的示例性實施例的顯示裝置可在非顯示區域NDA中包含虛擬主動圖案DACT，因此，可以防止由於顯示區域DA和非顯示區域NDA之間的光致抗蝕劑圖案的密度差異而發生的缺陷。結果，可以增加顯示裝置的可靠性。

第12圖係繪示與第1圖的區域EA1對應的扇出區域的示例的平面圖。第13圖是沿第12圖的剖面線F-F'截取的橫截面圖。第14圖是沿第12圖的G-G'線的橫截面圖。第15圖是沿第12圖的剖面線H-H'截取的橫截面圖。相同的附圖標記可以指代與上面關於第1圖和第2圖描述的元件相同或相似的元件。在第1圖至第11圖中，可以假設任何省略的細節可以至少類似於上面關於相應元件描述的細節。

第12圖至第15圖係繪示基板的扇出區域中的線之間的連接關係。為了便於說明，示出了連接到顯示區域的資料線的連接線和連接到連接線和驅動器的扇出線。

參照第1圖至第7圖以及第12圖至第15圖，基板SUB可以包含顯示區域DA和非顯示區域NDA。

複數個像素PXL可以設置在顯示區域DA中。每個像素PXL可以包含第一至第七電晶體T1至T7、連接至用於發光的第一至第七電晶體T1至T7的發光元件OLED以及用於將訊號傳輸至第一至第七電晶體T1至T7的訊號線。訊號線 可以包含掃描線(參見第5圖中的Si-1、Si、Si+1)、發射控制線(參見第5圖中的Ei)、資料線DL和電力線(參見第5圖中的PL)等。

非顯示區域NDA可以包含扇出區域FTA，其中排列有複數條連接線CL和複數條扇出線FL。在本揭露的一些示例性實施例中，扇出區域FTA可以包含第二區域II和第一區域I，該第二區域II中排列有連接線CL，該第一區域I中排列有扇出線FL。

每條連接線CL可以是用於電性連接設置在顯示區域DA中的一條資料線DL和對應的扇出線FL的介質。連接線CL可以在第二區域II中沿第二方向DR2延伸，並且相鄰連接線CL之間的空間可以在第二方向DR2上變窄。

每個扇出線FL可以是用於電性連接對應的連接線CL和資料驅動器DDV的介質。例如，每個扇出線FL的一端可以連接到對應的連接線CL，並且每個扇出線FL的另一端可以連接到資料驅動器DDV。因此，來自資料驅動器DDV的資料訊號可以最終藉由扇出線FL和對應的連接線CL提供給對應的一條資料線DL。

在本揭露的一些示例性實施例中，扇出線FL可以包含第一扇出線FL1和第二扇出線FL2。第一和第二扇出線FL1和FL2可以設置在不同的層上。例如，第一扇出線FL1可以設置在基板SUB上的第一絕緣層IL1上及第二扇出線FL2可以設置在第一絕緣層IL1下文。當在平面圖上觀察時，第一扇出線FL1和第二扇出線FL2可以交替地排列。

第一扇出線FL1可以連接到第一像素列中的資料線DL，其中像素PXL中發射綠色光的第一像素G沿第二方向DR2排列。第二扇出線FL2可以連接到第二像素列中的資料線DL。第二像素列可以具有列，其具有沿第二方向DR2 排列的第二像素R及具有沿第二方向DR2排列的第三像素B的列。具有第二像素R的列和具有第三像素B的列可以在第一方向DR1上交替排列。

扇出區域FTA還可以包含與扇出線FL重疊的虛擬圖案，以使非顯示區域NDA的光致抗蝕劑圖案的密度類似於顯示區域DA的光致抗蝕劑圖案的密度。

在本揭露的一些示例性實施例中，虛擬圖案可以是包含第一虛擬線DFL1和第二虛擬線DFL2的虛擬線DFL。在本揭露的一些示例性實施例中，第一虛擬線DFL1和第二虛擬線DFL2可以設置在不同的層中。

第一虛擬線DFL1可以設置在扇出區域FTA的第一區域I中並且可以沿第二方向DR2延伸。當在平面圖中觀察時，第一虛擬線DFL1可以與第一扇出線FL1重疊。第一虛擬線DFL1可以與第一扇出線FL1部分地重疊，但是可以使用其他排列。例如，第一虛擬線DFL1可以與第一扇出線FL1完全重疊。

在本揭露的一些示例性實施例中，第一虛擬線DFL1和第一扇出線FL1可以設置在不同的層上。第一虛擬線DFL1和第一扇出線FL1可以彼此重疊，第一絕緣層IL1和第一絕緣層IL1下文的閘極絕緣層GI介於其間。第一虛擬線DFL1可以設置在第一扇出線FL1下方。

第二虛擬線DFL2可以設置在扇出區域FTA的第一區域I中並且沿第二方向DR2延伸。當在平面圖中觀察時，第二虛擬線DFL2可以與第二扇出線FL2重疊。第二虛擬線DFL2可以與第二扇出線FL2部分地重疊，但是可以使用其他排列。例如，第二虛擬線DFL2可以與第二扇出線FL2完全重疊。

在本揭露的一些示例性實施例中，第二虛擬線DFL2和第二扇出線FL2可以設置在不同的層上。第二虛擬線DFL2和第二扇出線FL2可以彼此重疊， 第一絕緣層IL1和第二絕緣層IL2介於它們之間。第二虛擬線DFL2可以設置在第二扇出線FL2上。第二虛擬線DFL2可以被設計為具有沿著第一方向DR1大於第二扇出線FL2的寬度的寬度，以完全覆蓋第二扇出線FL2，但是可以使用其他排列。例如，第二虛擬線DFL2可以被設計為具有與第二扇出線FL2相同的寬度。

在下文中，將參照第13圖至第15圖根據堆疊依序描述第一虛擬線DFL1和第二虛擬線DFL2、第一扇出線FL1和第二扇出線FL2以及連接線CL。

首先，緩衝層BFL可以設置在基板SUB上。

第一虛擬線DFL1可以設置在緩衝層BFL上。第一虛擬線DFL1可以是包含多晶矽(polysilicon)、非晶矽(amorphous silicon)、氧化物半導體(oxide semiconductor)等的半導體圖案。在本揭露的一些示例性實施例中，第一虛擬線DFL1可以由與第一至第七電晶體T1至T7中包含的第一至第七主動圖案ACT1至ACT7相同的材料形成，並且可以設置在第一虛擬線DFL1上及與第一至第七主動圖案ACT1至ACT7相同的層上。

閘極絕緣層GI可以設置在第一虛擬線DFL1上。

第二扇出線FL2可以設置在閘極絕緣層GI上。在本揭露的一些示例性實施例中，第二扇出線FL2可以包含與掃描線Si-1、Si和Si+1相同的材料，以及設置在每個像素PXL中的發射控制線Ei，並且設置在與掃描線Si-1、Si和Si+1相同的層上，以及發射控制線Ei上。第二扇出線FL2可以與包含在第一至第七電晶體T1至T7中的第一至第七閘極GE1至GE7設置在同一層中。

第一絕緣層IL1可以設置在第二扇出線FL2上。第一絕緣層IL1可以包含與閘極絕緣層GI相同的材料，但是可以使用其他材料。

第一扇出線FL1可以設置在第一絕緣層IL1上。在本揭露的一些示例性實施例中，第一扇出線FL1可以包含與每個像素PXL中的儲存電容器Cst的上電極UE相同的材料，並且與上電極UE設置在同一層上。此外，第一扇出線FL1可以包含與排列在每個像素PXL中的初始化電力線IPL相同的材料，並且可以與初始化電力線IPL設置在同一層上。

在本揭露的一些示例性實施例中，第一扇出線FL1可以藉由第一通孔TH1電性連接到第一虛擬線DFL1，第一通孔TH1依序地穿過第一絕緣層IL1和閘極絕緣層GI。例如，第一扇出線FL1和第一虛擬線DFL1可以電性連接。因此，從資料驅動器DDV施加到第一扇出線FL1的資料訊號可以藉由第一通孔TH1傳輸到第一虛擬線DFL1。結果，可以將相同的訊號施加到第一虛擬線DFL1和第一扇出線FL1。

第二絕緣層IL2可以設置在第一扇出線FL1上。

連接線CL和第二虛擬線DFL2可以設置在第二絕緣層IL2上。連接線CL和第二虛擬線DFL2可以設置在同一層上，並且可以包含與每個像素PXL的第一連接線CNL1和第二連接線CNL2相同的材料。

在本揭露的一些示例性實施例中，設置在扇出區域FTA的第二區域II中的連接線CL可以沿第二方向DR2延伸，並且可以連接到設置在扇出區域FTA的第一區域I中的第二虛擬線DFL2。連接線CL和第二虛擬線DFL2可以一體地形成。

如第14圖所示，在本發明的一些示例性實施例中，對應於第一扇出線FL1的連接線CL可以藉由穿過第二絕緣層IL2的第二通孔TH2電性連接到第一扇出線FL1。因此，從資料驅動器DDV施加到第一扇出線FL1的資料訊號可以 藉由第二通孔TH2施加到與第一扇出線FL1對應的連接線CL。傳輸到連接線CL的資料訊號可以最終藉由連接線CL傳輸到顯示區域DA的一條資料線DL。結果，可以將相同的資料訊號施加到第一虛擬線DFL1、第一扇出線FL1、連接線CL及一條資料線DL。

如第15圖所示，在本揭露的一些示例性實施例中，對應於第二扇出線FL2的連接線CL可以藉由依序地穿過第一和第二絕緣層IL1和IL2的第三通孔TH3電性連接到第二扇出線FL2。因此，從資料驅動器DDV施加到第二扇出線FL2的資料訊號可以藉由第三通孔TH3施加到對應於第二扇出線FL2的連接線CL。傳輸到連接線CL的資料訊號可以最終藉由連接線CL傳輸到顯示區域DA的一條資料線DL。由於連接線CL與第二虛擬線DFL2一體形成，因此施加到連接線CL的資料訊號可以傳輸到第二虛擬線DFL2。結果，相同的資料訊號可以被施加到第二虛擬線DFL2、第二扇出線FL2、連接線CL和一個對應的資料線DL。

第三絕緣層IL3可以設置在連接線CL和第二虛擬線DFL2上。

由於將單獨的光致抗蝕劑圖案添加到非顯示區域NDA以在扇出區域FTA中形成第一虛擬線DFL1和第二虛擬線DFL2，因此非顯示區域NDA中的光致抗蝕劑圖案的密度可以增加。因此，可以使非顯示區域NDA中的光致抗蝕劑圖案的密度類似於顯示區域DA中的光致抗蝕劑圖案的密度。

在第一虛擬線DFL1和第二虛擬線DFL2設置在扇出區域FTA中之後，顯示區域DA中的光致抗蝕劑圖案的密度和非顯示區域NDA的密度示於下表1中。

[表1]

在比較例中，省略了第一和第二虛擬線DFL1和DFL2。在本發明的示例中，存在第一和第二虛擬線DFL1和DFL2。

從表1中可以看出，當第一虛擬線DFL1設置在非顯示區域NDA中時，本發明實施例的非顯示區域NDA中的光致抗蝕劑圖案的密度高於比較例的密度。

同樣地，當第二虛擬線DFL2排列在非顯示區域NDA中時，本發明實施例的非顯示區域NDA中的光致抗蝕劑圖案的密度高於比較例的密度。

根據本揭露示例性實施例的顯示裝置可包含非顯示區域NDA中的第一和第二虛擬線DFL1和DFL2，因此，可以防止由顯示區域DA和非顯示區域NDA之間的光致抗蝕劑圖案的密度差異引起的缺陷。結果，可以增加顯示裝置的可靠性。

第16圖係繪示與第1圖的區域EA1對應的扇出區域的示例的平面圖。第17圖是沿第16圖的剖面線I-I'截取的橫截面圖。第18圖是沿第16圖的J-J'線的橫截面圖。第19圖是沿第16圖的剖面線K-K'截取的橫截面圖。可以使用相同的附圖標記來表示與上面關於第1圖至第15圖描述的部件相同或相似的部件，並且在某種程度上省略了某些要素的詳細揭露，可以假設細節至少類似於已經描述的對應元素。

第16圖至第19圖係繪示基板的扇出區域中的線之間的連接關係。為了便於說明，示出了連接到顯示區域的資料線的連接線和連接到連接線和驅動器的扇出線。

參照第1圖到第7圖以及第16圖到第19圖，基板SUB可以包含顯示區域DA和非顯示區域NDA。

複數個像素PXL可以設置在顯示區域DA中。每個像素PXL可以包含第一至第七電晶體T1至T7、連接至用於發光的第一至第七電晶體T1至T7的發光元件OLED以及用於將訊號傳輸至第一至第七電晶體T1至T7的訊號線。訊號線可以包含掃描線(參見第5圖中的Si-1、Si、Si+1)、發射控制線(參見第5圖中的Ei)、資料線DL和電力線(參見第5圖中的PL)等。

非顯示區域NDA可以包含扇出區域FTA，其中排列有複數條連接線CL和複數條扇出線FL。在本揭露的一些示例性實施例中，扇出區域FTA可以包含排列有連接線CL的第二區域II和排列有扇出線FL的第一區域I。

每條連接線CL可以是用於電性連接設置在顯示區域DA中的一條資料線DL和對應的扇出線FL的介質。

每個扇出線FL可以是用於電性連接對應的連接線CL和資料驅動器DDV的介質。

在本揭露的一些示例性實施例中，扇出線FL可包含第一扇出線FL1和第二扇出線FL2。第一和第二扇出線FL1和FL2可以設置在不同的層上。當在平面圖中觀察時，第一扇出線FL1和第二扇出線FL2可以交替地排列。

第一扇出線FL1可以連接到第一像素列中的資料線DL，其中像素PXL中發射綠色光的第一像素G沿第二方向DR2排列。第二扇出線FL2可以連接 到第二像素列中的資料線DL。第二像素列可以具有列，其具有沿第二方向DR2排列的第二像素R，以及具有沿第二方向DR2排列的第三像素B的列。具有第二像素R的列和具有第三像素B的列可以在第一方向DR1上交替排列。

扇出區域FTA還可以包含與扇出線FL重疊的虛擬圖案，以使非顯示區域NDA的光致抗蝕劑圖案的密度與顯示區域DA的光致抗蝕劑圖案的密度相似。

在本揭露的一些示例性實施例中，虛擬圖案可以包含虛擬主動圖案DACT、第一虛擬線DFL1和第二虛擬線DFL2。在本揭露的一些示例性實施例中，虛擬主動圖案DACT、第一虛擬線DFL1和第二虛擬線DFL2可以設置在不同的層中。

虛擬主動圖案DACT可以設置在扇出區域FTA的第二區域II中。虛擬主動圖案DACT可以浮置。當在平面圖中觀察時，虛擬主動圖案DACT可以與複數條連接線CL重疊。

第一虛擬線DFL1可以設置在扇出區域FTA的第一區域I中，並且可以沿第二方向DR2延伸。當在平面圖中觀察時，第一虛擬線DFL1可以與第一扇出線FL1重疊。在本揭露的一些示例性實施例中，第一虛擬線DFL1和第一扇出線FL1可以設置在不同的層上。第一虛擬線DFL1和第一扇出線FL1可以彼此重疊，第一絕緣層IL1和設置在第一絕緣層IL1下方的閘極絕緣層GI介於其間。第一虛擬線DFL1可以設置在第一扇出線FL1下方。

第二虛擬線DFL2可以設置在扇出區域FTA的第一區域I中，並且可以沿第二方向DR2延伸。當在平面圖中觀察時，第二虛擬線DFL2可以與第二扇出線FL2重疊。本揭露的一些示在例性實施例中，第二虛擬線DFL2和第二扇 出線FL2可以設置在不同的層上，並且第二虛擬線DFL2和第二扇出線FL2可以藉由第一絕緣層IL1和第二絕緣層彼此重疊第一絕緣層IL1上的層IL2介於它們之間。第二虛擬線DFL2可以設置在第二扇出線FL2上。

在下文中，將參照第17圖至第19圖描述虛擬主動圖案DACT、第一和第二虛擬線DFL1和DFL2、第一和第二扇出線FL1和FL2以及連接線CL。

首先，緩衝層BFL可以設置在基板SUB上。

第一虛擬線DFL1和虛擬主動圖案DACT可以設置在緩衝層BFL上。虛擬主動圖案DACT和第一虛擬線DFL1中的每一個可以是包含多晶矽、非晶矽、氧化物半導體等的半導體圖案。虛擬主動圖案DACT和第一虛擬線DFL1可由分別包含在第一到第七電晶體T1到T7中的第一到第七主動圖案ACT1到ACT7的相同材料構成，並且可與第一到第七主動圖案ACT1到ACT7排列在同一層上。

閘極絕緣層GI可以設置在第一虛擬線DFL1和虛擬主動圖案DACT上。

第二扇出線FL2可以設置在閘極絕緣層GI上。第二扇出線FL2可以包含與掃描線Si-1、Si和Si+1以及發射控制線Ei相同的材料，並且，可以與掃描線Si-1、Si和Si+1以及發射控制線Ei設置在同一層上。第二扇出線FL2可以分別設置在與第一至第七電晶體T1至T7中包含的第一至第七閘極GE1至GE7相同的層中。

第一絕緣層IL1可以設置在第二扇出線FL2上。

第一扇出線FL1可以設置在第一絕緣層IL1上。在本揭露的一些示例性實施例中，第一扇出線FL1可以包含與每個像素PXL中的儲存電容器Cst的上 電極UE相同的材料，並且與上電極UE設置在同一層上。此外，第一扇出線FL1可以包含與每個像素PXL中的初始化電力線IPL相同的材料，並且可以與初始化電力線IPL設置在同一層上。

在本揭露的一些示例性實施例中，第一扇出線FL1可以藉由第一通孔TH1電性連接到第一虛擬線DFL1，第一通孔TH1依序地穿過第一絕緣層IL1和閘極絕緣層GI。例如，第一扇出線FL1和第一虛擬線DFL1可以電性連接。因此，從資料驅動器DDV施加到第一扇出線FL1的資料訊號可以藉由第一通孔TH1傳輸到第一虛擬線DFL1。結果，可以將相同的訊號施加到第一虛擬線DFL1和第一扇出線FL1。

第二絕緣層IL2可以設置在第一扇出線FL1上。

連接線CL和第二虛擬線DFL2可以設置在第二絕緣層IL2上。連接線CL和第二虛擬線DFL2可以設置在同一層上，並且可以包含與每個像素PXL的第一連接線CNL1和第二連接線CNL2相同的材料。

在本揭露的一些示例性實施例中，設置在扇出區域FTA的第二區域II中的連接線CL可以沿第二方向DR2延伸，並且可以連接到設置在FTA的第一區域I中的第二虛擬線DFL2。連接線CL和第二虛擬線DFL2可以一體地形成。

在本揭露的一些示例性實施例中，對應於第一扇出線FL1的連接線CL可以藉由穿過第二絕緣層IL2的第二通孔TH2電性連接到第一扇出線FL1。

在本揭露的一些示例性實施例中，對應於第二扇出線FL2的連接線CL可以藉由第三通孔TH3電性連接到第二扇出線FL2，並依序地穿過第一絕緣層IL1和第二絕緣層IL2。

第三絕緣層IL3可以設置在連接線CL和第二虛擬線DFL2上。

由於將單獨的光致抗蝕劑圖案添加到非顯示區域NDA以在扇出區域FTA中形成第一和第二虛擬線DFL1和DFL2以及虛擬主動圖案DACT，所以光致抗蝕劑圖案的密度在非顯示區域NDA可以增加。因此，可以使非顯示區域NDA中的光致抗蝕劑圖案的密度類似於顯示區域DA中的光致抗蝕劑圖案的密度。

根據本揭露示例性實施例的顯示裝置可包含非顯示區域NDA中的第一虛擬線DFL1和第二虛擬線DFL2以及虛擬主動圖案DACT，因此，可以防止由顯示區域DA和非顯示區域NDA之間的光致抗蝕劑圖案的密度差異引起的缺陷。結果，可以增加顯示裝置的可靠性。

本實施例可以應用於任何顯示裝置和包含顯示裝置的任何系統。例如，本實施例可以應用於電視、計算機監視器、筆記型電腦、數位相機、行動電話、智慧型手機、智慧型平板或桌上型電腦、個人數位助理(PDA)、攜帶式多媒體播放器(PMP)、MP3播放器、導航系統、遊戲機、視頻電話、可穿戴裝置如智能手錶等。

因此，根據本揭露的示例性實施例的顯示裝置可具有增加的可靠性。

本文描述的示例性實施例是說明性的，並且在不脫離本揭露的精神或所附權利要求的範圍的情況下可以引入許多變型。例如，在本揭露和所附申請專利書的範圍內，不同示例性實施例的元件及/或特徵可彼此組合及/或彼此替換。

CL:連接線

DACT:虛擬主動圖案

DR1:第一方向

DR2:第二方向

EA1:第1圖的區域

FL:扇出線

FL1:第一扇出線

FL2:第二扇出線

FTA:扇出區域

I:第一區域

II:第二區域

TH1:第一通孔

TH2:第二通孔

Claims (29)

1. 一種顯示裝置，其包含：一基板，包含一顯示區域和一非顯示區域；一閘極絕緣層，設置在該基板上；一第一絕緣層，設置在該閘極絕緣層上；一第二絕緣層，設置在該第一絕緣層上；複數個像素，設置在該顯示區域中，該複數個像素中的每一個包含至少一個電晶體和連接到該至少一個電晶體的一發光元件；一資料線，設置在該顯示區域，該資料線係配置以向該複數個像素中的每一個提供一資料訊號；一佈線部分，設置在該非顯示區域中，該佈線部分包含連接到該資料線的一連接線和連接到該連接線的一扇出線；以及一虛擬圖案，設置在該非顯示區域中，該虛擬圖案至少部分地與該佈線部分重疊，其中：該虛擬圖案係設置於該基板以及該閘極絕緣層之間，該連接線係設置於該第二絕緣層上，且該扇出線係設置於該虛擬圖案以及該連接線之間。
2. 如申請專利範圍第1項所述之顯示裝置，其進一步包含：一虛擬主動圖案，設置在該基板和該閘極絕緣層之間，該虛擬主動圖案至少部分地與該連接線重疊。
3. 如申請專利範圍第2項所述之顯示裝置，其中該至少一個電晶體包含：一主動圖案，設置在該基板上；一閘極，設置在該主動圖案上，該閘極絕緣層介於該主動圖案和該閘極之間；一源極，連接到該主動圖案；以及一汲極，連接到該主動圖案；其中該虛擬主動圖案與該主動圖案設置在同一層上。
4. 如申請專利範圍第3項所述之顯示裝置，其中該連接線將該扇出線和該資料線彼此電性連接。
5. 如申請專利範圍第4項所述之顯示裝置，其中該扇出線包含設置在彼此不同層上的一第一扇出線和一第二扇出線，以及其中該第一扇出線設置在該第一絕緣層上，該第二扇出線設置在該閘極絕緣層上。
6. 如申請專利範圍第5項所述之顯示裝置，其中該連接線設置在該第二絕緣層上。
7. 如申請專利範圍第6項所述之顯示裝置，其中該第一扇出線藉由穿過該第二絕緣層的一第一通孔電性連接到該連接線，以及其中該第二扇出線藉由穿過該第一絕緣層和該第二絕緣層的一第二通孔電性連接到該連接線。
8. 如申請專利範圍第6項所述之顯示裝置，其中該虛擬圖案包含至少部分地與該第一扇出線重疊的一第一虛擬線，以及至少 部分地與該第二扇出線重疊的一第二虛擬線。
9. 如申請專利範圍第8項所述之顯示裝置，其中該第一虛擬線設置在該基板和該閘極絕緣層之間，且該第二虛擬線設置在該第二絕緣層上。
10. 如申請專利範圍第9項所述之顯示裝置，其中該第一虛擬線與該虛擬主動圖案設置在同一層上，以及其中該第二虛擬線與該連接線設置在同一層上，並與該連接線一體形成。
11. 如申請專利範圍第10項所述之顯示裝置，其中該第一虛擬線藉由穿過該閘極絕緣層和該第一絕緣層的至少一個接觸孔連接到該第一扇出線。
12. 如申請專利範圍第11項所述之顯示裝置，其中相同的訊號被提供給該第一扇出線和該第一虛擬線。
13. 如申請專利範圍第10項所述之顯示裝置，其中該第二虛擬線藉由穿過該第一絕緣層和該第二絕緣層的至少一個接觸孔連接到該第二扇出線。
14. 如申請專利範圍第13項所述之顯示裝置，其中相同的訊號被提供給該第二扇出線和該第二虛擬線。
15. 如申請專利範圍第9項所述之顯示裝置，其進一步包含：一掃描線和一下電極設置在該複數個像素中的每一個的該閘極絕緣層上；以及一上電極設置在該第一絕緣層上，該上電極至少部分地與該下電極重疊以形成一儲存電容器。
16. 如申請專利範圍第15項所述之顯示裝置，其中該第二扇出線與該掃描線和該下電極設置在同一層上，以及其中該第一扇出線與該上電極設置在同一層上。
17. 如申請專利範圍第16項所述之顯示裝置，其中該第一扇出線和該第二扇出線沿該基板的一個方向交替排列。
18. 如申請專利範圍第17項所述之顯示裝置，其中該複數個像素包含顯示一第一顏色的一第一像素、顯示一第二顏色的一第二像素以及顯示一第三顏色的一第三像素，以及其中該第一顏色是綠色、該第二顏色是紅色、且該第三顏色是藍色。
19. 如申請專利範圍第18項所述之顯示裝置，其中該第一扇出線連接到與該第一像素連接的一資料線，該第二扇出線連接到與該第二像素和該第三像素連接的一資料線。
20. 如申請專利範圍第1項所述之顯示裝置，其中該虛擬圖案包含：一虛擬主動圖案，設置在該基板和該閘極絕緣層之間，該虛擬主動圖案至少部分地與該連接線重疊；一第一虛擬線，至少部分地與設置在該第一絕緣層上的一第一扇出線重疊；以及一第二虛擬線，至少部分地與設置在該閘極絕緣層上的一第二扇出線重疊。
21. 如申請專利範圍第20項所述之顯示裝置，其中該非顯示區域包含設置有該扇出線的一扇出區域，以及 其中該扇出區域包含設置有該扇出線的一第一區域和設置有該連接線的一第二區域。
22. 如申請專利範圍第20項所述之顯示裝置，其進一步包含：一第三絕緣層，設置在該連接線上並至少部分地覆蓋該連接線，其中該資料線設置在該第三絕緣層上。
23. 一種顯示裝置，其包含：一基板，包含一顯示區域和一非顯示區域；一閘極絕緣層，設置在該基板上；一第一絕緣層，設置在該閘極絕緣層上；一第二絕緣層，設置在該第一絕緣層上；複數個像素，設置在該顯示區域，該複數個像素中的每一個包含至少一個電晶體和連接到該至少一個電晶體的一發光元件；複數個資料線，設置在該顯示區域中，該複數個資料線係配置以向該複數個像素中的每一個提供一資料訊號；一佈線部分，設置在該非顯示區域中，該佈線部分包含連接到該複數個資料線中對應的資料線的複數個連接線，一第一扇出線連接到該複數個連接線中對應的連接線，以及一第二扇出線連接到該複數個連接線中對應的連接線，該第一扇出線和該第二扇出線設置在不同的層上；以及一虛擬圖案，設置在該非顯示區域中，該虛擬圖案至少部分地與該佈線部分重疊， 其中該虛擬圖案包含：一虛擬主動圖案，至少部分地與該連接線重疊，該虛擬主動圖案係設置於該基板以及該閘極絕緣層之間；一第一虛擬線，至少部分地與該第一扇出線重疊，該第一虛擬線係設置於該閘極絕緣層下方；以及一第二虛擬線，至少部分地與該第二扇出線重疊，該第二虛擬線係設置於該虛擬主動圖案及該第一絕緣層上方的層上。
24. 如申請專利範圍第23項所述之顯示裝置，其中該虛擬主動圖案和該第一虛擬線設置在該基板和該第一絕緣層之間，且該第二虛擬線設置在該第二絕緣層上。
25. 如申請專利範圍第24項所述之顯示裝置，其中該第一虛擬線與該虛擬主動圖案設置在同一層上，以及其中該第二虛擬線與該複數個連接線設置在同一層上，並與該複數個連接線中的每一個一體形成。
26. 如申請專利範圍第25項所述之顯示裝置，其中該第一扇出線設置在該第一絕緣層上，且該第二扇出線設置在該閘極絕緣層上。
27. 如申請專利範圍第26項所述之顯示裝置，其中該第一虛擬線藉由穿過該閘極絕緣層和該第一絕緣層的至少一個接觸孔連接到該第一扇出線。
28. 如申請專利範圍第26項所述之顯示裝置，其中該第二虛擬線藉由穿過該第一絕緣層和該第二絕緣層的至少一個接觸孔連接到該第二扇出線。
29. 如申請專利範圍第26項所述之顯示裝置，其中該第一扇出線和該第二扇出線沿該基板的一個方向交替排列。

Images