TWI801361B - 導電圖樣及具有其之顯示裝置 - Google Patents

導電圖樣及具有其之顯示裝置 Download PDF

Info

Publication number
TWI801361B
TWI801361B TW106146483A TW106146483A TWI801361B TW I801361 B TWI801361 B TW I801361B TW 106146483 A TW106146483 A TW 106146483A TW 106146483 A TW106146483 A TW 106146483A TW I801361 B TWI801361 B TW I801361B
Authority
TW
Taiwan
Prior art keywords
conductive layer
sub
layer
conductive
disposed
Prior art date
Application number
TW106146483A
Other languages
English (en)
Other versions
TW201834234A (zh
Inventor
宋智勳
孫泫撤
愼鏞濟
趙耕勳
崔正培
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201834234A publication Critical patent/TW201834234A/zh
Application granted granted Critical
Publication of TWI801361B publication Critical patent/TWI801361B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

導電圖樣包括有機絕緣層，設置在絕緣層上並且包括至少一第一子導電層的第一導電層，以及設置在絕緣層和第一導電層之間，或者在第一導電層上的附加導電層，其中附加導電層包括金屬氮化物。

Description

導電圖樣及具有其之顯示裝置
本案要求於2016年12月30日向韓國知識產權局提交的韓國專利申請第10-2016-0183376號的優先權和權益，其全部內容通過引用整體併入本文。
本發明構思的實施例係關於導電圖樣和具有該導電圖樣的顯示裝置。
顯示裝置可包括多個包括顯示元件的像素。可以在每個像素中佈置佈線線路和至少一個連接到佈線並被配置以驅動顯示裝置的電晶體。電晶體可以電性連接顯示裝置並且透過使用從佈線線路施加的訊號來驅動顯示元件。
至少一部分的佈線線路可以被設置在有機層上，並且佈線線路的下部可以直接接觸有機層。當佈線線路直接接觸有機層時，佈線線路和有機層可以在佈線線路形成期間彼此影響，從而可以在佈線線路和有機層之間的界面處形成包括在佈線線路中的材料的氧化物或是包括包含在有機層和佈線線路中的材料的複合材料。
當佈線被圖樣化時，氧化物或複合材料可能不與包括在佈線線路中的材料同時被去除。
本發明構思的實施例提供防止與有機層反應的導電圖樣。
本發明構思的實施例還提供了包括導電圖樣的顯示裝置。
根據本發明構思的一些示例性實施例，導電圖樣可以包括有機絕緣層，設置在有機絕緣層上並且包括至少一第一子導電層的第一導電層，以及設置在有機絕緣層和第一導電層之間，或者在第一導電層上的附加導電層，其中附加導電層包括金屬氮化物。
較佳地，附加導電層可以是設置在有機絕緣層和第一導電層之間的第二導電層。
較佳地，第一導電層可以進一步包括設置在第二導電層和第一子導電層之間的第二子導電層，並且第二導電層可以包括包含在第二子導電層中的材料的氮化物。
較佳地，第二子導電層可以包括鈦。
較佳地，第二導電層可以包括氮化鈦。
較佳地，導電圖樣可以進一步包括設置在第一子導電層上的第三子導電層，其中第三子導電層與第二子導電層包括相同的材料。
較佳地，第三子導電層可以包括鈦。
較佳地，導電圖樣可以進一步包括設置在第一子導電層上的第三導電層，其中第三導電層與第二導電層包括相同的材料。
較佳地，第三導電層可以包括氮化鈦。
較佳地，第一子導電層可以包括金、銀、銅、鋁及其合金中的至少一種。
根據本發明構思的一些示例性實施例，顯示裝置可以包括：包括顯示區域和非顯示區域的基板；設置在基板的顯示區域中的至少一個電晶體；覆蓋電晶體的第一絕緣層；設置在第一絕緣層上並連接電晶體的第一橋接圖樣；覆蓋第一橋接圖樣並且包括有機絕緣材料的第二絕緣層；設置在第二絕緣層上並連接第一橋接圖樣的第二橋接圖樣；以及連接第二橋接圖樣的顯示元件，其中第二橋接圖樣包括：包括至少一第一子導電層的第一導電層；以及設置在第二絕緣層和第一導電層之間的第二導電層，其中第二導電層包括金屬氮化物。
較佳地，第一絕緣層可以進一步包括有機絕緣材料，其中第一橋接圖樣包括：設置在第一絕緣層上並且包括至少一第一子導電層的第一導電層；以及設置在第一絕緣層和第一橋接圖樣的第一導電層之間的第二導電層，其中第一橋接圖樣的第二導電層包括金屬氮化物。
根據本發明構思的一些示例性實施例，顯示裝置可以包括：包括顯示區域和非顯示區域的基板；設置在基板的顯示區域中的至少一個電晶體；連接到電晶體的顯示元件以及與電晶體或顯示元件連接並設置在有機層上的導電圖樣，其中導電圖樣包括：包括至少一第一子導電層的第一導電層；以及設置在有機層和第一導電層之間的第二導電層，其中第二導電層包括金屬氮化物。
根據本發明構思的一些示例性實施例，導電圖樣可以包括有機絕緣層，設置在有機絕緣層上並包括至少一第一子導電層的第一導電層，以及設置在有機絕緣層與第一導電層之間或第一導電層上的附加導電層，其中附加導電層包括不與絕緣層中包含的材料反應的材料。
根據這些概念可將各種修改和變化應用於實施例的示例，使得實施例的示例將在圖式中示出並且在說明書中描述。然而，根據本發明構思的實施例的示例不限於這些具體的實施例，而是包括包含在本案的精神和技術範圍內的所有變化、等同物或替代方案。
在說明書和圖式中使用相同的附圖符號來指相同或相似的元件。在圖式中，為了清楚說明的目的，元件的尺寸被誇大。諸如第一或第二的術語可用於描述各種元件，但是元件不受以上術語的限制。上面的術語被用於區分一個元件和另一個元件，例如，第一元件可被稱為第二元件，而不脫離根據本發明構思的概念的範圍，並且同樣地，第二元件可被稱為第一元件。單數形式的術語可包括複數形式，除非特別指明。
在本發明構思中，將領會到，術語｢包括/包含｣和｢具有｣旨在指明在說明書中所描述的特徵、數字、步驟、操作、組成元件、元件或其組合的存在，並且不事先排除一個或多個其他特定特徵、數量、步驟、操作、組成元件、元件或其組合的存在的可能性。應當理解的是，當諸如層、膜、區域或基板被稱為｢在另一元件之上｣時，其可直接在另一元件上，或者也可存在中間元件。相反地，將理解的是，當諸如層、膜、區域或基板被稱為｢在另一元件下方｣時，其可直接在另一元件下方或者也可存在中間元件。
在下文中，將參照圖式更詳細地描述一些示例性實施例的方面。
第1圖係繪示根據一實施例的顯示裝置的透視圖。第2圖係繪示第1圖所示的顯示裝置的平面圖。
參照第1圖和第2圖，根據一實施例的顯示裝置可包括基板SUB、設置在基板SUB上的像素PXL、以及連接到像素PXL的佈線LP。
基板SUB可包括顯示區域DA和設置在顯示區域DA的至少一側上的非顯示區域NDA。
基板SUB可具有各種形狀。例如，基板SUB可具有包括直邊的閉合多邊形形狀。另外，基板SUB可具有包括曲面的圓形和橢圓形的形狀。另外，基板SUB可具有包括彎曲邊和直邊的半圓形或半橢圓形。根據一個實施例，當基板SUB包括直邊時，角形的至少一些角可以是彎曲的。例如，當基板SUB具有矩形形狀時，相鄰的直邊相遇的部分可被具有預定曲率的曲線代替。換句話說，矩形形狀的頂點可包括具有連接到兩個相鄰直邊且具有預定曲率的兩個相鄰邊的曲面。這個曲率可根據位置而變化。例如，曲率可根據曲線起點的位置和曲線的長度而變化。
基板SUB可包括顯示區域DA和非顯示區域NDA。顯示影像的像素PXL可設置在顯示區域DA上。下面描述每個像素PXL。像素PXL可不被設置在不顯示影像的非顯示區域NDA上。將像素PXL連接到驅動器COF的一些佈線LP可被設置在非顯示區域NDA上。非顯示區域NDA可對應於最終顯示裝置的邊框，並且可根據非顯示區域NDA的寬度來決定邊框的寬度。
複數個像素PXL可被設置在可顯示影像的顯示區域DA上。顯示區域DA可具有與基板SUB的形狀對應的形狀。例如，類似於基板SUB的形狀，顯示區域DA可具有包括直邊的封閉的多邊形形狀。另外，顯示區域DA可具有包括彎曲邊的圓形或橢圓形狀。顯示區域DA可具有包括直邊和彎曲邊的半圓形或半橢圓形。根據一個實施例，當顯示區域DA具有直邊時，角形的至少一些角可以是彎曲的。例如，當顯示區域DA具有矩形形狀時，相鄰直邊相遇的部分可被具有預定曲率的曲線代替。換句話說，矩形形狀的頂點可包括具有連接到兩條相鄰直線並具有預定曲率的兩個相鄰端的曲面。這個曲率可根據位置而變化。例如，曲率可根據曲線開始的位置和曲線的長度而改變。
像素PXL可設置在基板SUB的顯示區域DA上。每個像素PXL可以是用於顯示影像的最小單位。複數個像素PXL可以設置在顯示區域DA上。像素PXL可發射白光和/或彩色光。例如，每個像素PXL可發射紅色、綠色和藍色之一的光。然而，本發明構思不限於此。例如，每個像素PXL也可發出青色、洋紅色和黃色之一的光。
像素PXL可以是用於顯示影像的基本單元並且包括各種顯示元件（未繪示）。例如，每個像素PXL可包括液晶（LCD）元件、電泳顯示器（EPD）元件、電潤濕顯示器（EWD）元件和有機發光顯示器（OLED）元件中的一個。之後，為了便於解釋，將OLED元件描述為顯示元件OLED的示例。
佈線LP可將像素PXL連接到驅動器COF。驅動器COF可通過佈線LP向各個像素PXL提供訊號，從而控制每個像素PXL的驅動。
驅動器COF可包括沿著掃描線（未繪示）向像素PXL提供掃描訊號的掃描驅動器（未繪示），沿著數據線（未繪示）向像素PXL提供數據訊號的數據驅動器以及控制掃描驅動器和數據驅動器的時序控制器（未繪示）。
根據一個實施例，掃描驅動器可直接形成在基板SUB上。當掃描驅動器直接形成在基板SUB上時，掃描驅動器可在形成像素PXL的同時形成在一起。然而，提供掃描驅動器的位置和方法可以不限於此。例如，掃描驅動器可形成在單獨的晶片中並且以基板SUB上的玻璃上晶片（chip-on-glass）類型提供，或者掃描驅動器可設置在印刷電路板（PCB）上，該印刷電路板可透過連接部件連接到基板SUB。
根據一個實施例，數據驅動器可直接形成在基板SUB上。然而，本發明的概念不限於此。例如，數據驅動器可形成在單獨的晶片中並連接到基板SUB。根據一個實施例，當數據驅動器形成在單獨的晶片中並且連接到基板SUB時，可使用玻璃上晶片方法或者塑料上晶片方法來提供數據驅動器。在另一個示例中，數據驅動器可設置在印刷電路板（PCB）上並且透過連接構件連接到基板SUB。根據一個實施例，數據驅動器可被製造成可連接到基板SUB的薄膜上晶片型數據驅動器。
根據一個實施例，非顯示區域NDA可進一步包括從其一部分延伸的附加區域ADA。附加區域ADA可從形成非顯示區域NDA的側邊突出。第2圖繪示了從與基板SUB的短邊之一對應的一側突出的附加區域ADA。然而，附加區域ADA也可從長邊中的一個或四個邊中的兩個或更多個突出。根據一個實施例，數據驅動器可被提供在附加區域ADA上或連接到附加區域ADA。然而，本發明構思不限於此，並且可在附加區域ADA上提供各種元件。
根據一個實施例，顯示裝置的一部分可具有可撓性，並且顯示裝置可在可撓部分被折疊。顯示裝置可包括具有可撓性並且在一個方向上折疊的彎曲區域BA和設置在彎曲區域BA的至少一側上並且不被折疊的平坦區域FA。平坦區域FA可能有或沒有可撓性。
第1圖和第2圖繪示了設置在附加區域ADA上的彎曲區域BA。根據一個實施例，第一平坦區域FA1和第二平坦區域FA2可分別設置在彎曲區域BA的兩側。例如，第一平坦區域FA1可設置在彎曲區域BA的一側，第二平坦區域FA2可設置在彎曲區域BA的另一側。第一平坦區域FA1可包括顯示區域DA。
在彎曲區域BA中，顯示裝置可沿著可以被設置在彎曲區域BA中的折疊線被折疊。術語“被折疊”可能意味著形狀不是固定的，而是可從原始形式改變為另一種形式。當顯示裝置被折疊時，這可能意味著顯示器沿著至少一個預定折疊線折疊、彎曲或像捲軸一樣捲起。因此，根據一個實施例，繪示了顯示裝置被折疊，使得兩個平坦區域FA1、FA2的各個表面可平行並且彼此相對地設置。然而，本發明構思不限於此。顯示裝置可被折疊，使得平坦區域FA1、FA2的各個表面可以連同插入其中的彎曲區域BA形成一預定角度（例如，銳角或鈍角）。
根據一個實施例，附加區域ADA可沿折疊線彎曲。當附加區域ADA彎曲時，非顯示區域NDA的寬度可能減小，並且顯示裝置的寬度也可能減小。
第3圖係繪示根據一實施例的像素PXL的等效電路圖。為了便於解釋，第3圖示出了連接到第j數據線Dj和第i掃描線Si的像素PXL。
參照第3圖，像素PXL可包括顯示元件OLED、第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7以及儲存電容Cst。根據一個實施例，圖示了包括七個薄膜電晶體和一個儲存電容儲存電容的像素PXL。然而，本發明構思不限於此。例如，包括在像素PXL中的薄膜電晶體和儲存電容的數量可以不同。例如，像素PXL可包括兩個薄膜電晶體和一個儲存電容。在另一個示例中，像素PXL可以包括六個薄膜電晶體和一個儲存電容。
顯示元件OLED的陽極可以透過第六電晶體T6連接到第一電晶體T1，並且其陰極可以連接到第二電源ELVSS。顯示元件OLED可以根據流過顯示元件OLED的電流來產生具有預定亮度的光。
第一電源ELVDD可被設置為比第二電源ELVSS更高的電壓，使得電流可以流向顯示元件OLED。
第七電晶體T7可以連接在初始化電源Vint和顯示元件OLED的陽極之間。第七電晶體T7的閘極可連接到第i掃描線Si。當掃描訊號被提供給第i掃描線Si時，第七電晶體T7可被導通，使得初始化電源Vint的電壓可被提供給顯示元件OLED的陽極。初始化電源Vint可被設置為比數據訊號更低的電壓。
第六電晶體T6可連接在第一電晶體T1和顯示元件OLED之間。第六電晶體T6的閘極可連接到第i發光控制線Ei。當發光控制訊號被提供給第i發光控制線Ei時，第六電晶體T6可被關閉，並且可以在剩餘的時間段期間被開啟。
第五電晶體T5可以連接在第一電源ELVDD和第一電晶體T1之間。第五電晶體T5的閘極可以連接到第i發光控制線Ei。當發光控制訊號被提供給第i發光控制線Ei時，第五電晶體T5可被關閉，並且可以在剩餘的時間段期間被開啟。
第一電晶體T1（驅動電晶體）的第一電極可以透過第五電晶體T5連接到第一電源ELVDD，並且其第二電極可以透過第六電晶體T6連接到顯示元件OLED的陽極。第一電晶體T1的閘極可以連接到第一節點N1。第一電晶體T1可響應於第一節點N1的電壓來控制從第一電源ELVDD通過顯示元件OLED流到第二電源ELVSS的電流的量。換句話說，第一電源ELVDD可以透過第一電晶體T1電性連接到顯示元件OLED的陽極。
第三電晶體T3可以連接在第一電晶體T1的第二電極和第一節點N1之間。第三電晶體T3的閘極可以連接到第i掃描線Si。當掃描訊號被提供給第i掃描線Si時，第三電晶體T3可被導通以將第一電晶體T1的第二電極電性連接到第一節點N1。因此，當第三電晶體T3導通時，第一電晶體T1可以二極體的形式被連接。
第四電晶體T4可連接在第一節點N1和初始化電源Vint之間。第四電晶體T4的閘極可以連接到第（i-1）掃描線Si-1。當掃描訊號被提供給第（i-1）掃描線Si-1時，第四電晶體T4可被導通以將初始化電源Vint的電壓提供給第一節點N1 。
第二電晶體T2可以連接在第j數據線Dj與第一電晶體T1的第一電極之間。第二電晶體T2的閘極可以連接到第i掃描線Si。當掃描訊號被提供給第i掃描線Si時，第二電晶體T2可以被導通以將第j數據線Dj電性連接到第一電晶體T1的第一電極。
儲存電容Cst可以連接在第一電源ELVDD和第一節點N1之間。儲存電容Cst可存儲對應於數據訊號和第一電晶體T1的閾值電壓的電壓。
第4圖是第3圖所示的像素PXL的詳細平面圖。第5圖是沿著第4圖的線II-II'截取的截面圖。第6圖是沿第4圖的線III-III'截取的截面圖。
第4圖至第6圖示出了連接到設置在第i行和第j列中的一個像素PXL的兩掃描線(掃描線Si-1和掃描線Si)、第i發光控制線Ei、電源線PL和第j數據線Dj。在第4圖至第6圖中，為了便於解釋，在第（i-1）行中的掃描線被稱為“第（i-1）掃描線Si-1”，在第i行中的掃描線被稱為“第i掃描線Si”，在第i行的發光控制線被稱為“發光控制線Ei”，在第j列的數據線被稱為“數據線Dj”，並且第j電源線被稱為“電源線PL”。
參照第1圖至第6圖，顯示裝置可以包括基板SUB和像素PXL。
基板SUB可以包括用於透射光的透明絕緣材料。基板SUB可以是剛性基板。例如，基板SUB可以是玻璃基板、石英基板、玻璃陶瓷基板和結晶化玻璃基板中的其中一個。
另外，基板SUB可以是可撓性基板。基板SUB可以是塑料基板和包括聚合物有機材料的薄膜基板之一。例如，基板SUB可包括聚苯乙烯(polystyrene)、聚乙烯醇(polyvinyl alcohol)、聚甲基丙烯酸甲酯(polymethyl methacrylate)、聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亞胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚對苯二甲酸 (polyethylene terephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亞胺(polyimide)、聚碳酸酯(polycarbonate)、三乙酸纖維素(triacetate cellulose) 和乙酸丙酸纖維素(cellulose acetate propionate)中的至少一種。可改變形成基板SUB的各種材料，並且形成基板SUB的材料可以包括纖維增強塑料（FRP）。
像素PXL可連接到掃描線Si-1和掃描線Si、數據線Dj、發光控制線Ei、電源線PL以及初始化電源線IPL。
掃描線Si-1和掃描線Si可在第一方向DR1上延伸。掃描線Si-1和掃描線Si可包括沿第二方向DR2依序排列的第（i-1）掃描線Si-1和兩條第i掃描線Si。掃描訊號可提供給掃描線Si-1和掃描線Si。例如，可將第（i-1）掃描訊號提供給第（i-1）掃描線Si-1。第（i-1）掃描線Si-1可響應於第（i-1）掃描訊號來初始化第i行中的像素PXL。第i掃描訊號可被施加到第i掃描線Si。第i掃描線Si可從連接到掃描驅動器的一條線分支，並且可以連接到不同的電晶體。例如，第i掃描線Si中的一條可以連接到包含於像素PXL的第一至第七電晶體T1〜T7中的第二電晶體T2和第三電晶體T3，並且其他的可以連接到第一至第七電晶體T1〜T7中的第七電晶體T7。另外，第i掃描線Si的分支點可設置在與顯示區域DA相鄰的非顯示區域NDA中。然而，本發明構思不限於此。例如，第i掃描線Si的分支點可設置在顯示區域DA中與非顯示區域NDA相鄰的一位置處。
發光控制線Ei可在第一方向DR1上延伸。發光控制線Ei可插入在兩條第i掃描線Si之間並與之分離。發光控制訊號可被施加到發光控制線Ei。
電源線PL可在第二方向DR2上延伸。電源線PL可與數據線Dj分開。第一電源ELVDD可被施加到電源線PL。
初始化電源線IPL可在第一方向DR1上延伸。初始化電源線IPL可設置在第i像素行中的像素PXL和第（i + 1）像素行中的像素PXL之間。初始化電源Vint可被施加到初始化電源線IPL。
每個像素PXL可包括第一電晶體T1至第七電晶體T7、儲存電容Cst以及顯示元件OLED。
第一電晶體T1可以包括第一閘極GE1、第一主動圖樣ACT1、第一源極SE1、第一汲極DE1和連接線CNL。
第一閘極GE1可以連接到第三電晶體T3的第三汲極DE3和第四電晶體T4的第四汲極DE4。連接線CNL可將第一閘極GE1、第三汲極DE3和第四汲極DE4彼此連接。連接線CNL的一端可通過第一接觸孔CH1連接到第一閘極GE1，並且連接線CNL的另一端可通過第二接觸孔CH2連接到第三汲極DE3和第四汲極DE4。
根據一個實施例，第一主動圖樣ACT1、第一源極SE1和第一汲極DE1中的每一個可包括摻雜或未摻雜雜質的半導體層。例如，第一源極SE1和第一汲極DE1中的每一個可包括摻雜有雜質的半導體層，並且第一主動圖樣ACT1可包括未摻雜雜質的半導體層。
第一主動圖樣ACT1可具有在預定方向上延伸的條形形狀，並且在延伸長度方向上彎曲若干次。從平面上看，第一主動圖樣ACT1可與第一閘極GE1重疊。由於第一主動圖樣ACT1沿預定方向延伸，第一電晶體T1的通道區也可沿預定方向延伸，因此，第一電晶體T1的通道長度可以是長的。因此，施加到第一電晶體T1的閘極電壓的驅動範圍可被擴大。因此，可允許從顯示元件OLED發射的光的微小灰階控制。
第一源極SE1可連接到第一主動圖樣ACT1的一端。第一源極SE1可連接到第二電晶體T2的第二汲極DE2和第五電晶體T5的第五汲極DE5。第一汲極DE1可連接到第一主動圖樣ACT1的另一端。第一汲極DE1可連接到第三電晶體T3的第三源極SE3和第六電晶體T6的第六源極SE6。
第二電晶體T2可包括第二閘極GE2、第二主動圖樣ACT2、第二源極SE2和第二汲極DE2。
第二閘極GE2可以連接到第i掃描線Si。第二閘極GE2可被設置為第i掃描線Si的一部分，或者可從第i掃描線Si突出。根據一個實施例，第二主動圖樣ACT2、第二源極SE2和第二汲極DE2中的每一個可包括摻雜或未摻雜雜質的半導體層。例如，第二源極SE2和第二汲極DE2中的每一個可包括摻雜有雜質的半導體層，並且第二主動圖樣ACT2可以是不摻雜有雜質的半導體層。第二主動圖樣ACT2可對應於第二源極SE2和第二汲極DE2與第二閘極GE2之間的重疊部分。第二源極SE2的一端可以連接到第二主動圖樣ACT2，並且第二源極SE2的另一端可通過第六接觸孔CH6連接到數據線Dj。第二汲極DE2的一端可以連接到第二主動圖樣ACT2，而第二汲極DE2的另一端可連接到第一電晶體T1的第一源極SE1和第五電晶體T5的第五汲極DE5。
第三電晶體T3可被設置為雙閘極結構以防止電流洩漏。也就是說，第三電晶體T3可以包括第3a電晶體T3a和第3b電晶體T3b。第3a電晶體T3a可以包括第3a閘極GE3a、第3a主動圖樣ACT3a、第3a源極SE3a和第3a汲極DE3a。第3b電晶體T3b可以包括第3b閘極GE3b、第3b主動圖樣ACT3b、第3b源極SE3b和第3b汲極DE3b。在下文中，第3a閘極GE3a和第3b閘極GE3b被稱為｢第三閘極GE3｣，第3a主動圖樣ACT3a和第3b主動圖樣ACT3b被稱為｢第三主動圖樣ACT3｣，第3a源極SE3a和第3b源極SE3b被稱為｢第三源極SE3｣，並且第3a汲極DE3a和第3b汲極DE3b被稱為｢第三汲極DE3｣。
第三閘極GE3可連接到第i掃描線Si。第三閘極GE3可被設置為第i掃描線Si的一部分，或者從第i掃描線Si突出。例如，第3a閘極GE3a可從第i掃描線Si突出，並且第3b閘極GE3b可被設置為第i掃描線Si的一部分。
第三主動圖樣ACT3、第三源極SE3和第三汲極DE3中的每一個可以包括摻雜或未摻雜雜質的半導體層。例如，第三源極SE3和第三汲極DE3中的每一個可以包括摻雜有雜質的半導體層，第三主動圖樣ACT3可以包括未摻雜雜質的半導體層。第三主動圖樣ACT3可對應於第三源極SE3和汲極DE3與第三閘極GE3之間的重疊部分。第三源極SE3的一端可連接到第三主動圖樣ACT3，並且其另一端可連接到第一電晶體T1的第一汲極DE1和第六電晶體T6的第六源極SE6。第三汲極DE3的一端可連接到第三主動圖樣ACT3。第三汲極DE3的另一端可連接到第四電晶體T4的第四汲極DE4。另外，第三汲極DE3可以通過連接線CNL、第二接觸孔CH2和第一接觸孔CH1連接到第一電晶體T1的第一閘極GE1。
第四電晶體T4可具有雙閘極結構以防止電流洩漏。換句話說，第四電晶體T4可以包括第4a電晶體T4a和第4b電晶體T4b。第4a電晶體T4a可以包括第4a閘極GE4a、第4a主動圖樣ACT4a、第4a源極SE4a和第4a汲極DE4a。第4b電晶體T4b可以包括第4b閘極GE4b、第4b主動圖樣ACT4b、第4b源極SE4b和第4b汲極DE4b。在下文中，將第4a閘極GE4a和第4b閘極GE4b稱為｢第四閘極GE4｣，將第4a主動圖樣ACT4a和第4b主動圖樣ACT4b稱為｢第四主動圖樣ACT4｣，第4a源極SE4a和第4b源極SE4b被稱為｢第四源極SE4｣，並且第4a汲極DE4a和第4b汲極DE4b被稱為｢第四汲極DE4｣。
第四閘極GE4可連接到第（i-1）掃描線Si-1。第四閘極GE4可被設置為第（i-1）掃描線Si-1的一部分，或者可從第（i-1）掃描線Si-1突出。例如，第4a閘極GE4a可被設置為第（i-1）掃描線Si-1的一部分。第4b閘極GE4b可從第（i-1）掃描線Si-1延伸。
第四主動圖樣ACT4、第四源極SE4和第四汲極DE4中的每一個可包括摻雜或未摻雜雜質的半導體層。例如，第四源極SE4和第四汲極DE4中的每一個可包括摻雜有雜質的半導體層，並且第四主動圖樣ACT4可包括未摻雜有雜質的半導體層。第四主動圖樣ACT4可以對應於第四源極SE4和第四汲極DE4與第四閘極GE4之間的重疊部分。
第四源極SE4的一端可以連接到第四主動圖樣ACT4，並且第四源極SE4的另一端可以連接到（i-1）行中的像素PXL的初始化電源線IPL以及（i-1）行中的像素PXL中的第七電晶體T7的第七汲極DE7。輔助連接線AUX可以設置在第四源極SE4與初始化電源線IPL之間。輔助連接線AUX的一端可以通過第九接觸孔CH9連接到第四源極SE4。輔助連接線AUX的另一端可以通過第（i-1）行中的像素PXL的第八接觸孔CH8連接到第（i-1）行中的初始化電源線IPL。第四汲極DE4的一端可以連接到第四主動圖樣ACT4。第四汲極DE4的另一端可以連接到第三電晶體T3的第三汲極DE3。第四汲極DE4可以通過連接線CNL、第二接觸孔CH2和第一接觸孔CH1連接到第一電晶體T1的第一閘極GE1。
第五電晶體T5可包括第五閘極GE5、第五主動圖樣ACT5、第五源極SE5和第五汲極DE5。
第五閘極GE5可以連接到發光控制線Ei。第五閘極GE5可被設置為發光控制線Ei的一部分並且從發光控制線Ei突出。第五主動圖樣ACT5、第五源極SE5和第五汲極DE5中的每一個可以是摻雜或未摻雜雜質的半導體層。例如，第五源極SE5和第五汲極DE5中的每一個可以包括摻雜有雜質的半導體層，第五主動圖樣ACT5可以包括未摻雜雜質的半導體層。第五主動圖樣ACT5可對應於第五源極SE5和汲極DE5與第五閘極GE5之間的重疊部分。第五源極SE5的一端可連接到第五主動圖樣ACT5。第五源極SE5的另一端可以通過第五接觸孔CH5連接到電源線PL。第五汲極DE5的一端可以連接到第五主動圖樣ACT5。第五汲極DE5的另一端可以連接第一電晶體T1的第一源極SE1和第二電晶體T2的第二汲極DE2。
第六電晶體T6可以包括第六閘極GE6、第六主動圖樣ACT6、第六源極SE6和第六汲極DE6。
第六閘極GE6可以連接到發光控制線Ei。第六閘極GE6可被設置為發光控制線Ei或者從發光控制線Ei突出。第六主動圖樣ACT6、第六源極SE6和第六汲極DE6中的每一個可以包括摻雜或未摻雜雜質的半導體層。例如，第六源極SE6和第六汲極DE6中的每一個可以包括摻雜有雜質的半導體層，並且第六主動圖樣ACT6可以包括未摻雜有雜質的半導體層。第六主動圖樣ACT6可對應於第六源極SE6和第六汲極DE6與第六閘極GE6之間的重疊部分。第六源極SE6的一端可以連接到第六主動圖樣ACT6。第六源極SE6的另一端可以連接到第一電晶體T1的第一汲極DE1和第三電晶體T3的第三源極SE3。第六汲極DE6的一端可以連接到第六主動圖樣ACT6。第六汲極DE6的另一端可連接到第七電晶體T7的第七源極SE7。
第七電晶體T7可以包括第七閘極GE7、第七主動圖樣ACT7、第七源極SE7和第七汲極DE7。
第七閘極GE7可以連接到第i掃描線Si。第七閘極GE7可被設置為第i掃描線Si的一部分或者從第i掃描線Si延伸。第七主動圖樣ACT7、第七源極SE7和第七汲極DE7中的每一個可以包括摻雜或未摻雜雜質的半導體層。例如，第七源極SE7和第七汲極DE7中的每一個可以包括摻雜有雜質的半導體層，並且第七主動圖樣ACT7可以包括未摻雜有雜質的半導體層。第七主動圖樣ACT7可以對應於第七源極SE7和第七汲極DE7與第七閘極GE7之間的重疊部分。第七源極SE7的一端可以連接到第七主動圖樣ACT7。第七源極SE7的另一端可以連接到第六電晶體T6的第六汲極DE6。第七汲極DE7的一端可以連接到第七主動圖樣ACT7。第七汲極DE7的另一端可以連接到初始化電源線IPL。另外，第七汲極DE7可以連接到第（i + 1）行中的像素PXL的第四電晶體T4的第四源極SE4。第（i + 1）行中的像素PXL的第四電晶體T4的第七汲極DE7和第四源極SE4可以通過輔助連接線AUX、第八接觸孔CH8和第九接觸孔CH9連接。
儲存電容Cst可以包括下電極LE和上電極UE。下電極LE可以包括第一電晶體T1的第一閘極GE1。
上電極UE可與第一閘極GE1重疊並且在平面圖中覆蓋下電極LE。儲存電容Cst的電容可以透過增加上電極UE和下電極LE之間的重疊區域來增加。上電極UE可在第一方向DR1上延伸。根據一實施例，與第一電源ELVDD具有相同電壓位準的一電壓可被施加到上電極UE。上電極UE可以透過移除一區域之一部份來打開，該區域係第一接觸孔CH1和第一閘極GE1互相接觸且形成連接線CNL處。
顯示元件OLED可包括第一電極AD、第二電極CD以及設置在第一電極AD和第二電極CD之間的發光層EML。
第一電極AD可設置在對應於每個像素PXL的發光區域中。第一電極AD可分別通過第七接觸孔CH7和第十接觸孔CH10連接到第七電晶體T7的第七源極SE7和第六電晶體T6的第六汲極DE6。第一橋接圖樣BRP1可設置在第七接觸孔CH7和第十接觸孔CH10之間。第二橋接圖樣BRP2可設置在第十接觸孔CH10與第十二接觸孔CH12之間。第一橋接圖樣BRP1和第二橋接圖樣BRP2可連接第六汲極DE6、第七源極SE7和第一電極AD。
在下文中，參照第4圖至第6圖，根據堆疊順序來描述根據一實施例的顯示元件OLED的結構。
第一主動圖樣ACT1至第七主動圖樣ACT7可以設置在基板SUB上。第一主動圖樣ACT1至第七主動圖樣ACT7可以包括半導體材料。
緩衝層BUL可以設置在基板SUB與第一主動圖樣ACT1到第七主動圖樣 ACT7之間。緩衝層BUL可以防止雜質從基板SUB擴散到第一主動圖樣ACT1至第七主動圖樣ACT7中。緩衝層BUL可以形成為單層。然而，緩衝層BUL可以具有包括至少兩層的多層結構。緩衝層BUL可以包括有機絕緣層和無機絕緣層中的至少一個。有機絕緣層可以包括能夠透射光的有機絕緣材料。無機絕緣層可以包括氧化矽、氮化矽和氮氧化矽中的至少一種。當緩衝層BUL具有多層結構時，各層可以包括彼此相同或不同的材料。例如，無機絕緣層可以包括包含氧化矽的第一層和設置在第一層上包含氮化矽的第二層。
閘極絕緣層GI可以設置在其上形成有第一主動圖樣ACT1至第七主動圖樣ACT7的基板SUB上。閘極絕緣層GI可包括有機絕緣層和無機絕緣層中的至少一個。有機絕緣層可包括能夠透射光的有機絕緣材料。例如，有機絕緣層可包括光致抗蝕劑(photoresist)、聚丙烯酸酯樹脂(polyacrylates resin)、環氧樹脂(epoxy resin)、酚醛樹脂(phenolic resin)、聚酰胺樹脂(polyamides resin)、聚酰亞胺樹脂(polyimides resin)、不飽和聚酯樹脂(unsaturated polyesters resin)、聚苯醚樹脂(poly-phenylene ethers resin)、聚苯硫醚樹脂(poly-phenylene sulfides resin)和苯並環丁烯樹脂(benzocyclobutenes resin)中的至少一種。無機絕緣層可包括氧化矽、氮化矽和氮氧化矽中的至少一種。
第（i-1）掃描線Si-1、第i掃描線Si、發光控制線Ei以及第一閘極GEl至第七閘極GE7可以設置在閘極絕緣層GI上。第一閘極GE1可以是儲存電容Cst的下電極LE。第二閘極GE2和第三閘極GE3可與第i掃描線Si一體地形成。第四閘極GE4可與第（i-1）掃描線Si-1一體地形成。第五閘極GE5和第六閘極GE6可與發光控制線Ei一體地形成。第七閘極GE7可與第i掃描線Si一體地形成。
第（i-1）掃描線Si-1、第i掃描線Si、發光控制線Ei以及第一閘極GEl至第七閘極GE7中的每一個可包括金屬材料。例如，第（i-1）掃描線Si-1、第i掃描線Si、發光控制線Ei以及第一閘極GEl至第七閘極GE7可包括金、銀、鋁、鉬、鉻、鈦、鎳、釹、銅及其合金。第（i-1）掃描線Si-1、第i掃描線Si、發光控制線Ei以及第一閘極GEl至第七閘極GE7中的每一個可形成為單層。然而，本發明構思不限於此。例如，第（i-1）掃描線Si-1、第i掃描線Si、發光控制線Ei以及第一閘極GEl至第七閘極GE7中的每一個可具有兩層或更多層的多層結構，多層結構包括金、銀、鋁、鉬、鉻、鈦、鎳、釹、銅及其合金。
第一層間絕緣層IL1可設置在形成有第（i-1）掃描線Si-1的基板SUB上。第一層間絕緣層IL1可包括聚矽氧烷(polysiloxane)、氧化矽(silicon oxide)、氮化矽(silicon nitride)和氮氧化矽(silicon oxynitride)中的至少一種。
儲存電容Cst的上電極UE和初始化電源線IPL可以設置在第一層間絕緣層IL1上。上電極UE可與下電極LE重疊。上電極UE和下電極LE可以透過將第一層間絕緣層IL1形成於其間來形成儲存電容Cst。上電極UE和初始化電源線IPL中的每一個可包括金、銀、鋁、鉬、鉻、鈦、鎳、釹、銅及其合金。上電極UE和初始化電源線IPL中的每一個可形成為單層。然而，本發明構思不限於此。例如，上電極UE和初始化電源線IPL中的每一個可具有兩層或更多層的多層結構，該多層結構包括金、銀、鋁、鉬、鉻、鈦、鎳、釹、銅及其合金中的至少一種。
第二層間絕緣層IL2可設置在設置有上電極UE和初始化電源線IPL的基板SUB的上方。
第二層間絕緣層IL2可包括無機絕緣層和有機絕緣層中的至少一個。例如，第二層間絕緣層IL2可包括至少一個無機絕緣層。無機絕緣層可包括氧化矽、氮化矽和氮氧化矽中的至少一種。另外，第二層間絕緣層IL2可包括至少一個有機絕緣層。有機絕緣層可包括光致抗蝕劑、聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚酰胺樹脂、聚酰亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂和苯並環丁烯樹脂。另外，第二層間絕緣層IL2可具有包括至少一個無機絕緣層和至少一個有機絕緣層的多層結構。
第一導電圖樣可設置在第二層間絕緣層IL2上。第一導電圖樣可包括數據線Dj、連接線CNL、輔助連接線AUX、第一橋接圖樣BRP1和電源線PL。
數據線Dj可以通過穿過第一層間絕緣層IL1、第二層間絕緣層IL2和閘極絕緣層GI的第六接觸孔CH6連接到第二源極SE2。
連接線CNL可以通過穿過第一層間絕緣層IL1和第二層間絕緣層IL2的第一接觸孔CH1連接到第一閘極GE1。 此外，連接線CNL可通過穿過閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2的第二接觸孔CH2連接到第三汲極DE3和第四汲極DE4。
輔助連接線AUX可以通過穿過第二層間絕緣層IL2的第八接觸孔CH8連接到初始化電源線IPL。另外，輔助連接線AUX可以通過穿過閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2的第九接觸孔CH9連接到第（i-1）行中的像素PXL的第四源極SE4和第七汲極DE7 。
第一橋接圖樣BRP1可以設置在第六汲極DE6與第一電極AD之間，並且作為用於將第六汲極DE6與第一電極AD彼此連接的媒介。 第一橋接圖樣BRP1可以通過穿過閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2的第七接觸孔CH7連接到第六汲極DE6和第一源極SE1。
第三層間絕緣層IL3可以設置在設置有第一導電圖樣的基板SUB上。 第三層間絕緣層IL3可以包括第一絕緣層IL31和設置在第一絕緣層IL31上的第二絕緣層IL32。
第一絕緣層IL31可包括無機絕緣材料。例如，第一絕緣層IL31可包括聚矽氧烷、氧化矽、氮化矽和氮氧化矽中的至少一種。
第三層間絕緣層IL3可包括無機絕緣材料。例如，第三層間絕緣層IL3可包括至少一個無機絕緣層。無機絕緣材料可包括氧化矽、氮化矽和氮氧化矽中的至少一種。另外，第二絕緣層IL32可包括有機絕緣材料。例如，第二絕緣層IL32可包括光致抗蝕劑、聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚酰胺樹脂、聚酰亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂和苯並環丁烯樹脂中的至少一種。另外，第三層間絕緣層IL3可具有包括至少一個無機絕緣層和至少一個有機絕緣層的多層結構。
第二導電圖樣可以設置在第三層間絕緣層IL3上。 第二導電圖樣可以包括電源線PL和第二橋接圖樣BRP2。 第二橋接圖樣BRP2可通過穿過第一絕緣層IL31和第二絕緣層IL32的第十接觸孔CH10連接到第一橋接圖樣BRP1。
電源線PL可以通過穿過第二層間絕緣層IL2和第三層間絕緣層IL3的第三接觸孔CH3和第四接觸孔CH4連接到儲存電容Cst的上電極UE。 電源線PL可以通過穿過第一層間絕緣層IL1、第二層間絕緣層IL2、第三層間絕緣層IL3和閘極絕緣層GI的第五接觸孔CH5連接到第五源極SE5。
第四層間絕緣層IL4可設置在其上設置有第二導電圖樣的第三層間絕緣層IL3上。
第四層間絕緣層IL4可包括有機絕緣材料。例如，第四層間絕緣層IL4可包括光致抗蝕劑、聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚酰胺樹脂、聚酰亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂和苯並環丁烯中的至少一種樹脂。
顯示元件OLED可以設置在第四層間絕緣層IL4上。 顯示元件OLED可以包括第一電極AD、第二電極CD、以及設置在第一電極AD和第二電極CD之間的發光層EML。
第一電極AD可以設置在第四層間絕緣層IL4上。第一電極AD可通過穿過第四層間絕緣層IL4的第十二接觸孔CH12連接到第二橋接圖樣BRP2。因此，第一電極AD可以電性連接到第一橋接圖樣BRP1。第一橋接圖樣BRP1可通過第七接觸孔CH7連接到第六汲極DE6和第七源極SE7。因此，第一電極AD可最終連接到第六汲極DE6和第七源極SE7。
定義發光區域以便對應每個像素PXL的像素限定層PDL可設置在形成有第一電極AD的基板SUB上。像素限定層PDL可暴露第一電極AD的上表面並且沿著像素PXL的周邊從基板SUB突出。然而，根據另一實施例，第一電極AD可形成在像素限定層PDL之上。
發光層EML可設置在由像素限定層PDL圍繞的發光區域上，並且第二電極CD可設置在發光層EML上。密封層SLM可設置在第二電極CD上以覆蓋第二電極CD。
第一電極AD和第二電極CD中的一個可以是陽極電極，而另一個可以是陰極電極。例如，第一電極AD可以是陽極電極，並且第二電極CD可以是陰極電極。
另外，第一電極AD和第二電極CD中的至少一個可以是透射電極。例如，當顯示元件OLED是底部發光型有機發光裝置時，第一電極AD可以是透射電極，並且第二電極CD可以是反射電極。當顯示元件OLED是頂部發光型有機發光裝置時，第一電極AD可以是反射電極，並且第二電極CD可以是透射電極。當顯示元件OLED是雙發光型有機發光裝置時，第一電極AD和第二電極CD都可以是透射電極。根據一個實施例，例如，顯示元件OLED可以是頂部發光型有機發光裝置，第一電極AD可以是陽極。
第一電極AD可以包括能夠反射光的反射層（未繪示）和設置在反射層之上或之下的透明導電層（未繪示）。透明導電層和反射層中的至少一個可以電性連接到第七源極SE7。
反射層可以包括光反射材料。例如，反射層可包括鋁、銀、鉻、鉬、鉑、鎳及其合金中的至少一種。
透明導電層可以包括透明導電氧化物。例如，透明導電層可包括氧化銦錫（ITO）、氧化銦鋅（IZO）、氧化鋁鋅（AZO）、摻雜鎵的氧化鋅（GZO）、氧化鋅錫（ ZTO）、氧化鎵錫（GTO）和摻雜氟的氧化錫（FTO）中的至少一個透明導電氧化物。
像素限定層PDL可包括有機絕緣材料。例如，像素限定層PDL可包括聚苯乙烯（polystyrene）、聚甲基丙烯酸甲酯（polymethylmethacrylate, PMMA）、聚丙烯腈（polyacrylonitrile, PAN）、聚酰胺（polyamide, PA）、聚酰亞胺（polyimide, PI）、聚芳基醚（polyarylether, PAE）、雜環聚合物（heterocyclic polymer）、聚對二甲苯（parylene, epoxy）、環氧樹脂（heterocyclic polymer）、苯並環丁烯（benzocyclobutene, BCB）、矽氧烷基樹脂（siloxane based resin）和矽烷基樹脂（silane based resin）中的至少一個。
發光層EML可佈置在第一電極AD的暴露表面上。發光層EML可具有包括至少一個光產生層（LGL）的多層膜結構。例如，發光層EML可包括用於注入電洞的電洞注入層（HIL）、電洞傳輸層（HTL）、光產生層（LGL）、電洞阻擋層（HBL）、電子傳輸層（ETL）以及用於注入電子的電子注入層（EIL）。電洞傳輸層（HTL）具有優異的電洞傳輸性並且透過阻擋不能在光產生層（LGL）中組合的電子的移動而增加電洞和電子之間的重新結合；光產生層（LGL）通過注入的電子和電洞的重新結合而產生光；電洞阻擋層（HBL）阻擋未能在光產生層（LGL）中組合的電洞的移動；電子傳輸層（ETL）順暢地將電子傳輸到光產生層（LGL）。另外，包括在發光層EML中的電洞注入層、電洞傳輸層、電洞阻擋層、電子傳輸層、和電子注入層可以是共同設置在相鄰像素PXL中的共同層。
從光產生層產生的光的顏色可以是紅色、綠色、藍色和白色中的一種。然而，本發明構思不限於此。例如，光產生層可以是洋紅色、青色和黃色中的一種。
第二電極CD可以是半穿反層。例如，第二電極CD可以是薄的金屬層，其足夠薄以傳輸從發光層EML發射的光。第二電極CD可透射從發光層EML發射的光的一部分，並且反射從發光層EML發射的其餘的光。
第二電極CD可以包括具有比透明導電層更低的功函數的材料。例如，第二電極CD可包括鉬、鎢、銀、鎂、鋁、鉑、鈀、金、鎳、釹、銥、鉻、鋰、鈣及其合金中的至少一個。
從發光層EML發射的光的一部分可以不透射第二電極CD，並且從第二電極CD反射的光可再次從反射層反射。換句話說，從發光層EML發射的光可在反射層和第二電極CD之間共振。光的共振可有助於提高顯示裝置OLED的光提取效率。
反射層和第二電極CD之間的距離可以根據從發光層EML發出的光的顏色而變化。 換句話說，根據從發光層EML發出的光的顏色，反射層和第二電極CD之間的的距離可被調整以對應於共振距離。
密封層SLM可防止氧氣和濕氣侵入顯示元件OLED中。密封層SLM可包括多個無機層（未繪示）和多個有機層（未繪示）。例如，密封層SLM可包括多個由一個無機層和設置在該無機層上的有機層所組成的單元密封層。另外，無機層可設置在密封層SLM的頂部上。無機層可包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鈦、氧化鋯和氧化錫中的至少一種。
第7A圖和第7B圖是第5圖的區域EA1的放大圖。第8圖是第5圖的區域EA2的放大圖。第9圖至第12圖是顯示在包括聚酰亞胺(polyimide)的有機層上形成的導電圖樣的電子顯微鏡影像。第13圖至第16圖係繪示在包括聚酰亞胺的有機層上形成的導電圖樣的高角度環形暗場（high-angle annular dark-field, HAADF）影像。如第9圖、第10圖、第13圖和第14圖所示的導電圖樣可包括依次堆疊在絕緣層上的鈦層和鋁層。第11圖和第15圖可包括依次堆疊在絕緣層上的氮化鈦層、鈦層、和鋁層。如第12圖和第16圖所示的導電圖樣可包括依次堆疊在絕緣層上的氮化鈦層和鋁層。
參照第4圖至第16圖，每個像素PXL可包括設置在基板SUB上的至少一個電晶體，顯示元件OLED連接到電晶體，以及第一橋接圖樣BRP1和第二橋接圖樣BRP2將電晶體連接到顯示元件OLED。
電晶體可被第一層間絕緣層IL1和第二層間絕緣層IL2覆蓋。連接到電晶體的第一橋接圖樣BRP1、數據線Dj和連接線CNL可設置在第二層間絕緣層IL2上。數據線Dj、連接線CNL和第一橋接圖樣BRP1可以是設置在第二層間絕緣層IL2上的第一導電圖樣之一。
第二層間絕緣層IL2可包括無機絕緣材料。例如，第二層間絕緣層IL2可包括至少一個無機絕緣層。無機絕緣材料可包括氧化矽、氮化矽和氮氧化矽中的至少一種。另外，第二層間絕緣層IL2也可包括有機絕緣材料。有機絕緣材料可以是聚丙烯酸酯樹脂(polyacrylates resin)、環氧樹脂(epoxy resin)、酚醛樹脂(phenolic resin)、聚酰胺樹脂(polyamides resin)、聚酰亞胺樹脂(polyimides resin)、不飽和聚酯樹脂(unsaturated polyesters resin)、聚苯醚樹脂(poly-phenylene ethers resin)、聚苯硫醚樹脂(poly-phenylene sulfides resin)和苯並環丁烯樹脂(benzocyclobutenes resin)中的至少一種。包括在有機絕緣層中的所有上述材料可包括碳和氧。另外，有機絕緣材料還可包含氧、氮、氟和硫中的至少一種。
第一導電圖樣，例如，第一橋接圖樣BRP1還可以包括第1A導電層CL1A。 此外，當第二層間絕緣層IL2包括有機絕緣材料，第一導電圖樣可進一步包括在第二層間絕緣層IL2和第1A導電層CL1A之間設置的第2A導電層CL2A。
第1A導電層CL1A可以包括設置在第二層間絕緣層IL2上的第一子導電層SCL1和設置在第二層間絕緣層IL2和第一子導電層SCL1之間的第二子導電層SCL2。
第一子導電層SCL1可包括具有優異的導電性、可撓性和延展性的金屬材料。例如，第一子導電層SCL1可包括金、銀、銅、鋁及其合金中的至少一種。
第二子導電層SCL2可包括防止包括在第一子導電層SCL1中的材料的擴散並且防止第一基板導電層SCL1的氧化的材料。例如，第二子導電層SCL2可包括鈦。
第1A導電層CL1A還可包括設置在第一子導電層SCL1上的第三子導電層SCL3。第三子導電層SCL3可防止第一子導電層SCL1的氧化。第三子導電層SCL3可包括與第二子導電層SCL2相同的材料，例如鈦。
在第一導電圖樣中，第2A導電層CL2A可對應於設置在第二層間絕緣層IL2和第1A導電層CL1A之間的一附加導電層，並且包括透過與有機絕緣材料反應而不形成氧化物或者不形成複合材料的材料。例如，第2A導電層CL2A可包括金屬氮化物。金屬氮化物可以是包括在第二子導電層SCL2中的材料的氮化物。例如，第2A導電層CL2A可包括氮化鈦（TiNx）。因此，當第二層間絕緣層IL2包括有機絕緣材料時，第2A導電層CL2A可防止有機絕緣材料擴散到第1A導電層CL1A中並且防止有機絕緣材料與包含在第1A導電層CL1A中的材料反應。
當第二層間絕緣層IL2包括有機絕緣材料並且省略第2A導電層CL2A時，第1A導電層CL1A可直接設置在第二層間絕緣層IL2上，並且第1A導電層CL1A，特別是第二子導電層SCL2可接觸第二層間絕緣層IL2。當第二子導電層SCL2接觸第二層間絕緣層IL2時，包括在第二子導電層SCL2中的材料可與第二層間絕緣層IL2的有機絕緣材料反應以形成包括在第二子導電層SCL2中的材料的氧化物。或者，可生成包括第二子導電層SCL2中包含的材料和有機絕緣材料中所包含的材料的複合材料。
當第2A導電層CL2A不能防止包含在第二層間絕緣層IL2和第1A導電層CL1A中的材料的擴散時，包含於第1A導電層CL1A和第二層間絕緣層IL2中的材料可以彼此反應以形成在介於第二層間絕緣層IL2與第2A導電層CL2A之間的界面或介於第1A導電層CL1A與第2A導電層CL2A之間的界面處的氧化物或複合材料。另外，當第2A導電層CL2A包括與有機絕緣材料反應的材料時，包含在第2A導電層CL2A和有機絕緣層中的材料可彼此反應以在第2A導電層CL2A的沉積過程中形成氧化物或複合物材料。
第一導電圖樣的數據線Dj可連接到第二電晶體T2的第二源極SE2。第一導電圖樣的第一橋接圖樣BRP1可連接到第七電晶體T7的第七源極SE7。另外，第一導電圖樣的連接線CNL可連接到第三電晶體T3的第三汲極DE3。第三汲極DE3和第七源極SE7中的每一個可包括半導體材料。
連接到第二源極SE2、第三汲極DE3和第七源極SE7的數據線Dj、第一橋接圖樣BRP1和連接線CNL的部分可以是第2A導電層CL2A 。第2A導電層CL2A可包含9原子百分比（at％）至45原子百分比的氮，使得第2A導電層CL2A可連接至第二源極SE2、第三汲極DE3或第七源極SE7並保持傳導性。
另外，第2A導電層CL2A可具有比第一子導電層SCL1、第二子導電層SCL2和第三子導電層SCL3更小的厚度。 例如，第2A導電層CL2A可具有範圍從10 Å到100 Å的厚度。
第一導電圖樣可被第三層間絕緣層IL3覆蓋。電源線PL和第二橋接圖樣BRP2可設置在第三層間絕緣層IL3上。第二橋接圖樣BRP2可連接到第一橋接圖樣BRP1。電源線PL和第二橋接圖樣BRP2可以是設置在第三層間絕緣層IL3上的第二導電圖樣之一。
第三層間絕緣層IL3可包括包含無機絕緣材料的第一絕緣層IL31和設置在第一絕緣層IL31上並且包括有機絕緣材料的第二絕緣層IL32。有機絕緣材料可以是聚丙烯酸酯樹脂(polyacrylates resin)、環氧樹脂(epoxy resin)、酚醛樹脂(phenolic resin)、聚酰胺樹脂(polyamides resin)、聚酰亞胺樹脂(polyimides resin)、不飽和聚酯樹脂(unsaturated polyesters resin)、聚苯醚樹脂(poly-phenylene ethers resin)、聚苯硫醚樹脂(poly-phenylene sulfides resin)和苯並環丁烯樹脂(benzocyclobutenes resin)中的至少一種。上述有機絕緣材料中的每一種可包括碳和氧。另外，有機絕緣材料可進一步包括氧、氮、氟和硫中的至少一種。
第二導電圖樣可設置在第三層間絕緣層IL3的第二絕緣層IL32上。第二導電圖樣可具有與第一導電圖樣相似的結構。例如，第二導電圖樣可包括設置在第二絕緣層IL32上的第1B導電層CL1B和設置在第三層間絕緣層IL3和第1B導電層CL1B之間的第2B導電層CL2B。
第1B導電層CL1B可包括設置在第2B導電層CL2B上的第一子導電層SCL1和設置在第2B導電層CL2B和第一子導電層SCL1之間的第二子導電層SCL2。另外，第1B導電層CL1B還可包括設置在第一子導電層SCL1上的第三子導電層SCL3。
在第二導電圖樣中，第2B導電層CL2B可以是設置在第三層間絕緣層IL3和第1B導電層CL1B之間的附加導電層。類似於第2A導電層CL2A，第2B導電層CL2B可包括透過與有機絕緣材料反應而不產生氧化物或複合材料的材料。例如，第2B導電層CL2B可包括金屬氮化物。金屬氮化物可以是包括在第二子導電層SCL2中的材料的氮化物。例如，第2B導電層CL2B可包括氮化鈦（TiNx）。因此，第2B導電層CL2B可防止包括在第二絕緣層IL32中的有機絕緣材料擴散到第1B導電層CL1B中並與包含在第1B導電層CL1B中的材料反應。
當省略第2B導電層CL2B時，第1B導電層CL1B可直接設置在第二絕緣層IL32、以及第1B導電層CL1B上，尤其是，第二子導電層SCL2可接觸第二絕緣層IL32。當第二子導電層SCL2接觸第二絕緣層IL32時，包括在第二子導電層SCL2中的材料可與包括在第二絕緣層IL32中的材料反應以產生包括在第二子導電層SCL2的材料的氧化物。或者，可生成第二子導電層SCL2所包含的材料以及有機絕緣材料中所包含的材料的複合材料。
當第2B導電層CL2B不能防止包括在第二絕緣層IL32和第1B導電層CL1B中的材料的擴散時，包括在第1B導電層CL1B和第二絕緣層IL32中的材料可彼此反應以在第二絕緣層IL32和第2B導電層CL2B之間的介面或在第1B導電層CL1B和第2B導電層CL2B之間的介面形成氧化物或複合材料。另外，當第2B導電層CL2B包括與有機絕緣材料反應的材料時，包含在第2B導電層CL2B和有機絕緣層中的材料可彼此反應以在第2B導電層CL2B的沉積過程期間形成氧化物或複合材料。
第二導電圖樣之中的第二橋接圖樣BRP2的第2B導電層CL2B可連接到第一橋接圖樣BRP1。第二橋接圖樣BRP2的第2B導電層CL2B可包含9原子百分比至55原子百分比的氮，使得第二橋接圖樣BRP2的第2B導電層CL2B可連接至第一橋接圖樣BRP1並維持傳導性。
另外，第2B導電層CL2B可具有比第一子導電層SCL1、第二子導電層SCL2和第三子導電層SCL3更小的厚度。例如，第2B導電層CL2B可具有範圍從10 Å到100Å的厚度。
如第9圖、第10圖、第13圖和第14圖所示，氧化物或複合材料可以殘留層的形式存在於第1A導電層CL1A和有機絕緣層之間的介面、第二層間絕緣層IL2、第1B導電層CL1B與有機絕緣層之間的界面、第三層間絕緣層IL3。在用於形成第一導電圖樣或第二導電圖樣的蝕刻技術期間，可以不去除包括氧化物或複合材料的殘留層。在形成第一導電圖樣或第二導電圖樣的過程中，殘留層可能不會被用於去除第一導電層或第二導電層的蝕刻氣體或蝕刻劑去除。換句話說，可能需要用於去除殘留層的額外技術來去除殘留層。
然而，根據一個實施例，當在第1A導電層CL1A和第二層間絕緣層IL2之間以及第1B導電層CL1B和第3層間絕緣層IL3之間分別存在金屬氮化物、第2A導電層CL2A和第2B導電層CL2B時，金屬氮化物可防止在第1A導電層CL1A和第二層間絕緣層IL2內以及在第1B導電層CL1B和第三層間絕緣層IL3內的原子的相互擴散(inter-diffusion)而形成氧化物或複合材料。因此，如第11圖、第12圖、第15圖和第16圖所示，可以避免在第1A導電層CL1A和第二層間絕緣層IL2之間的界面以及在第1B導電層CL1B和第三層間絕緣層IL3之間的界面處形成包括氧化物或複合材料的殘留層。
下面描述製造第一導電圖樣和第二導電圖樣的方法。在下文中，為了便於解釋，將製造第二導電圖樣的方法描述為示例。
首先，可形成包括有機絕緣材料的第三層間絕緣層IL3的第二絕緣層IL32。可以透過自旋塗覆來形成第二絕緣層IL32。
在形成第二絕緣層IL32之後，可在第二絕緣層IL32上形成第2B導電層CL2B。
第2B導電層CL2B（擴散阻擋層）可包括不與有機絕緣材料反應的一材料並且在第二絕緣層IL32和第1B導電層CL1B中防止原子的相互擴散。例如，第2B導電層CL2B可以包括氮化鈦（TiNx）。
第2B導電層CL2B可以透過化學氣相沉積（CVD）、原子層沉積（ALD）和反應式濺射沉積(reactive sputtering deposition)中的一種方式來形成。可以使用包含鈦的靶以及包含氮的反應氣體來執行反應式濺射沉積以形成氮化鈦。
在形成第2B導電層CL2B之後，可在第2B導電層CL2B上形成第1B導電層CL1B。第1B導電層CL1B可包括順序堆疊的第二子導電層SCL2、第一子導電層SCL1和第三子導電層SCL3。第一子導電層SCL1、第二子導電層SCL2和第三子導電層SCL3可以透過諸如濺射的物理沉積方法來形成。
第一子導電層SCL1可包括金、銀、銅、鋁及其合金中的至少一種。第二子導電層SCL2和第三子導電層SCL3可包括鈦。
在形成第1B導電層CL1B之後，可以透過光刻法來蝕刻第1B導電層CL1B和第2B導電層CL2B。第二導電圖樣可以透過蝕刻第1B導電層CL1B和第2B導電層CL2B來形成。可以利用相同的乾式蝕刻技術來同時形成第1B導電層CL1B和第2B導電層CL2B。
除了將第一導電圖樣形成在第二層間絕緣層IL2上之外，第一導電圖樣可以透過與第二導電圖樣相同的製造技術形成。
第17圖是沿著第2圖的線I-I'截取的截面圖以說明顯示裝置的顯示區域DA和非顯示區域NDA。第18圖是第17圖的區域EA3的放大圖。為了便於解釋，如第17圖所示，可以在一個像素PXL上設置一個電晶體和一個顯示元件OLED。
參考第1圖至第8圖、第17圖和第18圖，顯示裝置可包括顯示區域DA和非顯示區域NDA。
在下文中，首先描述顯示區域DA，然後才描述非顯示區域NDA。
首先，在顯示區域DA中，多個像素PXL可設置在基板SUB上。多個像素PXL中的每一個可包括至少一個電晶體、連接到電晶體的顯示元件OLED以及將電晶體和顯示元件OLED彼此連接的第一橋接圖樣BRP1和第二橋接圖樣BRP2。
電晶體可以是第4圖至第6圖中所示的第七電晶體T7。電晶體可以包括主動圖樣ACT、閘極GE、源極SE和汲極DE。
根據一個實施例，源極SE和汲極DE可從主動圖樣ACT的兩側延伸。主動圖樣ACT、源極SE和汲極DE中的每一個可包括摻雜或未摻雜雜質的半導體層。例如，源極SE和汲極DE中的每一個可包括摻雜有雜質的半導體層，主動圖樣ACT可包括未摻雜雜質的半導體層。
閘極絕緣層GI可設置在閘極GE和主動圖樣ACT之間，源極SE和汲極DE之間。閘極絕緣層GI可包括有機絕緣層和無機絕緣層中的至少一個。
閘極GE可設置在閘極絕緣層GI上。閘極GE可形成為覆蓋主動圖樣ACT。
緩衝層BUL可設置在基板SUB和電晶體之間。緩衝層BUL可包括有機絕緣材料和無機絕緣材料中的至少一種。
電晶體可被依次堆疊的第一層間絕緣層IL1和第二層間絕緣層IL2覆蓋。
第一層間絕緣層IL1可包括聚矽氧烷(polysiloxane)、氧化矽、氮化矽和氮氧化矽中的至少一種。
第二層間絕緣層IL2可包括無機絕緣層和有機絕緣層中的至少一個。例如，第二層間絕緣層IL2可包括至少一個無機絕緣層。無機絕緣層可包括氧化矽、氮化矽和氮氧化矽中的至少一種。另外，第二層間絕緣層IL2可包括至少一個有機絕緣層。有機絕緣層可包括光致抗蝕劑、聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚酰胺樹脂、聚酰亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂和苯並環丁烯樹脂中的至少一種。另外，第二層間絕緣層IL2可具有包括至少一個無機絕緣層和至少一個有機絕緣層的多層結構。
連接到電晶體的源極SE的第一橋接圖樣BRP1可設置在第二層間絕緣層IL2上。第一橋接圖樣BRP1可被第三層間絕緣層IL3覆蓋。第三層間絕緣層IL3可包括設置在第一絕緣層IL31上的第一絕緣層IL31和第二絕緣層IL32。第一絕緣層IL31可包括無機絕緣材料。第二絕緣層IL32可包括有機絕緣材料。
連接到第一橋接圖樣BRP1的第二橋接圖樣BRP2可設置在第三層間絕緣層IL3上。第二橋接圖樣BRP2可被第四層間絕緣層IL4覆蓋。第四層間絕緣層IL4可包括與第三層間絕緣層IL3相同的有機絕緣材料。
連接到第二橋接圖樣BRP2的顯示元件OLED可設置在第四層間絕緣層IL4上。顯示元件OLED可包括設置在第四層間絕緣層IL4上的第一電極AD、設置在第一電極AD上以與第一電極AD重疊的第二電極CD以及設置在第一電極AD和第二電極CD之間的發光層EML。
密封層SLM可設置在第二電極CD上。密封層SLM可防止氧氣和濕氣侵入顯示元件OLED。密封層SLM可包括多個無機層（未繪示）和多個有機層（未繪示）。
接著，下面描述非顯示區域NDA。在下文中，將簡要描述非顯示區域NDA以避免多餘的描述，或者將省略其詳細描述。
佈線LP可以設置在非顯示區域NDA上。彎曲區域BA可設置在非顯示區域NDA的一部分處，使得基板SUB可被折疊或彎曲。
佈線LP可連接驅動器和像素PXL。佈線LP可包括第一佈線L1和第二佈線L2。
第一佈線L1和第二佈線L2中的每一個可以是掃描線Si-1、掃描線Si、數據線Dj、初始化電源線IPL和電源線PL中的一個。根據一個實施例，第一佈線L1可以是數據線Dj，第二佈線L2可以是電源線PL。
第一佈線L1可包括多個子佈線。例如，第一佈線L1可包括第一子佈線L11、第二子佈線L12和第三子佈線L13。每個第一子佈線L11可以連接到每個第二子佈線L12。每個第二子佈線L12可以連接到每個第三子佈線L13。為了便於解釋，在第17圖中，示意性地繪示了第一子佈線L11至第三子佈線L13中的一些。第一子佈線L11可連接到驅動器，並且第三子佈線L13可連接到像素PXL。
另外，第一子佈線L11和第三子佈線L13可設置在閘極絕緣層GI上。第一子佈線L11可設置在第一平坦區域FA1上，第三子佈線L13可設置在第二平坦區域FA2上。第一子佈線L11和第三子佈線L13可以透過使用與形成閘極GE相同的材料以及製程來形成。
在非顯示區域NDA中，緩衝層BUL、閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2可以依序地堆疊在基板SUB上。緩衝層BUL、閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2可在彎曲區域BA中具有開口OPN。可透過去除彎曲區域BA上的緩衝層BUL、閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2來形成開口OPN。根據一個實施例，與彎曲區域BA對應的緩衝層BUL、閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2的部分可以不被去除。
當開口OPN對應於彎曲區域BA時，這可能意味著開口OPN可能與彎曲區域BA重疊。開口OPN可具有比彎曲區域BA更大的寬度。根據一個實施例，為了便於解釋，如第17圖所示，開口OPN可具有與彎曲區域BA相同的寬度。然而，開口OPN可以具有比彎曲區域BA更大的寬度。
如第17圖所示，緩衝層BUL、閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2的內側表面可彼此重疊並排列成直線。然而，本發明構思不限於此。例如，從緩衝層BUL去除的部分可具有比從第二層間絕緣層IL2去除的部分更小的面積。根據一個實施例，從緩衝層BUL去除的部分可被定義為具有比閘極絕緣層GI、第一層間絕緣層IL1和第二層間絕緣層IL2小的面積。
可在開口OPN中提供彎曲絕緣層ILB。彎曲絕緣層ILB可填充至少一部分的開口OPN。根據一個實施例，彎曲絕緣層ILB可完全填充開口OPN。另外，根據一個實施例，彎曲絕緣層ILB可填充開口OPN，並且同時覆蓋與開口OPN相鄰的區域，例如，對應於第一平坦區域FA1和/或第二平坦區域FA2的第二層間絕緣層IL2的上部的一部分。
彎曲絕緣層ILB可以是包括有機材料的有機絕緣層。例如，彎曲絕緣層ILB可包括光致抗蝕劑、聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚酰胺樹脂、聚酰亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂和苯並環丁烯樹脂中的至少一種。
當第二層間絕緣層IL2包括有機絕緣材料時，可以省去彎曲絕緣層ILB。更具體地，可透過去除與彎曲區域BA相對應的部分緩衝層BUL、閘極絕緣層GI和第一層間絕緣層IL1來形成開口OPN。第二層間絕緣層IL2可填充開口OPN。因此，第二層間絕緣層IL2可以在開口OPN內取代彎曲絕緣層ILB。
第二子佈線L12可設置在第二層間絕緣層IL2和彎曲絕緣層ILB上。第二子佈線L12可從第一平坦區域FA1經由彎曲區域BA延伸到第二平坦區域FA2，並且設置在彎曲絕緣層ILB上。第二子佈線L12可在沒有設置彎曲絕緣層ILB的位置處被設置在第二層間絕緣層IL2上。
第二子佈線L12可以透過與形成第一橋接圖樣BRP1相同的材料及製程來形成。換句話說，第二子佈線L12可以是第一導電圖樣之一。因此，第二子佈線L12可包括設置在彎曲絕緣層ILB上的第1A導電層CL1A和設置在彎曲絕緣層ILB和第1A導電層CL1A之間的第2A導電層CL2A。
如第17圖所示，顯示裝置可以不彎曲。但是，顯示裝置可以在彎曲區域BA彎曲。當根據一實施例的顯示裝置可被製造為平坦後，顯示裝置可隨後被彎曲。
根據一個實施例，為了便於解釋，彎曲區域BA被示出為與從緩衝層BUL、閘極絕緣層GI和包括了無機絕緣材料的第一層間絕緣層IL1去除的部分重疊。然而，彎曲區域BA可以不與從緩衝層BUL、閘極絕緣層GI和第一層間絕緣層IL1去除的部分重疊。例如，儘管彎曲區域BA通常對應於從緩衝層BUL、閘極絕緣層GI和第一層間絕緣層IL1去除的部分，但是，如果需要的話，彎曲區域BA可以比從緩衝層BUL、閘極絕緣層GI和第一層間絕緣層IL1去除的部分更寬或更窄。另外，根據一個實施例，示出了僅在非顯示區域NDA中設置彎曲區域BA的狀況。然而，本發明構思不限於此。例如，可以橫跨非顯示區域NDA和顯示區域DA設置彎曲區域BA，或者設置在顯示區域DA中。
第三層間絕緣層IL3可以設置在形成有第二子佈線L12的基板SUB上。 第三層間絕緣層IL3可以包括包含無機絕緣材料的第一絕緣層IL31以及設置在第一絕緣層IL31上並且包括有機絕緣材料的第二絕緣層IL32。由於第一絕緣層IL31包括無機絕緣材料，第一絕緣層IL31可以不被設置在對應於彎曲區域BA的位置，如同緩衝層BUL、閘極絕緣層GI和第一層間絕緣層IL1。
第二佈線L2可以設置在第三層間絕緣層IL3的第二絕緣層IL32上。 可以透過與形成第二橋接圖樣BRP2相同的材料和製程來形成第二配線L2。 換句話說，第二佈線L2可以是第二導電圖樣中的一個。 因此，第二佈線L2可以包括設置在第二絕緣層IL32上的第1B導電層CL1B和設置在第二絕緣層IL32和第1B導電層CL1B之間的第2B導電層CL2B。
第1A導電層CL1A和第1B導電層CL1B可以包括設置在第2A導電層CL2A和第2B導電層CL2B上的第一子導電層SCL1，以及設置在第2A導電層CL2A與第一子導電層SCL1之間或在第2B導電層CL2B與第一子導電層SCL1之間的第二子導電層SCL2。
第一子導電層SCL1可以包括具有優異的導電性、可撓性和延展性的金屬材料。例如，第一子導電層SCL1可包括金、銀、銅、鋁及其合金中的至少一種。
第二子導電層SCL2可包括防止包括在第一子導電層SCL1中的材料的擴散以及防止第一子導電層SCL1的氧化的材料。例如，第二子導電層SCL2可包括鈦。
第1A導電層CL1A和第1B導電層CL1B可包括設置在第一子導電層SCL1上的第三子導電層SCL3。第三子導電層SCL3可防止第一子導電層SCL1的氧化。例如，第三子導電層SCL3可包括鈦。
第2A導電層CL2A可防止包含在彎曲絕緣層ILB中的材料擴散到第1A導電層CL1A中，並且防止包括在第2A導電層CL2A中的材料擴散到彎曲絕緣層ILB。第2B導電層CL2B可防止包括在第二絕緣層IL32中的材料擴散到第1B導電層CL1B中，並且防止包括在第1B導電層CL1B中的材料擴散到第二絕緣層IL32中。另外，第2A導電層CL2A和第2B導電層CL2B可包括透過與有機絕緣材料反應而不產生氧化物或複合材料的材料。例如，第2A導電層CL2A和第2B導電層CL2B可包括金屬氮化物。金屬氮化物可以是包括在第二子導電層SCL2中的材料的氮化物。例如，第2A導電層CL2A和第2B導電層CL2B可包括氮化鈦。
第四層間絕緣層IL4可設置在第二佈線L2上。包括與像素限定層PDL相同的材料的絕緣層可設置在第四層間絕緣層IL4上。
第19圖至第23圖係繪示根據一實施例的顯示裝置的導電圖樣的截面圖。
參照第1圖至第8圖以及第17圖至第23圖，施加到顯示裝置的導電圖樣CP中的至少一些可設置在下絕緣層LIL上並且由上絕緣層UIL覆蓋。
下絕緣層LIL和上絕緣層UIL可包括有機絕緣材料。例如，下絕緣層LIL和上絕緣層UIL中的每一個可包括光致抗蝕劑、聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚酰胺樹脂、聚酰亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂和苯並環丁烯樹脂中的至少一個。
另外，下絕緣層LIL可包括無機絕緣材料。例如，下絕緣層LIL可包括氧化矽、氮化矽和氮氧化矽中的至少一種。
如第5圖、第6圖和第17圖所示，根據一實施例的下絕緣層LIL可以是第二層間絕緣層IL2、第三層間絕緣層IL3和彎曲絕緣層ILB中的一個。如第5圖、第6圖和第17圖所示，根據一個實施例，上絕緣層UIL可以是第三層間絕緣層IL3和第四層間絕緣層IL4中的一個。
導電圖樣CP可具有各種堆疊結構。例如，如第18圖和第19圖所示，導電圖樣CP可包括設置在下絕緣層LIL上的第一導電層CL1和設置在下絕緣層LIL和第一導電層CL1之間的第二導電層CL2。
另外，如第20圖至第22圖所示，導電圖樣CP可包括設置在下絕緣層LIL上的第一導電層CL1、設置在下絕緣層LIL和第一導電層CL1之間的第二導電層CL2、以及設置在第一導電層CL1上的第三導電層CL3。
另外，如第23圖所示，導電圖樣CP可包括設置在下絕緣層LIL上的第一導電層CL1和設置在第一導電層CL1上的第三導電層CL3。
第一導電層CL1可具有各種堆疊結構。例如，如第18圖、第20圖和第23圖所示，第一導電層CL1可包括第一子導電層SCL1、設置在第一子導電層SCL1上的第二子導電層SCL2以及設置在第一子導電層SCL1上的第三子導電層SCL3 。
另外，如第19圖和第21圖所示，第一導電層CL1可包括設置在第二導電層CL2上的第一子導電層SCL1以及設置在第一子導電層SCL1上的第三子導電層SCL3。
另外，如第22圖所示，第一導電層CL1可包括設置在第二導電層CL2上的單個導電層。第一導電層CL1可以是第一子導電層SCL1。
第一子導電層SCL1可包括具有優異的導電性、可撓性和延展性的金屬材料。例如，第一子導電層SCL1可包括金、銀、銅、鋁及其合金中的至少一種。
第二子導電層SCL2可包括防止包括在第一子導電層SCL1中的材料的擴散以及防止第一子導電層SCL1的氧化的材料。例如，第二子導電層SCL2可包括鈦。
第1A導電層CL1A可進一步包括設置在第一子導電層SCL1上的第三子導電層SCL3。第三子導電層SCL3可防止第一子導電層SCL1的氧化，並且可以包括與第二子導電層SCL2相同的材料。例如，第三子導電層SCL3可包括鈦。
第二導電層CL2可防止包括在下絕緣層LIL中的材料擴散到第一導電層CL1中，並且防止包括在第一導電層CL1中的材料擴散到下絕緣層LIL中。另外，第二導電層CL2可包括透過與下絕緣層LIL的有機絕緣材料反應而不形成氧化物或複合材料的材料。例如，第二導電層CL2可包括金屬氮化物。金屬氮化物可以是包括在第二子導電層SCL2中的材料的氮化物。例如，第二導電層CL2可包括氮化鈦（TiNx）。
第三導電層CL3可包括與第二導電層CL2相同的材料。例如，第三導電層CL3可包括金屬氮化物。可設置第三導電層CL3以連接兩個不同的導電圖樣CP，例如第5圖、第6圖以及第17圖所示的第一橋接圖樣BRP1和第二橋接圖樣BRP2。第三導電層CL3可被包括在兩個導電圖樣CP之間的下導電圖樣CP中，例如第一橋接圖樣BRP1。
根據一個實施例，可防止佈置在有機層上的導電圖樣與有機層反應而產生氧化物或複合材料。 因此，可避免為了去除由於形成導電圖樣而產生的氧化物或複合材料而執行的蝕刻製程次數的增加。 因此，可減少製造具有導電圖樣的顯示裝置的時間。
儘管在此公開了示例性實施例，但是這些實施例不應被解釋為限製本發明構思的範圍。 本領域的普通技術人員將認識到，在不脫離本發明的精神和範圍的情況下，可進行形式和細節上的各種改變。
ACT、ACT1、ACT2、ACT3、ACT3a、ACT3b、ACT4、ACT4a、ACT4b、ACT5、ACT6、ACT7‧‧‧主動圖樣AD‧‧‧第一電極ADA‧‧‧附加區域AUX‧‧‧輔助連接線BA‧‧‧彎曲區域BRP1、BRP2‧‧‧橋接圖樣BUL‧‧‧緩衝層CD‧‧‧第二電極CH1、CH2、CH3、CH4、CH5、CH6、CH7、CH8、CH9、CH10、CH12‧‧‧接觸孔CP‧‧‧導電圖樣Cst‧‧‧儲存電容CL1、CL1A、CL1B、CL2、CL2A、CL2B、CL3‧‧‧導電層COF‧‧‧驅動器CNL‧‧‧連接線DA‧‧‧顯示區域DE、DE1、DE2、DE3、DE3a、DE3b、DE4、DE4a、DE4b、DE5、DE6、DE7‧‧‧汲極Dj‧‧‧數據線DR1、DR2‧‧‧方向EA1、EA2、EA3‧‧‧區域Ei‧‧‧發光控制線ELVDD‧‧‧第一電源ELVSS‧‧‧第二電源EML‧‧‧發光層FA、FA1、FA2‧‧‧平坦區域GI‧‧‧閘極絕緣層GE、GE1、GE2、GE3、GE3a、GE3b 、GE4 、GE4a、GE4b、GE5 、GE6、GE7‧‧‧閘極IL1、IL2、IL3、IL4‧‧‧層間絕緣層IL31‧‧‧第一絕緣層IL32‧‧‧第二絕緣層ILB‧‧‧彎曲絕緣層IPL‧‧‧初始化電源線LIL‧‧‧下絕緣層LE‧‧‧下電極LP、L1、L2‧‧‧佈線L11、L12、L13‧‧‧子佈線N1‧‧‧第一節點NDA‧‧‧非顯示區域OLED‧‧‧顯示元件OPN‧‧‧開口PDL‧‧‧像素限定層PL‧‧‧電源線PXL‧‧‧像素SCL1、SCL2、SCL3‧‧‧子導電層SLM‧‧‧密封層SE、SE1、SE2、SE3、SE3a、SE3b、SE4、SE4a、SE4b、SE5、SE6、SE7‧‧‧源極Si、Si-1‧‧‧掃描線SUB‧‧‧基板SCL1、SCL2、SCL3‧‧‧子導電層T1、T2、T3、T3a、T3b、T4、T4a、T4b、T5、T6、T7‧‧‧電晶體UE‧‧‧上電極UIL‧‧‧上絕緣層Vint‧‧‧初始化電源
第1圖係繪示根據本發明構思之一實施例的顯示裝置的透視圖。
第2圖係繪示第1圖所繪示的顯示裝置的平面圖。
第3圖係繪示根據本發明構思之一實施例的像素的等效電路圖。
第4圖係繪示第3圖中所繪示的像素的詳細平面圖。
第5圖係繪示沿著第4圖的線II-II'截取的截面圖。
第6圖係繪示沿著第4圖的線III-III'截取的截面圖。
第7A圖和第7B圖係繪示第5圖的EA1區域的放大圖。
第8圖係繪示第5圖的EA2區域的放大圖。
第9圖、第10圖、第11圖和第12圖係繪示在包括有聚亞醯胺(polyimide)的有機層上形成的導電圖樣的電子顯微鏡圖像。
第13圖、第14圖、第15圖和第16圖係繪示在包括有聚亞醯胺(polyimide)的有機層上形成的導電圖樣的高角度環形暗場（high-angle annular dark-field , HAADF）圖像。
第17圖係繪示沿著第2圖的線I-I'截取的截面圖。
第18圖係繪示第17圖的EA3區域的放大圖。
第19圖、第20圖、第21圖、第22圖和第23圖係繪示根據本發明構思之一實施例的顯示裝置的導電圖樣的截面圖。
BRP1‧‧‧第一橋接圖樣
CL1A、CL2A‧‧‧導電層
EA1‧‧‧區域
IL2、IL3‧‧‧層間絕緣層
IL31‧‧‧第一絕緣層
IL32‧‧‧第二絕緣層
SCL1、SCL2、SCL3‧‧‧子導電層

Claims (33)

  1. 一種導電圖樣，其包含：一有機絕緣層；一第一導電層，設置在該有機絕緣層上並且包括一第一子導電層及一第二子導電層；以及一第二導電層，設置在該有機絕緣層和該第一導電層之間，其中該第二導電層包括包含在該第二子導電層中的一金屬材料之金屬氮化物，該金屬氮化物直接接觸該有機絕緣層，以及其中該第二子導電層設置在該第二導電層與該第一子導電層之間。
  2. 如請求項1所述之導電圖樣，其中該第二子導電層包括鈦。
  3. 如請求項2所述之導電圖樣，其中該第二導電層包括氮化鈦。
  4. 如請求項1所述之導電圖樣，其進一步包括設置在該第一子導電層上的一第三子導電層，其中該第三子導電層與該第二子導電層包括相同的材料。
  5. 如請求項4所述之導電圖樣，其中該第三子導電層包括鈦。
  6. 如請求項1所述之導電圖樣，其進一步包括設置在該第一子導電層上的一第三導電層，其中該第三導電層與該第二導電層包括相同的材料。
  7. 如請求項6所述之導電圖樣，其中該第二導電層包括氮化鈦。
  8. 如請求項1所述之導電圖樣，其進一步包括設置在該第一子導電層上的一第三子導電層，其中該第二導電層包括包含在該第三子導電層中的一材料之氮化物。
  9. 如請求項8所述之導電圖樣，進一步包括設置在該第三子導電層上的一第三導電層，其中該第三導電層與該第二導電層包括相同的材料。
  10. 如請求項1所述之導電圖樣，其進一步包括設置在該第一子導電層上的一第三導電層，其中該第三導電層包括金屬氮化物。
  11. 如請求項10所述之導電圖樣，其中該第二導電層和該第三導電層包括氮化鈦。
  12. 如請求項1所述之導電圖樣，其中該第一子導電層包括金、銀、銅、鋁及其合金中的至少一個。
  13. 一種顯示裝置，其包括：一基板，包括一顯示區域和一非顯示區域；至少一電晶體，設置在該基板的該顯示區域中；一第一絕緣層，覆蓋該電晶體；一第一橋接圖樣，設置在該第一絕緣層上並連接該電晶體；一第二絕緣層，覆蓋該第一橋接圖樣並包括一有機絕緣材料；一第二橋接圖樣，設置在該第二絕緣層上並連接該第一橋接圖樣；以及一顯示元件，連接該第二橋接圖樣，其中該第二橋接圖樣包括： 一第一導電層，包括一第一子導電層及一第二子導電層；以及一第二導電層，設置在該第二絕緣層和該第一導電層之間，其中該第二導電層包括包含在該第二子導電層中的一金屬材料之金屬氮化物，該金屬氮化物直接接觸該有機絕緣材料，且其中該第二子導電層設置在該第二導電層和該第一子導電層之間。
  14. 如請求項13所述之顯示裝置，其中該第二子導電層包括鈦，並且該第二導電層包括氮化鈦。
  15. 如請求項13所述之顯示裝置，其進一步包括設置在該第一子導電層上的一第三子導電層，其中該第三子導電層與該第二子導電層包括相同的材料。
  16. 如請求項15所述之顯示裝置，其中該第三子導電層包括鈦，以及該第二導電層包括氮化鈦。
  17. 如請求項15所述之顯示裝置，其中該電晶體包括設置在該基板上的一主動圖樣、一閘極、一源極和一汲極，該源極和該汲極從該主動圖樣的兩側延伸，以及該源極和該汲極中的每一個都包括摻雜有雜質的一半導體層，且該主動圖樣包括未摻雜雜質的一半導體層。
  18. 如請求項17所述之顯示裝置，其中該第一絕緣層包括一有機絕緣材料，其中該第一橋接圖樣包括：一第一導電層，設置在該第一絕緣層上且至少包括一第一子導電層；以及一第二導電層，設置在該第一絕緣層和該第一橋接圖樣的該第 一導電層之間，其中該第一橋接圖樣的該第二導電層包括金屬氮化物。
  19. 如請求項18所述之顯示裝置，其中在該第一橋接圖樣中，該第一導電層進一步包括設置在該第二導電層和該第一子導電層之間的一第二子導電層，並且該第二導電層包括包含在該第二子導電層中的一材料之氮化物。
  20. 如請求項19所述之顯示裝置，其中在該第一橋接圖樣中，該第二子導電層包括鈦，並且該第二導電層包括氮化鈦。
  21. 如請求項19所述之顯示裝置，其進一步包括設置在該第一橋接圖樣內的該第一子導電層上的一第三子導電層，其中該第三子導電層與該第一橋接圖樣的該第二子導電層包括相同的材料。
  22. 如請求項21所述之顯示裝置，其中在該第一橋接圖樣中，該第三子導電層包括鈦，並且該第二導電層包括氮化鈦。
  23. 如請求項18所述之顯示裝置，其進一步包括設置在該第一橋接圖樣內的該第一子導電層上的該第三子導電層，其中該第二導電層包括包含在該第一橋接圖樣的該第三子導電層中的一材料之氮化物。
  24. 如請求項18所述之顯示裝置，其進一步包括設置在該第一橋接圖樣內的該第一子導電層上的一第三導電層，其中該第三導電層與該第一橋接圖樣的該第二導電層包括相同的材料。
  25. 如請求項13所述之顯示裝置，其進一步包括設置在該第一子導電層上的一第三子導電層，其中該第二導電層包括包含在該第三子導電層中的一材料之氮化物。
  26. 一種顯示裝置，其包括：一基板，包括一顯示區域和一非顯示區域；至少一電晶體，設置在該基板的該顯示區域中；一顯示元件，連接到該電晶體；以及一導電圖樣，連接該電晶體或該顯示元件並設置在一有機層上，其中該導電圖樣包括：一第一導電層，包括一第一子導電層及一第二子導電層；以及一第二導電層，設置在該有機層和該第一導電層之間，其中該第二導電層包括包含在該第二子導電層中的一金屬材料之金屬氮化物，該金屬氮化物直接接觸該有機絕緣層，以及其中該第二子導電層設置在該第二導電層與該第一子導電層之間。
  27. 如請求項26所述之顯示裝置，其中該第二子導電層包括鈦，並且該第二導電層包括氮化鈦。
  28. 如請求項26所述之顯示裝置，其進一步包括設置在該第一子導電層上的一第三子導電層，其中該第三子導電層與該第二子導電層包括相同的材料。
  29. 如請求項28所述之顯示裝置，其中該第三子導電層包括鈦，並且該第二導電層包括氮化鈦。
  30. 如請求項26所述之顯示裝置，其進一步包括設置在該第一子導電層上的一第三導電層，其中該第三導電層與該第二導電層包括相同的材料。
  31. 如請求項26所述之顯示裝置，其進一步包括設置在該第一子導電層上的一第三子導電層，其中該第二導電層包括包含在該第三子導電層中的一材料之氮化物。
  32. 如請求項31所述之顯示裝置，其進一步包括設置在該第三子導電層上的一第三導電層，其中該第三導電層與該第二導電層包括相同的材料。
  33. 如請求項26所述之顯示裝置，其進一步包括設置在該第一子導電層上的一第三導電層，其中該第三導電層與該第二導電層包括相同的材料。
TW106146483A 2016-12-30 2017-12-29 導電圖樣及具有其之顯示裝置 TWI801361B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0183376 2016-12-30
??10-2016-0183376 2016-12-30
KR1020160183376A KR20180079503A (ko) 2016-12-30 2016-12-30 도전 패턴 및 이를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
TW201834234A TW201834234A (zh) 2018-09-16
TWI801361B true TWI801361B (zh) 2023-05-11

Family

ID=60971929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146483A TWI801361B (zh) 2016-12-30 2017-12-29 導電圖樣及具有其之顯示裝置

Country Status (6)

Country Link
US (1) US10542621B2 (zh)
EP (1) EP3343617B1 (zh)
JP (1) JP7181687B2 (zh)
KR (1) KR20180079503A (zh)
CN (1) CN108269810B (zh)
TW (1) TWI801361B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230164225A (ko) * 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102537444B1 (ko) * 2018-05-31 2023-05-30 삼성디스플레이 주식회사 디스플레이 장치
US11985876B2 (en) * 2018-07-20 2024-05-14 Sharp Kabushiki Kaisha Display device
US20220037449A1 (en) * 2018-09-21 2022-02-03 Sharp Kabushiki Kaisha Display device
KR20200135659A (ko) 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시 장치
KR20210025738A (ko) * 2019-08-27 2021-03-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210083795A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 표시장치
KR20210148505A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN112909065A (zh) * 2021-02-05 2021-06-04 合肥京东方卓印科技有限公司 阵列基板和显示装置
CN115701654A (zh) * 2021-08-02 2023-02-10 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805568A (en) * 2006-06-28 2008-01-16 Megica Corp Integrated circuit (IC) chip and method for fabricating the same
US20110037072A1 (en) * 2008-04-25 2011-02-17 Hiroyuki Moriwaki Multilayer wiring, semiconductor device, substrate for display and display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691240A (en) 1996-11-20 1997-11-25 Mosel Vitelic Inc. Method for forming blanket planarization of the multilevel interconnection
US6069072A (en) 1997-04-28 2000-05-30 Texas Instruments Incorporated CVD tin barrier layer for reduced electromigration of aluminum plugs
US5972179A (en) 1997-09-30 1999-10-26 Lucent Technologies Inc. Silicon IC contacts using composite TiN barrier layer
JP2001148291A (ja) 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
US7579771B2 (en) * 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP4683825B2 (ja) 2002-04-24 2011-05-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP2004260124A (ja) 2003-02-28 2004-09-16 Seiko Epson Corp 半導体装置および薄膜形成方法
JP4723800B2 (ja) 2003-08-18 2011-07-13 東芝モバイルディスプレイ株式会社 アレイ基板の製造方法
JP4719054B2 (ja) 2005-04-28 2011-07-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
KR101155903B1 (ko) 2010-03-09 2012-06-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5636392B2 (ja) 2012-05-24 2014-12-03 株式会社東芝 表示装置
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
KR102097150B1 (ko) 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20150053635A (ko) 2013-11-08 2015-05-18 삼성디스플레이 주식회사 평판 디스플레이 장치
US9425418B2 (en) 2014-09-30 2016-08-23 Lg Display Co., Ltd. Flexible display device with bend stress reduction member and manufacturing method for the same
JP6402999B2 (ja) 2014-11-06 2018-10-10 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
CN108183120B (zh) * 2016-12-08 2022-04-26 乐金显示有限公司 显示装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805568A (en) * 2006-06-28 2008-01-16 Megica Corp Integrated circuit (IC) chip and method for fabricating the same
US20110037072A1 (en) * 2008-04-25 2011-02-17 Hiroyuki Moriwaki Multilayer wiring, semiconductor device, substrate for display and display device

Also Published As

Publication number Publication date
TW201834234A (zh) 2018-09-16
JP7181687B2 (ja) 2022-12-01
US20180192512A1 (en) 2018-07-05
CN108269810A (zh) 2018-07-10
KR20180079503A (ko) 2018-07-11
US10542621B2 (en) 2020-01-21
EP3343617B1 (en) 2024-03-06
EP3343617A1 (en) 2018-07-04
CN108269810B (zh) 2023-10-03
JP2018112737A (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
TWI801361B (zh) 導電圖樣及具有其之顯示裝置
TWI784998B (zh) 顯示裝置
KR102632907B1 (ko) 표시 장치
CN108242217B (zh) 显示装置
KR102559096B1 (ko) 표시 장치
KR102476724B1 (ko) 표시 장치
CN108074961B (zh) 显示装置
KR102611958B1 (ko) 표시 장치
EP3293767A2 (en) Display device having conductive patterns with reduced display element overlap
TWI803566B (zh) 在非顯示區域具有虛擬圖案之顯示裝置
CN107871766A (zh) 显示装置
KR20180018960A (ko) 표시 장치
KR102343794B1 (ko) 표시 장치
KR102424952B1 (ko) 표시 장치
KR102670801B1 (ko) 표시 장치
CN117082925A (zh) 显示装置