CN108269810A - 导电图案和具有其的显示装置 - Google Patents

导电图案和具有其的显示装置 Download PDF

Info

Publication number
CN108269810A
CN108269810A CN201711471817.7A CN201711471817A CN108269810A CN 108269810 A CN108269810 A CN 108269810A CN 201711471817 A CN201711471817 A CN 201711471817A CN 108269810 A CN108269810 A CN 108269810A
Authority
CN
China
Prior art keywords
layer
conductive
conductive layer
conducting layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711471817.7A
Other languages
English (en)
Other versions
CN108269810B (zh
Inventor
宋智勋
孙泫撤
慎镛济
赵耕勋
崔正培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108269810A publication Critical patent/CN108269810A/zh
Application granted granted Critical
Publication of CN108269810B publication Critical patent/CN108269810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种导电图案和具有其的显示装置。所述导电图案包括：有机绝缘层；第一导电层，设置在有机绝缘层上并至少包括第一子导电层；以及附加导电层，设置在有机绝缘层与第一导电层之间，或者设置在第一导电层上，其中，附加导电层包括金属氮化物。

Description

导电图案和具有其的显示装置
本申请要求于2016年12月30日在韩国知识产权局提交的第10-2016-0183376号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用全部包含于此。
技术领域
发明构思的实施例涉及一种导电图案和具有其的显示装置。
背景技术
显示装置可以包括包含显示元件的多个像素。布线和连接到布线并被构造为驱动显示装置的至少一个晶体管可以布置在每个像素中。晶体管可以电连接到显示元件，并且通过利用从布线施加的信号来驱动显示元件。
布线的至少一部分会设置在有机层上，布线的下部会直接接触有机层。当布线直接接触有机层时，布线和有机层会在布线的形成期间彼此反应，使得会在布线与有机层之间的界面处形成包括在布线中的材料的氧化物或者复合材料，其中，复合材料包括：包括在有机层和布线中的材料。
当布线被图案化时，氧化物或复合材料不会与包括在布线中的材料同时被去除。
发明内容
发明构思的实施例提供了一种防止与有机层反应的导电图案。
发明构思的实施例还提供了一种包括该导电图案的显示装置。
根据发明构思的一些示例性实施例，导电图案可以包括：有机绝缘层；第一导电层，设置在有机绝缘层上并至少包括第一子导电层；以及附加导电层，设置在有机绝缘层与第一导电层之间，或者设置在第一导电层上，其中，附加导电层包括金属氮化物。
附加导电层可以是设置在有机绝缘层与第一导电层之间的第二导电层。
第一导电层还可以包括设置在第二导电层与第一子导电层之间的第二子导电层，并且第二导电层可以包括包含在第二子导电层中的材料的氮化物。
第二子导电层可以包括钛。
第二导电层可以包括氮化钛。
导电图案还可以包括设置在第一子导电层上的第三子导电层，其中，第三子导电层包括与第二子导电层相同的材料。
第三子导电层可以包括钛。
导电图案还可以包括设置在第一子导电层上的第三导电层，其中，第三导电层包括与第二导电层相同的材料。
第三导电层可以包括氮化钛。
所述第一子导电层可以包括金、银、铜、铝及其合金中的至少一种。
根据本发明构思的一些示例性实施例，显示装置可以包括：基底，包括显示区域和非显示区域；至少一个晶体管，设置在基底的显示区域中；第一绝缘层，覆盖所述至少一个晶体管；第一桥接图案，设置在第一绝缘层上并连接到所述至少一个晶体管；第二绝缘层，覆盖第一桥接图案并包括有机绝缘材料；第二桥接图案，设置在第二绝缘层上并连接到第一桥接图案；以及显示元件，连接到第二桥接图案，其中，第二桥接图案包括：第一导电层，至少包括第一子导电层；以及第二导电层，设置在第二绝缘层与第一导电层之间，其中，第二导电层包括金属氮化物。
第一绝缘层包括有机绝缘材料，其中，第一桥接图案包括：第一导电层，设置在第一绝缘层上并至少包括第一子导电层；以及第二导电层，设置在第一绝缘层与第一导电层之间，其中，第二导电层包括金属氮化物。
根据本发明构思的一些示例性实施例，显示装置可以包括：基底，包括显示区域和非显示区域；至少一个晶体管，设置在基底的显示区域中；显示元件，连接到所述至少一个晶体管；以及导电图案，连接到所述至少一个晶体管或显示元件并设置在有机层上，其中，导电图案包括：第一导电层，至少包括第一子导电层；以及第二导电层，设置在有机层与第一导电层之间，其中，第二导电层包括金属氮化物。
根据本发明构思的一些示例性实施例，导电图案可以包括：有机绝缘层；第一导电层，设置在有机绝缘层上并至少包括第一子导电层；以及附加导电层，设置在有机绝缘层与第一导电层之间，或者设置在第一导电层上，其中，附加导电层包括不与包含在有机绝缘层中的材料反应的材料。
附图说明
图1是示出根据本发明构思的实施例的显示装置的透视图。
图2是示出图1中示出的显示装置的平面图。
图3是示出根据本发明构思的实施例的像素的等效电路图。
图4是示出图3中示出的像素的详细的平面图。
图5是沿着图4的线II-II’截取的剖视图。
图6是沿着图4的线III-III’截取的剖视图。
图7A和图7B是图5的区域EA1的放大图。
图8是图5的区域EA2的放大图。
图9、图10、图11和图12是示出形成在包括聚酰亚胺的有机层上的导电图案的电子显微图像。
图13、图14、图15和图16是示出形成在包括聚酰亚胺的有机层上的导电图案的高角环形暗场(HAADF)图像。
图17是沿着图2的线I-I’截取的剖视图。
图18是图17的区域EA3的放大图。
图19、图20、图21、图22和图23是示出根据本发明构思的实施例的显示装置的导电图案的剖视图。
具体实施方式
可以将各种修改和改变应用到根据构思的实施例的示例，使得将在附图中示出实施例的示例并将在说明书中描述实施例的示例。然而，根据构思的实施例的示例不限于特定的实施例，而是包括被包括在本公开的精神和技术范围内的所有改变、等同物或替换物。
在说明书和附图中，同样的附图标记用于表示相同或相似的元件。在附图中，为了示出的清楚，夸大组件的尺寸。诸如第一或第二的术语可以用于描述各种组件，但是组件不受以上术语限制。以上术语用于将一个组件与另一组件区分开，例如，第一组件可以被称为第二组件，而不脱离根据本发明构思的构思的范围，并且类似地，第二组件可以被称为第一组件。除非指明相反，否则单数形式的术语可以包括复数形式。
在本发明构思中，将理解的是，术语“包括”和“具有”意图表示在说明书中存在描述的特征、数量、步骤、操作、组成元件和组件或其组合，而在先并不排除存在或附加一个或更多个其他特定特征、数量、步骤、操作、组成元件和组件或其组合的可能性。将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。相反，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“下”时，该元件可以直接在所述另一元件下，或者也可以存在中间元件。
在下文中，将参照附图更详细地描述一些示例性实施例的方面。
图1是示出根据实施例的显示装置的透视图。图2是示出图1中示出的显示装置的平面图。
参照图1和图2，根据实施例的显示装置可以包括基底SUB、设置在基底SUB上的像素PXL和连接到像素PXL的布线LP。
基底SUB可以包括显示区域DA和设置在显示区域DA的至少一侧上的非显示区域NDA。
基底SUB可以具有各种形状。例如，基底SUB可以具有包括直边的闭合多边形形状。另外，基底SUB可以具有包括曲边的诸如圆形和椭圆形的形状。另外，基底SUB可以具有包括曲边和直边的半圆形形状或半椭圆形状。根据实施例，当基底SUB包括直边时，有角的形状的至少一些转角可以是倒弧角。例如，当基底SUB具有矩形形状时，相邻的直边交汇处的部分可以被具有预定曲率的曲线代替。换句话说，矩形形状的顶点可以包括曲边，其中，曲边具有连接到两个相邻直边的两条邻边且具有预定的曲率。该曲率可以根据位置而变化。例如，曲率可以根据曲线的起始位置和曲线的长度而变化。
基底SUB可以包括显示区域DA和非显示区域NDA。显示图像的像素PXL可以设置在显示区域DA上。在下面描述每个像素PXL。像素PXL不会设置在非显示区域NDA上，不会在非显示区域NDA上显示图像。将像素PXL连接到驱动器COF的布线LP中的一些可以设置在非显示区域NDA上。非显示区域NDA可以对应于最终显示装置的边框，边框的宽度可以根据非显示区域NDA的宽度来确定。
多个像素PXL可以设置在显示有图像的显示区域DA上。显示区域DA可以具有与基底SUB的形状对应的形状。例如，与基底SUB的形状相似，显示区域DA可以具有包括直边的闭合多边形形状。另外，显示区域DA可以具有包括曲边的圆形形状或椭圆形形状。显示区域DA可以具有包括直边和曲边的半圆形形状或半椭圆形形状。根据实施例，当显示区域DA具有直边时，有角的形状的至少一些转角可以是倒弧角。例如，当显示区域DA具有矩形形状时，相邻的直边交汇处的部分可以被具有预定曲率的曲线代替。换句话说，矩形形状的顶点可以包括曲边，其中，曲边具有连接到两个相邻直线的两个邻端且具有预定的曲率。该曲率可以根据位置而变化。例如，曲率可以根据曲线的起始位置和曲线的长度而变化。
像素PXL可以设置在基底SUB的显示区域DA上。每个像素PXL可以是用于显示图像的最小单元。多个像素PXL可以设置在显示区域DA上。像素PXL可以发射白色光和/或彩色光。例如，每个像素PXL可以发射红色、绿色和蓝色中的一种颜色的光。然而，发明构思不限于此。例如，每个像素PXL也可以发射青色、品红色和黄色中的一种颜色的光。
像素PXL可以是用于显示图像的基本单元并包括各种显示元件(未示出)。例如，每个像素PXL可以包括液晶(LCD)元件、电泳显示(EPD)元件、电润湿显示(EWD)元件和有机发光显示(OLED)元件中的一种。在下文中，为了便于解释，OLED元件被描述为显示元件OLED的示例。
布线LP可以将像素PXL连接到驱动器COF。驱动器COF可以通过布线LP将信号提供到各个像素PXL，从而控制每个像素PXL的驱动。
驱动器COF可以包括扫描驱动器(未示出)、数据驱动器(未示出)和时序控制器(未示出)，其中，扫描驱动器沿着扫描线(未示出)将扫描信号提供到像素PXL，数据驱动器沿着数据线(未示出)将数据信号提供到像素PXL，时序控制器控制扫描驱动器和数据驱动器。
根据实施例，扫描驱动器可以直接形成在基底SUB上。当扫描驱动器直接形成在基底SUB上时，扫描驱动器可以在形成像素PXL时一起同时形成。然而，设置扫描驱动器的位置和方法可以不限于此。例如，扫描驱动器可以以单独的芯片形成并以玻璃上芯片型设置在基底SUB上，或者扫描驱动器可以设置在印刷电路板(PCB)上，印刷电路板可以通过连接构件连接到基底SUB。
根据实施例，数据驱动器可以直接形成在基底SUB上。然而，发明构思不限于此。例如，数据驱动器可以以单独的芯片形成并连接到基底SUB。根据实施例，当数据驱动器以单独的芯片形成并连接到基底SUB时，数据驱动器可以使用玻璃上芯片方法或塑料上芯片方法设置。在另一示例中，数据驱动器可以设置在印刷电路板(PCB)上，并通过连接构件连接到基底SUB。根据实施例，数据驱动器可以制造为膜上芯片型数据驱动器，其可以连接到基底SUB。
根据实施例，非显示区域NDA还可以包括从其部分来延伸的附加区域ADA。附加区域ADA可以从形成非显示区域NDA的边突出。图2示出了从与基底SUB的短边中的一个短边对应的边突出的附加区域ADA。然而，附加区域ADA也可以从长边中的一个长边或者四个边(即，图2中的S1、S2、S3以及S4)中的两个或更多个突出。根据实施例，数据驱动器可以设置在附加区域ADA上或连接到附加区域ADA。然而，发明构思不限于此，各种组件可以设置在附加区域ADA上。
根据实施例，显示装置的一部分可以具有柔性，显示装置可以在柔性部分处折叠。显示装置可以包括具有柔性且在一个方向上折叠的弯曲区域BA以及设置在弯曲区域BA的至少一侧上且不折叠的平坦区域FA。平坦区域FA可以具有柔性或可以不具有柔性。
图1和图2示出了设置在附加区域ADA上的弯曲区域BA。根据实施例，第一平坦区域FA1和第二平坦区域FA2可以设置在弯曲区域BA的两侧。例如，第一平坦区域FA1可以设置在弯曲区域BA的一侧，第二平坦区域FA2可以设置在弯曲区域BA的另一侧。第一平坦区域FA1可以包括显示区域DA。
在弯曲区域BA中，当显示装置沿着折叠线折叠时，折叠线可以设置在弯曲区域BA中。术语“(被)折叠(的)”可以意指形状不固定而可以从初始形态改变至另一形态。当显示装置折叠时，可以意指显示装置沿着至少一条预定的折叠线折叠、弯曲或像卷轴一样卷曲。因此，根据实施例，示出的是，显示装置被折叠为使得两个平坦区域FA1和FA2的各个表面可以被定位成彼此平行且相对。然而，发明构思不限于此。显示装置可以被折叠为使得平坦区域FA1和FA2的各个表面可以与置于平坦区域FA1和FA2之间的弯曲区域BA形成预定角度(例如，锐角或钝角)。
根据实施例，附加区域ADA可以沿着折叠线弯曲。当附加区域ADA弯曲时，非显示区域NDA的宽度可以减小，显示装置的宽度也可以减小。
图3是示出根据实施例的像素的等效电路图。为了便于解释，图3示出了连接到第j数据线Dj和第i扫描线Si的像素PXL。
参照图3，像素PXL可以包括显示元件OLED、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容器Cst。根据实施例，包括七个薄膜晶体管和一个存储电容器的像素PXL示出为示例。然而，发明构思不限于此。例如，包括在像素PXL中的薄膜晶体管和存储电容器的数量可以不同地改变。例如，像素PXL可以包括两个薄膜晶体管和一个存储电容器。在另一示例中，像素PXL可以包括六个薄膜晶体管和一个存储电容器。
显示元件OLED的阳极可以通过第六晶体管T6连接到第一晶体管T1，显示元件OLED的阴极可以连接到第二电源ELVSS。显示元件OLED可以根据流过显示元件OLED的电流产生具有预定亮度的光。
第一电源ELVDD可以设定为比第二电源ELVSS高的电压，使得电流可以流到显示元件OLED。
第七晶体管T7可以连接在初始化电源Vint与显示元件OLED的阳极之间。第七晶体管T7的栅电极可以连接到第i扫描线Si。第七晶体管T7可以在扫描信号供应到第i扫描线Si时导通，使得初始化电源Vint的电压可以供应到显示元件OLED的阳极。初始化电源Vint可以设定为比数据信号低的电压。
第六晶体管T6可以连接在第一晶体管T1与显示元件OLED之间。第六晶体管T6的栅电极可以连接到第i发射控制线Ei。第六晶体管T6可以在发光控制信号供应到第i发射控制线Ei时截止，并且可以在剩余时间段期间导通。
第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1之间。第五晶体管T5的栅电极可以连接到第i发射控制线Ei。第五晶体管T5可以在发光控制信号供应到第i发射控制线Ei时截止，并且可以在剩余时间段期间导通。
第一晶体管T1(驱动晶体管)的第一电极可以通过第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极可以通过第六晶体管T6连接到显示元件OLED的阳极。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制从第一电源ELVDD通过显示元件OLED流到第二电源ELVSS的电流的量。换句话说，第一电源ELVDD可以通过第一晶体管T1电连接到显示元件OLED的阳极。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3可以在扫描信号供应到第i扫描线Si时导通，以将第一晶体管T1的第二电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管的形式连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以连接到第(i-1)扫描线Si-1。第四晶体管T4可以在扫描信号供应到第(i-1)扫描线Si-1时导通，以将初始化电源Vint的电压供应到第一节点N1。
第二晶体管T2可以连接在第j数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以连接到第i扫描线Si。第二晶体管T2可以在扫描信号供应到第i扫描线Si时导通，以将第j数据线Dj电连接到第一晶体管T1的第一电极。
存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号和第一晶体管T1的阈值电压对应的电压。
图4是图3中示出的像素PXL的详细的平面图。图5是沿着图4的线II-II’截取的剖视图。图6是沿着图4的线III-III’截取的剖视图。
图4至图6示出了连接到布置在第i行第j列中的一个像素PXL的两个扫描线Si-1和Si、第i发射控制线Ei、电源线PL和第j数据线Dj。在图4至图6中，为了便于解释，第(i-1)行中的扫描线被称为“第(i-1)扫描线Si-1”，第i行中的扫描线被称为“第i扫描线Si”，第i行中的发射控制线被称为“发射控制线Ei”，第j列中的数据线被称为“数据线Dj”，第j电源线被称为“电源线PL”。
参照图1至图6，显示装置可以包括基底SUB和像素PXL。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
另外，基底SUB可以是柔性基底。基底SUB可以是塑料基底和包括聚合物有机材料的膜基底中的一种。例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。形成基底SUB的材料可以不同地改变，并包括纤维增强塑料(FRP)。
像素PXL可以连接到扫描线Si-1和Si、数据线Dj、发射控制线Ei、电源线PL和初始化电源线IPL。
扫描线Si-1和Si可以在第一方向DR1上延伸。扫描线Si-1和Si可以包括在第二方向DR2上顺序布置的第(i-1)扫描线Si-1和两条第i扫描线Si。扫描信号可以供应到扫描线Si-1和Si。例如，第(i-1)扫描信号可以供应到第(i-1)扫描线Si-1。第(i-1)扫描线Si-1可以响应于第(i-1)扫描信号来初始化第i行的像素PXL。第i扫描信号可以施加到第i扫描线Si。第i扫描线Si可以从连接到扫描驱动器的一条线分支，并可以连接到不同的晶体管。例如，第i扫描线Si中的一条可以连接到包括在像素PXL中的第一晶体管T1至第七晶体管T7中的第二晶体管T2和第三晶体管T3，而另一条可以连接到第一晶体管T1至第七晶体管T7中的第七晶体管T7。另外，第i扫描线Si的分支点可以设置在邻近于显示区域DA的非显示区域NDA中。然而，发明构思不限于此。例如，第i扫描线Si的分支点可以在邻近于非显示区域NDA的位置处设置在显示区域DA中。
发射控制线Ei可以在第一方向DR1上延伸。发射控制线Ei可以置于两条第i扫描线Si之间并与两条第i扫描线Si分开。发光控制信号可以施加到发射控制线Ei。
电源线PL可以在第二方向DR2上延伸。电源线PL可以与数据线Dj分开。第一电源ELVDD可以施加到电源线PL。
初始化电源线IPL可以在第一方向DR1上延伸。初始化电源线IPL可以设置在第i像素行中的像素PXL与第(i+1)像素行中的像素PXL之间。初始化电源Vint可以施加到初始化电源线IPL。
每个像素PXL可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst和显示元件OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和连接线CNL。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3以及第四晶体管T4的第四漏电极DE4。连接线CNL可以将第一栅电极GE1、第三漏电极DE3和第四漏电极DE4彼此连接。连接线CNL的一端可以通过第一接触孔CH1连接到第一栅电极GE1，连接线CNL的另一端可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
根据实施例，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1中的每个可以包括掺杂有杂质或未掺杂杂质的半导体层。例如，第一源电极SE1和第一漏电极DE1中的每个可以包括掺杂有杂质的半导体层，第一有源图案ACT1可以包括未掺杂杂质的半导体层。
第一有源图案ACT1可以具有在预定方向上延伸并在延伸的长度方向上弯曲若干次的条形状。如在平面中所观察的，第一有源图案ACT1可以与第一栅电极GE1叠置。因为第一有源图案ACT1在预定的方向上延伸，所以第一晶体管T1的沟道区域也可以在预定的方向上延伸，因此，第一晶体管T1的沟道长度可以是长的。因此，可以使得施加到第一晶体管T1的栅极电压的驱动范围变宽。因此，可以允许对从显示元件OLED发射的光的微小的灰阶控制。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以连接到第i扫描线Si。第二栅电极GE2可以设置为第i扫描线Si的一部分，或者可以从第i扫描线Si突出。根据实施例，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2中的每个可以包括掺杂有杂质或未掺杂杂质的半导体层。例如，第二源电极SE2和第二漏电极DE2中的每个可以包括掺杂有杂质的半导体层，第二有源图案ACT2可以是未掺杂杂质的半导体层。第二有源图案ACT2可以对应于第二源电极SE2与第二漏电极DE2之间的与第二栅电极GE2叠置的部分。第二源电极SE2的一端可以连接到第二有源图案ACT2，第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2，第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以设置为双栅结构以防止电流泄漏。换句话说，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b被称为“第三栅电极GE3”，第3a有源图案ACT3a和第3b有源图案ACT3b被称为“第三有源图案ACT3”，第3a源电极SE3a和第3b源电极SE3b被称为“第三源电极SE3”，第3a漏电极DE3a和第3b漏电极DE3b被称为“第三漏电极DE3”。
第三栅电极GE3可以连接到第i扫描线Si。第三栅电极GE3可以设置为第i扫描线Si的一部分，或者从第i扫描线Si突出。例如，第3a栅电极GE3a可以从第i扫描线Si突出，第3b栅电极GE3b可以设置为第i扫描线Si的一部分。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3中的每个可以包括掺杂有杂质或未掺杂杂质的半导体层。例如，第三源电极SE3和第三漏电极DE3中的每个可以包括掺杂有杂质的半导体层，第三有源图案ACT3可以包括未掺杂杂质的半导体层。第三有源图案ACT3可以对应于第三源电极SE3与第三漏电极DE3之间的与第三栅电极GE3叠置的部分。第三源电极SE3的一端可以连接到第三有源图案ACT3，第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3。第三漏电极DE3的另一端可以连接到第四晶体管T4的第四漏电极DE4。另外，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以具有双栅结构以防止电流泄漏。换句话说，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a。第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b被称为“第四栅电极GE4”，第4a有源图案ACT4a和第4b有源图案ACT4b被称为“第四有源图案ACT4”，第4a源电极SE4a和第4b源电极SE4b被称为“第四源电极SE4”，第4a漏电极DE4a和第4b漏电极DE4b被称为“第四漏电极DE4”。
第四栅电极GE4可以连接到第(i-1)扫描线Si-1。第四栅电极GE4可以设置为第(i-1)扫描线Si-1的一部分，或者可以从第(i-1)扫描线Si-1突出。例如，第4a栅电极GE4a可以设置为第(i-1)扫描线Si-1的一部分。第4b栅电极GE4b可以从第(i-1)扫描线Si-1延伸。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4中的每个可以包括掺杂有杂质或未掺杂杂质的半导体层。例如，第四源电极SE4和第四漏电极DE4中的每个可以包括掺杂有杂质的半导体层，第四有源图案ACT4可以包括未掺杂杂质的半导体层。第四有源图案ACT4可以对应于第四源电极SE4与第四漏电极DE4之间的与第四栅电极GE4叠置的部分。
第四源电极SE4的一端可以连接到第四有源图案ACT4，第四源电极SE4的另一端可以连接到第(i-1)行中的像素PXL的初始化电源线IPL和第(i-1)行中的像素PXL的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以设置在第四源电极SE4与初始化电源线IPL之间。辅助连接线AUX的一端可以通过第九接触孔CH9连接到第四源电极SE4。辅助连接线AUX的另一端可以通过第(i-1)行中的像素PXL的第八接触孔CH8连接到第(i-1)行中的初始化电源线IPL。第四漏电极DE4的一端可以连接到第四有源图案ACT4。第四漏电极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。第四漏电极DE4可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以连接到发射控制线Ei。第五栅电极GE5可以设置为发射控制线Ei的一部分或从发射控制线Ei突出。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5中的每个可以是掺杂有杂质或未掺杂杂质的半导体层。例如，第五源电极SE5和第五漏电极DE5中的每个可以包括掺杂有杂质的半导体层，第五有源图案ACT5可以包括未掺杂杂质的半导体层。第五有源图案ACT5可以对应于第五源电极SE5与第五漏电极DE5之间的与第五栅电极GE5叠置的部分。第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接到电源线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以连接到发射控制线Ei。第六栅电极GE6可以设置为发射控制线Ei的一部分或从发射控制线Ei突出。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6中的每个可以包括掺杂有杂质或未掺杂杂质的半导体层。例如，第六源电极SE6和第六漏电极DE6中的每个可以包括掺杂有杂质的半导体层，第六有源图案ACT6可以包括未掺杂杂质的半导体层。第六有源图案ACT6可以对应于第六源电极SE6与第六漏电极DE6之间的与第六栅电极GE6叠置的部分。第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接到第六有源图案ACT6。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以连接到第i扫描线Si。第七栅电极GE7可以设置为第i扫描线Si的一部分或者从第i扫描线Si延伸。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7中的每个可以包括掺杂有杂质或未掺杂杂质的半导体层。例如，第七源电极SE7和第七漏电极DE7中的每个可以包括掺杂有杂质的半导体层，第七有源图案ACT7可以包括未掺杂杂质的半导体层。第七有源图案ACT7可以对应于第七源电极SE7与第七漏电极DE7之间的与第七栅电极GE7叠置的部分。第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到初始化电源线IPL。另外，第七漏电极DE7可以连接到第(i+1)行中的像素PXL的第四晶体管T4的第四源电极SE4。第七漏电极DE7和第(i+1)行中的像素PXL的第四晶体管T4的第四源电极SE4可以通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9连接。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以包括第一晶体管T1的第一栅电极GE1。
在平面图中，上电极UE可以与第一栅电极GE1叠置并且覆盖下电极LE。存储电容器Cst的电容可以通过增大上电极UE与下电极LE之间的叠置面积来增大。上电极UE可以在第一方向DR1上延伸。根据实施例，具有与第一电源ELVDD相同的电压电平的电压可以施加到上电极UE。上电极UE可以通过去除形成第一接触孔CH1的区域的部分而开口，第一栅电极GE1和连接线CNL通过第一接触孔CH1接触。
显示元件OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在对应于每个像素PXL的发射区域中。第一电极AD可以分别通过第七接触孔CH7和第十接触孔CH10连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥接图案BRP1可以设置在第七接触孔CH7与第十接触孔CH10之间。第二桥接图案BRP2可以设置在第十接触孔CH10与第十二接触孔CH12之间。第一桥接图案BRP1和第二桥接图案BRP2可以连接第六漏电极DE6、第七源电极SE7和第一电极AD。
在下文中，参照图4至图6根据堆叠顺序来描述根据实施例的显示元件OLED的结构。
第一有源图案ACT1至第七有源图案ACT7可以设置在基底SUB上。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层BUL可以设置在基底SUB与第一有源图案ACT1至第七有源图案ACT7之间。缓冲层BUL可以防止杂质从基底SUB扩散到第一有源图案ACT1至第七有源图案ACT7中。缓冲层BUL可以以单层形成。然而，缓冲层BUL可以具有包括至少两层的多层结构。缓冲层BUL可以包括有机绝缘层和无机绝缘层中的至少一种。有机绝缘层可以包括能够透射光的有机绝缘材料。无机绝缘层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。当缓冲层BUL具有多层结构时，各层可以包括彼此相同或不同的材料。例如，无机绝缘层可以包括第一层和第二层，第一层包括氧化硅，第二层设置在第一层上并包括氮化硅。
栅极绝缘层GI可以设置在其上形成有第一有源图案ACT1至第七有源图案ACT7的基底SUB上方。栅极绝缘层GI可以包括有机绝缘层和无机绝缘层中的至少一种。有机绝缘层可以包括能够透射光的有机绝缘材料。例如，有机绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。无机绝缘层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。
第(i-1)扫描线Si-1、第i扫描线Si、发射控制线Ei和第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i扫描线Si一体地形成。第四栅电极GE4可以与第(i-1)扫描线Si-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发射控制线Ei一体地形成。第七栅电极GE7可以与第i扫描线Si一体地形成。
第(i-1)扫描线Si-1、第i扫描线Si、发射控制线Ei和第一栅电极GE1至第七栅电极GE7中的每个可以包括金属材料。例如，第(i-1)扫描线Si-1、第i扫描线Si、发射控制线Ei和第一栅电极GE1至第七栅电极GE7可以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的至少一种。第(i-1)扫描线Si-1、第i扫描线Si、发射控制线Ei和第一栅电极GE1至第七栅电极GE7中的每个可以以单层形成。然而，发明构思不限于此。例如，第(i-1)扫描线Si-1、第i扫描线Si、发射控制线Ei和第一栅电极GE1至第七栅电极GE7中的每个可以具有包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的至少一种的两层或更多层的多层结构。
第一层间绝缘层IL1可以设置在其上形成有第(i-1)扫描线Si-1的基底SUB上方。第一层间绝缘层IL1可以包括聚硅氧烷、氧化硅、氮化硅和氮氧化硅中的至少一种。
存储电容器Cst的上电极UE和初始化电源线IPL可以设置在第一层间绝缘层IL1上。上电极UE可以与下电极LE叠置。上电极UE和下电极LE可以与置于其间的第一层间绝缘层IL1形成存储电容器Cst。上电极UE和初始化电源线IPL中的每个可以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的至少一种。上电极UE和初始化电源线IPL中的每个可以以单层形成。然而，发明构思不限于此。例如，上电极UE和初始化电源线IPL中的每个可以具有包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的至少一种的两层或更多层的多层结构。
第二层间绝缘层IL2可以设置在布置有上电极UE和初始化电源线IPL的基底SUB上方。
第二层间绝缘层IL2可以包括无机绝缘层和有机绝缘层中的至少一种。例如，第二层间绝缘层IL2可以包括至少一个无机绝缘层。无机绝缘层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。另外，第二层间绝缘层IL2可以包括至少一个有机绝缘层。有机绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。另外，第二层间绝缘层IL2可以具有包括至少一个无机绝缘层和至少一个有机绝缘层的多层结构。
第一导电图案可以设置在第二层间绝缘层IL2上。第一导电图案可以包括数据线Dj、连接线CNL、辅助连接线AUX和第一桥接图案BRP1。
数据线Dj可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6连接到第二源电极SE2。
连接线CNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1连接到第一栅电极GE1。另外，连接线CNL可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8连接到初始化电源线IPL。另外，辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9连接到第四源电极SE4和第(i-1)行中的像素PXL的第七漏电极DE7。
第一桥接图案BRP1可以设置在第六漏电极DE6与第一电极AD之间，并用作用于将第六漏电极DE6和第一电极AD彼此连接的媒介。第一桥接图案BRP1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7连接到第六漏电极DE6和第一源电极SE1。
第三层间绝缘层IL3可以设置在其上设置有第一导电图案的基底SUB上方。第三层间绝缘层IL3可以包括第一绝缘层IL31和设置在第一绝缘层IL31上的第二绝缘层IL32。
第一绝缘层IL31可以包括无机绝缘材料。例如，第一绝缘层IL31可以包括聚硅氧烷、氧化硅、氮化硅和氮氧化硅中的至少一种。
第二绝缘层IL32可以包括无机绝缘材料。例如，第二绝缘层IL32可以包括至少一个无机绝缘层。无机绝缘材料可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。另外，第二绝缘层IL32可以包括有机绝缘材料。例如，第二绝缘层IL32可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。另外，第二绝缘层IL32可以具有包括至少一个无机绝缘层和至少一个有机绝缘层的多层结构。
第二导电图案可以设置在第三层间绝缘层IL3上。第二导电图案可以包括电源线PL和第二桥接图案BRP2。第二桥接图案BRP2可以通过穿过第一绝缘层IL31和第二绝缘层IL32的第十接触孔CH10连接到第一桥接图案BRP1。
电源线PL可以通过穿过第二层间绝缘层IL2和第三层间绝缘层IL3的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。电源线PL可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2、第三层间绝缘层IL3和栅极绝缘层GI的第五接触孔CH5连接到第五源电极SE5。
第四层间绝缘层IL4可以设置在其上设置有第二导电图案的第三层间绝缘层IL3上。
第四层间绝缘层IL4可以包括有机绝缘材料。例如，第四层间绝缘层IL4可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
显示元件OLED可以设置在第四层间绝缘层IL4上。显示元件OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在第四层间绝缘层IL4上。第一电极AD可以通过穿过第四层间绝缘层IL4的第十二接触孔CH12连接到第二桥接图案BRP2。因此，第一电极AD可以电连接到第一桥接图案BRP1。第一桥接图案BRP1可以通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。因此，第一电极AD可以最终连接到第六漏电极DE6和第七源电极SE7。
将发射区域限定为与每个像素PXL对应的像素限定层PDL可以设置在形成有第一电极AD的基底SUB上方。像素限定层PDL可以暴露第一电极AD的上表面并沿着像素PXL的外周从基底SUB突出。然而，根据另一实施例，第一电极AD可以形成在像素限定层PDL上方。
发射层EML可以设置在被像素限定层PDL围绕的发射区域上，第二电极CD可以设置在发射层EML上。密封层SLM可以设置在第二电极CD上以覆盖第二电极CD。
第一电极AD和第二电极CD中的一者可以是阳极电极，另一者可以是阴极电极。例如，第一电极AD可以是阳极电极，第二电极CD可以是阴极电极。
另外，第一电极AD和第二电极CD中的至少一者可以是透射电极。例如，当显示元件OLED是底发射型有机发光器件时，第一电极AD可以是透射电极，第二电极CD可以是反射电极。当显示元件OLED是顶发射型有机发光器件时，第一电极AD可以是反射电极，第二电极CD可以是透射电极。当显示元件OLED是双发射型有机发光器件时，第一电极AD和第二电极CD都可以是透射电极。根据实施例，例如，显示元件OLED可以是顶发射型有机发光器件，第一电极AD可以是阳极电极。
第一电极AD可以包括能够反射光的反射层(未示出)和设置在反射层之上或之下的透明导电层(未示出)。透明导电层和反射层中的至少一者可以电连接到第七源电极SE7。
反射层可以包括反光材料。例如，反射层可以包括铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)及其合金中的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、掺镓氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺氟氧化锡(FTO)中的至少一种透明导电氧化物。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷类树脂和硅烷类树脂中的至少一种。
发射层EML可以布置在第一电极AD的暴露的表面上。发射层EML可以具有至少包括光产生层(LGL)的多层膜结构。例如，发射层EML可以包括注入空穴的空穴注入层(HIL)、具有优异空穴传输能力且通过阻挡未能在光产生层(LGL)中结合的电子的移动来提高空穴与电子之间的复合的空穴传输层(HTL)、通过注入的电子和空穴的复合来产生光的光产生层(LGL)、阻挡未能在光产生层(LGL)中结合的空穴的移动的空穴阻挡层(HBL)、顺利将电子传输到光产生层(LGL)的电子传输层(ETL)以及注入电子的电子注入层(EIL)。另外，包括在发射层EML中的空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层可以是公共地布置在附近像素PXL中的公共层。
从光产生层产生的光的颜色可以是红色、绿色、蓝色和白色中的一种。然而，发明构思不限于此。例如，从光产生层产生的光的颜色可以是品红色青色和黄色中的一种。
第二电极CD可以是透反射层。例如，第二电极CD可以是足够薄以透射从发射层EML发射的光的薄金属层。第二电极CD可以透射从发射层EML发射的光的一部分并反射从发射层EML发射的光的剩余部分。
第二电极CD可以包括具有比透明导电层低的功函数的材料。例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)及其合金中的至少一种。
从发射层EML发射的光的一部分不会透射第二电极CD，从第二电极CD反射的光可以再次从反射层反射。换句话说，从发射层EML发射的光可以在反射层与第二电极CD之间谐振。光的谐振可以有助于改善显示元件OLED的光提取效率。
反射层与第二电极CD之间的距离可以根据从发射层EML发射的光的颜色变化。换句话说，可以根据从发射层EML发射的光的颜色调整反射层与第二电极CD之间的距离以对应于谐振距离。
密封层SLM可以防止氧和潮气侵入显示元件OLED中。密封层SLM可以包括多个无机层(未示出)和多个有机层(未示出)。例如，密封层SLM可以包括包含无机层和布置在无机层上的有机层的多个单元密封层。另外，可以在密封层SLM的顶部上布置无机层。无机层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡中的至少一种。
图7A和图7B是图5的区域EA1的放大图。图8是图5的区域EA2的放大图。图9至图12是示出形成在包括聚酰亚胺的有机层上的导电图案的电子显微图像。图13至图16是示出形成在包括聚酰亚胺的有机层上的导电图案的高角环形暗场(HAADF)图像。图9、图10、图13和图14中示出的导电图案可以包括顺序地堆叠在绝缘层上的钛(Ti)层和铝(Al)层。图11和图15中示出的导电图案可以包括顺序地堆叠在绝缘层上的氮化钛(TIN)层、钛(Ti)层和铝(Al)层。图12和图16中示出的导电图案可以包括顺序地堆叠在绝缘层上的氮化钛(TIN)层和铝(Al)层。
参照图4至图16，每个像素PXL可以包括设置在基底SUB上的至少一个晶体管、连接到晶体管的显示元件OLED以及将晶体管连接到显示元件OLED的第一桥接图案BRP1和第二桥接图案BRP2。
晶体管可以被第一层间绝缘层IL1和第二层间绝缘层IL2覆盖。数据线Dj、第一桥接图案BRP1和连接线CNL可以设置在第二层间绝缘层IL2上。数据线Dj、连接线CNL和第一桥接图案BRP1可以是设置在第二层间绝缘层IL2上的第一导电图案中的一个。
第二层间绝缘层IL2可以包括无机绝缘材料。例如，第二层间绝缘层IL2可以包括至少一个无机绝缘层。无机绝缘材料可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。另外，第二层间绝缘层IL2也可以包括有机绝缘材料。有机绝缘材料可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。包括在有机绝缘层中的全部上述材料可以包括碳和氧。另外，有机绝缘材料还可以包括氧、氮、氟和硫中的至少一种。
第一导电图案，例如，第一桥接图案BRP1，还可以包括第1A导电层CL1A。另外，当第二层间绝缘层IL2包括有机绝缘材料时，第一导电图案还可以包括设置在第二层间绝缘层IL2与第1A导电层CL1A之间的第2A导电层CL2A。
第1A导电层CL1A可以包括设置在第二层间绝缘层IL2上的第一子导电层SCL1和设置在第二层间绝缘层IL2与第一子导电层SCL1之间的第二子导电层SCL2。
第一子导电层SCL1可以包括具有优异的导电性、柔性和延展性的金属材料。例如，第一子导电层SCL1可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)及其合金中的至少一种。
第二子导电层SCL2可以包括防止包括在第一子导电层SCL1中的材料扩散并防止第一子导电层SCL1的氧化的材料。例如，第二子导电层SCL2可以包括钛(Ti)。
第1A导电层CL1A还可以包括设置在第一子导电层SCL1上的第三子导电层SCL3。第三子导电层SCL3可以防止第一子导电层SCL1的氧化。第三子导电层SCL3可以包括与第二子导电层SCL2相同的材料，例如，钛(Ti)。
在第一导电图案中，第2A导电层CL2A可以对应于设置在第二层间绝缘层IL2与第1A导电层CL1A之间的附加导电层，并且包括不通过与有机绝缘材料反应形成氧化物或复合材料的材料。例如，第2A导电层CL2A可以包括金属氮化物。金属氮化物可以是包括在第二子导电层SCL2中的材料的氮化物。例如，第2A导电层CL2A可以包括氮化钛(TiNx)。因此，当第二层间绝缘层IL2包括有机绝缘材料时，第2A导电层CL2A可以防止有机绝缘材料扩散到第1A导电层CL1A中而与包括在第1A导电层CL1A中的材料反应。
当第二层间绝缘层IL2包括有机绝缘材料且省略第2A导电层CL2A时，第1A导电层CL1A会直接设置在第二层间绝缘层IL2上，第1A导电层CL1A特别是第二子导电层SCL2会接触第二层间绝缘层IL2。当第二子导电层SCL2接触第二层间绝缘层IL2时，包括在第二子导电层SCL2中的材料会与第二层间绝缘层IL2的有机绝缘材料反应，以形成包括在第二子导电层SCL2中的材料的氧化物。或者，会产生复合材料，所述复合材料包括：包含在第二子导电层SCL2中的材料和包含在有机绝缘材料中的材料。
当第2A导电层CL2A未能防止包括在第二层间绝缘层IL2和第1A导电层CL1A中的材料的扩散时，包含在第1A导电层CL1A和第二层间绝缘层IL2中的材料会彼此反应，以在第二层间绝缘层IL2与第2A导电层CL2A之间的界面处或第1A导电层CL1A与第2A导电层CL2A之间的界面处形成氧化物或复合材料。另外，当第2A导电层CL2A包括与有机绝缘材料反应的材料时，包括在第2A导电层CL2A和有机绝缘层中的材料会在第2A导电层CL2A的沉积工艺期间彼此反应以形成氧化物或复合材料。
第一导电图案的数据线Dj可以连接到第二晶体管T2的第二源电极SE2。第一导电图案的第一桥接图案BRP1可以连接到第七晶体管T7的第七源电极SE7。另外，第一导电图案的连接线CNL可以连接到第三晶体管T3的第三漏电极DE3。第三漏电极DE3和第七源电极SE7中的每个可以包括半导体材料。
连接到第二源电极SE2、第三漏电极DE3和第七源电极SE7的数据线Dj、第一桥接图案BRP1和连接线CNL的部分可以是第2A导电层CL2A。第2A导电层CL2A可以包含9原子百分比(at％)至45at％的氮，使得第2A导电层CL2A可以连接到第二源电极SE2、第三漏电极DE3或第七源电极SE7并且保持导电性。
另外，第2A导电层CL2A可以具有比第一子导电层SCL1、第二子导电层SCL2和第三子导电层SCL3小的厚度。例如，第2A导电层CL2A可以具有从到的范围的厚度。
第一导电图案可以被第三层间绝缘层IL3覆盖。电源线PL和第二桥接图案BRP2可以设置在第三层间绝缘层IL3上。第二桥接图案BRP2可以连接到第一桥接图案BRP1。电源线PL和第二桥接图案BRP2可以是设置在第三层间绝缘层IL3上的第二导电图案中的一个。
第三层间绝缘层IL3可以包括包含无机绝缘材料的第一绝缘层IL31和设置在第一绝缘层IL31上并包含有机绝缘材料的第二绝缘层IL32。有机绝缘材料可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。上述有机绝缘材料中的每种可以包括碳和氧。另外，有机绝缘材料还可以包括氧、氮、氟和硫中的至少一种。
第二导电图案可以设置在第三层间绝缘层IL3的第二绝缘层IL32上。第二导电图案可以具有与第一导电图案相似的结构。例如，第二导电图案可以包括设置在第二绝缘层IL32上的第1B导电层CL1B和设置在第三层间绝缘层IL3与第1B导电层CL1B之间的第2B导电层CL2B。
第1B导电层CL1B可以包括设置在第2B导电层CL2B上的第一子导电层SCL1和设置在第2B导电层CL2B与第一子导电层SCL1之间的第二子导电层SCL2。另外，第1B导电层CL1B还可以包括设置在第一子导电层SCL1上的第三子导电层SCL3。
在第二导电图案中，第2B导电层CL2B可以是设置在第三层间绝缘层IL3与第1B导电层CL1B之间的附加导电层。与第2A导电层CL2A相似，第2B导电层CL2B可以包括不通过与有机绝缘材料反应产生氧化物或复合材料的材料。例如，第2B导电层CL2B可以包括金属氮化物。金属氮化物可以是包括在第二子导电层SCL2中的材料的氮化物。例如，第2B导电层CL2B可以包括氮化钛(TiNx)。因此，第2B导电层CL2B可以防止包括在第二绝缘层IL32中的有机绝缘材料扩散到第1B导电层CL1B中而与包括在第1B导电层CL1B中的材料反应。
当省略第2B导电层CL2B时，第1B导电层CL1B会直接设置在第二绝缘层IL32上，第1B导电层CL1B，特别是第二子导电层SCL2会接触第二绝缘层IL32。当第二子导电层SCL2接触第二绝缘层IL32时，包括在第二子导电层SCL2中的材料会与包括在第二绝缘层IL32中的材料反应以产生包括在第二子导电层SCL2中的材料的氧化物。或者，会产生包括包含在第二子导电层SCL2中的材料和包含在有机绝缘材料中的材料的复合材料。
当第2B导电层CL2B未能防止包括在第二绝缘层IL32和第1B导电层CL1B中的材料的扩散时，包括在第1B导电层CL1B和第二绝缘层IL32中的材料会彼此反应，以在第二绝缘层IL32与第2B导电层CL2B之间的界面处或在第1B导电层CL1B与第2B导电层CL2B之间的界面处形成氧化物或复合材料。另外，当第2B导电层CL2B包括与有机绝缘材料反应的材料时，包括在第2B导电层CL2B和有机绝缘层中的材料会在第2B导电层CL2B的沉积工艺期间彼此反应以形成氧化物或复合材料。
第二导电图案中的第二桥接图案BRP2的第2B导电层CL2B可以连接到第一桥接图案BRP1。第二桥接图案BRP2的第2B导电层CL2B可以包含9at％至55at％的氮，使得第二桥接图案BRP2的第2B导电层CL2B可以连接到第一桥接图案BRP1并且保持导电性。
另外，第2B导电层CL2B可以具有比第一子导电层SCL1、第二子导电层SCL2和第三子导电层SCL3小的厚度。例如，第2B导电层CL2B可以具有从到的范围的厚度。
如图9、图10、图13和图14中所示，氧化物或复合材料可以以剩余层的形式存在于第1A导电层CL1A与有机绝缘层(即，第二层间绝缘层IL2)之间的界面处和第1B导电层CL1B与有机绝缘层(即，第三层间绝缘层IL3)之间的界面处。包括氧化物或复合材料的剩余层不会在用于形成第一导电图案或第二导电图案的蚀刻工艺中被去除。在形成第一导电图案或第二导电图案的工艺期间，剩余层不会被用于去除第一导电层或第二导电层的蚀刻气体或蚀刻剂去除。换句话说，会需要用于去除剩余层的额外工艺来去除剩余层。
然而，根据实施例，当金属氮化物，即，第2A导电层CL2A和第2B导电层CL2B存在于第1A导电层CL1A与第二层间绝缘层IL2之间以及第1B导电层CL1B与第三层间绝缘层IL3之间时，金属氮化物可以防止第1A导电层CL1A和第二层间绝缘层IL2中的原子以及第1B导电层CL1B和第三层间绝缘层IL3中的原子的相互扩散而形成氧化物或复合材料。因此，如图11、图12、图15和图16中所示，可以防止在第1A导电层CL1A与第二层间绝缘层IL2之间的界面处和第1B导电层CL1B与第三层间绝缘层IL3之间的界面处形成包括氧化物或复合材料的剩余层。
下面描述制造第一导电图案和第二导电图案的方法。在下文中，为了便于解释，作为示例描述制造第二导电图案的方法。
首先，可以形成第三层间绝缘层IL3的包括有机绝缘材料的第二绝缘层IL32。可以通过旋涂形成第二绝缘层IL32。
在形成第二绝缘层IL32之后，可以在第二层间绝缘层IL2上形成第2B导电层CL2B。
第2B导电层CL2B，即，扩散阻挡层，可以包括不与有机绝缘材料反应的材料并且防止第二绝缘层IL32中的原子和第1B导电层CL1B中的原子的相互扩散。例如，第2B导电层CL2B可以包括氮化钛(TiNx)。
可以通过化学气相沉积(CVD)、原子层沉积(ALD)和反应溅射沉积中的一种形成第2B导电层CL2B。可以使用包括钛(Ti)的靶材和包括氮(N2)的反应气体执行反应溅射沉积来形成氮化钛(TiNx)。
在形成第2B导电层CL2B之后，可以在第2B导电层CL2B上形成第1B导电层CL1B。第1B导电层CL1B可以包括顺序堆叠的第二子导电层SCL2、第一子导电层SCL1和第三子导电层SCL3。可以通过诸如溅射的物理沉积方法形成第一子导电层SCL1、第二子导电层SCL2和第三子导电层SCL3。
第一子导电层SCL1可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)及其合金中的至少一种。第二子导电层SCL2和第三子导电层SCL3可以包括钛(Ti)。
在形成第1B导电层CL1B之后，可以通过光刻蚀刻第1B导电层CL1B和第2B导电层CL2B。可以通过蚀刻第1B导电层CL1B和第2B导电层CL2B形成第二导电图案。可以利用同一干蚀刻工艺同时形成第1B导电层CL1B和第2B导电层CL2B。
除了在第二层间绝缘层IL2上形成第一导电图案之外，可以通过与第二导电图案相同的制造工艺来形成第一导电图案。
图17是沿着图2的线I-I’截取的用于示出显示装置的显示区域和非显示区域的剖视图。图18是图17的区域EA3的放大图。为了便于解释，如图17中所示，可以对一个像素设置一个晶体管和一个显示元件。
参照图1至图8、图17和图18，显示装置可以包括显示区域DA和非显示区域NDA。
在下文中，先描述显示区域DA，然后描述非显示区域NDA。
首先，在显示区域DA中，多个像素PXL可以设置在基底SUB上。多个像素PXL中的每个可以包括至少一个晶体管、连接到晶体管的显示元件OLED以及将晶体管与显示元件OLED彼此连接的第一桥接图案BRP1和第二桥接图案BRP2。
晶体管可以是图4至图6中示出的第七晶体管T7。晶体管可以包括有源图案ACT、栅电极GE、源电极SE和漏电极DE。
根据实施例，源电极SE和漏电极DE可以从有源图案ACT的两侧延伸。有源图案ACT、源电极SE和漏电极DE中的每者可以包括掺杂有杂质或未掺杂杂质的半导体层。例如，源电极SE和漏电极DE中的每者可以包括掺杂有杂质的半导体层，有源图案ACT可以包括未掺杂杂质的半导体层。
栅极绝缘层GI可以设置在栅电极GE与有源图案ACT、源电极SE和漏电极DE之间。栅极绝缘层GI可以包括有机绝缘层和无机绝缘层中的至少一种。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以形成为覆盖有源图案ACT。
缓冲层BUL可以设置在基底SUB与晶体管之间。缓冲层BUL可以包括有机绝缘材料和无机绝缘材料中的至少一种。
晶体管可以被顺序堆叠的第一层间绝缘层IL1和第二层间绝缘层IL2覆盖。
第一层间绝缘层IL1可以包括聚硅氧烷、氧化硅、氮化硅和氮氧化硅中的至少一种。
第二层间绝缘层IL2可以包括无机绝缘层和有机绝缘层中的至少一种。例如，第二层间绝缘层IL2可以包括至少一个无机绝缘层。无机绝缘层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。另外，第二层间绝缘层IL2可以包括至少一个有机绝缘层。有机绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。另外，第二层间绝缘层IL2可以具有包括至少一个无机绝缘层和至少一个有机绝缘层的多层结构。
连接到晶体管的源电极SE的第一桥接图案BRP1可以设置在第二层间绝缘层IL2上。第一桥接图案BRP1可以被第三层间绝缘层IL3覆盖。第三层间绝缘层IL3可以包括第一绝缘层IL31和设置在第一绝缘层IL31上的第二绝缘层IL32。第一绝缘层IL31可以包括无机绝缘材料。第二绝缘层IL32可以包括有机绝缘材料。
连接到第一桥接图案BRP1的第二桥接图案BRP2可以设置在第三层间绝缘层IL3上。第二桥接图案BRP2可以被第四层间绝缘层IL4覆盖。第四层间绝缘层IL4可以包括与第三层间绝缘层IL3相同的有机绝缘材料。
连接到第二桥接图案BRP2的显示元件OLED可以设置在第四层间绝缘层IL4上。显示元件OLED可以包括设置在第四层间绝缘层IL4上的第一电极AD、设置在第一电极AD上以与第一电极AD叠置的第二电极CD和设置在第一电极AD与第二电极CD之间的发射层EML。
密封层SLM可以设置在第二电极CD上。密封层SLM可以防止氧和潮气侵入显示元件OLED中。密封层SLM可以包括多个无机层(未示出)和多个有机层(未示出)。
接下来，在下面描述非显示区域NDA。在下文中，将简要描述非显示区域NDA以避免冗余描述，或者将省略其详细描述。
布线LP可以设置在非显示区域NDA上。弯曲区域BA可以设置在非显示区域NDA的一部分处，使得基底SUB可以折叠或弯曲。
布线LP可以连接驱动器和像素PXL。布线LP可以包括第一布线L1和第二布线L2。
第一布线L1和第二布线L2中的每者可以是扫描线Si-1和Si、数据线Dj、初始化电源线IPL和电源线PL中的一者。根据实施例，第一布线L1可以是数据线Dj，第二布线L2可以是电源线PL。
第一布线L1可以包括多条子布线。例如，第一布线L1可以包括第一子布线L11、第二子布线L12和第三子布线L13。每条第一子布线L11可以连接到每条第二子布线L12。每条第二子布线L12可以连接到每条第三子布线L13。为了便于解释，在图17中，示意性地示出第一子布线L11至第三子布线L13中的一些。第一子布线L11可以连接到驱动器，第三子布线L13可以连接到像素PXL。
另外，第一子布线L11和第三子布线L13可以设置在栅极绝缘层GI上。第一子布线L11可以设置在第一平坦区域FA1上，第三子布线L13可以设置在第二平坦区域FA2上。第一子布线L11和第三子布线L13可以通过与执行以形成栅电极GE相同的工艺使用与栅电极GE相同的材料来形成。
在非显示区域NDA中，缓冲层BUL、栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以顺序地堆叠在基底SUB上。缓冲层BUL、栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以在弯曲区域BA中具有开口OPN。开口OPN可以通过去除弯曲区域BA上的缓冲层BUL、栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来形成。根据实施例，可以不去除缓冲层BUL、栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的与弯曲区域BA对应的部分。
当开口OPN与弯曲区域BA对应时，可以意味着开口OPN可以与弯曲区域BA叠置。开口OPN可以具有比弯曲区域BA大的宽度。根据实施例，为了便于解释，如在图17中所示，开口OPN可以具有与弯曲区域BA相同的宽度。然而，开口OPN可以具有大于弯曲区域BA的宽度。
如图17中所示，缓冲层BUL、栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的内侧表面可以彼此一致并以直线布置。然而，发明构思不限于此。例如，从缓冲层BUL去除的部分可以具有比从第二层间绝缘层IL2去除的部分小的面积。根据实施例，从缓冲层BUL去除的部分可以限定为具有比从栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2去除的部分的面积小的面积。
弯曲绝缘层ILB可以设置在开口OPN中。弯曲绝缘层ILB可以填充开口OPN的至少一部分。根据实施例，弯曲绝缘层ILB可以完全填充开口OPN。另外，根据实施例，弯曲绝缘层ILB可以填充开口OPN并同时覆盖邻近开口OPN的区域，例如，第二层间绝缘层IL2的上部的与第一平坦区域FA1和/或第二平坦区域FA2对应的部分。
弯曲绝缘层ILB可以是包括有机材料的有机绝缘层。例如，弯曲绝缘层ILB可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
当第二层间绝缘层IL2包括有机绝缘材料时，可以省略弯曲绝缘层ILB。更具体地，开口OPN可以通过去除缓冲层BUL、栅极绝缘层GI和第一层间绝缘层IL1的与弯曲区域BA对应的部分来形成。开口OPN可以填充有第二层间绝缘层IL2。因此，第二层间绝缘层IL2可以在开口OPN中替代弯曲绝缘层ILB。
第二子布线L12可以设置在第二层间绝缘层IL2和弯曲绝缘层ILB上。第二子布线L12可以从第一平坦区域FA1经由弯曲区域BA延伸到第二平坦区域FA2并且设置在弯曲绝缘层ILB上。在未设置有弯曲绝缘层ILB的位置处，第二子布线L12可以设置在第二层间绝缘层IL2上。
第二子布线L12可以通过与执行以形成第一桥接图案BRP1的相同的工艺使用与第一桥接图案BRP1相同的材料形成。换句话说，第二子布线L12可以是第一导电图案中的一个。因此，第二子布线L12可以包括设置在弯曲绝缘层ILB上的第1A导电层CL1A和设置在弯曲绝缘层ILB与第1A导电层CL1A之间的第2A导电层CL2A。
如图17中所示，显示装置可以不弯曲。然而，显示装置可以在弯曲区域BA处弯曲。在可以将根据实施例的显示装置制造为平坦的之后，显示装置可以然后被弯曲。
根据实施例，为了便于解释，弯曲区域BA示出为与从包括无机绝缘材料的缓冲层BUL、栅极绝缘层GI和第一层间绝缘层IL1去除的部分一致。然而，弯曲区域BA可以不与从缓冲层BUL、栅极绝缘层GI和第一层间绝缘层IL1去除的部分一致。例如，虽然弯曲区域BA总体上对应于从缓冲层BUL、栅极绝缘层GI和第一层间绝缘层IL1去除的部分，但是如果需要，弯曲区域BA可以局部地比从缓冲层BUL、栅极绝缘层GI和第一层间绝缘层IL1去除的部分宽或窄。另外，根据实施例，示出的是弯曲区域BA仅位于非显示区域NDA中。然而，发明构思不限于此。例如，弯曲区域BA可以设置为遍及非显示区域NDA和显示区域DA，或者设置在显示区域DA中。
第三层间绝缘层IL3可以设置在形成有第二子布线L12的基底SUB上。第三层间绝缘层IL3可以包括包含无机绝缘材料的第一绝缘层IL31和设置在第一绝缘层IL31上且包括有机绝缘材料的第二绝缘层IL32。因为第一绝缘层IL31包括无机绝缘材料，所以第一绝缘层IL31可以不设置在诸如缓冲层BUL、栅极绝缘层GI和第一层间绝缘层IL1的对应于弯曲区域BA的位置处。
第二布线L2可以设置在第三层间绝缘层IL3的第二绝缘层IL32上。第二布线L2可以通过与第二桥接图案BRP2相同的工艺使用与第二桥接图案BRP2相同的材料形成。换句话说，第二布线L2可以是第二导电图案中的一个。因此，第二布线L2可以包括设置在第二绝缘层IL32上的第1B导电层CL1B和设置在第二绝缘层IL32与第1B导电层CL1B之间的第2B导电层CL2B。
第1A导电层CL1A和第1B导电层CL1B可以包括设置在第2A导电层CL2A和第2B导电层CL2B上的第一子导电层SCL1以及设置在第2A导电层CL2A与第一子导电层SCL1之间或第2B导电层CL2B与第一子导电层SCL1之间的第二子导电层SCL2。
第一子导电层SCL1可以包括具有优异的导电性、柔性和延展性的金属材料。例如，第一子导电层SCL1可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)及其合金中的至少一种。
第二子导电层SCL2可以包括防止包括在第一子导电层SCL1中的材料扩散并防止第一子导电层SCL1的氧化的材料。例如，第二子导电层SCL2可以包括钛(Ti)。
第1A导电层CL1A和第1B导电层CL1B可以包括设置在第一子导电层SCL1上的第三子导电层SCL3。第三子导电层SCL3可以防止第一子导电层SCL1的氧化。例如，第三子导电层SCL3可以包括钛(Ti)。
第2A导电层CL2A可以防止包括在弯曲绝缘层ILB中的材料扩散到第1A导电层CL1A中以及包括在第1A导电层CL1A中的材料扩散到弯曲绝缘层ILB中。第2B导电层CL2B可以防止包括在第二绝缘层IL32中的材料扩散到第1B导电层CL1B中并且防止包括在第1B导电层CL1B中的材料扩散到第二绝缘层IL32中。另外，第2A导电层CL2A和第2B导电层CL2B可以包括不通过与有机绝缘材料反应产生氧化物或复合材料的材料。例如，第2A导电层CL2A和第2B导电层CL2B可以包括金属氮化物。金属氮化物可以是包括在第二子导电层SCL2中的材料的氮化物。例如，第2A导电层CL2A和第2B导电层CL2B可以包括氮化钛(TiNx)。
第四层间绝缘层IL4可以设置在第二布线L2上。包括与像素限定层PDL相同的材料的绝缘层可以设置在第四层间绝缘层IL4上。
图19至图23是示出根据实施例的显示装置的导电图案的剖视图。
参照图1至图8和图17至图23，应用于显示装置的导电图案CP的至少一些可以设置在下绝缘层LIL上并且被上绝缘层UIL覆盖。
下绝缘层LIL和上绝缘层UIL可以包括有机绝缘材料。例如，下绝缘层LIL和上绝缘层UIL中的每者可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
另外，下绝缘层LIL可以包括无机绝缘材料。例如，下绝缘层LIL可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。
根据实施例的下绝缘层LIL可以是如图5、图6和图17中所示的第二层间绝缘层IL2、第三层间绝缘层IL3和弯曲绝缘层ILB中的一个。根据实施例，上绝缘层UIL可以是如图5、图6和图17中所示的第三层间绝缘层IL3和第四层间绝缘层IL4中的一个。
导电图案CP可以具有各种堆叠的结构。例如，如图18和图19中所示，导电图案CP可以包括设置在下绝缘层LIL上的第一导电层CL1和设置在下绝缘层LIL与第一导电层CL1之间的第二导电层CL2。
另外，如图20和图22中所示，导电图案CP可以包括设置在下绝缘层LIL上的第一导电层CL1、设置在下绝缘层LIL与第一导电层CL1之间的第二导电层CL2和设置在第一导电层CL1上的第三导电层CL3。
另外，如图23中所示，导电图案CP可以包括设置在下绝缘层LIL上的第一导电层CL1和设置在第一导电层CL1上的第三导电层CL3。
第一导电层CL1可以具有各种堆叠的结构。例如，如图18、图20和图23中所示，第一导电层CL1可以包括第一子导电层SCL1、设置在第一子导电层SCL1下的第二子导电层SCL2和设置在第一子导电层SCL1上的第三子导电层SCL3。
另外，如图19和图21中所示，第一导电层CL1可以包括设置在第二导电层CL2上的第一子导电层SCL1和设置在第一子导电层SCL1上的第三子导电层SCL3。
另外，如图22中所示，第一导电层CL1可以包括设置在第二导电层CL2上的单个导电层。第一导电层CL1可以是第一子导电层SCL1。
第一子导电层SCL1可以包括具有优异的导电性、柔性和延展性的金属材料。例如，第一子导电层SCL1可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)及其合金中的至少一种。
第二子导电层SCL2可以包括防止包括在第一子导电层SCL1中的材料扩散并防止第一子导电层SCL1的氧化的材料。例如，第二子导电层SCL2可以包括钛(Ti)。
第1导电层CL1还可以包括设置在第一子导电层SCL1上的第三子导电层SCL3。第三子导电层SCL3可以防止第一子导电层SCL1的氧化并且包括与第二子导电层SCL2相同的材料。例如，第三子导电层SCL3可以包括钛(Ti)。
第二导电层CL2可以防止包括在下绝缘层LIL中的材料扩散到第一导电层CL1中并防止包括在第一导电层CL1中的材料扩散到第三层间绝缘层IL3中。另外，第二导电层CL2可以包括不通过与下绝缘层LIL的有机绝缘材料反应形成氧化物或复合材料的材料。例如，第二导电层CL2可以包括金属氮化物。金属氮化物可以是包括在第二子导电层SCL2中的材料的氮化物。例如，第二导电层CL2可以包括氮化钛(TiNx)。
第三导电层CL3可以包括与第二导电层CL2相同的材料。例如，第三导电层CL3可以包括金属氮化物。第三导电层CL3可以设置为连接诸如如图5、图6和图17中示出的第一桥接图案BRP1和第二桥接图案BRP2的两个不同的导电图案CP。第三导电层CL3可以包括在两个导电图案CP之中的下导电图案CP中，例如，第一桥接图案BRP1中。
根据实施例，可以防止布置在有机层上的导电图案与有机层反应而产生氧化物或复合材料。因此，可以避免由氧化物或复合材料导致的为了形成导电图案而执行的蚀刻工艺的数量的增加。因此，可以减少具有导电图案的显示装置的制造时间。
尽管在这里公开了示例性实施例，但是这些实施例不应被解释为限制发明构思的范围。本领域普通技术人员将认识到的是，在不脱离精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (49)

1.一种导电图案，所述导电图案包括：
有机绝缘层；
第一导电层，设置在所述有机绝缘层上并至少包括第一子导电层；以及
附加导电层，设置在所述有机绝缘层与所述第一导电层之间，或者设置在所述第一导电层上，
其中，所述附加导电层包括金属氮化物。
2.根据权利要求1所述的导电图案，其中，所述附加导电层是设置在所述有机绝缘层与所述第一导电层之间的第二导电层。
3.根据权利要求2所述的导电图案，其中，所述第一导电层还包括设置在所述第二导电层与所述第一子导电层之间的第二子导电层，并且
所述第二导电层包括包含在所述第二子导电层中的材料的氮化物。
4.根据权利要求3所述的导电图案，其中，所述第二子导电层包括钛。
5.根据权利要求4所述的导电图案，其中，所述第二导电层包括氮化钛。
6.根据权利要求3所述的导电图案，所述导电图案还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第三子导电层包括与所述第二子导电层相同的材料。
7.根据权利要求6所述的导电图案，其中，所述第三子导电层包括钛。
8.根据权利要求3所述的导电图案，所述导电图案还包括设置在所述第一子导电层上的第三导电层，
其中，所述第三导电层包括与所述第二导电层相同的材料。
9.根据权利要求8所述的导电图案，其中，所述第二导电层包括氮化钛。
10.根据权利要求2所述的导电图案，所述导电图案还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第二导电层包括包含在所述第三子导电层中的材料的氮化物。
11.根据权利要求10所述的导电图案，所述导电图案还包括设置在所述第三子导电层上的第三导电层，
其中，所述第三导电层包括与所述第二导电层相同的材料。
12.根据权利要求2所述的导电图案，所述导电图案还包括设置在所述第一子导电层上的第三导电层，
其中，所述第三导电层包括金属氮化物。
13.根据权利要求12所述的导电图案，其中，所述第二导电层和所述第三导电层包括氮化钛。
14.根据权利要求2所述的导电图案，其中，所述第一子导电层包括金、银、铜、铝及其合金中的至少一种。
15.根据权利要求1所述的导电图案，其中，所述附加导电层是设置在所述第一导电层上的第三导电层。
16.一种显示装置，所述显示装置包括：
基底，包括显示区域和非显示区域；
至少一个晶体管，设置在所述基底的所述显示区域中；
第一绝缘层，覆盖所述至少一个晶体管；
第一桥接图案，设置在所述第一绝缘层上并连接到所述至少一个晶体管；
第二绝缘层，覆盖所述第一桥接图案并包括有机绝缘材料；
第二桥接图案，设置在所述第二绝缘层上并连接到所述第一桥接图案；以及
显示元件，连接到所述第二桥接图案，
其中，所述第二桥接图案包括：第一导电层，至少包括第一子导电层；以及第二导电层，设置在所述第二绝缘层与所述第一导电层之间，其中，所述第二导电层包括金属氮化物。
17.根据权利要求16所述的显示装置，其中，所述第一导电层还包括设置在所述第二导电层与所述第一子导电层之间的第二子导电层，并且
所述第二导电层包括包含在所述第二子导电层中的材料的氮化物。
18.根据权利要求17所述的显示装置，其中，所述第二子导电层包括钛，并且
所述第二导电层包括氮化钛。
19.根据权利要求17所述的显示装置，所述显示装置还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第三子导电层包括与所述第二子导电层相同的材料。
20.根据权利要求19所述的显示装置，其中，所述第三子导电层包括钛，并且
所述第二导电层包括氮化钛。
21.根据权利要求19所述的显示装置，其中，所述至少一个晶体管包括设置在所述基底上的有源图案、栅电极、源电极和漏电极，所述源电极和所述漏电极从所述有源图案的两侧延伸，并且
所述源电极和所述漏电极中的每者包括掺杂有杂质的半导体层，所述有源图案包括未掺杂杂质的半导体层。
22.根据权利要求16所述的显示装置，其中，所述第一绝缘层包括有机绝缘材料，
其中，所述第一桥接图案包括：
第一导电层，设置在所述第一绝缘层上并至少包括第一子导电层；以及
第二导电层，设置在所述第一绝缘层与所述第一导电层之间，
其中，所述第二导电层包括金属氮化物。
23.根据权利要求22所述的显示装置，其中，在所述第一桥接图案中，所述第一导电层还包括设置在所述第二导电层与所述第一子导电层之间的第二子导电层，并且所述第二导电层包括包含在所述第二子导电层中的材料的氮化物。
24.根据权利要求23所述的显示装置，其中，在所述第一桥接图案中，所述第二子导电层包括钛，所述第二导电层包括氮化钛。
25.根据权利要求23所述的显示装置，在所述第一桥接图案中，所述显示装置还包括设置在所述第一子导电层上的第三子导电层，其中，所述第三子导电层包括与所述第二子导电层相同的材料。
26.根据权利要求25所述的显示装置，其中，在所述第一桥接图案中，所述第三子导电层包括钛，所述第二导电层包括氮化钛。
27.根据权利要求22所述的显示装置，在所述第一桥接图案中，所述显示装置还包括设置在所述第一子导电层上的第三子导电层，其中，所述第二导电层包括包含在所述第三子导电层中的材料的氮化物。
28.根据权利要求22所述的显示装置，在所述第一桥接图案中，所述显示装置还包括设置在所述第一子导电层上的第三导电层，其中，所述第三导电层包括与所述第二导电层相同的材料。
29.根据权利要求16所述的显示装置，所述显示装置还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第二导电层包括包含在所述第三子导电层中的材料的氮化物。
30.一种显示装置，所述显示装置包括：
基底，包括显示区域和非显示区域；
至少一个晶体管，设置在所述基底的所述显示区域中；
显示元件，连接到所述至少一个晶体管；以及
导电图案，连接到所述至少一个晶体管或所述显示元件并设置在有机层上，
其中，所述导电图案包括：第一导电层，至少包括第一子导电层；以及第二导电层，设置在所述有机层与所述第一导电层之间，其中，所述第二导电层包括金属氮化物。
31.根据权利要求30所述的显示装置，其中，所述第一导电层还包括设置在所述第二导电层与所述第一子导电层之间的第二子导电层，并且
所述第二导电层包括包含在所述第二子导电层中的材料的氮化物。
32.根据权利要求31所述的显示装置，其中，所述第二子导电层包括钛，并且
所述第二导电层包括氮化钛。
33.根据权利要求31所述的显示装置，所述显示装置还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第三子导电层包括与所述第二子导电层相同的材料。
34.根据权利要求33所述的显示装置，其中，所述第三子导电层包括钛，并且
所述第二导电层包括氮化钛。
35.根据权利要求31所述的显示装置，所述显示装置还包括设置在所述第一子导电层上的第三导电层，
其中，所述第三导电层包括与所述第二导电层相同的材料。
36.根据权利要求30所述的显示装置，所述显示装置还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第二导电层包括包含在所述第三子导电层中的材料的氮化物。
37.根据权利要求36所述的显示装置，所述显示装置还包括设置在所述第三子导电层上的第三导电层，其中，所述第三导电层包括与所述第二导电层相同的材料。
38.根据权利要求30所述的显示装置，所述显示装置还包括设置在所述第一子导电层上的第三导电层，
其中，所述第三导电层包括与所述第二导电层相同的材料。
39.一种导电图案，所述导电图案包括：
有机绝缘层；
第一导电层，设置在所述有机绝缘层上并至少包括第一子导电层；以及
附加导电层，设置在所述有机绝缘层与所述第一导电层之间，或者设置在所述第一导电层上，
其中，所述附加导电层包括不与包含在所述有机绝缘层中的材料反应的材料。
40.根据权利要求39所述的导电图案，其中，所述附加导电层是设置在所述有机绝缘层与所述第一导电层之间的第二导电层。
41.根据权利要求40所述的导电图案，其中，所述第二导电层包括金属氮化物。
42.根据权利要求41所述的导电图案，其中，所述第一导电层还包括设置在所述第二导电层与所述第一子导电层之间的第二子导电层，并且
所述第二导电层包括包含在所述第二子导电层中的材料的氮化物。
43.根据权利要求42所述的导电图案，其中，所述第二子导电层包括钛，并且
所述第二导电层包括氮化钛。
44.根据权利要求42所述的导电图案，所述导电图案还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第三子导电层包括与所述第二子导电层相同的材料。
45.根据权利要求44所述的导电图案，其中，所述第三子导电层包括钛，并且
所述第二导电层包括氮化钛。
46.根据权利要求42所述的导电图案，所述导电图案还包括设置在所述第一子导电层上的第三导电层，
其中，所述第三导电层包括与所述第二导电层相同的材料。
47.根据权利要求41所述的导电图案，所述导电图案还包括设置在所述第一子导电层上的第三子导电层，
其中，所述第二导电层包括包含在所述第三子导电层中的材料的氮化物。
48.根据权利要求47所述的导电图案，所述导电图案还包括设置在所述第三子导电层上的第三导电层，
其中，所述第三导电层包括与所述第二导电层相同的材料。
49.根据权利要求39所述的导电图案，其中，所述附加导电层是设置在所述第一导电层上的第三导电层，并且
所述第三导电层包括金属氮化物。
CN201711471817.7A 2016-12-30 2017-12-29 导电图案和具有其的显示装置 Active CN108269810B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0183376 2016-12-30
KR1020160183376A KR20180079503A (ko) 2016-12-30 2016-12-30 도전 패턴 및 이를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
CN108269810A true CN108269810A (zh) 2018-07-10
CN108269810B CN108269810B (zh) 2023-10-03

Family

ID=60971929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711471817.7A Active CN108269810B (zh) 2016-12-30 2017-12-29 导电图案和具有其的显示装置

Country Status (6)

Country Link
US (1) US10542621B2 (zh)
EP (1) EP3343617B1 (zh)
JP (1) JP7181687B2 (zh)
KR (1) KR20180079503A (zh)
CN (1) CN108269810B (zh)
TW (1) TWI801361B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740309A (zh) * 2018-09-21 2021-04-30 夏普株式会社 显示装置
CN112909065A (zh) * 2021-02-05 2021-06-04 合肥京东方卓印科技有限公司 阵列基板和显示装置
WO2023010674A1 (zh) * 2021-08-02 2023-02-09 长鑫存储技术有限公司 半导体结构及其制作方法
RU2805264C1 (ru) * 2021-08-02 2023-10-13 Чансинь Мемори Текнолоджис, Инк. Полупроводниковая структура и способ ее изготовления

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245788B2 (ja) * 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
KR102537444B1 (ko) * 2018-05-31 2023-05-30 삼성디스플레이 주식회사 디스플레이 장치
CN112449711B (zh) * 2018-07-20 2022-11-01 夏普株式会社 显示装置
KR20200135659A (ko) 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시 장치
KR20210025738A (ko) * 2019-08-27 2021-03-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210083795A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 표시장치
KR20210148505A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
US20030201447A1 (en) * 2002-04-24 2003-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US20030230764A1 (en) * 2002-05-13 2003-12-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2004260124A (ja) * 2003-02-28 2004-09-16 Seiko Epson Corp 半導体装置および薄膜形成方法
JP2006332603A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法及び薄膜トランジスタ
US20080001290A1 (en) * 2006-06-28 2008-01-03 Megica Corporation Integrated circuit (IC) chip and method for fabricating the same
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
US20150295092A1 (en) * 2012-10-01 2015-10-15 Sharp Kabushiki Kaisha Semiconductor device
JP2016090827A (ja) * 2014-11-06 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691240A (en) 1996-11-20 1997-11-25 Mosel Vitelic Inc. Method for forming blanket planarization of the multilevel interconnection
US6069072A (en) 1997-04-28 2000-05-30 Texas Instruments Incorporated CVD tin barrier layer for reduced electromigration of aluminum plugs
US5972179A (en) 1997-09-30 1999-10-26 Lucent Technologies Inc. Silicon IC contacts using composite TiN barrier layer
US7579771B2 (en) * 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP4683825B2 (ja) 2002-04-24 2011-05-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4723800B2 (ja) 2003-08-18 2011-07-13 東芝モバイルディスプレイ株式会社 アレイ基板の製造方法
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
TWI460820B (zh) * 2006-06-28 2014-11-11 Qualcomm Inc 積體電路（ｉｃ）晶片及其製程
KR101155903B1 (ko) 2010-03-09 2012-06-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5636392B2 (ja) 2012-05-24 2014-12-03 株式会社東芝 表示装置
KR102097150B1 (ko) 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20150053635A (ko) 2013-11-08 2015-05-18 삼성디스플레이 주식회사 평판 디스플레이 장치
US9425418B2 (en) 2014-09-30 2016-08-23 Lg Display Co., Ltd. Flexible display device with bend stress reduction member and manufacturing method for the same
KR102670360B1 (ko) * 2016-12-08 2024-05-28 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
US20030201447A1 (en) * 2002-04-24 2003-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US20030230764A1 (en) * 2002-05-13 2003-12-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2004260124A (ja) * 2003-02-28 2004-09-16 Seiko Epson Corp 半導体装置および薄膜形成方法
JP2006332603A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法及び薄膜トランジスタ
US20080001290A1 (en) * 2006-06-28 2008-01-03 Megica Corporation Integrated circuit (IC) chip and method for fabricating the same
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
US20110037072A1 (en) * 2008-04-25 2011-02-17 Hiroyuki Moriwaki Multilayer wiring, semiconductor device, substrate for display and display device
US20150295092A1 (en) * 2012-10-01 2015-10-15 Sharp Kabushiki Kaisha Semiconductor device
JP2016090827A (ja) * 2014-11-06 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740309A (zh) * 2018-09-21 2021-04-30 夏普株式会社 显示装置
CN112740309B (zh) * 2018-09-21 2022-09-06 夏普株式会社 显示装置
CN112909065A (zh) * 2021-02-05 2021-06-04 合肥京东方卓印科技有限公司 阵列基板和显示装置
WO2023010674A1 (zh) * 2021-08-02 2023-02-09 长鑫存储技术有限公司 半导体结构及其制作方法
RU2805264C1 (ru) * 2021-08-02 2023-10-13 Чансинь Мемори Текнолоджис, Инк. Полупроводниковая структура и способ ее изготовления

Also Published As

Publication number Publication date
TW201834234A (zh) 2018-09-16
US10542621B2 (en) 2020-01-21
JP7181687B2 (ja) 2022-12-01
KR20180079503A (ko) 2018-07-11
US20180192512A1 (en) 2018-07-05
EP3343617B1 (en) 2024-03-06
CN108269810B (zh) 2023-10-03
JP2018112737A (ja) 2018-07-19
EP3343617A1 (en) 2018-07-04
TWI801361B (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
CN108269810A (zh) 导电图案和具有其的显示装置
US20200401017A1 (en) Electronic device
CN108269520A (zh) 显示装置
CN108074961A (zh) 显示装置
CN107818755A (zh) 显示元件叠置减少的具有导电图案的显示装置
CN109585500A (zh) 显示装置
CN107871766A (zh) 显示装置
KR102476724B1 (ko) 표시 장치
CN108074957A (zh) 显示装置
CN104377310B (zh) 显示装置
CN108242217A (zh) 显示装置
CN109935616A (zh) 显示装置
CN109659335A (zh) 显示装置
CN108878476A (zh) 显示装置
CN108376694A (zh) 显示装置
CN107767817A (zh) 有机发光显示装置
CN110071140A (zh) 在非显示区域中具有虚设图案的显示设备
CN107564938A (zh) 显示装置
CN109390378A (zh) 显示装置
CN108231791A (zh) 显示装置
CN108400149A (zh) 显示装置
CN107731144A (zh) 显示装置
CN106469745A (zh) 有机发光二极管显示器及其制造方法
CN107039493A (zh) 显示设备
CN109728039A (zh) 显示装置和用于制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant