KR102537444B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102537444B1
KR102537444B1 KR1020180062902A KR20180062902A KR102537444B1 KR 102537444 B1 KR102537444 B1 KR 102537444B1 KR 1020180062902 A KR1020180062902 A KR 1020180062902A KR 20180062902 A KR20180062902 A KR 20180062902A KR 102537444 B1 KR102537444 B1 KR 102537444B1
Authority
KR
South Korea
Prior art keywords
wiring
edge
insulating film
distance
substrate
Prior art date
Application number
KR1020180062902A
Other languages
English (en)
Other versions
KR20190137206A (ko
Inventor
김기욱
김광민
김양완
나지수
변민우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180062902A priority Critical patent/KR102537444B1/ko
Priority to US16/375,063 priority patent/US10868101B2/en
Priority to EP19175774.9A priority patent/EP3579278B1/en
Priority to CN201910461619.5A priority patent/CN110556385A/zh
Publication of KR20190137206A publication Critical patent/KR20190137206A/ko
Priority to US17/095,857 priority patent/US11329121B2/en
Priority to US17/728,474 priority patent/US11832485B2/en
Application granted granted Critical
Publication of KR102537444B1 publication Critical patent/KR102537444B1/ko
Priority to US18/519,742 priority patent/US20240090289A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제조 과정에서 불량이 발생하는 것을 최소화한 디스플레이 장치를 위하여, 제1가장자리와 상기 제1가장자리 반대편에 위치한 제2가장자리와 상기 제1가장자리의 일측과 상기 제2가장자리의 일측을 연결하는 제3가장자리를 갖는 기판과, 상기 기판의 가장자리들 중 적어도 하나를 따라 연장되며 상기 기판의 중앙부 방향의 내측 가장자리가 상기 제3가장자리에 평행한 제1부분과 상기 제1부분과 교차하는 방향으로 연장되며 상기 기판의 중앙부로부터 멀어지는 방향으로 연장된 제2부분을 갖는 배선과, 상기 기판의 일부로서 상기 배선보다 상기 기판의 중앙부에 더 가까운 부분과 상기 배선의 상기 제2부분의 일부와 상기 제1부분을 덮도록 상기 배선의 일부를 덮으며 상기 배선 상에서 제1끝단을 갖는 제1절연막과, 상기 제1절연막을 덮고 상기 배선 상에서 제2끝단을 가지며 상기 배선의 상기 제1부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제1거리가 상기 배선의 상기 제2부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제2거리와 상이한 제2절연막을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 제조 과정에서 불량이 발생하는 것을 최소화한 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이영역을 가지며, 디스플레이영역 내에는 많은 화소들이 위치하게 된다. 디스플레이영역 외측의 주변영역에는, 이러한 디스플레이영역 내에 위치한 화소들 또는 디스플레이영역 외부에 위치한 회로부 등에 인가할 전기적 신호를 전달하기 위한 배선들이 위치하게 된다. 이와 같은 디스플레이 장치를 제조하기 위해, 다양한 배선이나 절연막 등을 형성하는 공정을 거친다.
그러나 이러한 종래의 디스플레이 장치의 경우, 그러한 다양한 구성요소들을 형성하는 과정에서 발생한 이물질이 디스플레이영역 내에 잔존하여, 발광 불량 등의 문제점을 야기할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 과정에서 불량이 발생하는 것을 최소화한 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1가장자리와 상기 제1가장자리 반대편에 위치한 제2가장자리와 상기 제1가장자리의 일측과 상기 제2가장자리의 일측을 연결하는 제3가장자리를 갖는 기판과, 상기 기판의 가장자리들 중 적어도 하나를 따라 연장되며 상기 기판의 중앙부 방향의 내측 가장자리가 상기 제3가장자리에 평행한 제1부분과 상기 제1부분과 교차하는 방향으로 연장되며 상기 기판의 중앙부로부터 멀어지는 방향으로 연장된 제2부분을 갖는 배선과, 상기 기판의 일부로서 상기 배선보다 상기 기판의 중앙부에 더 가까운 부분과 상기 배선의 상기 제2부분의 일부와 상기 제1부분을 덮도록 상기 배선의 일부를 덮으며 상기 배선 상에서 제1끝단을 갖는 제1절연막과, 상기 제1절연막을 덮고 상기 배선 상에서 제2끝단을 가지며 상기 배선의 상기 제1부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제1거리가 상기 배선의 상기 제2부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제2거리와 상이한 제2절연막을 구비하는, 디스플레이 장치가 제공된다.
상기 배선 외측에서의 상기 제1절연막의 끝단과 상기 제2절연막의 끝단 사이의 제3거리는 상기 제1거리와 같을 수 있다.
상기 제2거리는 상기 제1거리보다 길 수 있다. 구체적으로, 상기 제2거리는 5um 이상일 수 있다. 나아가, 상기 제2거리는 10um 이상일 수 있다.
한편, 상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 제1곡률반경을 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 제1곡률반경보다 큰 제2곡률반경을 가질 수 있다. 또는, 상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장된 제1직선부를 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장되며 상기 제1직선부보다 긴 제2직선부를 가질 수 있다.
본 발명의 다른 일 관점에 따르면, 제1가장자리와 상기 제1가장자리 반대편에 위치한 제2가장자리와 상기 제1가장자리의 일측과 상기 제2가장자리의 일측을 연결하는 제3가장자리를 갖는 기판과, 상기 기판의 가장자리들 중 적어도 하나를 따라 연장되며 상기 기판의 중앙부 방향의 내측 가장자리가 상기 제3가장자리에 평행한 제1부분과 상기 제1부분과 교차하는 방향으로 연장되며 상기 기판의 중앙부로부터 멀어지는 방향으로 연장된 제2부분을 갖는 배선과, 상기 기판의 일부로서 상기 배선보다 상기 기판의 중앙부에 더 가까운 부분과 상기 배선의 상기 제2부분의 일부와 상기 제1부분을 덮도록 상기 배선의 일부를 덮으며 상기 배선 상에서 제1끝단을 갖는 제1절연막과, 상기 제1절연막을 덮고 상기 배선 상에서 제2끝단을 갖는 제2절연막을 구비하고, 상기 배선의 상기 제1부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제1거리와 상기 배선의 상기 제2부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제2거리 중 적어도 어느 하나는, 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 서로 상이한 제1값과 제2값을 교번하여 갖는, 디스플레이 장치가 제공된다.
상기 제1거리와 상기 제2거리 중 어느 하나만이, 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 서로 상이한 제1값과 제2값을 교번하여 가질 수 있다.
이때, 상기 제1거리와 상기 제2거리 중 다른 하나는, 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 일정할 수 있다.
상기 제2거리가 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 서로 상이한 제1값과 제2값을 교번하여 가질 수 있다. 이 경우, 상기 배선 외측에서의 상기 제1절연막의 끝단과 상기 제2절연막의 끝단 사이의 제3거리는 상기 제1거리와 같을 수 있다.
상기 제1값과 상기 제2값 중 더 큰 값은 상기 제1거리와 상기 제2거리 중 다른 하나보다 클 수 있다. 이 경우, 상기 제1값과 상기 제2값 중 더 작은 값은 상기 제1거리와 상기 제2거리 중 다른 하나와 같을 수 있다.
상기 제1값과 상기 제2값 중 더 큰 값은 5um 이상일 수 있다. 나아가, 상기 제1값과 상기 제2값 중 더 큰 값은 10um 이상일 수 있다.
상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 제1곡률반경을 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 제1곡률반경보다 큰 제2곡률반경을 가질 수 있다. 또는, 상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장된 제1직선부를 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장되며 상기 제1직선부보다 긴 제2직선부를 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 과정에서 불량이 발생하는 것을 최소화한 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 도 1의 D 부분을 확대하여 개략적으로 도시하는 개념도이다.
도 3은 도 1의 A-A' 선 및 도 2의 B-B' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 2의 B-B' 선 및 C-C' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5는 도 1의 D부분을 개략적으로 도시하는 개념도이다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 10은 도 9의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이고, 도 2는 도 1의 D 부분을 확대하여 개략적으로 도시하는 개념도이다. 도 1에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 복수개의 화소들이 위치하는 디스플레이영역(DA)과, 이 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100, 도 3 참조)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다. 주변영역(PA)은 집적회로(IC)와 같은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역을 포함한다. 물론 디스플레이영역(DA) 내에서 주변영역(PA)으로 연장된 대향전극(315, 325, 도 3 참조)에 전기적으로 연결되는 전극전원공급라인(VSS), 그리고 디스플레이영역(DA)으로 연장되는 전원공급라인(VDD)들 등도 기판(100)의 주변영역(PA)에 위치할 수 있다.
이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 물론 본 발명이 이에 한정되는 것은 아니며, 기판(100)은 글라스를 포함할 수도 있다.
기판(100)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 구체적으로, 기판(100)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 제1가장자리(E1)의 일측과 제2가장자리(E2)의 일측을 연결하는 제3가장자리(E3), 그리고 제1가장자리(E1)의 타측과 제2가장자리(E2)의 타측을 연결하며 제3가장자리(E3)와 마주보는 제4가장자리(E4)를 포함할 수 있다. 도 1에서는 기판(100)이 대략 직사각형 형상을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제4가장자리(E4)는 도시된 것과 달리 평면도 상에서 복수회 절곡된 형상을 가질 수도 있다. 그리고 제조가 완료된 디스플레이 장치에 있어서는 기판(100)의 적어도 일부가 벤딩된 형상을 가질 수도 있다.
도 1에서는 전원공급라인(VDD)들이 (-y 방향) 일단에서 서로 연결된 것으로 도시하고 있고 전극전원공급라인(VSS)이 기판(100)의 제1가장자리(E1), 제3가장자리(E3) 및 제2가장자리(E2)를 따라 연장된 것으로 도시하고 있다. 이때 전극전원공급라인(VSS)의 끝부분은 그 자체가 패드 역할을 하거나, 그 끝부분에 전기적으로 연결된 패드(미도시)가 기판(100) 상에 존재할 수 있다. 전원공급라인(VDD)들의 경우, 이들이 서로 연결된 부분의 끝부분이 패드 역할을 하거나, 그 끝부분에 전기적으로 연결된 패드(미도시)가 기판(100) 상에 존재할 수 있다. 물론 집적회로(IC)와 같은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 패드영역이, 기판(100)의 제4가장자리(E4) 근방에 위치할 수도 있다.
전극전원공급라인(VSS)은 배선이라 할 수 있으며, 기판(100)의 가장자리들 중 적어도 하나를 따라 연장된다. 예컨대 전술한 것과 같이, 전극전원공급라인(VSS)은 기판(100)의 제1가장자리(E1), 제3가장자리(E3) 및 제2가장자리(E2)를 따라 연장될 수 있다. 물론 전극전원공급라인(VSS)의 양 끝단들을 포함한 일부는 도 1에 도시된 것과 같이 제4가장자리(E4) 근방에도 위치할 수 있다. 이러한 전극전원공급라인(VSS)은 배선이기에, 그 연장된 방향을 따라 내측 가장자리와 외측 가장자리를 갖는다. 구체적으로, 도 2에 도시된 것과 같이 전극전원공급라인(VSS)의 내측 가장자리(IE)는 제1부분(P1)과 제2부분(P2)을 갖는다. 내측 가장자리(IE)라 함은, 배선인 전극전원공급라인(VSS)이 연장된 연장축을 중심으로 기판(100)의 중앙부 방향의 가장자리를 의미한다. 이러한 내측 가장자리(IE)의 제1부분(P1)은 기판(100)의 제3가장자리(E3)에 대략 평행한 부분이다. 내측 가장자리(IE)의 제2부분(P2)은 제1부분(P1)과 교차하는 방향(-y 방향)으로 연장되며 기판(100)의 중앙부로부터 멀어지는 방향(-y 방향)으로 연장된 부분이다. 도 1에 도시된 것과 같이 전원공급라인(VDD)들은 일단에서 서로 연결되어 있는바, 전극전원공급라인(VSS)의 상술한 제1부분(P1)과 제2부분(P2)은 전원공급라인(VDD)들이 서로 연결된 부분 근방에, 즉 기판(100)의 (-y 방향) 하단에 위치할 수 있다.
도 3은 도 1의 A-A' 선 및 도 2의 B-B' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 4는 도 2의 B-B' 선 및 C-C' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 5는 도 1의 D부분을 개략적으로 도시하는 개념도이다. 도 3 및 도 4는 도 1에서 서로 이격되어 위치한 부분들을 도시하는 단면도로서, 서로 인접한 구성요소들을 도시하는 것은 아니다. 예컨대 도 3에서는 화소(PX1)와 화소(PX2)를 도시하고 있는바, 도 3에서 확인할 수 있는 것과 같이 화소(PX1)와 화소(PX2)는 서로 인접하여 위치한 화소들은 아닐 수 있다. 또한 도 3은 도 1에서 서로 이격된 부분들을 도시하는 단면도로서, 서로 이격된 부분들에서의 단면들은 동일한 방향에서의 단면들이 아닐 수 있다. 즉, 도 1에 표시된 A-A' 선은 편의상 직선으로 나타낸 것이고, 실제로는 곡선이거나 복수회 절곡된 것일 수 있다. 어떤 경우이든, 도 3은 도 1의 디스플레이영역(DA) 내의 화소(PX1)와 화소(PX2), 그리고 주변영역(PA)의 일부를 도시하는 단면도인 것으로 이해될 수 있다.
도 3에 도시된 것과 같이, 기판(100)의 디스플레이영역에는 디스플레이소자들(310, 320) 외에도, 디스플레이소자들(310, 320)이 전기적으로 연결되는 박막트랜지스터들(210, 220)도 위치할 수 있다. 도 3에서는 디스플레이소자들(310, 320)로서 유기발광소자들이 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자들이 박막트랜지스터들(210, 220)에 전기적으로 연결된다는 것은, 화소전극들(311, 321)이 박막트랜지스터들(210, 220)에 전기적으로 연결되는 것으로 이해될 수 있다.
참고로 도 3에서는 제1박막트랜지스터(210)가 화소(PX1)에 위치하고, 제2박막트랜지스터(220)가 화소(PX2)에 위치하며, 제1디스플레이소자(310)가 제1박막트랜지스터(210)에 전기적으로 연결되고 제2디스플레이소자(320)가 제2박막트랜지스터(220)에 전기적으로 연결되는 것으로 도시하고 있다. 이하에서는 편의상 제1박막트랜지스터(210)와 제1디스플레이소자(310)에 대해 설명하며, 이는 제2박막트랜지스터(220)와 제2디스플레이소자(320)에도 적용될 수 있다. 즉, 제2박막트랜지스터(220)의 제2반도체층(221), 제2게이트전극(223), 제2소스전극(225a) 및 제2드레인전극(225b)에 대한 설명, 그리고 제2디스플레이소자(320)의 제2화소전극(321), 대향전극(325) 및 중간층(323)에 대한 설명은 생략한다. 참고로 제2디스플레이소자(320)의 대향전극(325)은 제1디스플레이소자(310)의 대향전극(315)과 일체(一體)일 수 있다.
제1박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 제1반도체층(211), 제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)을 포함할 수 있다. 제1반도체층(211)과 제1게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1게이트절연막(121)이 제1반도체층(211)과 제1게이트전극(213) 사이에 개재될 수 있다. 아울러 제1게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(131)이 배치될 수 있으며, 제1소스전극(215a) 및 제1드레인전극(215b)은 그러한 층간절연막(131) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)은 다양한 도전성 물질로 형성될 수 있다. 제1게이트전극(213)은 몰리브덴 또는 알루미늄을 포함할 수 있고, 필요하다면 다층구조를 취할 수도 있다. 예컨대 제1게이트전극(213)은 몰리브덴층, 알루미늄층 및 몰리브덴층을 포함하는 3층구조일 수 있다. 제1소스전극(215a) 및 제1드레인전극(215b)은 티타늄 또는 알루미늄을 포함할 수 있고, 필요하다면 다층구조를 취할 수도 있다. 예컨대 제1소스전극(215a) 및 제1드레인전극(215b)은 티타늄층, 알루미늄층 및 티타늄층을 포함하는 3층구조일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니다.
이러한 구조의 제1박막트랜지스터(210)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 제1박막트랜지스터(210)의 제1반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
한편, 전술한 것과 같이 기판(100)의 주변영역(PA)에는 전극전원공급라인(VSS)이 위치하는바, 이 전극전원공급라인(VSS)은 디스플레이영역(DA) 내의 제1소스전극(215a) 및 제1드레인전극(215b)과 동일 물질을 포함하며 동일 층 상에 위치할 수 있다. 즉, 제조과정에서 전극전원공급라인(VSS)은 제1소스전극(215a) 및 제1드레인전극(215b)과 동일 물질로 동일 층 상에 동시에 형성될 수 있다. 이에 따라 전극전원공급라인(VSS)은 제1소스전극(215a) 및 제1드레인전극(215b)과 동일한 층상구조를 가질 수 있다.
제1박막트랜지스터(210) 상에는 평탄화층이라 할 수 있는 제1절연막(140)이 배치될 수 있다. 예컨대 도 3에 도시된 것과 같이 제1박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 제1절연막(140)은 제1박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 제1절연막(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 3에서는 제1절연막(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
이러한 제1절연막(140)은 디스플레이영역(DA)은 물론 주변영역(PA)에도 존재한다. 즉, 도 3 내지 도 5에 도시된 것과 같이 제1절연막(140)은 배선인 전극전원공급라인(VSS)의 일부를 덮는다. 구체적으로 제1절연막(140)은, 기판(100)의 일부로서 전극전원공급라인(VSS)보다 기판(100)의 중앙부에 더 가까운 부분과, 전극전원공급라인(VSS)의 제2부분(P2)의 일부와 제1부분(P1)을 덮는다. 이에 따라 제1절연막(140)은 전극전원공급라인(VSS) 상에서 제1끝단(EP1)을 갖는다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 제1절연막(140) 상에는 제1디스플레이소자(310)가 위치할 수 있다. 제1디스플레이소자(310)는 예컨대 제1화소전극(311), 대향전극(315) 및 그 사이에 개재되며 발광층을 포함하는 중간층(313)을 갖는 유기발광소자일 수 있다. 화소전극(311)은 도 3에 도시된 것과 같이 제1절연막(140) 등에 형성된 개구부를 통해 제1소스전극(215a) 및 제1드레인전극(215b) 중 어느 하나와 컨택하여 제1박막트랜지스터(210)와 전기적으로 연결된다. 이러한 화소전극(311)은 예컨대 ITO, IZO, In2O3 등을 포함할 수 있다. 물론 화소전극(311)은 필요에 따라 이와 다른 상이한 물질을 포함할 수도 있는데, 예컨대 알루미늄이나 구리 등의 금속을 포함할 수도 있다.
제1절연막(140) 상부에는 화소정의막이라 할 수 있는 제2절연막(150)이 배치될 수 있다. 이 제2절연막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(311)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 제2절연막(150)은 화소전극(311)의 가장자리와 화소전극(311) 상부의 대향전극(315)과의 사이의 거리를 증가시킴으로써 화소전극(311)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 제2절연막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
제2절연막(150)은 도 3 내지 도 5에 도시된 것과 같이 기판(100)의 주변영역(PA)에도 존재할 수 있다.이 경우 제2절연막(150)은 평탄화층인 제1절연막(140)을 덮고, 배선인 전극전원공급라인(VSS) 상에서 제2끝단(EP2)을 갖는다. 이때, 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)가, 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제2거리(d2)와 상이하다. 도 4 및 도 5에서는 제2거리(d2)가 제1거리(d1)보다 긴 것으로 도시하고 있다.
유기발광소자의 중간층(313)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(313)이 저분자 물질을 포함할 경우, 중간층(313)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다. 중간층(313)이 고분자 물질을 포함할 경우, 중간층(313)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(313)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다. 물론 중간층(313)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(313)은 복수개의 화소전극들(311, 321)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극들(311, 321)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(315)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(315)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극들(311, 321)들에 대응할 수 있다. 이러한 대향전극(315)은 주변영역(PA)에까지 연장되어, 도 3에 도시된 것과 같이 주변영역(PA)에서 전극전원공급라인(VSS)과 전기적으로 연결될 수 있다. 도 3에서는 대향전극(315)이 전극전원공급라인(VSS)에 직접 컨택하는 것으로 도시하고 있으나 본 발명이 이에 한정되는 것은 아니며, 예컨대 제1화소전극(311)과 동일한 물질을 포함하는 전극층(미도시)이 전극전원공급라인(VSS)과 대향전극(315) 사이에 개재될 수도 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우, 제조과정에서 불순물이 발생하여 디스플레이영역(DA)에서 불량이 발생하는 것을 효과적으로 방지할 수 있다. 전술한 것과 같이 본 실시예에 따른 디스플레이 장치는 다양한 층상구조를 갖는바, 제조 과정에서 층들을 형성하고 패터닝하는 과정에서 파티클과 같은 불순물이 잔존할 수 있다. 따라서 이들에 에어(air)를 분사하여 이용해 제거하는 과정 등이 필요하다. 이러한 에어의 분사는 에어건(air gun) 등에 의해 이루어지는데, 에어건 등은 기판(100)에 대해 수직이 아닌 사전설정된 각도로 기판(100) 등을 향해 에어를 분사한다. 예컨대 도 1을 기준으로 설명하면, 에어건 등은 -x 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로, 예컨대 기판(100)에 대해 대략 45도 각도로 에어를 분사할 수 있다.
이러한 에어의 분사는 사전설정된 형상의 제2절연막(150)을 형성한 후에도 이루어진다. 이때, 고압의 에어가 분사됨에 따라 제2절연막(150)의 일부가 떨어져 나갈 수도 있다. 특히 유기물을 포함하는 제2절연막(150)과 전극전원공급라인(VSS) 사이의 접합력이 약할 경우, 제2절연막(150)의 끝단으로서 전극전원공급라인(VSS)과 직접 접촉하고 있는 부분의 일부가 떨어져 나갈 수 있다. 구체적으로, 에어건 등이 -x 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로 기판(100)에 대해 에어를 분사한다면, 제2절연막(150)의 제2끝단(EP2) 중 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 (y축 방향으로 연장된) 부분의 일부가 떨어져 나갈 수 있다. 제2절연막(150)의 제2끝단(EP2) 중 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 (y축 방향으로 연장된) 부분에 대략 수직으로 에어가 분사되기 때문이다. 이 경우, 제2절연막(150)으로부터 떨어져 나간 부분은 파티클이 되어 디스플레이영역(DA) 내에 잔존할 수 있으며, 이 경우 화소전극들(311, 321), 중간층들(313, 323) 및 대향전극(315, 325)을 형성하는 과정에서 불량을 유발할 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이, 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)보다, 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제2거리(d2)가 더 길어지도록 한다. 이에 따라 제2절연막(150)의 제2끝단(EP2) 중 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분 근방에서 제2절연막(150)과 전극전원공급라인(VSS) 사이의 접촉면적을 넓힐 수 있으며, 그 결과 제2절연막(150)의 일부가 전극전원공급라인(VSS)으로부터 떨어져 나가는 것을 효과적으로 방지할 수 있다. 참고로 제2절연막(150)의 제2끝단(EP2) 중 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분 근방의 경우, 에어건 등이 에어를 분사하는 방향이 해당 부분에서 제2끝단(EP2)이 연장되는 방향(-x 방향)에 평행하기에, 에어건 등에 의한 손상이 발생하지 않는다. 따라서 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)를 늘릴 필요가 없다.
물론 에어건 등이 전술한 것과 같이 -x 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로 기판(100)에 대해 에어를 분사하는 것이 아니라, +y 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로 기판(100)에 대해 에어를 분사할 수도 있다. 이 경우에는 제1거리(d1)가 제2거리(d2)보다 더 길어지도록 하여, 제2절연막(150)의 제2끝단(EP2) 중 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분 근방에서 제2절연막(150)의 일부가 떨어져 나가는 것을 효과적으로 방지할 수 있다. 즉, 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)가, 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제2거리(d2)와 상이하도록 하며, 그 중 더 먼 거리를 제조과정에서의 에어건 등의 방향에 따라 설정함으로써, 불량 발생을 최소화할 수 있다.
참고로 도 3 내지 도 5에 도시된 것과 같은 경우, 제2거리(d2)가 5um 이상이 되도록 함으로써 제2절연막(150)의 일부가 떨어져나가 불량을 야기하는 것을 효과적으로 방지할 수 있음을 실험적으로 확인할 수 있었다. 특히 제2거리(d2)가 10um 이상이 되도록 할 경우, 제2절연막(150)이 전혀 떨어져 나가지 않음을 확인할 수 있었다. 물론 제2거리(d2)를 무한정 늘릴 수 없으며, 다른 구성요소들과의 위치관계 상 20um 이내로 유지하는 것이 바람직하다.
한편, 도 5에 도시된 것과 같이, 제1절연막(140)과 제2절연막(150)은 전극전원공급라인(VSS) 외측에도 존재한다. 이때 전극전원공급라인(VSS) 외측에서도 제1절연막(140)의 끝단과 제2절연막(150)의 끝단 사이의 제3거리(d3)를 정의할 수 있는데, 이 제3거리(d3)는 전술한 것과 같은 제1거리(d1)와 같을 수 있다. 전극전원공급라인(VSS) 외측에서, 예컨대 전원공급라인(VDD) 상에서 제2절연막(150)의 끝단이 연장된 방향(-x 방향)은, 전극전원공급라인(VSS) 상에서 제2절연막(150)의 제2끝단(EP2)이 연장된 방향(-x 방향)과 일치하기 때문이다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다. 본 실시예에 따른 디스플레이 장치가 도 5 등을 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 제1절연막(140)이 갖는 제1곡률반경(140R)과 제2절연막(150)이 갖는 제2곡률반경(150R)의 관계에 대한 점이다. 도 6에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치의 경우, 제1절연막(140)의 전극전원공급라인(VSS) 상의 제1끝단(EP1)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분은 제1곡률반경(140R)을 갖는다. 제2절연막(150) 역시 전극전원공급라인(VSS) 상의 제2끝단(EP2)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분은 제2곡률반경(150R)을 갖는다. 이때, 제2곡률반경(150R)이 제1곡률반경(140R)보다 크도록 할 수 있다.
전술한 것과 같이 사전설정된 형상의 제2절연막(150)을 형성한 후, 에어건 등으로 에어를 분사하게 된다. 에어건 등이 -x 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로 기판(100)에 대해 에어를 분사할 시, 또는 +y 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로 기판(100)에 대해 에어를 분사할 시, 제2절연막(150)에 있어서 가장 많은 압력이 인가되는 부분은, 전극전원공급라인(VSS) 상의 제2끝단(EP2)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분이다. 제2절연막(150)의 형상을 고려하면 해당 부분이 돌출된 형상을 갖기 때문이다. 따라서 해당 부분이 90도 각도가 아니라 곡률을 갖는 형상이 되도록 함으로써, 제조 과정에서 해당 부분이 떨어져 나가는 것을 효과적으로 방지할 수 있다. 특히 곡률반경이 크면 클수록 인가되는 에어의 압력에 의해 손상될 가능성이 낮아지기에, 제2절연막(150)의 제2곡률반경(150R)이 제1절연막(140)의 제1곡률반경(140R)보다 크게 할 수 있다.
물론 본 발명이 도 6에 도시된 것과 같은 형상을 갖는 것에 한정되는 것은 아니다. 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도인 도 7에 도시된 것과 같이, 제1절연막(140)의 전극전원공급라인(VSS) 상의 제1끝단(EP1)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분이, 전극전원공급라인(VSS) 상에서 제1가장자리(E1, 도 1 참조) 및 제3가장자리(E3, 도 1 참조)와 교차하는 방향으로 연장된 제1직선부(140SL)를 가질 수 있다. 제2절연막(150)의 경우에도, 제2절연막(150)의 전극전원공급라인(VSS) 상의 제2끝단(EP2)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분이, 전극전원공급라인(VSS) 상에서 제1가장자리(E1) 및 제3가장자리(E3)와 교차하는 방향으로 연장된 제2직선부(150SL)를 가질 수 있다. 이때, 제2직선부(150SL)가 제1직선부(140SL)보다 길도록 하여, 도 6을 참조하여 전술한 것과 동일 및/또는 유사한 효과를 얻을 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다. 본 실시예에 따른 디스플레이 장치가 도 5를 참조하여 전술한 디스플레이 장치와 상이한 점은, 제2절연막(150)의 형상이 다르다는 점이다.
본 실시예에 따른 디스플레이 장치의 경우에도, 제1절연막(140)과 제2절연막(150)을 갖는다. 제1절연막(140)은 도 5를 참조하여 전술한 것과 같이, 기판의 일부로서 전극전원공급라인(VSS)보다 기판의 중앙부에 더 가까운 부분과, 전극전원공급라인(VSS)의 일부를 덮는다. 이때 제1절연막(140)은 전극전원공급라인(VSS)의 제2부분(P2)의 일부와 제1부분(P1)을 덮어, 전극전원공급라인(VSS) 상에서 제1끝단(EP1)을 갖는다. 제1절연막(140)을 덮는 제2절연막(150)도, 전극전원공급라인(VSS) 상에서 제2끝단(EP2)을 갖는다.
이때, 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)와 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제2거리(d2) 중 적어도 어느 하나는, 전극전원공급라인(VSS)의 기판의 중앙부 방향의 가장자리를 따라서 서로 상이한 제1값과 제2값을 교번하여 갖는다. 도 8에서는 제2거리(d2)가 전극전원공급라인(VSS)의 기판의 중앙부 방향의 제2부분(P2)을 따라서 서로 상이한 제1값(d21)과 제2값(d22)을 교번하여 갖는 것으로 도시하고 있다.
도 5를 참조하여 전술한 것과 같이, 사전설정된 형상의 제2절연막(150)을 형성한 후 에어건 등을 이용해 에어를 분사하는 과정에서 제2절연막(150)의 일부가 떨어져 나갈 수도 있다. 하지만 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이, 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제2거리(d2)가 전극전원공급라인(VSS)의 기판의 중앙부 방향의 제2부분(P2)을 따라서 서로 상이한 제1값(d21)과 제2값(d22)을 교번하여 갖는다. 이에 따라 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분에서의 제2절연막(150)의 제2끝단(EP2)의 길이가 길어지기에, 제2절연막(150)의 제2끝단(EP2) 근방과 전극전원공급라인(VSS)의 접합력을 높일 수 있다. 특히 제1값(d21)과 제2값(d22) 중 더 큰 값인 제2값(d22)이 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)보다 크도록 함으로써, 제2절연막(150)의 일부가 전극전원공급라인(VSS)으로부터 떨어져 나가는 것을 효과적으로 방지할 수 있다. 제1값(d21)과 제2값(d22) 중 더 작은 값인 제1값(d21)은, 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)와 같을 수 있다.
참고로, 제1값(d21)과 제2값(d22) 중 더 큰 값은 5um 이상이 되도록 함으로써 제2절연막(150)의 일부가 떨어져나가 불량을 야기하는 것을 효과적으로 방지할 수 있음을 실험적으로 확인할 수 있었다. 특히 제1값(d21)과 제2값(d22) 중 더 큰 값이 10um 이상이 되도록 할 경우, 제2절연막(150)이 전혀 떨어져 나가지 않음을 확인할 수 있었다. 물론 제1값(d21)과 제2값(d22) 중 더 큰 값을 무한정 늘릴 수 없으며, 다른 구성요소들과의 위치관계 상 20um 이내로 유지하는 것이 바람직하다.
물론 에어건이 전술한 것과 같이 -x 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로 기판(100)에 대해 에어를 분사하는 것이 아니라, +y 방향 벡터와 -z 방향 벡터의 합이 이루는 방향으로 기판(100)에 대해 에어를 분사할 수도 있다. 이 경우에는 도 8에 도시된 것과 달리 제1거리(d1)가 전극전원공급라인(VSS)의 기판의 중앙부 방향의 제1부분(P1)을 따라서 서로 상이한 제1값과 제2값을 교번하여 갖도록 할 수 있다. 이 경우 제2거리(d2)는 전극전원공급라인(VSS)의 기판의 중앙부 방향의 제2부분(P2)을 따라서 일정할 수 있다.
본 발명이 이와 같은 경우들에 한정되는 것은 아니며, 필요에 따라서는 도 8에 도시된 것과 같이 제2거리(d2)가 전극전원공급라인(VSS)의 기판의 중앙부 방향의 제2부분(P2)을 따라서 서로 상이한 제1값(d21)과 제2값(d22)을 교번하여 갖도록 하면서, 제1거리(d1)도 전극전원공급라인(VSS)의 기판의 중앙부 방향의 제1부분(P1)을 따라서 서로 상이한 제3값과 제4값을 교번하여 갖도록 할 수도 있다. 여기서 제3값은 제1값과 같고 제4값은 제2값과 같을 수 있다.
한편, 도 8에 도시된 것과 같이, 제1절연막(140)과 제2절연막(150)은 전극전원공급라인(VSS) 외측에도 존재한다. 이때 전극전원공급라인(VSS) 외측에서도 제1절연막(140)의 끝단과 제2절연막(150)의 끝단 사이의 제3거리(d3)를 정의할 수 있는데, 이 제3거리(d3)는 전술한 것과 같은 제1거리(d1)와 같을 수 있다. 전극전원공급라인(VSS) 외측에서, 예컨대 전원공급라인(VDD) 상에서 제2절연막(150)의 끝단이 연장된 방향(-x 방향)은, 전극전원공급라인(VSS) 상에서 제2절연막(150)의 제2끝단(EP2)이 연장된 방향(-x 방향)과 일치하기 때문이다.
도 8에서는 제2절연막(150)의 전극전원공급라인(VSS) 상의 제2끝단(EP2)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분이 대략 90도 각도로 절곡된 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 도 6을 참조하여 전술한 것과 같은 구조가 도 8에도 적용될 수 있음은 물론이다.
즉, 도 8에 도시된 것과 같은 구조에서, 도 6을 참조하여 전술한 것과 같이, 제1절연막(140)의 전극전원공급라인(VSS) 상의 제1끝단(EP1)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분은 제1곡률반경(140R)을 갖고, 제2절연막(150) 역시 전극전원공급라인(VSS) 상의 제2끝단(EP2)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분은 제2곡률반경(150R)을 가지며, 이때 제2곡률반경(150R)이 제1곡률반경(140R)보다 크도록 할 수 있다.
또는, 도 8에 도시된 것과 같은 구조에서, 도 7을 참조하여 전술한 것과 같이, 제1절연막(140)의 전극전원공급라인(VSS) 상의 제1끝단(EP1)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분이, 전극전원공급라인(VSS) 상에서 제1가장자리(E1, 도 1 참조) 및 제3가장자리(E3, 도 1 참조)와 교차하는 방향으로 연장된 제1직선부(140SL)를 갖도록 할 수 있다. 제2절연막(150)의 경우에도, 제2절연막(150)의 전극전원공급라인(VSS) 상의 제2끝단(EP2)의 일부로서 전극전원공급라인(VSS)의 제2부분(P2)을 가로지르도록 절곡된 부분이, 전극전원공급라인(VSS) 상에서 제1가장자리(E1) 및 제3가장자리(E3)와 교차하는 방향으로 연장된 제2직선부(150SL)를 갖도록 할 수 있다. 이때, 제2직선부(150SL)가 제1직선부(140SL)보다 길도록 하여, 도 6을 참조하여 도 8에 도시된 구조를 변형한 것과 동일 및/또는 유사한 효과를 얻을 수 있다.
지금까지는 제1박막트랜지스터(210)의 제1게이트전극(213)과 제2박막트랜지스터(220)의 제2게이트전극(223)이 동일한 층 상에 위치하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다.
예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 9와 도 9의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 10에 도시된 것과 같이, 제1게이트절연막(121) 외에 제1박막트랜지스터(210)의 제1게이트전극(213)을 덮는 제2게이트절연막(122)을 더 구비하고, 제2박막트랜지스터(220)의 제2게이트전극(223)은 그러한 제2게이트절연막(122) 상에 위치할 수 있다. 즉, 제1게이트전극(213)과 제2게이트전극(223)은 상이한 층에 위치할 수 있다. 물론 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)은 제2게이트전극(223)을 덮는 층간절연막(131) 상에 위치한다. 제2게이트절연막(122)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 이 경우, 전극전원공급라인(VSS)은 도 9에 도시된 것과 같이 제2게이트절연막(122) 상에 위치할 수 있다. 이러한 전극전원공급라인(VSS)은 제2게이트전극(223)을 형성할 시 동일 물질로 동일한 층 상에 동시에 형성할 수 있다. 참고로 도 9 및 도 10은 도 1과 도 2에 표시된 A-A' 선, B-B' 선 및/또는 C-C' 선을 따라 취한 단면도로 이해될 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우에도, 도 5 내지 도 8을 참조하여 전술한 실시예에 따른 디스플레이 장치에서의 설명이 그대로 적용될 수 있다. 즉, 도 5 내지 도 8을 참조하여 전술한 실시예들에서의 제1절연막(140)과 제2절연막(150)의 형상 등에 대한 설명이, 본 실시예에 따른 디스플레이 장치에도 적용될 수 있다. 예컨대 전극전원공급라인(VSS)의 제1부분(P1)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제1거리(d1)가, 전극전원공급라인(VSS)의 제2부분(P2)을 덮는 부분에서 제1끝단(EP1)과 제2끝단(EP2) 사이의 제2거리(d2)와 상이할 수 있다.
이를 위해 층간절연막(131)은 배선인 전극전원공급라인(VSS) 상에서 제3끝단(EP3)을 가져 전극전원공급라인(VSS)을 노출시키고, 층간절연막(131)을 덮는 제1절연막(140)과 제2절연막(150)이 전극전원공급라인(VSS)과 컨택한다. 이때 층간절연막(131)은 디스플레이영역(DA) 내에 위치하는 부분이, 주변영역(PA)에 위치하는 부분과 물리적으로 분리되어 이격될 수 있다. 이에 따라 도 10에서는 C-C'부분에서 층간절연막(131)이 전극전원공급라인(VSS)과 전원라인(VDD) 사이의 공간을 덮고, 전극전원공급라인(VSS)과 전원라인(VDD) 각각의 상에서 끝단을 갖는 것으로 도시하고 있다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 지금까지는 제2절연막(150)의 전극전원공급라인(VSS) 상의 제2끝단(EP2)이 전극전원공급라인(VSS)에 컨택하는 경우에 대해 설명하였지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 도 11에 도시된 것과 같이, 제2절연막(150)의 전극전원공급라인(VSS) 상의 제2끝단(EP2)이 제1절연막(140) 상에 위치할 수도 있다. 이 경우 제1절연막(140)과 제2절연막(150)은 모두 유기물이기에 제1절연막(140)과 제2절연막(150) 사이의 접합력이 높아, 에어건 등에 의한 에어가 인가되더라도 제2절연막(150)의 제2끝단(EP2)이 떨어져 나가는 것을 효과적으로 방지할 수 있다.
도 11은 도 3의 변형예로서 도시하고 있지만, 도 9의 변형예라 할 수 있는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 12에 도시된 것과 같이, 제2절연막(150)의 전극전원공급라인(VSS) 상의 제2끝단(EP2)이 제1절연막(140) 상에 위치하도록 변형될 수도 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
E14: 제14가장자리 EP1: 제1끝단
EP2: 제2끝단 d13: 제13거리
P1: 제1부분 P2: 제2부분
100: 기판 110: 버퍼층
121,122: 제1,2게이트절연막 131: 층간절연막
140, 150: 제1,2절연막 210, 220: 박막트랜지스터
310, 320: 디스플레이소자

Claims (18)

  1. 제1가장자리와, 상기 제1가장자리 반대편에 위치한 제2가장자리와, 상기 제1가장자리의 일측과 상기 제2가장자리의 일측을 연결하는 제3가장자리를 갖는, 기판;
    상기 기판의 가장자리들 중 적어도 하나를 따라 연장되며, 상기 기판의 중앙부 방향의 내측 가장자리가, 상기 제3가장자리에 평행한 제1부분과, 상기 제1부분과 교차하는 방향으로 연장되며 상기 기판의 중앙부로부터 멀어지는 방향으로 연장된 제2부분을 갖는, 배선;
    상기 기판의 일부로서 상기 배선보다 상기 기판의 중앙부에 더 가까운 부분과, 상기 배선의 상기 제2부분의 일부와 상기 제1부분을 덮도록 상기 배선의 일부를 덮으며, 상기 배선 상에서 제1끝단을 갖는, 제1절연막; 및
    상기 제1절연막을 덮고 상기 배선 상에서 제2끝단을 가지며, 상기 배선의 상기 제1부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제1거리가, 상기 배선의 상기 제2부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제2거리와 상이한, 제2절연막;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 배선 외측에서의 상기 제1절연막의 끝단과 상기 제2절연막의 끝단 사이의 제3거리는 상기 제1거리와 같은, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제2거리는 상기 제1거리보다 긴, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2거리는 5um 이상인, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 제2거리는 10um 이상인, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 제1곡률반경을 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 제1곡률반경보다 큰 제2곡률반경을 갖는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장된 제1직선부를 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장되며 상기 제1직선부보다 긴 제2직선부를 갖는, 디스플레이 장치.
  8. 제1가장자리와, 상기 제1가장자리 반대편에 위치한 제2가장자리와, 상기 제1가장자리의 일측과 상기 제2가장자리의 일측을 연결하는 제3가장자리를 갖는, 기판;
    상기 기판의 가장자리들 중 적어도 하나를 따라 연장되며, 상기 기판의 중앙부 방향의 내측 가장자리가, 상기 제3가장자리에 평행한 제1부분과, 상기 제1부분과 교차하는 방향으로 연장되며 상기 기판의 중앙부로부터 멀어지는 방향으로 연장된 제2부분을 갖는, 배선;
    상기 기판의 일부로서 상기 배선보다 상기 기판의 중앙부에 더 가까운 부분과, 상기 배선의 상기 제2부분의 일부와 상기 제1부분을 덮도록 상기 배선의 일부를 덮으며, 상기 배선 상에서 제1끝단을 갖는, 제1절연막; 및
    상기 제1절연막을 덮고 상기 배선 상에서 제2끝단을 갖는, 제2절연막;
    을 구비하고,
    상기 배선의 상기 제1부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제1거리와 상기 배선의 상기 제2부분을 덮는 부분에서 상기 제1끝단과 상기 제2끝단 사이의 제2거리 중 적어도 어느 하나는, 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 서로 상이한 제1값과 제2값을 교번하여 갖는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1거리와 상기 제2거리 중 어느 하나만이, 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 서로 상이한 제1값과 제2값을 교번하여 갖는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1거리와 상기 제2거리 중 다른 하나는, 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 일정한, 디스플레이 장치.
  11. 제9항에 있어서,
    상기 제2거리가 상기 배선의 상기 기판의 중앙부 방향의 가장자리를 따라서 서로 상이한 제1값과 제2값을 교번하여 갖는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 배선 외측에서의 상기 제1절연막의 끝단과 상기 제2절연막의 끝단 사이의 제3거리는 상기 제1거리와 같은, 디스플레이 장치.
  13. 제9항에 있어서,
    상기 제1값과 상기 제2값 중 더 큰 값은 상기 제1거리와 상기 제2거리 중 다른 하나보다 큰, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1값과 상기 제2값 중 더 작은 값은 상기 제1거리와 상기 제2거리 중 다른 하나와 같은, 디스플레이 장치.
  15. 제8항에 있어서,
    상기 제1값과 상기 제2값 중 더 큰 값은 5um 이상인, 디스플레이 장치.
  16. 제8항에 있어서,
    상기 제1값과 상기 제2값 중 더 큰 값은 10um 이상인, 디스플레이 장치.
  17. 제8항에 있어서,
    상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 제1곡률반경을 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 제1곡률반경보다 큰 제2곡률반경을 갖는, 디스플레이 장치.
  18. 제8항에 있어서,
    상기 제1절연막의 상기 제1끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장된 제1직선부를 갖고, 상기 제2절연막의 상기 제2끝단의 일부로서 상기 배선의 상기 제2부분을 가로지르도록 절곡된 부분은 상기 배선 상에서 상기 제1가장자리 및 상기 제3가장자리와 교차하는 방향으로 연장되며 상기 제1직선부보다 긴 제2직선부를 갖는, 디스플레이 장치.
KR1020180062902A 2018-05-31 2018-05-31 디스플레이 장치 KR102537444B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180062902A KR102537444B1 (ko) 2018-05-31 2018-05-31 디스플레이 장치
US16/375,063 US10868101B2 (en) 2018-05-31 2019-04-04 Display apparatus
EP19175774.9A EP3579278B1 (en) 2018-05-31 2019-05-21 Display apparatus
CN201910461619.5A CN110556385A (zh) 2018-05-31 2019-05-30 显示装置
US17/095,857 US11329121B2 (en) 2018-05-31 2020-11-12 Display apparatus
US17/728,474 US11832485B2 (en) 2018-05-31 2022-04-25 Display apparatus
US18/519,742 US20240090289A1 (en) 2018-05-31 2023-11-27 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180062902A KR102537444B1 (ko) 2018-05-31 2018-05-31 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190137206A KR20190137206A (ko) 2019-12-11
KR102537444B1 true KR102537444B1 (ko) 2023-05-30

Family

ID=66630154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062902A KR102537444B1 (ko) 2018-05-31 2018-05-31 디스플레이 장치

Country Status (4)

Country Link
US (4) US10868101B2 (ko)
EP (1) EP3579278B1 (ko)
KR (1) KR102537444B1 (ko)
CN (1) CN110556385A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537444B1 (ko) * 2018-05-31 2023-05-30 삼성디스플레이 주식회사 디스플레이 장치
CN112838110B (zh) * 2021-01-04 2022-09-16 厦门天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
KR100573132B1 (ko) * 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
JP4466550B2 (ja) * 2005-12-08 2010-05-26 ソニー株式会社 表示装置
JP4762749B2 (ja) * 2006-02-14 2011-08-31 日東電工株式会社 配線回路基板およびその製造方法
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101701978B1 (ko) * 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
US8801948B2 (en) 2012-07-02 2014-08-12 Apple Inc. TFT mask reduction
JP5197873B2 (ja) * 2012-07-10 2013-05-15 株式会社ジャパンディスプレイセントラル 液晶表示装置
WO2014092041A1 (ja) 2012-12-13 2014-06-19 コニカミノルタ株式会社 有機エレクトロルミネッセンスデバイスの製造方法
KR102151752B1 (ko) 2013-08-05 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102282996B1 (ko) 2013-10-30 2021-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102188985B1 (ko) * 2014-02-10 2020-12-10 삼성디스플레이 주식회사 터치 패널 및 터치 패널의 제조 방법
KR102213223B1 (ko) * 2014-05-23 2021-02-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102334393B1 (ko) * 2014-11-26 2021-12-01 삼성디스플레이 주식회사 표시 장치
KR102314470B1 (ko) 2015-03-09 2021-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102404577B1 (ko) * 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102370352B1 (ko) 2015-07-29 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101763616B1 (ko) 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102366975B1 (ko) * 2015-07-30 2022-02-25 삼성전자주식회사 반도체 장치
KR102490626B1 (ko) 2015-12-16 2023-01-20 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
KR102560703B1 (ko) * 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
KR102648401B1 (ko) * 2016-09-30 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR20180079503A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치
KR102354247B1 (ko) * 2017-04-24 2022-01-24 삼성디스플레이 주식회사 표시모듈
KR102420079B1 (ko) * 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
US10707284B2 (en) * 2018-04-19 2020-07-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting display panel and manufacturing method thereof
KR102610254B1 (ko) * 2018-05-18 2023-12-07 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법
KR102537444B1 (ko) * 2018-05-31 2023-05-30 삼성디스플레이 주식회사 디스플레이 장치
KR102560102B1 (ko) * 2018-07-13 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102580659B1 (ko) * 2018-10-01 2023-09-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102559089B1 (ko) * 2018-12-19 2023-07-24 엘지디스플레이 주식회사 신축성 표시 장치
KR20210082309A (ko) * 2019-12-24 2021-07-05 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20220246713A1 (en) 2022-08-04
US11329121B2 (en) 2022-05-10
US20190371876A1 (en) 2019-12-05
EP3579278B1 (en) 2024-04-03
US10868101B2 (en) 2020-12-15
EP3579278A1 (en) 2019-12-11
US11832485B2 (en) 2023-11-28
CN110556385A (zh) 2019-12-10
KR20190137206A (ko) 2019-12-11
US20240090289A1 (en) 2024-03-14
US20210083039A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US10256284B2 (en) Display device
US11594692B2 (en) Display apparatus having inorganic insulating layers with contact holes and grooves
TWI764890B (zh) 顯示裝置
US10283574B2 (en) Display apparatus with bending area capable of minimizing manufacturing defects
KR102357392B1 (ko) 디스플레이 장치
US10692953B2 (en) Display apparatus
US10050227B2 (en) Display apparatus
US9793512B2 (en) Display device
US10256165B2 (en) Bendable display apparatus
KR102592956B1 (ko) 디스플레이 장치
US11605693B2 (en) Display apparatus having a bending area with differently shaped wirings
KR102420079B1 (ko) 디스플레이 장치
KR102568782B1 (ko) 디스플레이 장치
US20240090289A1 (en) Display apparatus
KR20180049469A (ko) 디스플레이 장치
KR102550695B1 (ko) 디스플레이 장치
KR102652997B1 (ko) 디스플레이 장치
US11950465B2 (en) Display device with alternating power and data lines

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant