CN117082925A

CN117082925A - 显示装置

Info

Publication number: CN117082925A
Application number: CN202310542453.6A
Authority: CN
Inventors: 崔钟炫; 吴旻贞; 李基准
Original assignee: Samsung Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2022-05-17
Filing date: 2023-05-15
Publication date: 2023-11-17

Abstract

一种显示装置包括：基板，包括显示区域；像素电路，布置在基板的显示区域中,并且包括布线、驱动晶体管、补偿晶体管、第一初始化晶体管和发射控制晶体管；以及发光元件，连接到像素电路。在布线的宽度方向上凹进的沟槽被限定在设置于像素电路内部的布线的至少一部分中。

Description

显示装置

本申请要求于2022年5月17日递交的韩国专利申请第10-2022-0060450号以及于2022年7月1日递交的第10-2022-0081495号的优先权以及从其获得的所有权益，其内容通过引用整体并入本文中。

技术领域

实施例涉及显示装置。

背景技术

近来，显示面板的用途正在多样化。另外，随着显示面板正在变得越来越薄并且越来越轻，其使用范围正在逐渐扩展。

随着显示面板的显示区域所占据的面积扩大，希望将各元件布置在相对窄的外部区域中。

发明内容

通常，当显示装置受到外部冲击时，由于像素电路内部的布线或晶体管的端子可能短路，因此可能出现亮点缺陷。相应地，显示装置的可靠性可能劣化，或者显示质量可能劣化。

实施例包括具有提高的可靠性和显示质量的显示装置。

另外的特征部分地将在下面的描述中阐述并且部分地将根据该描述而显而易见，或者可以通过本公开的所呈现的实施例的实践而获知。

在本公开的实施例中，显示装置包括：基板，包括显示区域；像素电路，布置在基板的显示区域中，并且包括布线、驱动晶体管、补偿晶体管、第一初始化晶体管和发射控制晶体管；以及发光元件，连接到像素电路。在布线的宽度方向上凹进的沟槽被限定在设置于像素电路内部的布线的至少一部分中。

在实施例中，显示装置可以进一步包括将发射控制晶体管的发射控制半导体层连接到发光元件的像素电极的连接电极。发射控制晶体管的发射控制半导体层可以通过接触孔连接到连接电极，并且沟槽可以被提供在包括设置在发射控制晶体管的发射控制栅电极与接触孔之间的半导体层的布线中。

在实施例中，沟槽可以被提供在包括设置在发射控制晶体管的发射控制半导体层与驱动晶体管的驱动半导体层之间的半导体层的布线中。

在实施例中，沟槽可以被提供在包括设置在补偿晶体管的补偿半导体层与第一初始化晶体管的第一初始化半导体层之间的半导体层的布线中。

在实施例中，沟槽可以包括第一沟槽和第二沟槽。第一沟槽可以布置在布线的一侧，第二沟槽可以布置在布线的另一侧，并且第一沟槽可以面对第二沟槽。

在实施例中，显示装置可以进一步包括布置在像素电路内部的连接布线，半导体层可以被提供成多个，并且连接布线可以将彼此分开的半导体层连接，并且与半导体层设置在不同的层中。沟槽可以被提供在连接布线中。

在实施例中，显示装置可以进一步包括：连接电极，将发射控制晶体管的发射控制半导体层连接到发光元件的像素电极，并且通过接触孔连接到发射控制半导体层；以及导电层，设置在发射控制晶体管的发射控制栅电极与接触孔之间，并且被布置为在平面图中以预设间隔与发射控制栅电极分开。

在实施例中，显示装置可以进一步包括：连接电极，将发射控制晶体管的发射控制半导体层连接到发光元件的像素电极，并且通过接触孔连接到发射控制半导体层；以及无机绝缘层，包括限定在发射控制晶体管的发射控制栅电极与接触孔之间的第一凹槽。

在实施例中，显示装置可以进一步包括：连接电极，将发射控制晶体管的发射控制半导体层连接到发光元件的像素电极，并且通过接触孔连接到发射控制半导体层；第一下金属层，设置在基板与发射控制半导体层之间，并且与发射控制晶体管的发射控制栅电极重叠；以及第二下金属层，设置在基板与发射控制半导体层之间，并且与连接电极重叠。

在实施例中，显示装置可以进一步包括桥接布线，桥接布线与发射控制晶体管的发射控制半导体层设置在不同的层中，并且连接到发射控制半导体层。第二凹槽可以被提供在覆盖桥接布线的无机绝缘层中，第二凹槽与桥接布线重叠。

在实施例中，显示装置可以进一步包括：无机绝缘层，布置在显示区域中；以及有机绝缘层，设置在无机绝缘层与发光元件之间。无机绝缘层可以包括围绕像素电路的第三凹槽，并且有机绝缘层可以填充第三凹槽。

在本公开的实施例中，显示装置包括：基板，包括显示区域；像素电路，布置在基板上，并且包括驱动晶体管、补偿晶体管、第一初始化晶体管和发射控制晶体管；无机绝缘层，布置在显示区域中；发光元件，布置在无机绝缘层上并且连接到像素电路；连接电极，将发射控制晶体管的发射控制半导体层连接到发光元件的像素电极，并且通过接触孔连接到发射控制半导体层；以及导电层，设置在发射控制晶体管的发射控制栅电极与接触孔之间，并且被布置为在平面图中以预设间隔与发射控制栅电极分开。

在实施例中，第一凹槽可以被提供在无机绝缘层中，第一凹槽设置在发射控制栅电极与接触孔之间。

在实施例中，显示装置可以进一步包括：第一下金属层，设置在基板与发射控制半导体层之间，并且与发射控制栅电极重叠；以及第二下金属层，设置在基板与发射控制半导体层之间，并且与连接电极重叠。

在实施例中，显示装置可以进一步包括设置在无机绝缘层与发光元件之间的有机绝缘层。无机绝缘层可以包括围绕像素电路的第三凹槽，并且有机绝缘层可以填充第三凹槽。

在实施例中，像素电路可以进一步包括布线，并且在布线的宽度方向上凹进的沟槽可以被限定在布置于像素电路内部的布线的至少一部分中。

在实施例中，沟槽可以被提供在包括设置在发射控制栅电极与接触孔之间的半导体层的布线中。

附图说明

根据以下结合附图进行的描述，本公开的预定实施例的上述及其他特征和优点将更加显而易见，附图中：

图1A和图1B是显示装置的实施例的示意性透视图；

图2是显示面板的实施例的示意性平面图；

图3A和图3B是驱动提供在显示装置中的发光元件的像素电路的示意性等效电路图；

图4是适用于实施例的两个邻近的像素电路的布置图；

图5是图4中的各元件当中的半导体层以及信号线中的一部分的提取的布置图；

图6A至图6C是适用于图4中的一些区域的结构的放大图；

图7是沿着图4的线I-I'和II-II'截取的有机发光元件的截面图；

图8是显示装置的一部分的实施例的示意性截面图；

图9是显示装置的一部分的实施例的示意性截面图；

图10是显示装置的一部分的实施例的示意性截面图；

图11是显示装置的一部分的实施例的示意性截面图；

图12是像素电路被布置在其中的像素区域的实施例的示意性平面图；并且

图13是沿着图12的线III-III'截取的显示装置的一部分的示意性截面图。

具体实施方式

现在将详细地参考实施例，实施例的示例在附图中示出，其中相同的附图标记自始至终指代相同的元件。在这点上，例示性的实施例可以具有不同的形式，并且不应被解释为限于本文中阐述的描述。因此，下面仅通过参考附图描述实施例，以解释该描述的特征。如在本文中使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。在整个公开中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或者其变型。

由于本公开允许各种改变和众多实施例，因此某些实施例将在附图中示出并且在书面描述中进行描述。本公开的效果和特征以及实现它们的方法将参考以下参考附图详细地描述的实施例进行阐明。然而，本公开不限于以下实施例，并且可以以各种形式体现。

在下文中，将参考附图描述实施例，其中相同的附图标记自始至终指代相同的元件并且省略其重复描述。

尽管可以使用诸如“第一”和“第二”这样的术语来描述各种部件，但是这样的部件不必限于上述术语。上述术语用于将一个部件和另一部件区分开。

如本文中所使用的，单数形式“一”和“该(所述)”旨在也包括复数形式，除非上下文另有明确指示。

将理解，本文中使用的术语“包括”和/或“包含”及其变型指明所陈述的特征或部件的存在，但是不排除一个或多个其他特征或部件的添加。

将进一步理解，当层、区域或部件被称为“在”另一层、区域或部件“上”时，它可以直接或间接在该另一层、区域或部件上。也就是说，例如，可以存在居间层、区域或部件。

为了便于说明，可能夸大或缩小附图中的元件的大小。作为示例，为了便于描述，附图中示出的每个元件的大小和厚度是任意表示的，并且因此，本公开不必限于此。

在特定实施例可以被不同地实现的情况下，特定的工艺顺序可以以与所描述的顺序不同的顺序被执行。作为示例，连续描述的两个工艺可以基本上同时被执行，或者以相反的顺序被执行。

将理解，当层、区域或部件被称为“连接”到另一层、区域或部件时，它可以“直接连接”到该另一层、区域或部件，或者可以“间接连接”到该另一层、区域或部件，其中其他层、区域或部件介于其间。例如，将理解，当层、区域或部件被称为“电连接”到另一层、区域或部件时，它可以“直接电连接”到该另一层、区域或部件，或者可以“间接电连接”到该另一层、区域或部件，其中其他层、区域或部件介于其间。

考虑到所讨论的测量以及与特定量的测量相关联的误差(即，测量系统的限制)，本文中所用的“大约”或“近似”包括陈述的值，并且指在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，诸如“大约”的术语可以指在一个或多个标准偏差内，或者在陈述的值的±30％、±20％、±10％、±5％内。

除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常所理解的含义相同的含义。将进一步理解，诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域和本公开的背景中的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文中明确地如此定义。

在本说明书中，“A和/或B”指A或B、或者A和B。在本说明书中，“A和B中的至少一个”指A或B、或者A和B。

图1A和图1B是显示装置的实施例的示意性透视图。

参考图1A和图1B，显示装置1是用于显示运动图像或静止图像的装置，并且可以包括诸如移动电话、智能电话、平板个人计算机、移动通信终端、电子记事本、电子书、便携式多媒体播放器(“PMP”)、导航装置或超移动个人计算机(“UMPC”)等的便携式电子装置。在可替代的实施例中，显示装置1可以用作包括电视、笔记本计算机、监视器、广告牌或物联网(“IoT”)装置等的各种产品的显示屏。另外，实施例中的显示装置1可以用在包括智能手表、手表电话、眼镜式显示器和头戴式显示器(“HMD”)的可穿戴设备中。另外，实施例中的显示装置1可以用作汽车的仪表面板、汽车的中央仪表盘、布置在仪表板上的中央信息显示器(“CID”)、代替汽车的后视镜的室内镜显示器以及布置在前座的后侧上作为汽车的后座娱乐设施的显示器。为了便于描述，图1A和图1B示出了实施例中的显示装置1用作智能电话。

显示装置1在平面图中可以具有四边形(例如，矩形)形状。在实施例中，在平面图中，显示装置1可以具有包括x方向上的短边和y方向上的长边的四边形形状。x方向上的短边与y方向上的长边相交的拐角可以是圆弧的以具有预设的曲率，或者可以被形成为具有直角。显示装置1的平面形状不限于矩形，而可以是其他多边形、椭圆形或不规则形状。

显示装置1可以包括显示区域DA以及位于显示区域DA外面的外围区域PA。显示区域DA通过从像素发射的光显示图像。显示装置1可以如图1A中所示以条式携带，或者如图1B中所示以可折叠式携带。在实施例中，如图1B中所示，显示装置1可以围绕与显示区域DA交叉的轴AX被折叠。

图2是显示面板的实施例的示意性平面图。

参考图2，在显示装置1的显示面板100中，布置在显示区域DA中的像素P可以通过布置在与各个像素P相对应的相关位置处的发光元件(例如，发光二极管)发射红光、绿光和蓝光。晶体管和信号线(例如，数据线DL和扫描线SL)可以布置在显示区域DA中。晶体管电连接到发光元件和信号线。数据线DL可以在显示区域DA中在y方向上延伸，并且扫描线SL可以在显示区域DA中在x方向上延伸。

外围区域PA可以在显示区域DA外面，并且可以围绕整个显示区域DA。

第一扫描驱动器20和第二扫描驱动器30可以布置在外围区域PA中，并且电连接到扫描线SL。在实施例中，扫描线SL中的一些可以电连接到第一扫描驱动器20，并且其余可以连接到第二扫描驱动器30。第一扫描驱动器20和第二扫描驱动器30可以生成扫描信号，并且生成的扫描信号可以通过扫描线SL被传输到电连接到发光元件的晶体管。

第一扫描驱动器20和第二扫描驱动器30可以分别布置在显示区域DA的相反两侧。在实施例中，如图2中所示，第一扫描驱动器20可以布置在显示区域DA的左侧，并且第二扫描驱动器30可以布置在显示区域DA的右侧。在另一实施例中，可以省略第一扫描驱动器20和第二扫描驱动器30中的一个。

驱动电压供应线60可以布置在外围区域PA中。驱动电压供应线60可以布置在基板110(参考图7至图11以及图13)的其中布置有端子部分50的一侧(例如，图2中的下侧)与显示区域DA之间。

公共电压供应线70可以布置在外围区域PA中，并且具有包括一个开放侧并沿着显示区域DA延伸的环形形状。如图2中所示，整个公共电压供应线70可以具有U形。公共电压供应线70可以沿着除了基板110的其中布置有端子部分50的这一侧之外的其他侧(例如，图2中的左侧、右侧和上侧)延伸。相应地，第一扫描驱动器20可以布置在公共电压供应线70的一部分与显示区域DA之间，并且第二扫描驱动器30可以布置在公共电压供应线70的另一部分与显示区域DA之间。

集成电路元件40可以布置在外围区域PA中。集成电路元件40可以布置在基板110的其中布置有端子部分50的一侧与显示区域DA之间。集成电路元件40可以包括数据驱动器。在说明书中，集成电路元件40可以代表数据驱动器。集成电路元件40可以电连接到布置在其下方的焊盘电极。由集成电路元件40(例如，数据驱动器)生成的数据信号可以通过布置在引入区域POA中的连接线1100被传输到布置在显示区域DA中的信号线(例如，数据线DL)。引入区域POA是外围区域PA的一部分，并且对应于集成电路元件40与显示区域DA之间的区域。

端子部分50可以包括端子51、52、53和54。端子51、52、53和54可以被绝缘层暴露而不被覆盖，并且电连接到布置在柔性印刷电路板80上的控制器SC。柔性印刷电路板80可以包括与端子部分50相对应的对置端子80T。柔性印刷电路板80的对置端子80T可以电连接到端子51、52、53和54。控制器SC可以生成用于控制第一扫描驱动器20和第二扫描驱动器30以及集成电路元件40的控制信号。生成的控制信号可以通过端子51和53被传输到第一扫描驱动器20和第二扫描驱动器30以及集成电路元件40。控制器SC可以分别通过端子52和54将驱动电压和公共电压传输到驱动电压供应线60和公共电压供应线70。

图3A和图3B是驱动设置在显示装置中的发光元件的像素电路的示意性等效电路图。如上面参考图2描述的，每个像素P可以通过发光元件(例如，发光二极管)ED发光。发光元件ED可以电连接到像素电路PC。

参考图3A，像素电路PC可以包括第一至第七晶体管T1、T2、T3、T4、T5、T6和T7。取决于晶体管的类型(N型或P型)和/或操作条件，晶体管的第一端子可以是源电极或漏电极，并且第二端子可以是不同于第一端子的电极。在实施例中，在第一端子是源电极的情况下，第二端子可以是漏电极。

像素电路PC可以连接到第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、发射控制线EL、数据线DL、驱动电压线PL和初始化电压线VIL。第一扫描线SL1传输第一扫描信号GW，第二扫描线SL2传输第二扫描信号GI，第三扫描线SL3传输第三扫描信号GB，发射控制线EL传输发射控制信号EM，数据线DL传输数据信号DATA，驱动电压线PL传输驱动电压ELVDD，并且初始化电压线VIL传输初始化电压VINT。在实施例中，第二扫描线SL2和第三扫描线SL3可以彼此连接并且提供相同的信号。也就是说，在实施例中，第二扫描信号GI和第三扫描信号GB可以是相同的信号。

第一晶体管T1(也称为驱动晶体管)可以连接在驱动电压线PL与发光元件ED之间。第一晶体管T1可以连接在第一节点N1与第三节点N3之间。第一晶体管T1可以通过第五晶体管T5连接到驱动电压线PL，并且通过第六晶体管T6电连接到发光元件ED。第一晶体管T1包括栅电极、第一端子和第二端子。栅电极连接到第二节点N2，第一端子连接到第一节点N1，并且第二端子连接到第三节点N3。驱动电压线PL可以将驱动电压ELVDD传输到第一晶体管T1。第一晶体管T1充当驱动晶体管，根据第二晶体管T2的开关操作接收数据信号DATA，并且将驱动电流Ied供应给发光元件ED。

第二晶体管T2(也称为数据写入晶体管)可以连接在数据线DL与第一节点N1之间。第二晶体管T2可以通过第五晶体管T5连接到驱动电压线PL。第二晶体管T2可以包括栅电极、第一端子和第二端子。栅电极连接到第一扫描线SL1，第一端子连接到数据线DL，并且第二端子连接到第一节点N1。第二晶体管T2可以根据通过第一扫描线SL1传输的第一扫描信号GW被导通，并且可以执行将数据信号DATA传输到第一节点N1的开关操作。数据信号DATA通过数据线DL被传输。

第三晶体管T3(也称为补偿晶体管)可以连接在第二节点N2与第三节点N3之间。第三晶体管T3可以通过第六晶体管T6连接到发光元件ED。第三晶体管T3可以包括栅电极、第一端子和第二端子。栅电极连接到第一扫描线SL1，第一端子连接到第二节点N2，并且第二端子连接到第三节点N3。第三晶体管T3可以根据第一扫描信号GW被导通，以通过将第一晶体管T1二极管连接来补偿第一晶体管T1的阈值电压。第一扫描信号GW通过第一扫描线SL1被传输。

第四晶体管T4(也称为第一初始化晶体管)可以连接在第二节点N2与初始化电压线VIL之间。第四晶体管T4可以包括栅电极、第一端子和第二端子。栅电极连接到第二扫描线SL2，第一端子连接到第二节点N2，并且第二端子连接到初始化电压线VIL。第四晶体管T4可以根据第二扫描信号GI被导通，以通过将初始化电压VINT传输到第一晶体管T1的栅电极来初始化第一晶体管T1的栅电压。第二扫描信号GI通过第二扫描线SL2被传输。

第五晶体管T5(也称为操作控制晶体管)可以连接在驱动电压线PL与第一节点N1之间。第六晶体管T6(也称为发射控制晶体管)可以连接在第三节点N3与发光元件ED之间。第五晶体管T5可以包括栅电极、第一端子和第二端子。栅电极连接到发射控制线EL，第一端子连接到驱动电压线PL，并且第二端子连接到第一节点N1。第六晶体管T6可以包括栅电极、第一端子和第二端子。栅电极连接到发射控制线EL，第一端子连接到第三节点N3，并且第二端子连接到发光元件ED的像素电极。第五晶体管T5和第六晶体管T6根据发射控制信号EM被同时导通，并且驱动电流Ied流过发光元件ED。发射控制信号EM通过发射控制线EL被传输。

第七晶体管T7(也称为第二初始化晶体管)可以连接在发光元件ED与初始化电压线VIL之间。第七晶体管T7可以包括栅电极、第一端子和第二端子。栅电极连接到第三扫描线SL3，第一端子连接到第六晶体管T6的第二端子和发光元件ED的像素电极，并且第二端子连接到初始化电压线VIL。第七晶体管T7可以根据第三扫描信号GB被导通，以通过将初始化电压VINT传输到发光元件ED的像素电极来初始化发光元件ED的像素电极的电压。第三扫描信号GB通过第三扫描线SL3被传输。

电容器Cst可以包括第一电极和第二电极。第一电极连接到第一晶体管T1的栅电极，并且第二电极连接到驱动电压线PL。电容器Cst可以通过存储并保持与分别连接到第一晶体管T1的栅电极和驱动电压线PL的相反两端的电压之间的差相对应的电压，来保持施加到第一晶体管T1的栅电极的电压。

发光元件ED可以包括像素电极(也称为第一电极或阳极)和对电极(也称为第二电极或阴极)。对电极可以接收公共电压ELVSS。发光元件ED可以通过从第一晶体管T1接收驱动电流Ied并发光来显示图像。

在图3A中示出了第一至第七晶体管T1、T2、T3、T4、T5、T6和T7是P型晶体管。然而，本公开不限于此。在实施例中，第一至第七晶体管T1、T2、T3、T4、T5、T6和T7可以是N型晶体管，或者第一至第七晶体管T1、T2、T3、T4、T5、T6和T7中的一些可以是N型晶体管并且其余可以是P型晶体管。

在图3B中示出了第一至第七晶体管T1、T2、T3、T4、T5、T6和T7中的第三晶体管T3和第四晶体管T4是N型晶体管，并且其余是P型晶体管。这里，第三晶体管T3和第四晶体管T4可以包括包含氧化物的半导体层，并且其余可以包括包含硅的半导体层。

实施例中的发光元件ED可以是诸如有机发光元件、无机发光元件或量子点发光元件的各种显示元件。

通常，当显示装置受到外部冲击时，由于像素电路内部的布线或晶体管的端子可能短路，因此可能出现其中无论像素电路的驱动如何，发光元件都持续接通的亮点缺陷。这种亮点可容易看得见，并且可以导致功耗。

为了使这些亮点变暗，实施例提供在发生外部冲击的情况下可以防止驱动电流被传输到发光元件的结构。

在图3A和图3B的像素电路PC中，第六晶体管T6的第二端子与像素电极之间的第一区域B1、第六晶体管T6的第一端子与第三晶体管T3的第二端子之间的第二区域B2以及第三晶体管T3的第一端子与第四晶体管T4的第一端子之间的第三区域B3中的至少一个区域被切断并断开连接的情况下，驱动电流无法流过发光元件ED并且发光元件ED可以变暗。

因此，实施例中的像素电路PC采用其中第一区域B1、第二区域B2和第三区域B3中的一个区域容易由于外部冲击而被断开连接的结构。

图4是适用于实施例的两个邻近的像素电路的布置图。图5是图4中的各元件当中的半导体层以及信号线中的一部分的提取的布置图。图6A至图6C是适用于图4中的一些区域的结构的放大图。图7是沿着图4的线I-I'和II-II'截取的有机发光元件的截面图。

如图4和图5中所示，实施例中的显示装置可以包括各自在x方向上延伸的第一扫描线SL1、第二扫描线SL2、水平驱动电压线HPL、发射控制线EL和初始化电压线VIL以及各自在与x方向交叉的y方向上延伸的数据线DL和驱动电压线PL。

第一扫描线SL1、第二扫描线SL2和发射控制线EL可以包括相同的材料，并且设置在同一层中。在实施例中，第一扫描线SL1、第二扫描线SL2和发射控制线EL可以设置在第一栅绝缘层112(参考图7)上，可以包括包含铝(Al)、铜(Cu)、钛(Ti)或钼(Mo)等的导电材料，并且可以包括包含上述材料的单层或多层。

水平驱动电压线HPL和初始化电压线VIL可以与第一扫描线SL1设置在不同的层中。在实施例中，水平驱动电压线HPL和初始化电压线VIL可以设置在第二栅绝缘层113(参考图7)上。水平驱动电压线HPL和初始化电压线VIL可以包括包含铝(Al)、铜(Cu)、钛(Ti)或钼(Mo)的导电材料，并且可以包括包含上述材料的单层或多层。

数据线DL和驱动电压线PL可以与水平驱动电压线HPL设置在不同的层中。在实施例中，数据线DL和驱动电压线PL可以设置在层间绝缘层114(参考图7)上。数据线DL和驱动电压线PL可以包括包含铝(Al)、铜(Cu)、钛(Ti)或钼(Mo)的导电材料，并且可以包括包含上述材料的单层或多层。

驱动电压线PL可以通过接触孔CNT3连接到设置在不同层中的水平驱动电压线HPL。相应地，驱动电压线PL和水平驱动电压线HPL可以形成网状结构。

另外，显示装置可以包括第一像素电路PC1和第二像素电路PC2。第一像素电路PC1可以具有与第二像素电路PC2的结构相同的结构。与此不同，第一像素电路PC1可以关于假想线与第二像素电路PC2对称。第一像素电路PC1和第二像素电路PC2可以共享第一扫描线SL1、第二扫描线SL2、水平驱动电压线HPL、发射控制线EL和初始化电压线VIL。尽管在下文中，为了便于描述，基于第一像素电路PC1描述导电图案中的一些，但是这些导电图案可以同样布置在第二像素电路PC2中。

另外，实施例中的显示装置可以包括驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6、第二初始化晶体管T7和电容器Cst。

驱动晶体管T1的驱动半导体层A1、数据写入晶体管T2的开关半导体层A2、补偿晶体管T3的补偿半导体层A3、第一初始化晶体管T4的第一初始化半导体层A4、操作控制晶体管T5的操作控制半导体层A5、发射控制晶体管T6的发射控制半导体层A6和第二初始化晶体管T7的第二初始化半导体层A7设置在同一层中，并且包括相同的材料。半导体层A1、A2、A3、A4、A5、A6和A7可以彼此连接并且被弯曲成各种形状。

半导体层A1、A2、A3、A4、A5、A6和A7可以包括多晶硅或非晶硅。在可替代的实施例中，半导体层A1、A2、A3、A4、A5、A6和A7可以包括包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种的氧化物的氧化物半导体材料。

半导体层A1、A2、A3、A4、A5、A6和A7可以包括沟道区以及源区和漏区。源区和漏区在沟道区的相反两侧。在实施例中，源区和漏区可以被掺杂有杂质。杂质可以包括N型杂质或P型杂质。

驱动晶体管T1可以包括驱动半导体层A1和驱动栅电极G1。驱动栅电极G1可以与驱动半导体层A1重叠。另外，电容器Cst可以形成在驱动晶体管T1上方并与驱动晶体管T1重叠。

驱动半导体层A1可以包括驱动沟道区以及驱动源区和驱动漏区。驱动源区和驱动漏区在驱动沟道区的相反两侧。驱动半导体层A1可以具有弯曲形状，并且因此可以被形成得比其他半导体层A2、A3、A4、A5、A6和A7长。在实施例中，驱动半导体层A1可以通过具有多次弯曲的形状(例如，欧米茄或字母S)而在狭窄的空间中具有长的沟道长度。因为驱动半导体层A1形成得长，所以施加到驱动栅电极G1的栅电压的驱动范围变宽，从有机发光元件(例如，有机发光二极管)OLED发射的光的灰度可以被更精确地控制，并且显示质量可以提高。

电容器Cst包括下电极Cst1和上电极Cst2，其中第二栅绝缘层113在下电极Cst1与上电极Cst2之间。这里，驱动栅电极G1可以同时充当下电极Cst1。也就是说，驱动栅电极G1可以与下电极Cst1是一体的。第二栅绝缘层113充当电容器Cst的介电层，并且电容由电容器Cst中累积的电荷以及两个电极Cst1与Cst2之间的电压确定。

下电极Cst1包括岛状浮置电极，包括与发射控制线EL、开关栅电极G2、补偿栅电极G3、第一初始化栅电极G4、操作控制栅电极G5、发射控制栅电极G6和第二初始化栅电极G7的材料相同的材料，并且可以与这些电极形成在同一层中。

上电极Cst2设置在第二栅绝缘层113上。上电极Cst2被设置为与整个下电极Cst1重叠，并且存储开口Sop被限定在上电极Cst2中。存储开口Sop可以被提供为与下电极Cst1重叠。存储开口Sop可以具有穿过上电极Cst2的单闭合曲线形状。这里，单闭合曲线是指当在直线或曲线上画点时具有相同的起点和终点的闭合图形(例如，多边形或圆)。上电极Cst2可以通过接触孔连接到驱动电压线PL，并且可以接收驱动电压。

数据写入晶体管T2包括开关半导体层A2和开关栅电极G2。开关半导体层A2包括开关沟道区以及在开关沟道区的相反两侧的开关源区和开关漏区。开关漏区连接到驱动晶体管T1的驱动源区。

补偿晶体管T3包括补偿半导体层A3和补偿栅电极G3。补偿半导体层A3包括补偿沟道区以及在补偿沟道区的相反两侧的补偿源区和补偿漏区。补偿晶体管T3是双薄膜晶体管，并且包括在补偿晶体管T3中的补偿半导体层A3包括两个补偿沟道区。补偿沟道区之间的区域是杂质掺杂区，并且局部地对应于双薄膜晶体管中的一个薄膜晶体管的源区和另一个薄膜晶体管的漏区。补偿漏区可以通过节点连接线NCL连接到下电极Cst1。补偿栅电极G3可以形成隔开的双栅电极并防止泄漏电流。

数据写入晶体管T2的开关栅电极G2和补偿晶体管T3的补偿栅电极G3可以被提供为第一扫描线SL1的一部分。

第一初始化晶体管T4包括第一初始化半导体层A4和第一初始化栅电极G4。第一初始化半导体层A4包括第一初始化沟道区以及在第一初始化沟道区的相反两侧的第一初始化源区和第一初始化漏区。第一初始化晶体管T4是双薄膜晶体管，并且包括在第一初始化晶体管T4中的第一初始化半导体层A4包括两个第一初始化沟道区。第一初始化沟道区之间的区域是杂质掺杂区，并且局部地对应于双薄膜晶体管中的一个薄膜晶体管的源区和另一个薄膜晶体管的漏区。第一初始化漏区可以通过节点连接线NCL连接到下电极Cst1。第一初始化源区可以通过连接电极CM'连接到初始化电压线VIL。第一初始化栅电极G4可以被提供为第二扫描线SL2的一部分。

操作控制晶体管T5包括操作控制半导体层A5和操作控制栅电极G5。操作控制半导体层A5包括操作控制沟道区以及在操作控制沟道区的相反两侧的操作控制源区和操作控制漏区。操作控制漏区可以连接到驱动源区。

发射控制晶体管T6包括发射控制半导体层A6和发射控制栅电极G6。发射控制半导体层A6包括发射控制沟道区以及在发射控制沟道区的相反两侧的发射控制源区和发射控制漏区。发射控制源区可以连接到驱动漏区。

操作控制栅电极G5和发射控制栅电极G6可以被提供为发射控制线EL的一部分。

第二初始化晶体管T7包括第二初始化半导体层A7和第二初始化栅电极G7。第二初始化半导体层A7包括第二初始化沟道区以及在第二初始化沟道区的相反两侧的第二初始化源区和第二初始化漏区。第二初始化栅电极G7可以被提供为第二扫描线SL2的一部分。

驱动晶体管T1的驱动半导体层A1的一端连接到开关半导体层A2和操作控制半导体层A5，并且驱动半导体层A1的另一端连接到补偿半导体层A3和发射控制半导体层A6。

电容器Cst的下电极Cst1通过节点连接线NCL与补偿晶体管T3和第一初始化晶体管T4连接到一起。节点连接线NCL与数据线DL和驱动电压线PL形成在同一层中。节点连接线NCL的一端通过限定在第二栅绝缘层113和层间绝缘层114中的第一节点接触孔CNT1连接到下电极Cst1。这里，第一节点接触孔CNT1被提供为设置在上电极Cst2的存储开口Sop内部。因为存储开口Sop的大小被限定为大于第一节点接触孔CNT1的大小，所以第一节点接触孔CNT1可以连接到下电极Cst1而不接触上电极Cst2。

节点连接线NCL通过限定在第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114中的第二节点接触孔CNT2连接到补偿半导体层A3与第一初始化半导体层A4之间的区域。

电容器Cst的上电极Cst2通过层间绝缘层114中的接触孔连接到驱动电压线PL，并且从驱动电压线PL接收驱动电压ELVDD。电容器Cst的上电极Cst2可以被提供为水平驱动电压线HPL的一部分。

数据写入晶体管T2用作选择要发光的像素的开关元件。开关栅电极G2被提供为第一扫描线SL1的一部分，开关半导体层A2的开关源区通过接触孔CNT4连接到数据线DL，并且开关漏区连接到驱动半导体层A1和操作控制半导体层A5。

另外，发射控制晶体管T6的发射控制半导体层A6的发射控制漏区通过限定在第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114中的接触孔CNT5连接到连接电极CM，并且连接电极CM可以通过限定在通孔层115(参考图7)中的通孔VH直接连接到有机发光元件OLED的像素电极。

实施例中的显示装置可以包括在施加外部冲击时能够变暗而不是点亮的结构。参考是半导体层A1、A2、A3、A4、A5、A6和A7以及栅电极G1、G2、G3、G4、G5、G6和G7的布置图的图5，至少一个沟槽TRP可以被限定在布置在第一区域B1、第二区域B2和第三区域B3中的布线(例如，半导体层)中。沟槽TRP可以是从布线(例如，半导体层)的边缘在宽度方向上凹进的凹口。

在平面图中，第一区域B1可以是包括位于发射控制晶体管T6的发射控制栅电极G6与连接电极CM通过其连接到发射控制半导体层A6的接触孔CNT5之间的布线的区域。第一区域B1可以是包括发射控制晶体管T6的发射控制半导体层A6的发射控制漏区的一部分的区域。

在平面图中，第二区域B2可以是包括位于发射控制晶体管T6的发射控制栅电极G6与驱动晶体管T1的驱动栅电极G1之间的布线的区域。第二区域B2可以是包括发射控制晶体管T6的发射控制半导体层A6的发射控制源区的一部分的区域。

在平面图中，第三区域B3可以是包括将补偿晶体管T3连接到第一初始化晶体管T4的布线的区域。第三区域B3可以是包括补偿半导体层A3的一部分和/或第一初始化半导体层A4的一部分的区域。

图6A至图6C是与第一至第三区域B1、B2和B3中的至少一个相对应的区域的平面形状的示意图。

参考图6A，布置在第一至第三区域B1、B2和B3中的布线可以被提供为半导体层A，并且在布线的宽度方向上凹进的沟槽TRP可以被限定在半导体层A的一部分中。相应地，布线的与沟槽TRP相对应的第一宽度Wt1可以小于布线的不包括沟槽TRP的第二宽度Wt2。在实施例中，第一宽度Wt1可以是第二宽度Wt2的大约0.3倍或0.7倍。尽管在图6A中示出了在布线的一个边缘中提供沟槽TRP，但是本公开不限于此。

如图6B中所示，可以在布线的相反两个边缘中提供沟槽TRP。也就是说，沟槽TRP可以包括第一沟槽TRP1和第二沟槽TRP2。第一沟槽TRP1布置在布线的左侧，并且第二沟槽TRP2布置在布线的右侧。如图6B中所示，第一沟槽TRP1可以面对第二沟槽TRP2。与此不同，第一沟槽TRP1和第二沟槽TRP2可以交替布置而不彼此面对。

参考图6C，沟槽TRP可以被限定在将彼此分开的半导体层A连接的连接布线CL中。连接布线CL可以与半导体层A设置在不同的层中。在实施例中，连接布线CL可以设置在层间绝缘层114上，并且分别通过接触孔CNT6和CNT7连接到彼此分开的半导体层A。

如上所述，因为至少一个沟槽TRP被限定在布置在第一至第三区域B1、B2和B3中的布线(例如，半导体层)中，因此在施加外部冲击的情况下，布置在第一至第三区域B1、B2和B3中的布线中的至少一条可以断开连接。相应地，连接到像素电路的像素可以变暗。

下文中，参考图7，根据堆叠顺序描述包括在根据实施例的显示装置中的结构。图7是沿着图4的线I-I'和II-II'截取的有机发光元件的截面图。

基板110可以包括玻璃材料、陶瓷材料、金属、或者柔性或可弯曲材料。在基板110为柔性或可弯曲的情况下，基板110可以包括聚合物树脂，例如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。基板110可以具有上述材料的单层结构或多层结构，并且在多层结构的情况下，可以进一步包括无机层。在实施例中，基板110可以具有有机材料/无机材料/有机材料的结构。

缓冲层111可以布置在基板110上，可以减少或阻挡来自基板110下方的异物、湿气或外部空气的渗透，并且可以在基板110上提供平坦的表面。缓冲层111可以具有包括诸如氧化物或氮化物的无机材料的单层结构或多层结构。

可以在基板110与缓冲层111之间进一步设置阻挡层(未示出)。阻挡层可以防止或减少来自基板110等的杂质渗透到半导体层A1、A2、A3、A4、A5、A6和A7。阻挡层可以包括无机材料、有机材料或有机/无机复合材料，并且可以包括包含无机材料和有机材料的单层或多层，无机材料包括氧化物或氮化物。

半导体层A1、A3和A6可以设置在缓冲层111上。半导体层A1、A3和A6可以包括非晶硅或多晶硅。在另一实施例中，半导体层A1、A3和A6可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种的氧化物。在一些实施例中，半导体层A1、A3和A6可以包括Zn氧化物类材料，例如Zn氧化物、In-Zn氧化物和Ga-In-Zn氧化物。在另一实施例中，半导体层A1、A3和A6可以包括在ZnO中包括诸如铟(In)、镓(Ga)和锡(Sn)的金属的In-Ga-Zn-O(“IGZO”)、In-Sn-Zn-O(“ITZO”)或In-Ga-Sn-Zn-O(“IGTZO”)半导体。半导体层A1、A3和A6可以包括沟道区、漏区和源区，漏区和源区在沟道区的相反两侧。半导体层A1、A3、A6可以包括单层或多层。

栅电极G1、G3和G6设置在半导体层A1、A3和A6上方(其中第一栅绝缘层112在栅电极G1、G3和G6与半导体层A1、A3和A6之间)以与半导体层A1、A3和A6至少部分地重叠。栅电极G1、G3和G6可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)等中的至少一种，并且包括单层或多层。在实施例中，栅电极G1、G3和G6可以包括单Mo层。

第一栅绝缘层112可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氮氧化硅(SiO_xN_y)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)或氧化铪(HfO₂)。

第二栅绝缘层113可以被提供为覆盖栅电极G1、G3和G6。第二栅绝缘层113可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氮氧化硅(SiO_xN_y)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)或氧化铪(HfO₂)。

电容器Cst的下电极Cst1可以与驱动晶体管T1重叠。在实施例中，驱动晶体管T1的驱动栅电极G1可以充当电容器Cst的下电极Cst1。

电容器Cst的上电极Cst2可以与下电极Cst1重叠，其中第二栅绝缘层113在上电极Cst2与下电极Cst1之间。在这种情况下，第二栅绝缘层113可以充当电容器Cst的介电层。上电极Cst2可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且具有包括上述材料的单层结构或多层结构。

层间绝缘层114可以被提供为覆盖电容器Cst的上电极Cst2。层间绝缘层114可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氮氧化硅(SiO_xN_y)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)或氧化铪(HfO₂)。

数据线DL、驱动电压线PL、节点连接线NCL和连接电极CM设置在层间绝缘层114上。数据线DL、驱动电压线PL、节点连接线NCL和连接电极CM可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且具有包括上述材料的单层结构或多层结构。在实施例中，数据线DL、驱动电压线PL、节点连接线NCL和连接电极CM可以具有Ti/Al/Ti的多层结构。

节点连接线NCL的一端可以通过穿过层间绝缘层114和第二栅绝缘层113的第一节点接触孔CNT1连接到驱动栅电极G1，并且节点连接线NCL的另一端可以通过穿过层间绝缘层114、第二栅绝缘层113和第一栅绝缘层112的第二节点接触孔CNT2连接到半导体连接线125。半导体连接线125可以是从补偿晶体管T3的补偿漏区延伸的布线。

连接电极CM可以通过穿过层间绝缘层114、第二栅绝缘层113和第一栅绝缘层112的接触孔CNT5连接到发射控制晶体管T6的发射控制漏区。

通孔层115可以设置在数据线DL、驱动电压线PL、节点连接线NCL和连接电极CM上。有机发光元件OLED可以设置在通孔层115上。

通孔层115可以包括诸如苯并环丁烯(“BCB”)、聚酰亚胺、六甲基二硅氧烷(“HMDSO”)、聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其任何组合。

有机发光元件OLED可以设置在通孔层115上。有机发光元件OLED包括像素电极210、对电极230以及在像素电极210与对电极230之间的中间层220，并且中间层220可以包括发射层。

像素电极210可以通过穿过通孔层115的通孔VH连接到连接电极CM。连接电极CM可以通过接触孔CNT5连接到发射控制晶体管T6的发射控制漏区。相应地，像素电极210可以电连接到发射控制晶体管T6的发射控制漏区。

像素限定层117可以设置在通孔层115上。像素限定层117通过限定与每个子像素相对应的开口(即，至少暴露像素电极210的中心部分的开口)来限定像素。另外，像素限定层117通过增大每个像素电极210的边缘与像素电极210上方的对电极230之间的距离来防止在每个像素电极210的边缘处发生电弧等。像素限定层117可以包括诸如聚酰亚胺或HMDSO的有机材料。

有机发光元件OLED的中间层220可以包括低分子量材料或聚合物材料。在中间层220包括低分子量材料的情况下，中间层220可以具有其中空穴注入层(“HIL”)、空穴传输层(“HTL”)、发射层(“EML”)、电子传输层(“ETL”)、电子注入层(“EIL”)等以单一或复合构造堆叠的结构。中间层220可以包括诸如铜酞菁(CuPc)、N,N'-双(1-萘基)-N,N'-联苯-联苯胺(NPB)或三-(8-羟基喹啉)铝(Alq₃)的各种有机材料。这些层可以通过真空沉积形成。

在中间层220包括聚合物材料的情况下，中间层220可以具有包括HTL和EML的结构。在这种情况下，HTL可以包括聚(3,4-乙烯二氧噻吩)(“PEDOT”)，并且EML可以包括诸如聚苯撑乙烯(“PPV”)类材料和聚芴类材料的聚合物材料。中间层220可以通过丝网印刷、喷墨印刷或激光诱导热成像(“LITI”)等形成。

中间层220不必限于此，而是可以具有各种结构。中间层220可以包括遍及像素电极210为一体的层，或者可以包括被图案化为与多个像素电极210中的每一个相对应的层。

对电极230可以遍及多个有机发光元件OLED被形成为一体，以与多个像素电极210相对应。对电极230可以是透光电极或反射电极。在实施例中，对电极230可以是透明或半透明电极，并且可以包括包含Li、Ca、LiF、Al、Ag、Mg或其组合并且具有小的功函数的金属薄膜。另外，可以在该金属薄膜上进一步布置诸如ITO、IZO、ZnO或In₂O₃的透明导电氧化物(“TCO”)层。

因为有机发光元件OLED可能容易被外部湿气或氧气等损坏，所以薄膜封装层300可以通过覆盖有机发光元件OLED来保护有机发光元件OLED。薄膜封装层300可以覆盖显示区域DA，并且可以延伸到显示区域DA的外部。在实施例中，薄膜封装层300包括第一无机封装层310、有机封装层320和第二无机封装层330。

第一无机封装层310可以覆盖对电极230，并且可以包括陶瓷、金属氧化物、金属氮化物、金属碳化物、金属氮氧化物、氧化铟(In₂O₃)、氧化锡(SnO₂)、氧化铟锡(“ITO”)、氧化硅、氮化硅和/或氮氧化硅等。当需要时，包括封盖层的其他层可以设置在第一无机封装层310与对电极230之间。因为第一无机封装层310沿着其下方的结构形成，所以第一无机封装层310的上表面不平坦。

有机封装层320可以覆盖第一无机封装层310，并且与第一无机封装层310不同，有机封装层320的上表面可以是近似平坦的。具体地，有机封装层320的与显示区域DA相对应的部分的上表面可以是近似平坦的。有机封装层320可以包括丙烯酸、甲基丙烯酸、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和六甲基二硅氧烷当中的至少一种材料。

第二无机封装层330可以覆盖有机封装层320，并且可以包括陶瓷、金属氧化物、金属氮化物、金属碳化物、金属氮氧化物、氧化铟(In₂O₃)、氧化锡(SnO₂)、氧化铟锡(“ITO”)、氧化硅、氮化硅和/或氮氧化硅等。

因为薄膜封装层300包括第一无机封装层310、有机封装层320和第二无机封装层330，所以即使当在薄膜封装层300内部出现裂纹时，通过上述多层结构，裂纹也不会在第一无机封装层310与有机封装层320之间或在有机封装层320与第二无机封装层330之间连接。利用这种构造，可以防止或减少外部湿气或氧气穿过显示区域DA的路径的形成。

尽管未示出，但是可以在像素限定层117上进一步设置防止掩模压印的间隔件。诸如偏振层、黑矩阵、滤色器和/或触摸屏层的各种功能层可以设置在薄膜封装层300上。偏振层减少外部光反射，并且触摸屏层包括触摸电极。

图8是显示装置的一部分的实施例的示意性截面图。具体地，图8是第一区域B1的截面图。在图8中，与图7的附图标记相同的附图标记表示相同的构件，并且因此，省略其重复描述。

参考图8，导电层CDL可以布置在第一区域B1中。在平面图中，第一区域B1可以是发射控制晶体管T6的发射控制栅电极G6与连接电极CM通过其连接到发射控制半导体层A6的接触孔CNT5之间的区域。导电层CDL可以布置在第一区域B1的边缘中。在平面图中，导电层CDL可以与发射控制栅电极G6分开预设距离。导电层CDL可以在基板110的厚度方向(z方向)上与连接电极CM的至少一部分重叠。导电层CDL可以被设置为在基板110的厚度方向上不与发射控制栅电极G6重叠。

由于导电层CDL布置在第一区域B1的边缘中并且因此被设置为面对发射控制栅电极G6(其间具有预设距离)，所以可以在发射控制栅电极G6与导电层CDL之间的区域SR中诱发高应变。这意味着高应变可以被施加到布置在第一区域B1中并被提供为半导体层A的一部分的布线WL。相应地，在施加外部冲击的情况下，可以容易地诱发布线WL的断开连接。在布线WL断开连接的情况下，因为驱动电流没有被施加到有机发光元件OLED，所以有机发光元件OLED可以变暗而不发光。

导电层CDL可以与发射控制栅电极G6和连接电极CM设置在不同的层中。在实施例中，导电层CDL可以设置在第二栅绝缘层113上。导电层CDL可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包括上述材料的单层结构或多层结构。导电层CDL可以包括与发射控制栅电极G6的材料类似的材料。在实施例中，导电层CDL可以是孤立的图案，而不连接到其他导电构件。

尽管在图8中示出了导电层CDL布置在第一区域B1中，但是导电层CDL也可以布置在第二区域B2和/或第三区域B3中。

图9是显示装置的一部分的实施例的示意性截面图。具体地，图9是第一区域B1的截面图。在图9中，与图7和图8的附图标记相同的附图标记表示相同的构件，并且因此，省略其重复描述。

图9是显示装置的一部分的实施例的示意性截面图。假设缓冲层111、第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114被统称为无机绝缘层IL，与第一区域B1相对应的第一凹槽GV1可以被限定在无机绝缘层IL中。第一凹槽GV1可以具有通过在厚度方向上去除无机绝缘层IL的一部分而限定的形状。

如图9中所示，第一凹槽GV1可以包括彼此重叠的、层间绝缘层114的开口和第二栅绝缘层113的凹槽。与此不同，第一凹槽GV1可以包括彼此重叠的、层间绝缘层114的开口和第二栅绝缘层113的开口。包括有机材料的通孔层115可以填充第一凹槽GV1。

第一凹槽GV1在平面图中可以被提供成诸如矩形或圆形等的单闭合曲线，或者在平面图中可以被提供成与像素电路交叉的连续线形状。然而，可以进行各种修改。

第一凹槽GV1可以布置在像素电路内部的第一区域B1中，并且可以与半导体层A重叠。第一凹槽GV1可以与包括半导体层A的布线WL重叠。由于限定了第一凹槽GV1，所以施加到第一区域B1的应变可以集中于半导体层A。相应地，当施加外部冲击时，可以容易地诱发布线WL的断开连接。

第一凹槽GV1可以设置在发射控制栅电极G6与导电层CDL之间。导电层CDL可以布置在第一区域B1的边缘中，并且可以在与第一凹槽GV1重叠的布线WL中诱发更高的应变。在实施例中，可以省略导电层CDL。

尽管在图9中示出了第一凹槽GV1布置在第一区域B1中，但是第一凹槽GV1也可以布置在第二区域B2和/或第三区域B3中。

图10是显示装置的一部分的实施例的示意性截面图。具体地，图10是第一区域B1的截面图。在图10中，与图7至图9的附图标记相同的附图标记表示相同的构件，并且因此，省略其重复描述。

参考图10，第一下金属层BML1和第二下金属层BML2可以设置在基板110与缓冲层111之间。第一下金属层BML1可以与第二下金属层BML2分开，其中第一区域B1的至少一部分在第一下金属层BML1与第二下金属层BML2之间。第一下金属层BML1可以与发射控制栅电极G6至少部分地重叠。第二下金属层BML2可以与连接电极CM至少部分地重叠。

由于提供了第一下金属层BML1和第二下金属层BML2，所以缓冲层111以及设置在缓冲层111上的半导体层A可以被形成为沿着第一下金属层BML1和第二下金属层BML2的形状弯曲。也就是说，设置在第一下金属层BML1和第二下金属层BML2之间的区域上的半导体层A可以被形成为在基板110的厚度方向上凹进。相应地，可以在半导体层A上形成可以被施加高应变的结构。

第一下金属层BML1和第二下金属层BML2可以各自包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包括上述材料的单层结构或多层结构。

在平面图中，第一凹槽GV1可以设置在第一下金属层BML1与第二下金属层BML2之间。导电层CDL可以与第二下金属层BML2至少部分地重叠。在实施例中，可以省略第一凹槽GV1和/或导电层CDL。

图11是显示装置的一部分的示意性截面图。具体地，图11是第一区域B1的截面图。在图11中，与图7的附图标记相同的附图标记表示相同的构件，并且因此，省略其重复描述。

参考图11，发射控制晶体管T6可以通过桥接布线BWL连接到像素电极210。在这种情况下，可以在设置在桥接布线BWL上的无机绝缘层中提供第二凹槽GV2。第二凹槽GV2与桥接布线BWL重叠。

桥接布线BWL可以设置在第二栅绝缘层113上。桥接布线BWL可以通过桥接电极BM连接到发射控制晶体管T6的发射控制半导体层A6。桥接布线BWL可以通过连接电极CM连接到像素电极210。

桥接电极BM可以与连接电极CM形成在同一层中，并且可以包括与连接电极CM的材料相同的材料。桥接电极BM和连接电极CM可以设置在层间绝缘层114上。桥接电极BM可以分别通过接触孔连接到桥接布线BWL和发射控制半导体层A6。连接电极CM可以分别通过接触孔连接到桥接布线BWL和半导体层A。像素电极210可以通过通孔VH连接到连接电极CM。

桥接布线BWL可以包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)或诸如ITO、IZO、ZnO或In₂O₃的透明导电氧化物(“TCO”)的导电材料，并且可以包括包含上述材料的单层或多层。

第二凹槽GV2可以是层间绝缘层114的凹槽或开口。第二凹槽GV2在平面图中可以被提供成诸如矩形或圆形等的单闭合曲线，或者在平面图中可以被提供成与像素电路交叉的连续线形状。然而，可以进行各种修改。包括有机材料的通孔层115可以填充第二凹槽GV2。

第二凹槽GV2可以布置在像素电路内部的第一区域B1中，并且可以与桥接布线BWL重叠。因为限定了第二凹槽GV2，所以施加到第一区域B1的应变可以集中于桥接布线BWL。相应地，当施加外部冲击时，可以容易地诱发桥接布线BWL的断开连接。

图12是像素电路布置在其中的像素区域的实施例的示意性平面图。图13是沿着图12的线III-III'截取的显示装置的一部分的示意性截面图。在图13中，与图7的附图标记相同的附图标记表示相同的构件。

参考图12和图13，其中限定了第三凹槽GV3的显示装置可以包括无机绝缘图案ILP。第三凹槽GV3沿着像素区域PCA的边界线被限定，并且无机绝缘图案ILP被第三凹槽GV3围绕。无机绝缘图案ILP可以包括多个无机绝缘层，并且像素电路PC的各元件可以设置在无机绝缘层上。相应地，可以理解，第三凹槽GV3围绕像素电路PC。

像素电路PC可以设置在基板110上方。像素电路PC包括薄膜晶体管TFT和电容器Cst。薄膜晶体管TFT可以包括第一至第七晶体管T1、T2、T3、T4、T5、T6和T7。薄膜晶体管TFT可以包括半导体层ACT、源电极SE、漏电极DE和栅电极GE。电容器Cst可以包括下电极Cst1和上电极Cst2。

第三凹槽GV3可以被限定在统一指代缓冲层111、第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114的无机绝缘层IL中。第三凹槽GV3围绕像素区域PCA。也就是说，无机绝缘层IL可以对应于像素区域PCA具有第三凹槽GV3或开口。第三凹槽GV3可以具有通过去除无机绝缘层IL的一部分而限定的形状。在实施例中，通过第三凹槽GV3，无机绝缘层IL可以包括以像素区域PCA为单位的具有岛状的无机绝缘图案ILP。

第三凹槽GV3可以被提供在彼此邻近的像素区域PCA之间，并且可以围绕像素区域PCA。缓冲层111的开口、第一栅绝缘层112的开口、第二栅绝缘层113的开口和层间绝缘层114的开口可以彼此重叠。缓冲层111的开口、第一栅绝缘层112的开口、第二栅绝缘层113的开口和层间绝缘层114的开口可以通过单独的工艺分别来限定，或者通过同一工艺同时来限定。在缓冲层111的开口、第一栅绝缘层112的开口、第二栅绝缘层113的开口和层间绝缘层114的开口通过单独的工艺分别来限定的情况下，第三凹槽GV3可能具有诸如阶梯形状的台阶差。

可以在第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114中的至少一个中限定接触孔。接触孔允许在层间绝缘层114之后形成的导电层接触下导电层(例如，半导体层、栅电极、电容器的上电极或扫描线等)。可以在限定第三凹槽GV3的同时限定接触孔。

源电极SE和漏电极DE可以设置在层间绝缘层114上。源电极SE和漏电极DE可以通过接触孔分别连接到半导体层ACT的源区和漏区。可以在层间绝缘层114上进一步设置第一连接电极CM11和CM12。第一连接电极CM11可以通过接触孔连接到电容器Cst的上电极Cst2。第一连接电极CM12可以通过接触孔连接到下信号线W1。源电极SE、漏电极DE、第一连接电极CM11和CM12可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以包括包含上述材料的单层或多层。在实施例中，源电极SE和漏电极DE可以具有顺序堆叠的Ti/Al/Ti的三层结构。

第一有机绝缘层OIL1可以覆盖源电极SE、漏电极DE以及第一连接电极CM11和CM12。第一有机绝缘层OIL1可以填充第三凹槽GV3。第一有机绝缘层OIL1可以设置在无机绝缘图案ILP之间。因为第一有机绝缘层OIL1被布置为沿着第三凹槽GV3围绕像素区域PCA，所以像素电路PC和连接到像素电路PC的信号线可以以像素区域PCA为基础被分离。相应地，可以防止由于显示面板的折叠而导致的应力或裂纹传播到其他像素区域。

第二连接电极CM21、CM22和CM23可以设置在第一有机绝缘层OIL1上。第二连接电极CM21可以通过第一有机绝缘层OIL1的接触孔连接到源电极SE或漏电极DE。第二连接电极CM22可以通过第一有机绝缘层OIL1的接触孔连接到第一连接电极CM11。因为第二连接电极CM22跨第三凹槽GV3连接到在行方向上邻近的像素电路PC的第一连接电极CM11，所以第二连接电极CM22可以连接邻近像素电路PC的电容器Cst的上电极Cst2。在实施例中，每个像素电路PC的电容器Cst的上电极Cst2可以连接到驱动电压线PL。第二连接电极CM23可以通过第一有机绝缘层OIL1的接触孔连接到第一连接电极CM12。因为第二连接电极CM23跨第三凹槽GV3连接到在行方向上邻近的像素电路PC的第一连接电极CM12，所以第二连接电极CM23可以连接同一行中的以像素区域PCA为单位分离的下信号线W1。第二连接电极CM21、CM22和CM23可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且具有包含上述材料的单层或多层。

第二有机绝缘层OIL2可以覆盖第二连接电极CM21、CM22和CM23。第三连接电极CM31和至少一条上信号线W2可以设置在第二有机绝缘层OIL2上。第三连接电极CM31可以通过第二有机绝缘层OIL2的接触孔连接到第二连接电极CM21。至少一条上信号线W2可以包括数据线DL和驱动电压线PL。至少一条上信号线W2可以不针对每个像素区域PCA分离。至少一条上信号线W2可以跨第三凹槽GV3连接到在列方向上邻近的像素电路PC。第三连接电极CM31和至少一条上信号线W2可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包含上述材料的单层或多层。

第三有机绝缘层OIL3可以覆盖第三连接电极CM31和至少一条上信号线W2。第一有机绝缘层OIL1、第二有机绝缘层OIL2和第三有机绝缘层OIL3可以包括包含诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其任何组合的有机绝缘材料。

有机发光元件(未示出)可以设置在第三有机绝缘层OIL3上。

尽管在图12中示出了第三凹槽GV3围绕一个像素电路PC，但是本公开不限于此。第三凹槽GV3可以被限定为围绕多个像素电路PC。然而，可以进行各种修改。

如上所述，实施例可以通过在包括于像素电路中的布线的一部分中限定沟槽等，提供即使在外部冲击下也具有高可靠性的显示装置。

应当理解，在本文中描述的实施例应仅以描述性意义来考虑，而不是出于限制的目的。每个实施例内的特征或优点的描述通常应被认为可用于其他实施例中的其他类似特征或优点。尽管已经参考附图描述了实施例，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种改变，而不脱离由权利要求书所限定的精神和范围。

Claims

1.一种显示装置，包括：

基板，包括显示区域；

像素电路，布置在所述基板的所述显示区域中；以及

发光元件，连接到所述像素电路，

其中，所述像素电路包括：

多条布线；

驱动晶体管；

补偿晶体管；

第一初始化晶体管；和

发射控制晶体管，并且

其中，所述多条布线中的至少一条布线包括在所述多条布线中的所述至少一条布线的宽度方向上凹进的沟槽。

2.根据权利要求1所述的显示装置，进一步包括将所述发射控制晶体管的发射控制半导体层连接到所述发光元件的像素电极的连接电极，

其中，所述发射控制晶体管的所述发射控制半导体层通过接触孔连接到所述连接电极，并且

所述沟槽被提供在所述至少一条布线中的包括设置在所述发射控制晶体管的发射控制栅电极与所述接触孔之间的半导体层的布线中。

3.根据权利要求1所述的显示装置，其中，所述沟槽被提供在所述至少一条布线中的包括设置在所述发射控制晶体管的发射控制半导体层与所述驱动晶体管的驱动半导体层之间的半导体层的布线中。

4.根据权利要求1所述的显示装置，其中，所述沟槽被提供在所述至少一条布线中的包括设置在所述补偿晶体管的补偿半导体层与所述第一初始化晶体管的第一初始化半导体层之间的半导体层的布线中。

5.根据权利要求1所述的显示装置，其中，所述沟槽包括第一沟槽和第二沟槽，

所述第一沟槽布置在所述至少一条布线的一侧，

所述第二沟槽布置在所述至少一条布线的另一侧，并且

所述第一沟槽面对所述第二沟槽。

6.根据权利要求1所述的显示装置，进一步包括布置在所述像素电路内部的连接布线，

其中，

所述连接布线将彼此分开的半导体层连接，并且与所述半导体层设置在不同的层中，并且

所述沟槽被提供在所述连接布线中。

7.根据权利要求1所述的显示装置，进一步包括：

连接电极，将所述发射控制晶体管的发射控制半导体层连接到所述发光元件的像素电极，并且通过接触孔连接到所述发射控制半导体层；以及

导电层，设置在所述发射控制晶体管的发射控制栅电极与所述接触孔之间，并且在平面图中以预设间隔与所述发射控制栅电极间隔开。

8.根据权利要求1所述的显示装置，进一步包括：

无机绝缘层，第一凹槽被限定在所述发射控制晶体管的发射控制栅电极与所述接触孔之间、所述无机绝缘层中。

9.根据权利要求1所述的显示装置，进一步包括：

连接电极，将所述发射控制晶体管的发射控制半导体层连接到所述发光元件的像素电极，并且通过接触孔连接到所述发射控制半导体层；

第一下金属层，设置在所述基板与所述发射控制半导体层之间，并且与所述发射控制晶体管的发射控制栅电极重叠；以及

第二下金属层，设置在所述基板与所述发射控制半导体层之间，并且与所述连接电极重叠。

10.根据权利要求1所述的显示装置，进一步包括桥接布线，所述桥接布线与所述发射控制晶体管的发射控制半导体层设置在不同的层中，并且连接到所述发射控制半导体层，

其中，第二凹槽被提供在覆盖所述桥接布线的无机绝缘层中，并且

所述第二凹槽与所述桥接布线重叠。

11.根据权利要求1所述的显示装置，进一步包括：

无机绝缘层，布置在所述显示区域中；以及

有机绝缘层，设置在所述无机绝缘层与所述发光元件之间，

其中，围绕所述像素电路的第三凹槽被限定在所述无机绝缘层中，并且

所述有机绝缘层填充所述第三凹槽。

12.一种显示装置，包括：

基板，包括显示区域；

像素电路，布置在所述基板上，并且包括驱动晶体管、补偿晶体管、第一初始化晶体管和发射控制晶体管；

无机绝缘层，布置在所述显示区域中；

发光元件，布置在所述无机绝缘层上并且连接到所述像素电路；

13.根据权利要求12所述的显示装置，其中，第一凹槽被提供在所述无机绝缘层中，并且

所述第一凹槽被限定在所述发射控制栅电极与所述接触孔之间。

14.根据权利要求12所述的显示装置，进一步包括：

第一下金属层，设置在所述基板与所述发射控制半导体层之间，并且与所述发射控制栅电极重叠；以及

15.根据权利要求12所述的显示装置，进一步包括设置在所述无机绝缘层与所述发光元件之间的有机绝缘层，

所述有机绝缘层填充所述第三凹槽。

16.根据权利要求12所述的显示装置，其中，所述像素电路进一步包括布线，并且

在所述布线的宽度方向上凹进的沟槽被限定在设置于所述像素电路内部的所述布线的至少一部分中。

17.根据权利要求16所述的显示装置，其中，所述沟槽被提供在包括设置在所述发射控制栅电极与所述接触孔之间的半导体层的所述布线中。

18.根据权利要求16所述的显示装置，其中，所述沟槽被提供在包括设置在所述发射控制晶体管的所述发射控制半导体层与所述驱动晶体管的驱动半导体层之间的半导体层的所述布线中。

19.根据权利要求16所述的显示装置，其中，所述沟槽被提供在包括设置在所述补偿晶体管的补偿半导体层与所述第一初始化晶体管的第一初始化半导体层之间的半导体层的所述布线中。

20.根据权利要求16所述的显示装置，其中，所述沟槽包括第一沟槽和第二沟槽，

所述第一沟槽布置在所述布线的一侧，

所述第二沟槽布置在所述布线的另一侧，并且

所述第一沟槽面对所述第二沟槽。