CN112331139A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112331139A
CN112331139A CN202010779357.XA CN202010779357A CN112331139A CN 112331139 A CN112331139 A CN 112331139A CN 202010779357 A CN202010779357 A CN 202010779357A CN 112331139 A CN112331139 A CN 112331139A
Authority
CN
China
Prior art keywords
line
initialization voltage
display device
peripheral region
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010779357.XA
Other languages
English (en)
Inventor
曹永振
边敏雨
文重守
金阳完
金韩率
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112331139A publication Critical patent/CN112331139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Abstract

本公开涉及一种显示装置，显示装置包括：基板，包括：像素区域，包括像素；外围区域，与像素区域相邻；以及边界，位于像素区域和外围区域之间，边界包括圆角；数据驱动器，位于外围区域中；数据线，数据信号通过数据线从数据驱动器提供到像素；以及初始化电压源线，位于外围区域中并连接到像素，初始化电压源线沿着位于像素区域和外围区域之间的边界的圆角延伸。沿着边界的圆角，初始化电压源线沿着厚度方向与数据线交叠。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年8月5日提交的第10-2019-0094680号韩国专利申请的优先权以及来自于该韩国专利申请的所有利益，上述韩国专利申请的公开内容通过引用全部并入本文。
技术领域
本公开涉及显示装置。
背景技术
随着信息化社会的演进，对显示装置的各种需求在不断增加。例如，显示装置正在被诸如智能电话、台式个人计算机(“PC”)、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置所采用。
在显示装置的显示面板中，显示装置可以包括像素区域和围绕像素区域的外围区域。用于驱动在像素区域中的像素电路系统的驱动器可以位于显示面板的外围区域中。将数据驱动器与在像素区域中的像素连接的信号线可以在外围区域中以扇出结构布置。
发明内容
本公开的实施例提供了一种显示装置，在所述显示装置中，通过将初始化电压源线设置在以扇出结构布置的信号线上方，在所述显示装置的外围区域中的角处减小了无效空间。
一阅读下面的具体实施方式，本公开的这些和其他特征、实施例以及优点对于本领域普通技术人员就将立即变得明白易懂。
根据本公开的一个或多个实施例，一种显示装置包括：基板，包括：像素区域，包括像素；外围区域，与所述像素区域相邻；以及边界，位于所述像素区域和所述外围区域之间，所述边界包括圆角；数据驱动器，位于所述外围区域中；数据线，数据信号通过所述数据线从所述数据驱动器提供到所述像素；以及初始化电压源线，位于所述外围区域中并连接到所述像素，所述初始化电压源线沿着位于所述像素区域和所述外围区域之间的所述边界的所述圆角延伸。沿着所述边界的所述圆角，所述初始化电压源线沿着厚度方向与所述数据线交叠。
所述基板的所述外围区域可以包括端子区域和将所述端子区域连接到所述像素区域的部分。所述端子区域可以相对于所述外围区域的其余部分是可弯折的，并且弯折的所述基板可以沿着所述厚度方向设置与所述外围区域的将所述端子区域连接到所述像素区域的所述部分交叠的所述端子区域。
所述数据驱动器可以位于所述端子区域中。
所述数据线可以提供为多条，包括多条数据线，所述多条数据线具有在从所述数据驱动器到所述像素区域的方向上向外扩展的扇出结构。
所述初始化电压源线可以与具有所述扇出结构的所述数据线交叠。
所述初始化电压源线可以提供为多条，包括位于所述外围区域中的第一初始化电压源线和第二初始化电压源线，并且沿着位于所述像素区域和所述外围区域之间的所述边界的所述圆角，所述第一初始化电压源线和第二初始化电压源线可以以恒定的间隔彼此平行。
所述显示装置还可以包括从所述基板按顺序的栅极绝缘层、第一绝缘层、第二绝缘层和第三绝缘层。
所述第一绝缘层可以位于所述栅极绝缘层和所述第一初始化电压源线之间，并且位于所述栅极绝缘层和所述第二初始化电压源线之间。
所述显示装置还可以包括：第一初始化电压线，连接到所述像素区域并从所述像素区域延伸到所述外围区域中，以及位于所述外围区域中的第一桥线，所述第一桥线将所述第一初始化电压源线连接到所述第一初始化电压线。
所述第二绝缘层可以位于所述第一桥线和所述第一初始化电压源线之间，并且限定第一接触孔，所述第一绝缘层和所述第二绝缘层可以位于所述第一桥线和所述第一初始化电压线之间，并且限定第二接触孔，所述第一桥线可以在所述第一接触孔处连接到所述第一初始化电压源线，并且所述第一桥线可以在所述第二接触孔处连接到所述第一初始化电压线。
所述第二初始化电压源线可以包括朝向所述像素区域突出的输出端子。
所述显示装置还可以包括：第二初始化电压线，连接到所述像素区域并从所述像素区域延伸到所述外围区域中。所述第一绝缘层可以位于所述第二初始化电压源线的所述输出端子和所述第二初始化电压线之间，并且限定第三接触孔，并且所述第二初始化电压源线的所述输出端子可以在所述第三接触孔处连接到所述第二初始化电压线。
所述数据线可以提供为多条，包括均位于所述外围区域中的第一数据线和第二数据线。在所述外围区域中，所述栅极绝缘层可以位于所述第一数据线和所述第二数据线之间，并且所述第二数据线可以位于所述栅极绝缘层和所述基板之间。
所述第一数据线和所述第二数据线可以彼此平行地延伸。
所述第一数据线可以提供为多条，包括多条第一数据线，并且所述第二数据线可以提供为多条，包括多条第二数据线。在所述外围区域中，所述多条第一数据线和所述多条第二数据线可以交替地布置。
所述显示装置还可以包括位于所述外围区域中的扫描驱动器和发射驱动器。
所述扫描驱动器可以位于所述发射驱动器和所述像素区域之间。
所述初始化电压源线可以位于所述扫描驱动器和所述像素区域之间。
所述显示装置还可以包括：发射控制线的第一部分，连接到所述像素区域并从所述像素区域延伸到所述外围区域中；所述发射控制线的第二部分，连接到所述发射驱动器；以及第二桥线，将所述发射控制线的所述第一部分和所述发射控制线的所述第二部分彼此连接。
所述显示装置还可以包括：扫描线的第一部分，连接到所述像素区域并从所述像素区域延伸到所述外围区域中；所述扫描线的第二部分，连接到所述扫描驱动器；以及第三桥线，将所述扫描线的所述第一部分和所述扫描线的所述第二部分彼此连接。
附图说明
通过参考附图详细描述本公开的示例性实施例，本公开的上述和其他特征将变得更加明显，在附图中：
图1是示意性地示出了显示装置的示例性实施例的平面图；
图2是示出了像素和驱动器的示例性实施例的框图；
图3是示出了图1的部分P1的示例性实施例的放大平面图；
图4是示出了图3的扫描级的示例性实施例的电路图；
图5是示出了在图3中示出的像素的示例性实施例的图；
图6是示出了图3的像素的放大平面图；
图7是沿着图6的线I-I'截取的截面图；
图8是沿着图6的线II-II'截取的截面图；
图9是示出了图3的部分P2的示例性实施例的放大平面图；
图10是沿着图9的线III-III'截取的截面图；
图11是沿着图9的线IV-IV'截取的截面图；
图12是沿着图9的线V-V'截取的截面图；
图13是沿着图9的线VI-VI'截取的截面图；
图14是沿着图9的线IV-IV'截取的截面图；
图15是沿着图9的线V-V'截取的截面图；
图16是示出了图1的部分P1的另一示例性实施例的放大平面图；以及
图17是示出了图16的部分P2_1的放大平面图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多特定细节从而提供对本公开的各种示例性实施例或实施方案的透彻理解。如本文所使用的，“实施例”和“实施方案”是可互换的词语，其是采用本文公开的发明中的一个或多个的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些特定细节的情况下或者利用一个或多个等同布置来实践各种示例性实施例。在其他情况下，以框图形式示出了公知的结构和装置，从而避免不必要地模糊各种示例性实施例。此外，各种示例性实施例可以是不同的，但不必是排他性的。例如，在不脱离本公开的范围的情况下，示例性实施例的特定形状、构造和特性可以在另一示例性实施例中使用或实现。
除非另有说明，否则示出的示例性实施例应被理解为提供在实践中可以实施本公开的一些方式的变化的细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的范围的情况下，各种实施例的特征、组件、模块、层、膜、面板、区和/或方面等(在下文中单独地称为或统称为“元件”)可以另外组合、分离、互换和/或重新布置。
通常提供在附图中使用交叉影线和/或阴影来阐明相邻元件之间的边界。因此，除非说明，否则交叉影线或阴影的存在和不存在都不传达或表示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大了元件的尺寸和相对尺寸。当示例性实施例可以不同地实现时，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者按与所描述的顺序相反的顺序执行。另外，同样的附图标记表示同样的元件。
当元件或层被称作与另一元件或层相关，诸如“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接到或直接耦接到另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称作与另一元件或层相关，诸如“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指在存在或不存在中间元件或层的情况下的物理、电气和/或流体连接。
此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，诸如x轴、y轴和z轴，并且可以按更宽泛的意思解释。例如，X轴、Y轴和Z轴可以相互垂直，或者可以表示不相互垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z组成的组中选择的至少一个”可以解释为只有X、只有Y、只有Z，或者X、Y和Z中的两个或更多个的任意组合，例如XYZ、XYY、YZ和ZZ。如本文所使用的，术语“和/或”包括相关所列项中的一个或多个项的任意和所有组合。
尽管本文可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用来将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可被命名为第二元件。
诸如“在…下面”、“在…之下”、“在…下方”、“下”、“在…之上”、“上”、“在…上方”、“较高”和“侧”(例如，如在“侧壁”中)等的空间相对术语可以出于描述的目的在本文中使用，并且由此用于描述如在图中所示的一个元件与(多个)其他元件之间的关系。空间相对术语旨在涵盖除了在图中描绘的取向之外的设备在使用、操作和/或制造中的不同取向。例如，如果在图中的设备被翻转，则描述为“在”其他元件或特征“之下”或“下面”的元件或特征随后将取向为“在”其他元件或特征“之上”。因此，示例性术语“在…之下”可涵盖“在…之上”和“在…之下”两种取向。此外，设备可被另外定位(旋转90度或者处于其他取向)，并且因此本文使用的空间相对描述语可以相应地解释。
本文使用的术语是出于描述具体实施例的目的，并不旨在是限制性的。如本文所使用的，单数形式的“一个”、“一种”和“所述(该)”旨在也包括复数形式，除非上下文另外明确指出。此外，当在本说明书中使用时，术语“包括”、“包括”、“包含”和/或“包含”指示存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或增加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还指出的是，如本文所使用的术语“基本上”、“大约”以及其他类似术语用作为近似的术语，并不是用作为程度的术语，并且因此被用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
本文参考作为理想示例性实施例和/或中间结构的示意图的截面图和/或透视图来描述各种示例性实施例。因此，由于例如制造技术和/或公差引起的偏离图示的形状被预期。因此，本文公开的示例性实施例不应该一定解释为限于区的具体示出的形状，而应该包括由比如制造导致的形状上的偏差。以这种方式，在图中示出的区在本质上可以是示意性的，并且这些区的形状可能未反映出装置的区的实际形状，并且因此不一定旨在是限制性的。
在本领域中作为惯例，在附图中按照功能块、单元和/或模块描述并示出了示例性实施例。本领域技术人员将理解，这些块、单元和/或模块由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件和布线连接等的电(或光)路物理地实现，这些电(或光)路可以使用基于半导体的制造技术或其他制造技术来提供或形成。在由微处理器或其他类似硬件实现的块、单元和/或模块的情况下，块、单元和/或模块可以使用软件(例如，微代码)进行编程和控制以执行本文讨论的各种功能，并且可以可选地由固件和/或软件驱动。还预期的是，每个块、单元和/或模块可以由专用硬件实现，或者实现为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关电路系统)的组合。另外，在不脱离本公开的范围的情况下，示例性实施例的每个块、单元和/或模块可以在物理上分成两个或更多个交互和分立的块、单元和/或模块。此外，在不脱离本公开的范围的情况下，示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员所通常理解的意思相同的意思。除非本文明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的意思一致的意思，并且不应解释为理想的或过于形式化的意思。
在在平面图中包括圆角的显示装置中，由于由从扫描驱动器、发射驱动器和/或初始化电压源线延伸的信号线占据的平面区域，无效空间的大小或尺寸可能朝向角的下端增大。各种线设计可以减小在角处的这种无效空间。
图1是示意性地示出了显示装置1的示例性实施例的平面图。
参考图1，显示装置1可以包括：显示单元10，设置在基板SUB上；扫描驱动器SDV，用于沿着诸如扫描线的信号线将一个或多个诸如扫描信号的电信号提供到提供为多个的像素PXL(例如，多个像素PXL)；发射驱动器EDV，用于沿着诸如发射控制线的信号线将一个或多个诸如发射控制信号的电信号提供到像素PXL；数据驱动器DDV，用于沿着诸如数据线的信号线将一个或多个诸如数据信号的电信号提供到像素PXL；时序控制器TC(见图2)；诸如驱动电压供应线VDDL的信号线；以及诸如公共电压供应线VSSL的信号线。时序控制器TC控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。上面提及的各种驱动器可以通过一个或多个电信号来驱动或控制提供为多个的像素PXL(例如，多个像素PXL)，从而产生光、发射光、显示图像等。
基板SUB可以包括诸如包括SiO2的玻璃、金属和/或有机材料的材料，或者由上述材料制成。根据本公开的示例性实施例，基板SUB可以包括柔性材料或由柔性材料制成。在示例性实施例中，例如，基板SUB可以包括但不限于诸如聚酰亚胺的柔性塑料材料，或者由诸如聚酰亚胺的柔性塑料材料制成。根据另一示例性实施例，塑料材料可以是聚醚砜(“PES”)、聚丙烯酸酯(“PAR”)、聚醚酰亚胺(“PEI”)、聚萘二甲酸乙二酯(“PEN”)、聚对苯二甲酸乙二酯(“PET”)、聚苯硫醚(“PPS”)、聚烯丙酸酯、聚酰亚胺、聚碳酸酯(“PC”)、三乙酸纤维素(“TAC”)和乙酸丙酸纤维素(“CAP”)、环烯烃聚合物、环烯烃共聚物等。
基板SUB可以实现为在平面图中具有基本上矩形形状的单个主体。基板SUB限定单个且连续的平面区域。基板SUB和设置在其上的层可以限定显示装置1的显示面板，但是不限于此。
作为信号线，显示单元10可以包括沿着第一方向DR1横向地延伸的提供为多条的扫描线S(例如，多条扫描线S)、提供为多条的发射控制线E(例如，多条发射控制线E)、提供为多条的第一初始化电压线V1(例如，多条第一初始化电压线V1)以及提供为多条的第二初始化电压线V2(例如，多条第二初始化电压线V2)。提供为多个的像素PXL(例如，多个像素PXL)连接到在与第一方向DR1交叉的第二方向DR2上延伸的多条数据线D中的相应的数据线D。每个像素PXL可以被驱动或控制从而发光，例如红色、绿色、蓝色或白色的光，其中光用于显示图像。像素PXL可以包括例如产生和发射光的发光元件，诸如有机发光二极管OLED。
显示装置1可以设置在由第一方向DR1和第二方向DR2限定的平面内，但是不限于此。第三方向DR3可以与第一方向DR1和第二方向DR2中的每一个交叉。显示装置1及其组件的厚度可以沿着第三方向DR3限定。
基板SUB包括像素区域PXA和与像素区域PXA相邻的外围区域PPA。像素区域PXA是用于显示图像的像素PXL设置在其中的平面区域(例如，显示区域)。将稍后描述像素PXL。外围区域PPA是不设置像素PXL并且不显示图像的平面区域(例如，非显示区域)。像素区域PXA及其元件可以限定显示单元10，但是不限于此。显示单元10可以对应于像素区域PXA。
用于驱动像素PXL的一个或多个驱动器以及将像素PXL与驱动器连接的信号线(未示出)设置在外围区域PPA中。外围区域PPA对应于完成(例如，呈最终装配形式的、制造工艺完成的等)的显示装置1的边框。边框的平面尺寸(例如，宽度)可以取决于外围区域PPA的相应平面尺寸(例如，宽度)来确定。外围区域PPA的宽度可以在从像素区域PXA到显示装置1的外边缘的方向上截取，但是不限于此。
基板SUB可以具有各种形状。在示例性实施例中，例如，基板SUB可以包括或限定各种平面形状，诸如包括直边作为外边缘的闭合多边形、包括曲边作为外边缘的圆形和/或椭圆形、以及包括直边和曲边作为外边缘的半圆形或半椭圆形。当基板SUB限定或包括多个平面区域时，每个平面区域可以实现为诸如包括直边作为边界的闭合多边形、包括曲边作为边界的圆形和/或椭圆形、以及包括直边和曲边作为边界的半圆形或半椭圆形的各种平面形状中的任意一种平面形状。边界可以具有圆角。
当基板SUB实现为各种平面形状时，每个形状的一个或多个角可以为曲线。在示例性实施例中，例如，由彼此相交的直边的直线限定的角可以替换为由具有预定曲率的曲线限定的角。也就是说，矩形形状的顶点(例如，角)的相对端部可以分别连接到与其相邻的两条直线，并且顶点可以由具有预定曲率的曲线形成或限定。曲率可以取决于位置而改变。在示例性实施例中，例如，曲率可以取决于曲线的开始位置(例如，其端部)和曲线的长度而变化。在下面的描述中，由曲线限定的基板SUB的角可以称为角。
基板SUB还可以包括从像素区域PXA的一侧突出的附加区域ADA。附加区域ADA可以另外称为焊盘区域、端子区域等。根据本公开的示例性实施例，附加区域ADA可以具有从外围区域PPA的水平部分突出的平面形状。附加区域ADA可以相对于附加区域ADA与外围区域PPA的水平部分的边界是可弯折的。附加区域ADA可以相对于弯折线BDL是可弯折的。因为附加区域ADA是可弯折的，从而例如设置为与外围区域PPA的水平部分交叠，所以可以减小在外围区域PPA的水平部分处的边框的宽度。
数据驱动器DDV可以设置在附加区域ADA中。应当理解，可以设置在附加区域ADA中的元件不限于此。根据本公开的示例性实施例，除了如在图1中所示的情形，附加区域ADA也可以设置在外围区域PPA的其他部分处或从外围区域PPA的其他部分延伸，并且可以通过弯折以与外围区域PPA的其他部分交叠而减小显示装置1的边框的宽度。即，弯折的基板SUB沿着厚度方向设置与外围区域PPA的除了附加区域ADA之外的部分交叠的附加区域ADA。
像素区域PXA具有与基板SUB的形状对应的形状。参考图1，基板SUB的角(例如，圆形的或弯曲的)以及将角彼此连接的边的轮廓对应于像素区域PXA的相应的角和边的轮廓。
外围区域PPA设置在像素区域PXA的至少一条边上或从像素区域PXA的至少一条边延伸。根据本公开的示例性实施例，外围区域PPA可以在平面图中围绕像素区域PXA。根据本公开的示例性实施例，外围区域PPA可以包括沿着显示装置1的宽度方向(例如，沿着第一方向DR1)横向地延伸的水平部分和沿着显示装置1的纵向方向(例如，沿着第二方向DR2)纵向地延伸的竖直部分。外围区域PPA的一对竖直部分设置为彼此相对，并且相对于像素区域PXA沿着宽度方向彼此隔开。
像素PXL设置在基板SUB的像素区域PXA中。每个像素PXL可以是用来发射光、显示图像等的最小单元，并且一个以上的像素PXL可以设置在像素区域PXA中。每个像素PXL可以包括产生和/或发射白光和/或彩色光的有机发光元件。每个像素PXL可以发射红光、绿光和蓝光中的一种，但是本公开不限于此。每个像素PXL可以发射诸如青色、品红色和黄色的颜色的光。
像素PXL可以沿着沿着第一方向DR1延伸的行和沿着第二方向DR2延伸的列，以矩阵形式布置。然而，像素PXL的布置不具体限于此，并且可以布置成各种形式。在示例性实施例中，例如，像素PXL的第一部分可以布置成使得第一方向DR1为行方向，但是像素PXL的与其第一部分不同的第二部分可以布置在与第一方向DR1不同的方向(例如，相对于作为行方向的第一方向DR1偏斜或倾斜的方向)上。
扫描驱动器SDV可以设置在外围区域PPA的竖直部分中。因为外围区域PPA的一对竖直部分设置为沿着像素区域PXA的宽度方向隔开，所以扫描驱动器SDV可以设置在外围区域PPA的至少一个竖直部分中。扫描驱动器SDV可以沿着外围区域PPA的纵向方向纵向地延伸。
根据本公开的示例性实施例，扫描驱动器SDV可以直接安装在基板SUB上。当扫描驱动器SDV直接安装在基板SUB上时，可以在提供或形成像素PXL的工艺期间一起提供或形成扫描驱动器SDV。然而，形成扫描驱动器SDV的位置和/或方法不限于此。扫描驱动器SDV可以提供或形成在与基板SUB分开的芯片上，并且可以提供在诸如玻璃上芯片的基板SUB上或连接到诸如玻璃上芯片的基板SUB。可替换地，扫描驱动器SDV可以安装在与基板SUB分开的印刷电路板上，并且可以通过连接构件连接到基板SUB。
与扫描驱动器SDV一样，发射驱动器EDV也可以设置在外围区域PPA的竖直部分中。发射驱动器EDV和扫描驱动器SDV可以设置在同一竖直部分中。发射驱动器EDV可以设置在外围区域PPA的至少一个竖直部分中。发射驱动器EDV可以在外围区域PPA的纵向方向上纵向地延伸。
根据本公开的示例性实施例，发射驱动器EDV可以直接安装在基板SUB上。当发射驱动器EDV直接安装在基板SUB上时，可以在提供或形成像素PXL的同一工艺期间与像素PXL一起提供或形成发射驱动器EDV。然而，提供或形成发射驱动器EDV的位置和/或方法不限于此。发射驱动器EDV可以提供或形成在分开的芯片上，并且连接到基板SUB成为玻璃上芯片。可替换地，发射驱动器EDV可以安装在印刷电路板上，以通过连接构件连接到基板SUB。
根据本公开的示例性实施例，扫描驱动器SDV和发射驱动器EDV在外围区域的同一竖直部分内彼此相邻。作为示例，一对扫描驱动器SDV和发射驱动器EDV提供在外围区域PPA的两个竖直部分中，但是本公开不限于此。布置可以以各种方式改变。在示例性实施例中，例如，扫描驱动器SDV可以设置在外围区域PPA的一个竖直部分处，而发射驱动器EDV可以设置在外围区域PPA的另一个竖直部分处(例如，在彼此不同的竖直部分中)。可替换地，扫描驱动器SDV可以设置在外围区域PPA的两个竖直部分处，而发射驱动器EDV可以仅设置在外围区域PPA的一个竖直部分处。
数据驱动器DDV可以设置在外围区域PPA中。具体地，数据驱动器DDV可以设置在外围区域PPA的水平部分中。数据驱动器DDV可以在外围区域PPA的宽度方向上横向地延伸。
根据本公开的示例性实施例，扫描驱动器SDV、发射驱动器EDV和/或数据驱动器DDV的位置可以根据需要互换。
时序控制器TC可以通过提供为多条(例如，线)的导电线和/或信号线以各种方式连接到扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。时序控制器TC的位置在本文不受具体限制。在示例性实施例中，例如，时序控制器TC可以安装在显示装置1的印刷电路板上，并且可以通过显示装置1的柔性印刷电路板连接到扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。印刷电路板可以设置在各种位置处，诸如在其平面图中对应于基板SUB的一条边或面对基板SUB的后表面。
端子单元设置在基板SUB的一个端部处，并包括多个端子51、52、53、54、56和57。端子单元设置在附加区域ADA中，例如以将附加区域ADA限定为端子区域。基板SUB的外围区域PPA包括沿着第一方向DR1具有比基板SUB的其余部分的宽度小的宽度的端子区域。作为附加区域ADA，外围区域PPA的端子区域可以相对于基板SUB的外围区域PPA的其余部分是可弯折的。
端子单元可以不被显示装置1的绝缘层覆盖以被暴露，并且可以电连接到诸如柔性印刷电路板和/或集成电路(“IC”)芯片的控制器(未示出)。控制器将从显示面板的外部传输的诸如图像信号的电信号转换为诸如图像数据信号的电信号，并通过端子51将转换后的电信号传递到数据驱动器DDV。另外，控制器可以接收作为电信号的垂直同步信号、水平同步信号和时钟信号，以生成用于控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV的驱动的控制信号，从而通过端子51、55和56将这样的电信号传递到扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。控制器分别通过端子53和54将诸如第一初始化电压和第二初始化电压的电信号传输到第一初始化电压线V1和第二初始化电压线V2。控制器分别通过端子52和57将作为电信号的驱动电压(例如，第一电源电压ELVDD)和公共电压(例如，第二电源电压ELVSS)传递到驱动电压供应线VDDL和公共电压供应线VSSL。
第一初始化电压源线VI1设置在外围区域PPA中，并将第一初始化电压提供到像素PXL的第四晶体管的一个电极。即，第一初始化电压源线VI1连接到像素PXL。第二初始化电压源线VI2设置在外围区域PPA中，并将第二初始化电压提供到像素PXL的第七晶体管的一个电极。即，第二初始化电压源线VI2连接到像素PXL。
根据本公开的示例性实施例，第一初始化电压源线VI1和第二初始化电压源线VI2可以设置在外围区域PPA的竖直部分中。在外围区域PPA的沿着像素区域PXA的宽度方向彼此隔开的一对竖直部分中，第一初始化电压源线VI1和第二初始化电压源线VI2可以均设置在外围区域PPA的两个竖直部分中。第一初始化电压源线VI1和第二初始化电压源线VI2可以沿着外围区域PPA的纵向方向纵向地延伸。
驱动电压供应线VDDL设置在外围区域PPA中。在示例性实施例中，例如，驱动电压供应线VDDL可以设置在数据驱动器DDV和显示单元10之间。驱动电压供应线VDDL将驱动电压提供到像素PXL。
公共电压供应线VSSL设置在外围区域PPA上，并将公共电压提供到像素PXL的有机发光元件的阴极电极。在示例性实施例中，例如，公共电压供应线VSSL可以以一条边(例如，对应于附加区域ADA的边)敞开的环形状沿着基板SUB的除了端子单元之外的边缘纵向地延伸。
显示单元10具有基本上四边形平面形状，并且其边界包括一个或多个圆角10C。边界可以限定在像素区域PXA和外围区域PPA之间，但是不限于此。扫描驱动器SDV、发射驱动器EDV、第一初始化电压源线VI1、第二初始化电压源线VI2和公共电压供应线VSSL的端部可以沿着显示单元10的圆角10C弯曲。在示例性实施例中，沿着边界的圆角10C，第一初始化电压源线VI1和第二初始化电压源线VI2以彼此间恒定的间隔彼此平行地布置。
图2是示出了位于单个基板SUB上的像素PXL和驱动器的示例性实施例的框图。
参考图2，根据本公开的示例性实施例的显示装置1包括像素PXL、驱动器和线(例如，导电线、信号线等)。
多个像素PXL设置在显示单元10中，诸如由图2中的虚线所指示的。驱动器包括扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC。在图2中，为了便于示出，示出了扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC的位置，并且在实践中可以设置在位于显示装置1内的其他位置处。
线将信号从驱动器提供到每个像素PXL，并且包括扫描线S、数据线D、发射控制线E、提供为多条的电力线PL(例如，多条电力线PL)以及第一初始化电力线和第二初始化电力线(未示出)。扫描线S包括多条扫描线S1至Sn(例如，在图2中示出的扫描线S1、S2、S3、S4、…Sn)，并且发射控制线E包括多条发射控制线E1至En(例如，在图2中示出的发射控制线E1、E2、E3、E4、…En)。数据线D1至Dm(例如，在图2中示出的数据线D1、D2、D3、D4、…Dm)和电力线PL连接到像素PXL。像素PXL定位在像素区域PXA中。像素PXL连接到扫描线S1至Sn、发射控制线E1至En、数据线D1至Dm、以及第一初始化电力线和第二初始化电力线(未示出)。当扫描信号从扫描线S1至Sn供应时，像素PXL从数据线D1至Dm接收数据信号。接收数据信号的像素PXL控制经由有机发光元件(未示出)从第一电源电压ELVDD流到第二电源电压ELVSS的电流的量。
扫描驱动器SDV响应于来自时序控制器TC的第一栅极控制信号GCS1将扫描信号供应到扫描线S1至Sn。在示例性实施例中，例如，扫描驱动器SDV可以将扫描信号顺序地供应到扫描线S1至Sn。通过将扫描信号顺序地供应到扫描线S1至Sn，顺序地选择在同一水平线上的像素PXL。
发射驱动器EDV响应于来自时序控制器TC的第二栅极控制信号GCS2将发射控制信号供应到发射控制线E1至En。在示例性实施例中，例如，发射驱动器EDV可以将发射控制信号顺序地供应到发射控制线E1至En。
发射控制信号的宽度可以具有比扫描信号的宽度大的宽度。在示例性实施例中，例如，供应到第i发射控制线Ei的发射控制信号可以与供应到第(i-1)扫描线S(i-1)的扫描信号和供应到第i扫描线Si的扫描信号交叠至少一段时间。
另外，发射控制信号可以设为栅极截止电压(例如，高电平电压)，使得包括在像素PXL中的晶体管可以截止，而扫描信号可以设为栅极导通电压(例如，低电平电压)，使得包括在像素PXL中的晶体管可以导通。
数据驱动器DDV响应于数据控制信号DCS将数据信号供应到数据线D1至Dm。供应到数据线D1至Dm的数据信号被供应到由扫描信号选择的像素PXL。
时序控制器TC将基于从外部装置供应的时序信号生成的栅极控制信号GCS1和GCS2分别供应到扫描驱动器SDV和发射驱动器EDV，并将数据控制信号DCS供应到数据驱动器DDV。
栅极控制信号GCS1和GCS2均包括开始脉冲和时钟信号。开始脉冲用于控制第一扫描信号或第一发射控制信号的时序。时钟信号用于使开始脉冲移位。
数据控制信号DCS包括源开始脉冲和时钟信号。源开始脉冲用于控制数据的采样的开始点。时钟信号用于控制采样操作。
图3是示出了包括像素PXL、线和驱动器之间连接关系的图1的部分P1的示例性实施例的放大平面图。在图1中由P1指示的平面区域是像素区域PXA的下端部的一部分和外围区域PPA的下端部的一部分。图4是示出了图3的扫描级的示例性实施例的电路图。
在图3中，为了便于示出线之间的关系，作为示例，示出了多条扫描线S中的连接到单个像素PXL的一条扫描线S和多条发射控制线E中的连接到单个像素PXL的单一条发射控制线E，它们分别由“S”和“E”指示。另外，仅描绘了数据线D和电力线的一部分，其中，数据线D由“D”指示。参考图3，基板SUB分为像素区域PXA和外围区域PPA，并且像素PXL设置在像素区域PXA中。
均包括像素PXL的像素行可以沿着第一方向DR1延伸并沿着第二方向DR2布置，使得像素行平行于第一方向DR1。均包括像素PXL的像素列可以沿着第二方向DR2延伸并沿着第一方向DR1布置，使得像素列平行于第二方向DR2。也就是说，像素PXL可以以矩阵形式布置。稍后将描述像素PXL。
像素区域PXA的边界具有直边和曲边以及圆角。基板SUB可以具有与显示单元10的圆角10C和/或位于像素区域PXA和外围区域PPA之间的边界的圆角对应的圆角。像素区域PXA可以包括与显示单元10和/或基板SUB的圆角对应的圆角。
假设平行于第一方向DR1的轴是x轴，在除了角之外的像素区域PXA中，沿着x轴的最外面像素PXL的位置和每个像素行的像素PXL的数量均相等。在图3中，示出的顶部三个像素行具有沿着第二方向DR2彼此对准的最左侧像素PXL(例如，最外面是最靠近外围区域PPA)。沿着第一方向DR1的最外面像素PXL的这种位置可以被认为基准或基准位置。因此，与外围区域PPA的沿着第二方向DR2的除了角之外的区域对应的像素行可以具有沿着第一方向DR1的相同长度L。
相比之下，在与像素区域PXA的角对应的区域中，每个像素行的像素PXL的数量沿着第二方向DR2朝向附加区域ADA减少或减小。沿着x轴的像素行的最外面像素PXL的位置变得更远离基准，例如，设置在除了角之外的像素区域PXA中的每个像素行的最外面像素PXL的位置。换言之，沿着第二方向DR2更靠近显示装置1的下侧(例如，远离像素区域PXA的中心)的像素行具有减小的沿着第一方向DR1的长度L，使得像素区域PXA的平面区域的边界可以具有圆角。因此，与像素区域PXA的角对应的不同像素行可以在其中具有不同数量的像素PXL。在像素区域PXA的角处，随着像素行更靠近像素区域PXA的中心，像素行可以包括更多的像素PXL。
尽管为了便于示出而仅示出了像素区域PXA的一侧(例如，在图1中的左侧)，但是应当理解，像素区域PXA的另一侧(例如，在图1中的右侧)可以以相同的方式提供或形成，使得像素区域PXA的形状关于沿着第二方向DR2延伸的中心轴是对称的。随着像素行与像素区域PXA的中心的距离增加，像素行的沿着第一方向DR1的长度L减小，但是长度L可以不以相同的比例减小(或布置在像素行中的像素PXL的数量可以不以相同的比例减小)。布置在每个像素行中的像素PXL的数量可以取决于像素区域PXA的角的曲率而改变。
驱动器可以设置在外围区域PPA中，并且线可以将像素PXL与驱动器连接。
驱动器包括通过扫描线S连接到像素PXL的扫描驱动器SDV。扫描驱动器SDV设置为与像素区域PXA相邻。
根据本公开的示例性实施例的扫描驱动器SDV包括提供为多个的扫描级SST(例如，多个扫描级SST)。每个扫描级SST连接到多条扫描线S中的一条扫描线S。扫描线S将扫描级SST的输出端子与像素行的最外面像素PXL的扫描信号输入端子连接。扫描级SST一接收到时钟信号就被驱动。这样的扫描级SST可以以基本上相同的电路实现。
扫描驱动器SDV可以具有边界，该边界具有与像素区域PXA的角对应的弯曲形状。在示例性实施例中，例如，扫描级SST可以沿着像素区域PXA的边缘布置。因此，连接扫描级SST的端部的虚拟线(例如，图3中的虚线)可以具有具有预定曲率的弯曲形状。
扫描级SST可以分别与像素区域PXA的像素行关联，并且可以将扫描信号供应到布置在像素行中的像素PXL。
如在图4中所示，扫描驱动器SDV可以包括级联的多个扫描级SST，并且扫描级SST可以将扫描信号顺序地输出到扫描线S。
如在图4中所示，每个扫描级SST包括上拉节点NQ、下拉节点NQB、当上拉节点NQ具有栅极导通电压时导通的上拉晶体管TU、当下拉节点NQB具有栅极导通电压时导通的下拉晶体管TD、以及用于控制上拉节点NQ和下拉节点NQB的充电/放电的节点控制器NC。
节点控制器NC可以连接到被输入来自上一级的开始信号或输出信号的开始端子ST、被输入来自下一级的输出信号的重置端子RT、被施加栅极导通电压的栅极导通电压端子VGHT、以及被施加栅极截止电压的栅极截止电压端子VGLT。节点控制器NC根据从上一级输入到开始端子ST的开始信号或输出信号控制上拉节点NQ和下拉节点NQB的充电和放电。为了稳定地控制来自扫描级SST的输出，节点控制器NC致使当上拉节点NQ具有栅极导通电压时下拉节点NQB具有栅极截止电压，并且当下拉节点NQB具有栅极导通电压时上拉节点NQ具有栅极截止电压。为此，节点控制器NC可以包括多个晶体管。
当扫描级SST被上拉时，即，当上拉节点NQ具有栅极导通电压时，上拉晶体管TU被导通，以将输入到时钟信号CT的时钟信号输出到输出端子OT。当扫描级SST被下拉时，即，当下拉节点NQB具有栅极导通电压时，下拉晶体管TD被导通，以将栅极截止电压端子VGLT处的栅极截止电压输出到输出端子OT。
扫描驱动器SDV的上拉晶体管TU和下拉晶体管TD以及节点控制器NC的多个晶体管可以被实现为薄膜晶体管。尽管扫描级SST的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的多个晶体管在图4中示出的示例中被实现为具有n型半导体特性的n型半导体晶体管，但是本公开的示例性实施例不限于此。在示例性实施例中，例如，扫描驱动器SDV的上拉晶体管TU和下拉晶体管TD以及节点控制器NC的多个晶体管可以被实现为具有p型半导体特性的p型半导体晶体管。
返回参考图3，设置在像素区域PXA中的扫描线S可以平行于第一方向DR1。在外围区域PPA中的扫描线S可以平行于第一方向DR1或相对于第一方向DR1倾斜。因为外围区域PPA的角是弯曲的，所以扫描级SST也沿着外围区域PPA的弯曲角布置。因此，在外围区域PPA中的扫描线S可以在特定位置处弯折，并且可以具有相对于第一方向DR1倾斜的角度。因为在扫描级SST的输出端子处的位置不同于在像素行的最外面像素PXL的扫描信号输入端子处的位置，所以扫描线S被弯折。
驱动器还包括连接到像素PXL的发射驱动器EDV，并且发射驱动器EDV与扫描驱动器SDV相邻。扫描驱动器SDV可以定位在发射驱动器EDV和像素区域PXA之间。因此，发射驱动器EDV可以设置为比扫描驱动器SDV更靠外部(例如，更远离像素区域PXA)。
根据本公开的示例性实施例，发射驱动器EDV包括提供为多个的发射级EST(例如，多个发射级EST)。发射控制线E将发射级EST的输出端子与像素行的最外面像素PXL的扫描信号输入端子连接。扫描级SST一接收到时钟信号就被驱动。这样的发射级EST可以以基本上相同的电路实现。
发射驱动器EDV可以具有与像素区域PXA的角对应的弯曲形状。在示例性实施例中，例如，连接发射级EST的端部的虚拟线(例如，图3中的虚线)可以具有具有预定曲率的弯曲形状。
发射级EST可以分别与像素区域PXA的像素行关联，并且可以将发射控制信号供应到布置在像素行中的像素PXL。
设置在像素区域PXA中的发射控制线E可以平行于第一方向DR1。在外围区域PPA中的发射控制线E可以平行于第一方向DR1或相对于第一方向DR1倾斜。设置在外围区域PPA中的发射控制线E的第一端部连接到像素PXL，并且发射控制线E的与其第一端部相对的第二端部连接到发射级EST。因为外围区域PPA的角处的边界是弯曲的，所以发射级EST也沿着外围区域PPA的弯曲角布置。因此，在外围区域PPA中的发射控制线E可以在特定位置处弯折，并且可以具有相对于第一方向DR1倾斜的角度。因为在发射级EST的输出端子处的位置不同于在像素行的最外面像素PXL的扫描信号输入端子处的位置，所以发射控制线E被弯折。
尽管为了便于示出，在在图3中示出的示例中，扫描线S和发射控制线E仅连接到像素行的最外面像素PXL，但是扫描线S连接到包括在像素行中的所有像素PXL。同样，发射控制线E连接到提供在像素行中的所有像素PXL。
接下来，数据驱动器DDV(见图1)可以设置在附加区域ADA的水平部分中。与像素列关联的数据线D可以分别连接到像素列。数据线D连接到数据驱动器DDV。尽管为了便于示出，在在图3中示出的示例中，数据线D仅连接到像素列的最外面像素PXL，但是数据线D连接到包括在像素列中的所有像素PXL。在同一列中的像素PXL可以共享数据线D中的同一条数据线D。在像素区域PXA中的数据线D沿着第二方向DR2延伸。数据线D大体上沿着第二方向DR2在外围区域PPA中延伸。然而，数据线D可以在特定位置弯折，并且可以在相对于第二方向DR2倾斜的方向延伸。
数据线D可以延伸，使得它们之间的距离在朝向数据驱动器DDV的方向上减小，并且数据线D的扇出结构可以形成，例如，数据线D在从数据驱动器DDV朝向像素PXL的方向上彼此隔开地扩展。参考图3，例如，数据线D的第一部分对应于第一初始化电压源线VI1，并且数据线D的端部部分之间的距离在朝向像素PXL的方向上增大，以限定扇出结构。类似地，数据线D的第二部分对应于第二初始化电压源线VI2，并且数据线D的端部部分之间的距离在朝向像素PXL的方向上增大，以限定扇出结构。
分别与像素列关联的提供为多条的电力线PL(例如，多条电力线PL)可以连接到像素列。电力线PL将第一电源电压ELVDD(见图2)供应到像素PXL。尽管为了便于示出，在图2中示出的示例中，第一电力线PL1仅连接到像素列的最外面像素PXL，但是第一电力线PL1连接到包括在像素列中的所有像素PXL。在同一列中的像素PXL可以共享相同的第一电力线PL1。
接下来，将描述在图3中示出的像素PXL。
图5是示出了在图3中示出的像素PXL的示例性实施例的图。为了便于示出，图5示出了连接到第m数据线Dm和第i扫描线Si的像素PXL。
参考图5，根据本公开的示例性实施例的像素PXL包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7、以及存储电容器Cst。
有机发光二极管OLED的阳极经由第六晶体管T6连接到第一晶体管T1，并且有机发光二极管OLED的阴极连接到第二电源电压ELVSS。有机发光二极管OLED产生具有与从第一晶体管T1供应的电流的量成比例的预定亮度的光。
第一电源电压ELVDD可以设为高于第二电源电压ELVSS的电压，使得电流可以流到有机发光二极管OLED。
第七晶体管T7连接在第二初始化电压源线VI2和有机发光二极管OLED的阳极之间。第七晶体管T7的栅极电极连接到第(i+1)扫描线S(i+1)。当扫描信号被供应到第(i+1)扫描线S(i+1)时，第七晶体管T7导通，从而将第二初始化电压源线VI2的电压(例如，第二初始化电压Vint2)传递到有机发光二极管OLED的阳极。第二初始化电压Vint2可以设为低于第二电源电压ELVSS的电压。
第六晶体管T6连接在第一晶体管T1和有机发光二极管OLED之间。第六晶体管T6的栅极电极连接到第i发射控制线Ei。当发射控制信号被供应到第i发射控制线Ei时，第六晶体管T6截止，并且否则导通。
第五晶体管T5连接在第一电源电压ELVDD和第一晶体管T1之间。第五晶体管T5的栅极电极连接到第i发射控制线Ei。当发射控制信号被供应到第i发射控制线Ei时，第五晶体管T5截止，并且否则被导通。
第一晶体管T1(驱动晶体管)的第一电极经由第五晶体管T5连接到第一电源电压ELVDD，并且第一晶体管T1的第二电极经由第六晶体管T6连接到有机发光二极管OLED的阳极。第一晶体管T1的栅极电极连接到第一节点N1。第一晶体管T1与第一节点N1的电压成比例地控制经由有机发光二极管OLED从第一电源电压ELVDD流到第二电源电压ELVSS的电流的量。
第三晶体管T3连接在第一晶体管T1的第二电极和第一节点N1之间。另外，第三晶体管T3的栅极电极连接到第i扫描线Si。当扫描信号被供应到第i扫描线Si时，第三晶体管T3导通，以将第一晶体管T1的第二电极与第一节点N1电连接。因此，当第三晶体管T3导通时，第一晶体管T1以二极管方式连接。
第四晶体管T4连接在第一节点N1和第一初始化电压源线VI1之间。另外，第四晶体管T4的栅极电极连接到第(i-1)扫描线S(i-1)。当扫描信号被供应到第(i-1)扫描线S(i-1)时，第四晶体管T4导通，以将第一初始化电压源线VI1的电压(例如，第一初始化电压Vint1)供应到第一节点N1。第一初始化电压Vint1可以设为比数据信号的电压低的电压。
第二晶体管T2连接在第m数据线Dm和第一晶体管T1的第一电极之间。另外，第二晶体管T2的栅极电极连接到第i扫描线Si。当扫描信号被供应到第i扫描线Si时，第二晶体管T2导通，以将第m数据线Dm与第一晶体管T1的第一电极电连接。
存储电容器Cst连接在第一电源电压ELVDD和第一节点N1之间。存储电容器Cst存储等于数据信号和第一晶体管T1的阈值电压的电压。
图6是详细地示出了图3的像素PXL的放大平面图。图7是沿着图6的线I-I'截取的截面图。图8是沿着图6的线II-II'截取的截面图。
图6、图7和图8示出了连接到在像素区域PXA中设置在第i行和第j列中的像素PXL的三条扫描线S(i-1)、Si和S(i+1)、发射控制线Ei、电力线PL、附加电力线PL'和数据线Dj。在图7和图8中，为了便于示出，在第(i-1)行中的扫描线由第(i-1)扫描线S(i-1)指示，在第i行中的扫描线由第i扫描线Si指示，在第(i+1)行中的扫描线由第(i+1)扫描线S(i+1)指示，在第i行中的发射控制线由发射控制线Ei指示，在第j列中的数据线由数据线Dj指示，第j电力线由电力线PL指示，并且附加电力线由附加电力线PL'指示。
参考图3至图6、图7和图8，显示装置1包括基板SUB、线和像素PXL。
线将信号提供到每个像素PXL，并且包括扫描线S(i-1)、Si和S(i+1)、数据线Dj、发射控制线Ei、电力线PL、附加电力线PL'、以及第一初始化电压线V1和第二初始化电压线V2。
扫描线S(i-1)、Si和S(i+1)沿着第一方向DR1延伸，并且包括沿着第二方向DR2按此顺序布置的第(i-1)扫描线S(i-1)、第i扫描线Si和第(i+1)扫描线S(i+1)。扫描信号施加到扫描线S(i-1)、Si和S(i+1)。第(i-1)扫描信号施加到第(i-1)扫描线S(i-1)，第i扫描信号施加到第i扫描线Si，并且第(i+1)扫描信号施加到第(i+1)扫描线S(i+1)。
发射控制线Ei沿着第一方向DR1延伸，并且设置在第i扫描线Si和第(i+1)扫描线S(i+1)之间，使得其与第i扫描线Si和第(i+1)扫描线S(i+1)隔开。发射控制信号施加到发射控制线Ei。
数据线Dj沿着第二方向DR2延伸。数据信号施加到数据线Dj。
电力线PL沿着第二方向DR2延伸，并且与数据线Dj隔开。第一电源电压ELVDD施加到电力线PL。
附加电力线PL'沿着厚度方向(例如，第三方向DR3)与电力线PL交叠，并且连接到电力线PL，以通过第十一接触孔CH11施加同一第一电源电压ELVDD。
第一初始化电压线V1沿着第一方向DR1延伸，并且设置在第(i+1)扫描线S(i+1)和下一像素行的第(i-1)扫描线S(i-1)之间。第一初始化电压Vint1施加到第一初始化电压线V1。
第二初始化电压线V2沿着第一方向DR1延伸，并且设置在第(i+1)扫描线S(i+1)和下一像素行的第(i-1)扫描线S(i-1)之间。第二初始化电压Vint2施加到第二初始化电压线V2。
每个像素PXL包括第一晶体管T1至第七晶体管T7、存储电容器Cst、以及有机发光二极管OLED。
第一晶体管T1包括第一栅极电极GE1、第一有源图案ACT1、第一源极电极SE1、第一漏极电极DE1、以及连接线CNL。
第一栅极电极GE1连接到第三晶体管T3的第三漏极电极DE3和第四晶体管T4的第四漏极电极DE4。连接线CNL将第一栅极电极GE1和第三漏极电极DE3彼此连接，并将第一栅极电极GE1和第四漏极电极DE4彼此连接。连接线CNL的一个端部通过第一接触孔CH1连接到第一栅极电极GE1，并且连接线CNL的另一端部通过第二接触孔CH2连接到第三漏极电极DE3和第四漏极电极DE4。
根据本公开的示例性实施例，第一有源图案ACT1、第一源极电极SE1和第一漏极电极DE1可以提供或形成为掺杂有杂质的半导体层或未掺杂有杂质的半导体层。第一源极电极SE1和第一漏极电极DE1可以由掺杂有杂质的半导体层来提供或形成，而第一有源图案ACT1可以由未掺杂有杂质的半导体层来提供或形成。
第一有源图案ACT1可以具有在预定方向上延伸的杆形状，并且可以具有在延伸的长度方向上弯折若干次的形状。当从顶部(例如，平面图)观察时，第一有源图案ACT1与第一栅极电极GE1交叠。因为第一有源图案ACT1提供或形成为相对长，所以第一晶体管T1的沟道区提供或形成为相对长。因此，施加到第一晶体管T1的栅极电压的驱动范围加宽。因此，可以在随后的使用中精确地调整从有机发光二极管OLED发射的光的灰阶。
第一源极电极SE1连接到第一有源图案ACT1的一个端部，并且连接到第二晶体管T2的第二漏极电极DE2和第五晶体管T5的第五漏极电极DE5。第一漏极电极DE1连接到第一有源图案ACT1的另一端部，并且连接到第三晶体管T3的第三源极电极SE3和第六晶体管T6的第六源极电极SE6。
第二晶体管T2包括第二栅极电极GE2、第二有源图案ACT2、第二源极电极SE2、以及第二漏极电极DE2。
第二栅极电极GE2连接到第i扫描线Si。第二栅极电极GE2提供或形成为第i扫描线Si的一部分，或可以从第i扫描线Si突出。根据本公开的示例性实施例，第二有源图案ACT2、第二源极电极SE2和第二漏极电极DE2可以提供或形成为掺杂有杂质的半导体层或未掺杂有杂质的半导体层。第二源极电极SE2和第二漏极电极DE2可以由掺杂有杂质的半导体层来提供或形成，而第二有源图案ACT2可以由未掺杂有杂质的半导体层来提供或形成。第二有源图案ACT2对应于与第二栅极电极GE2交叠的部分。第二源极电极SE2的一个端部连接到第二有源图案ACT2，并且第二源极电极SE2的另一端部通过第六接触孔CH6连接到数据线Dj。第二漏极电极DE2的一个端部连接到第二有源图案ACT2，并且第二漏极电极DE2的另一端部连接到第一晶体管T1的第一源极电极SE1和第五晶体管T5的第五漏极电极DE5。
第三晶体管T3可以实现为双栅极结构，以减少或有效地防止泄漏电流。也就是说，第三晶体管T3可以包括晶体管T3a和晶体管T3b。晶体管T3a可以包括栅极电极GE3a、有源图案ACT3a、源极电极SE3a和漏极电极DE3a。晶体管T3b可以包括栅极电极GE3b、有源图案ACT3b、源极电极SE3b和漏极电极DE3b。在下面的描述中，栅极电极GE3a和栅极电极GE3b称为第三栅极电极GE3，有源图案ACT3a和有源图案ACT3b称为第三有源图案ACT3，源极电极SE3a和源极电极SE3b称为第三源极电极SE3，并且漏极电极DE3a和漏极电极DE3b称为第三漏极电极DE3。
第三栅极电极GE3连接到第i扫描线Si。第三栅极电极GE3提供或形成为第i扫描线Si的一部分，或可以从第i扫描线Si突出。根据本公开的示例性实施例，第三有源图案ACT3、第三源极电极SE3和第三漏极电极DE3可以提供或形成为掺杂有杂质的半导体层或未掺杂有杂质的半导体层。第三源极电极SE3和第三漏极电极DE3可以由掺杂有杂质的半导体层来提供或形成，而第三有源图案ACT3可以由未掺杂有杂质的半导体层来提供或形成。第三有源图案ACT3对应于与第三栅极电极GE3交叠的部分。第三源极电极SE3的一个端部连接到第三有源图案ACT3，并且第三源极电极SE3的另一端部连接到第一晶体管T1的第一漏极电极DE1和第六晶体管T6的第六源极电极SE6。第三漏极电极DE3的一个端部连接到第三有源图案ACT3，并且第三漏极电极DE3的另一端部连接到第四晶体管T4的第四漏极电极DE4。另外，第三漏极电极DE3通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅极电极GE1。
第四晶体管T4可以实现为双栅极结构，以减少或有效地防止泄漏电流。也就是说，第四晶体管T4可以包括晶体管T4a和晶体管T4b。晶体管T4a可以包括栅极电极GE4a、有源图案ACT4a、源极电极SE4a和漏极电极DE4a。晶体管T4b可以包括栅极电极GE4b、有源图案ACT4b、源极电极SE4b和漏极电极DE4b。在下面的描述中，栅极电极GE4a和栅极电极GE4b称为第四栅极电极GE4，有源图案ACT4a和有源图案ACT4b称为第四有源图案ACT4，源极电极SE4a和源极电极SE4b称为第四源极电极SE4，并且漏极电极DE4a和漏极电极DE4b称为第四漏极电极DE4。
第四栅极电极GE4连接到第(i-1)扫描线S(i-1)。第四栅极电极GE4提供或形成为第(i-1)扫描线S(i-1)的一部分，或可以从第(i-1)扫描线S(i-1)突出。第四有源图案ACT4、第四源极电极SE4和第四漏极电极DE4由掺杂有杂质的半导体层或未掺杂有杂质的半导体层来提供或形成。第四源极电极SE4和第四漏极电极DE4由掺杂有杂质的半导体层来提供或形成，而第四有源图案ACT4由未掺杂有杂质的半导体层来提供或形成。第四有源图案ACT4对应于与第四栅极电极GE4交叠的部分。第四源极电极SE4的一个端部连接到第四有源图案ACT4，并且第四源极电极SE4的另一端部连接到第一初始化电压线V1。源极电极SE4a通过第九接触孔CH9连接到第一初始化电压线V1。第四漏极电极DE4的一个端部连接到第四有源图案ACT4，并且第四漏极电极DE4的另一端部连接到第三晶体管T3的第三漏极电极DE3。另外，第四漏极电极DE4通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅极电极GE1。
第五晶体管T5包括第五栅极电极GE5、第五有源图案ACT5、第五源极电极SE5、以及第五漏极电极DE5。
第五栅极电极GE5连接到发射控制线Ei。第五栅极电极GE5提供或形成为发射控制线Ei的一部分，或可以从发射控制线Ei突出。第五有源图案ACT5、第五源极电极SE5和第五漏极电极DE5由掺杂有杂质的半导体层或未掺杂有杂质的半导体层来提供或形成。第五源极电极SE5和第五漏极电极DE5由掺杂有杂质的半导体层来提供或形成，而第五有源图案ACT5由未掺杂有杂质的半导体层来提供或形成。第五有源图案ACT5对应于与第五栅极电极GE5交叠的部分。第五源极电极SE5的一个端部连接到第五有源图案ACT5，并且第五源极电极SE5的另一端部通过第五接触孔CH5连接到电力线PL。第五漏极电极DE5的一个端部连接到第五有源图案ACT5，并且第五漏极电极DE5的另一端部连接到第一晶体管T1的第一源极电极SE1和第二晶体管T2的第二漏极电极DE2。
第六晶体管T6包括第六栅极电极GE6、第六有源图案ACT6、第六源极电极SE6、以及第六漏极电极DE6。
第六栅极电极GE6连接到发射控制线Ei。第六栅极电极GE6提供或形成为发射控制线Ei的一部分，或可以从发射控制线Ei突出。第六有源图案ACT6、第六源极电极SE6和第六漏极电极DE6由掺杂有杂质的半导体层或未掺杂有杂质的半导体层来提供或形成。第六源极电极SE6和第六漏极电极DE6由掺杂有杂质的半导体层来提供或形成，而第六有源图案ACT6由未掺杂有杂质的半导体层来提供或形成。第六有源图案ACT6对应于与第六栅极电极GE6交叠的部分。第六源极电极SE6的一个端部连接到第六有源图案ACT6，并且第六源极电极SE6的另一端部连接到第一晶体管T1的第一漏极电极DE1和第三晶体管T3的第三源极电极SE3。第六漏极电极DE6的一个端部连接到第六有源图案ACT6，并且第六漏极电极DE6的另一端部连接到第七晶体管T7的第七源极电极SE7。
第七晶体管T7包括第七栅极电极GE7、第七有源图案ACT7、第七源极电极SE7、以及第七漏极电极DE7。
第七栅极电极GE7连接到第(i+1)扫描线S(i+1)。第七栅极电极GE7提供或形成为第(i+1)扫描线S(i+1)的一部分，或可以从第(i+1)扫描线S(i+1)突出。第七有源图案ACT7、第七源极电极SE7和第七漏极电极DE7由掺杂有杂质的半导体层或未掺杂有杂质的半导体层来提供或形成。第七源极电极SE7和第七漏极电极DE7由掺杂有杂质的半导体层来提供或形成，而第七有源图案ACT7由未掺杂有杂质的半导体层来提供或形成。第七有源图案ACT7对应于与第七栅极电极GE7交叠的部分。第七源极电极SE7的一个端部连接到第七有源图案ACT7，并且第七源极电极SE7的另一端部连接到第六晶体管T6的第六漏极电极DE6。第七漏极电极DE7的一个端部连接到第七有源图案ACT7，并且第七漏极电极DE7的另一端部连接到第二初始化电压线V2。第七漏极电极DE7通过第八接触孔CH8连接到第二初始化电压线V2。
存储电容器Cst包括下电极LE和上电极UE。下电极LE可以提供或形成为第一晶体管T1的第一栅极电极GE1。
当从顶部观察时，上电极UE与第一栅极电极GE1交叠并覆盖下电极LE。通过增加上电极UE和下电极LE彼此交叠的平面面积，可以增大存储电容器Cst的电容。上电极UE可以沿着第一方向DR1延伸。根据本公开的示例性实施例，可以将具有与第一电源电压ELVDD的电平相同的电平的电压施加到上电极UE。上电极UE可以具有其中提供或形成第一接触孔CH1的开口OPN，第一栅极电极GE1在此处与连接线CNL接触。
有机发光二极管OLED包括阳极AD、阴极CD、以及布置在阳极AD和阴极CD之间的发射层EML。
阳极AD设置在与每个像素PXL对应的像素区中。阳极AD通过第七接触孔CH7和第十接触孔CH10连接到第七晶体管T7的第七源极电极SE7和第六晶体管T6的第六漏极电极DE6。桥图案BRP设置在第七接触孔CH7和第十接触孔CH10之间，以将第六漏极电极DE6和第七源极电极SE7与阳极AD连接。
返回参考图6、图7和图8，将按照沿着厚度方向的堆叠顺序来描述根据本公开的示例性实施例的显示装置的结构。
最初，有源图案ACT1至ACT7(在下文中，ACT)设置在基板SUB上。有源图案ACT包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7包括半导体材料或由半导体材料制成。
缓冲层可以设置在基板SUB与第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI设置在其上提供或形成有第一有源图案ACT1至第七有源图案ACT7的基板SUB上。
在栅极绝缘层GI上，设置第(i-1)扫描线S(i-1)至第(i+1)扫描线S(i+1)、发射控制线Ei、第一初始化电压线V1、第二初始化电压线V2、第一栅极电极GE1、以及第七栅极电极GE7。第一栅极电极GE1用作存储电容器Cst的下电极LE。第二栅极电极GE2和第三栅极电极GE3可以与第i扫描线Si一体地提供或形成，第四栅极电极GE4可以与第(i-1)扫描线S(i-1)一体地提供或形成，第五栅极电极GE5和第六栅极电极GE6可以与发射控制线Ei一体地提供或形成，并且第七栅极电极GE7可以与第(i+1)扫描线S(i+1)一体地提供或形成。
第一绝缘层IL1设置在其上提供或形成有第(i-1)扫描线S(i-1)等的基板SUB上。
存储电容器Cst的上电极UE和初始化电力线(未示出)设置在第一绝缘层IL1上。上电极UE覆盖下电极LE，并与下电极LE一起形成存储电容器Cst，第一绝缘层IL1设置在上电极UE和下电极LE之间。
第二绝缘层IL2设置在其上提供或形成有上电极UE等的基板SUB上。
第j数据线Dj、电力线PL、连接线CNL和桥图案BRP设置在第二绝缘层IL2上。
第j数据线Dj通过穿过第一绝缘层IL1、第二绝缘层IL2和栅极绝缘层GI的第六接触孔CH6连接到第二源极电极SE2。电力线PL通过穿过第二绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。
电力线PL通过穿过第一绝缘层IL1、第二绝缘层IL2和栅极绝缘层GI的第五接触孔CH5连接到第五源极电极SE5。
连接线CNL通过穿过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CH1连接到第一栅极电极GE1。连接线CNL还可以通过穿过栅极绝缘层GI、第一绝缘层IL1和第二绝缘层IL2的第二接触孔CH2连接到第三漏极电极DE3和第四漏极电极DE4。
桥图案BRP是在第六漏极电极DE6和阳极AD之间提供为将第六漏极电极DE6与阳极AD连接的中间构件，并且通过穿过栅极绝缘层GI、第一绝缘层IL1和第二绝缘层IL2的第七接触孔CH7连接到第六漏极电极DE6和第七源极电极SE7。
第三绝缘层IL3设置在其上提供或形成有第j数据线Dj等的基板SUB上。
附加电力线PL'设置在第三绝缘层IL3上。附加电力线PL'是用于无延迟地将第一电源电压ELVDD稳定地供应到电力线PL，并减小施加到电力线PL的电阻。附加电力线PL'沿着第二方向DR2延伸，并且与电力线PL交叠。附加电力线PL'通过穿过第三绝缘层IL3的第十一接触孔CH11连接到电力线PL。
钝化层PSV设置在设置有附加电力线PL'的第三绝缘层IL3上。
阳极AD设置在钝化层PSV上。阳极AD通过穿过钝化层PSV的第十二接触孔CH12连接到桥图案BRP。因为桥图案BRP通过第七接触孔CH7连接到第六漏极电极DE6和第七源极电极SE7，所以阳极AD最终连接到第六漏极电极DE6和第七源极电极SE7。
在其上提供或形成有阳极AD等的基板SUB上，设置像素限定层PDL以在每个像素PXL内分隔像素区。在像素PXL内，像素限定层PDL限定在其中发光的敞开区域(例如，发光区或像素区)。像素限定层PDL暴露阳极AD的上表面，并沿着像素PXL的边界从基板SUB突出。
发射层EML设置在像素PXL中的由像素限定层PDL围绕的像素区中，并且阴极CD设置在发射层EML上。
覆盖阴极CD的密封构件SLM设置在阴极CD上。
图9是示出了图3的部分P2的示例性实施例的放大平面图。图10是沿着图9的线III-III'截取的截面图。图11是沿着图9的线IV-IV'截取的截面图。图12是沿着图9的线V-V'截取的截面图。图13是沿着图9的线VI-VI'截取的截面图。图14是沿着图9的线IV-IV'截取的截面图。图15是沿着图9的线V-V'截取的截面图。
在图9至图15中，为了便于示出线之间的关系，作为示例示出了多条扫描线中的连接到单个像素PXL的一条扫描线和多条发射控制线E中的连接到单个像素PXL的单条发射控制线，它们分别由扫描线S和发射控制线E指示。另外，仅描绘了第一初始化电压线和第二初始化电压线的一部分。第一初始化电压源线称为第一初始化电压源线VI1，第一初始化电压线称为第一初始化电压线V1，第二初始化电压源线称为第二初始化电压源线VI2，并且第二初始化电压线称为第二初始化电压线V2。另外，仅示出了数据线D的一部分，并且数据线D被示出为“D”。尽管仅描绘了一部分线，但是可以按下面描述的方式进一步提供未示出的扫描线、发射控制线、数据线、第一初始化电压线和第二初始化电压线。
在下文中，将参考图9至图15描述线之间的连接关系。
发射控制线E沿着第一方向DR1从像素区域PXA延伸，并且还大体上沿着第一方向DR1延伸到外围区域PPA中。当从顶部观察时，发射控制线E与扫描线S隔开预定距离，并且发射控制线E的至少一部分平行于扫描线S延伸。发射控制线E可以取决于在角的位置在相对于第一方向DR1倾斜的方向上弯折，并且可以在相对于第一方向DR1倾斜的方向上延伸。作为示例，图9示出了发射控制线E在相对于第一方向DR1倾斜的方向上弯折。在下文中，将结合图9描述将第一初始化电压源线VI1连接到第一初始化电压线V1的第一桥线BR1、将发射控制线E的第一部分Ea和发射控制线E的第二部分Eb彼此连接的第二桥线BR2、以及将扫描线S的第一部分Sa和扫描线S的第二部分Sb彼此连接的第三桥线BR3。
发射控制线E在像素区域PXA中设置在基板SUB上。缓冲层可以设置在发射控制线E和基板SUB之间。每条发射控制线E包括在外围区域PPA中设置在基板SUB上并延伸到像素区域PXA中的第一部分Ea、设置在第二绝缘层IL2上的第二桥线BR2、和设置在基板SUB上的第二部分Eb。
第二桥线BR2是用于将发射控制线E的第一部分Ea与发射控制线E的第二部分Eb连接。第二桥线BR2通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的接触孔CH13a连接到发射控制线E的第一部分Ea，并通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的接触孔CH13b连接到发射控制线E的第二部分Eb，如在图10中所示。接触孔CH13a和接触孔CH13b被称为第十三接触孔。
扫描线S沿着第一方向DR1从像素区域PXA延伸，并且还大体上沿着第一方向DR1在外围区域PPA中延伸。然而，扫描线S可以取决于在角的位置在相对于第一方向DR1倾斜的方向上弯折，并且然后延伸。图9示出了扫描线S在相对于第一方向DR1倾斜的方向上弯折。
扫描线S在像素区域PXA中设置在基板SUB上。缓冲层可以设置在扫描线S和基板SUB之间。扫描线S可以以与发射控制线E基本上相同的方式连接。具体地，每条扫描线S包括在外围区域PPA中设置在基板SUB上的第一部分Sa、设置在第二绝缘层IL2上的第三桥线BR3、和设置在栅极绝缘层GI上的第二部分Sb。
第三桥线BR3是用于将扫描线S的第一部分Sa与扫描线S的第二部分Sb连接。第三桥线BR3通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的接触孔CH14a连接到扫描线S的第一部分Sa，并通过穿过第一绝缘层IL1和第二绝缘层IL2的接触孔CH14b连接到扫描线S的第二部分Sb，如在图11中所示。接触孔CH14a和接触孔CH14b被称为第十四接触孔。
第一初始化电压线V1沿着第一方向DR1从像素区域PXA延伸，并且还大体上沿着第一方向DR1在外围区域PPA中延伸。当从顶部观察时，第一初始化电压线V1与扫描线S隔开预定距离，并且第一初始化电压线V1的至少一部分平行于扫描线S延伸。第一初始化电压线V1可以取决于在角的位置在相对于第一方向DR1倾斜的方向上弯折，并且可以在相对于第一方向DR1倾斜的方向上延伸。作为示例，图9示出了第一初始化电压线V1在相对于第一方向DR1倾斜的方向上弯折。
第一初始化电压线V1在像素区域PXA中设置在栅极绝缘层GI上。第一初始化电压线V1可以包括在外围区域PPA中设置在栅极绝缘层GI上的第一部分V1a、设置在第二绝缘层IL2上的第一桥线BR1、以及设置在第一绝缘层IL1上的第一初始化电压源线VI1。第一初始化电压源线VI1可以包括在相对于第一方向DR1倾斜的方向上从第一初始化电压源线VI1突出的输出端子。
第一桥线BR1是用于将第一初始化电压线V1的第一部分V1a与第一初始化电压源线VI1的输出端子连接。第一桥线BR1通过穿过第一绝缘层IL1和第二绝缘层IL2的接触孔CH15a连接到第一初始化电压线V1的第一部分V1a，并通过穿过第二绝缘层IL2的接触孔CH15b连接到第一初始化电压源线VI1的输出端子，如在图12中所示。接触孔CH15a和接触孔CH15b被称为第十五接触孔。
第二初始化电压线V2在像素区域PXA中设置在栅极绝缘层GI上。第二初始化电压线V2可以包括在外围区域PPA中设置在栅极绝缘层GI上的第一部分V2a、和设置在第一绝缘层IL1上的第二初始化电压源线VI2。第二初始化电压源线VI2可以包括在相对于第一方向DR1倾斜的方向上从第二初始化电压源线VI2突出的输出端子。
第二初始化电压线V2通过穿过第一绝缘层IL1的第十六接触孔CH16连接到第二初始化电压源线VI2，如在图13中所示。
数据线D沿着第二方向DR2从像素区域PXA延伸，并且还大体上沿着第二方向DR2延伸到外围区域PPA中。然而，数据线D可以取决于角的位置在相对于第二方向DR2倾斜的方向上弯折，并且然后延伸。图9示出了数据线D在相对于第二方向DR2倾斜的方向上弯折，并且然后朝向右侧延伸。
数据线D在像素区域PXA中设置在第二绝缘层IL2上。数据线D包括在外围区域PPA中设置在栅极绝缘层GI上的第一数据线Da(例如，数据线部分Da)、和设置在基板SUB上的第二数据线Db(例如，数据线部分Db)。缓冲层可以设置在第二数据线Db和基板SUB之间。第一数据线Da和第二数据线Db均可以提供为多个(例如，多个第一数据线Da和多个第二数据线Db)。
数据线D的从像素区域PXA延伸的部分通过穿过第一绝缘层IL1和第二绝缘层IL2的第十七接触孔CH17连接到第一数据线Da，如在图14中所示。可以提供或形成一个以上的接触孔。数据线D的从像素区域PXA延伸的另一部分通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第十八接触孔CH18连接到第二数据线Db，如在图15中所示。可以提供或形成一个以上的接触孔。
当从顶部观察时，第一数据线Da和第二数据线Db可以彼此隔开，并且可以交替地布置。第一数据线Da和第二数据线Db的至少一部分在彼此平行的方向上延伸。
在下文中，将按堆叠顺序描述在外围区域PPA中的线的结构。
栅极绝缘层GI设置在基板SUB上。
缓冲层(未示出)可以设置在基板SUB和栅极绝缘层GI之间。
在基板SUB上，设置扫描线S的从像素区域PXA延伸的第一部分Sa、发射控制线E的第一部分Ea、发射控制线E的第二部分Eb和第二数据线Db。扫描线S的第一部分Sa、发射控制线E的第一部分Ea、发射控制线E的第二部分Eb和第二数据线Db可以与在像素区域PXA中的扫描线S经由相同的工艺由相同的材料来提供。因此，扫描线S的第一部分Sa、发射控制线E的第一部分Ea、发射控制线E的第二部分Eb和第二数据线Db可以位于与在像素区域PXA中的扫描线S相同的层中。关于“由相同的材料”或“位于相同的层中”，元件可以是基板SUB上的同一层或公共层的各个部分。
在包括扫描线S的第一部分Sa、发射控制线E的第一部分Ea、发射控制线E的第二部分Eb和第二数据线Db的基板SUB上，设置栅极绝缘层GI。
第一数据线Da、扫描线S的从扫描级SST延伸的第二部分Sb、第一初始化电压线V1和第二初始化电压线V2设置在栅极绝缘层GI上。
第一绝缘层IL1设置在栅极绝缘层GI上覆盖第一数据线Da、扫描线S的从扫描级SST延伸的第二部分Sb、第一初始化电压线V1和第二初始化电压线V2。
第一初始化电压源线VI1和设置在第一绝缘层IL1上。第一初始化电压源线VI1和第二初始化电压源线VI2不设置在与多条第一数据线Da和多条第二数据线Db相同的层中，而是设置为使得它们沿着第三方向DR3与多条第一数据线Da和第二数据线Db交叠，使得可以在像素区域PXA的角附近减小无效空间。参考图9，例如，沿着像素区域PXA与外围区域PPA之间的边界的圆角，第一初始化电压源线VI1和第二初始化电压源线VI2均沿着厚度方向(例如，第三方向DR3)与第一数据线Da和第二数据线Db交叠。沿着圆角，第一初始化电压源线VI1和第二初始化电压源线VI2的长度的一部分对应于第一数据线Da和第二数据线Db的长度并与第一数据线Da和第二数据线Db的长度交叠。
具体地，如果第一初始化电压源线VI1和第二初始化电压源线VI2、多条第一数据线Da以及多条第二数据线Db在外围区域PPA内设置在同一层中，则当从顶部观察时，第一数据线Da和第二数据线Db、第一初始化电压源线VI1和第二初始化电压源线VI2、扫描驱动器SDV以及发射驱动器EDV从像素区域PXA的角顺序地设置，并且一起占据相对大的平面区域。因此，显示装置1中的无效空间可能增大。
相比之下，在一个或多个示例性实施例中，当第一初始化电压源线VI1和第二初始化电压源线VI2与多条第一数据线Da和多条第二数据线Db交叠以共享公共平面区域时，当从顶部观察时，第一初始化电压源线VI1、第二初始化电压源线VI2、扫描驱动器SDV和发射驱动器EDV从像素区域PXA的角顺序地设置，以限定除了第一数据线Da和第二数据线Db的平面区域之外的总平面区域。因此，可以减小显示装置1中的无效空间。
第二绝缘层IL2设置在第一绝缘层IL1上覆盖第一初始化电压源线VI1和第二初始化电压源线VI2。
从像素区域PXA延伸的数据线D以及第一桥线BR1、第二桥线BR2和第三桥线BR3设置在第二绝缘层IL2上。第三绝缘层IL3设置在第二绝缘层IL2上以覆盖从像素区域PXA延伸的数据线D以及第一桥线BR1、第二桥线BR2和第三桥线BR3。
钝化层PSV可以设置在第三绝缘层IL3上，并且密封构件SLM可以设置在钝化层PSV上。根据本公开的示例性实施例，各种层可以进一步设置在第三绝缘层IL3与钝化层PSV之间以及设置在钝化层PSV与密封构件SLM之间。可以省略密封构件SLM。
在下文中，将描述本公开的其他示例性实施例。在下面的描述中，相同或类似的元件将由相同或类似的附图标记指示，并且将省略或简要描述冗余的描述。将集中于与上述示例性实施例的区别进行描述。
图16是示出了图1的部分P1的另一示例性实施例的放大平面图，部分P1在图16中被标记为部分P1_1，其包括像素PXL、线和驱动器之间的连接关系。图17是示出了图16的部分P2_1的放大平面图。
在图16和图17中示出的示例性实施例与在图3和图9中示出的示例性实施例的不同之处在于，仅存在一条初始化电压源线，而不是两条。
具体地，根据在图16和图17中示出的示例性实施例，除去了在外围区域PPA中设置在栅极绝缘层GI上的第一部分V1a、设置在第二绝缘层IL2上的第一桥线BR1和设置在第一绝缘层IL1上的第一初始化电压源线VI1。
尽管在附图中未示出，但是根据在图16和图17中示出的示例性实施例，与在图5和图6中示出的示例性实施例不同，第四晶体管T4的第四源极电极SE4和第七晶体管T7的第七漏极电极DE7可以电连接并且可以连接到单个初始化电压源线VI1_1，而在图5和图6中示出的示例性实施例中，在像素PXL中，第四晶体管T4的第四源极电极SE4连接到第一初始化电压源线VI1，并且第七晶体管T7的第七漏极电极DE7连接到第二初始化电压源线VI2。
参考图13、图16和图17，第一初始化电压线V1_1沿着第一方向DR1从像素区域PXA延伸，并且还大体上沿着第一方向DR1在外围区域PPA中延伸。当从顶部观察时，第一初始化电压线V1_1与扫描线S隔开预定距离，并且第一初始化电压线V1_1的至少一部分平行于扫描线S延伸。
第一初始化电压线V1_1在像素区域PXA中设置在栅极绝缘层GI上。第一初始化电压线V1_1可以包括在外围区域PPA中设置在栅极绝缘层GI上的第一部分V1a_1、和设置在第一绝缘层IL1上的第一初始化电压源线VI1_1。第一初始化电压源线VI1_1可以包括在相对于第一方向DR1倾斜的方向上从第一初始化电压源线VI1_1突出的输出端子。
因为仅一条初始化电压源线VI1_1连接到像素PXL，所以沿着第一方向DR1仅提供或形成一条初始化电压线V1_1。因此，可以进一步减小像素区域PXA的角附近的无效空间。
当仅提供或形成一条初始化电压线V1_1时，与提供或形成两条初始化电压线的结构相比，减小了由多条线E、S和V1_1沿着第二方向DR2占据的总平面区域。因此，扫描驱动器SDV和发射驱动器EDV可以大体上设置在像素区域PXA的角的上侧。
也就是说，因为数据线D具有扇出结构，在该扇出结构中，随着与像素区域PXA的角的下侧的距离增加，数据线D的长度沿着第一方向DR1增加，所以，由于扫描驱动器SDV和发射驱动器EDV设置在像素区域PXA的角的上侧而可以进一步减小无效空间。

Claims (21)

1.一种显示装置，其中，所述显示装置包括：
基板，包括：
像素区域，包括像素；
外围区域，与所述像素区域相邻；以及
边界，位于所述像素区域和所述外围区域之间，所述边界包括圆角；
数据驱动器，位于所述外围区域中；
数据线，数据信号通过所述数据线从所述数据驱动器提供到所述像素；以及
初始化电压源线，位于所述外围区域中并连接到所述像素，所述初始化电压源线沿着位于所述像素区域和所述外围区域之间的所述边界的所述圆角延伸，
其中，沿着所述边界的所述圆角，所述初始化电压源线沿着厚度方向与所述数据线交叠。
2.根据权利要求1所述的显示装置，其中，
所述基板的所述外围区域包括端子区域和将所述端子区域连接到所述像素区域的部分，
所述端子区域相对于所述外围区域的其余部分是可弯折的，并且
弯折的所述基板沿着所述厚度方向设置与所述外围区域的将所述端子区域连接到所述像素区域的所述部分交叠的所述端子区域。
3.根据权利要求2所述的显示装置，其中，所述数据驱动器位于所述外围区域的所述端子区域中。
4.根据权利要求1所述的显示装置，其中，所述数据线提供为多条，包括多条数据线，所述多条数据线具有在从所述数据驱动器到所述像素区域的方向上向外扩展的扇出结构。
5.根据权利要求4所述的显示装置，其中，所述初始化电压源线与具有所述扇出结构的所述多条数据线交叠。
6.根据权利要求1所述的显示装置，其中，
所述初始化电压源线提供为多个，包括位于所述外围区域中的第一初始化电压源线和第二初始化电压源线，并且
沿着位于所述像素区域和所述外围区域之间的所述边界的所述圆角，所述第一初始化电压源线和所述第二初始化电压源线以彼此间恒定的间隔彼此平行布置。
7.根据权利要求1所述的显示装置，其中，所述显示装置还包括从所述基板按顺序的栅极绝缘层、第一绝缘层、第二绝缘层和第三绝缘层，
其中，所述初始化电压源线提供为多个，包括位于所述外围区域中的第一初始化电压源线和第二初始化电压源线。
8.根据权利要求7所述的显示装置，其中，所述第一绝缘层位于所述栅极绝缘层和所述第一初始化电压源线之间，并且位于所述栅极绝缘层和所述第二初始化电压源线之间。
9.根据权利要求7所述的显示装置，其中，所述显示装置还包括：
第一初始化电压线，连接到所述像素区域并从所述像素区域延伸到所述外围区域中，以及
位于所述外围区域中的第一桥线，所述第一桥线将所述第一初始化电压源线连接到所述第一初始化电压线。
10.根据权利要求9所述的显示装置，其中，
所述第二绝缘层位于所述第一桥线和所述第一初始化电压源线之间，并且限定第一接触孔，
所述第一绝缘层和所述第二绝缘层位于所述第一桥线和所述第一初始化电压线之间，并且限定第二接触孔，
所述第一桥线在所述第一接触孔处连接到所述第一初始化电压源线，并且
所述第一桥线在所述第二接触孔处连接到所述第一初始化电压线。
11.根据权利要求10所述的显示装置，其中，所述第二初始化电压源线包括朝向所述像素区域突出的输出端子。
12.根据权利要求11所述的显示装置，其中，所述显示装置还包括：第二初始化电压线，连接到所述像素区域并从所述像素区域延伸到所述外围区域中，
其中，
所述第一绝缘层位于所述第二初始化电压源线的所述输出端子和所述第二初始化电压线之间，并且限定第三接触孔，并且
所述第二初始化电压源线的所述输出端子在所述第三接触孔处连接到所述第二初始化电压线。
13.根据权利要求10所述的显示装置，其中，
所述数据线提供为多条，包括均位于所述外围区域中的第一数据线和第二数据线，并且
在所述外围区域中，
所述栅极绝缘层位于所述第一数据线和所述第二数据线之间，并且
所述第二数据线位于所述栅极绝缘层和所述基板之间。
14.根据权利要求13所述的显示装置，其中，在所述外围区域中，沿着位于所述像素区域和所述外围区域之间的所述边界的所述圆角，所述第一数据线和所述第二数据线彼此平行地延伸。
15.根据权利要求14所述的显示装置，其中，
所述第一数据线提供为多条，包括多条第一数据线，并且所述第二数据线提供为多条，包括多条第二数据线，并且
在所述外围区域中，所述多条第一数据线和所述多条第二数据线交替地布置。
16.根据权利要求1所述的显示装置，其中，所述显示装置还包括位于所述外围区域中的扫描驱动器和发射驱动器。
17.根据权利要求16所述的显示装置，其中，所述扫描驱动器位于所述发射驱动器和所述像素区域之间。
18.根据权利要求17所述的显示装置，其中，所述初始化电压源线位于所述扫描驱动器和所述像素区域之间。
19.根据权利要求16所述的显示装置，其中，所述显示装置还包括：
发射控制线的第一部分，连接到所述像素区域并从所述像素区域延伸到所述外围区域中，
所述发射控制线的第二部分，连接到所述发射驱动器，以及
第二桥线，将所述发射控制线的所述第一部分和所述发射控制线的所述第二部分彼此连接。
20.根据权利要求16所述的显示装置，其中，所述显示装置还包括：
扫描线的第一部分，连接到所述像素区域并从所述像素区域延伸到所述外围区域中，
所述扫描线的第二部分，连接到所述扫描驱动器，以及
第三桥线，将所述扫描线的所述第一部分和所述扫描线的所述第二部分彼此连接。
21.根据权利要求1所述的显示装置，其中，
所述基板还包括与位于所述像素区域和所述外围区域之间的所述边界的所述圆角对应的圆角，并且
所述初始化电压源线和由所述初始化电压源线交叠的所述数据线均位于所述基板的所述圆角与位于所述像素区域和所述外围区域之间的所述边界的所述圆角之间。
CN202010779357.XA 2019-08-05 2020-08-05 显示装置 Pending CN112331139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0094680 2019-08-05
KR1020190094680A KR20210018561A (ko) 2019-08-05 2019-08-05 표시 장치

Publications (1)

Publication Number Publication Date
CN112331139A true CN112331139A (zh) 2021-02-05

Family

ID=74303611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010779357.XA Pending CN112331139A (zh) 2019-08-05 2020-08-05 显示装置

Country Status (3)

Country Link
US (1) US11164514B2 (zh)
KR (1) KR20210018561A (zh)
CN (1) CN112331139A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064120A (zh) * 2022-06-22 2022-09-16 武汉天马微电子有限公司 显示面板和显示装置
CN115376452A (zh) * 2022-09-21 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置
WO2023115406A1 (en) * 2021-12-22 2023-06-29 Boe Technology Group Co., Ltd. Array substrate and display apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7477530B2 (ja) * 2020-05-07 2024-05-01 京東方科技集團股▲ふん▼有限公司 アレイ基板及び表示装置
KR20220127426A (ko) * 2021-03-10 2022-09-20 삼성디스플레이 주식회사 표시 장치
US20230354655A1 (en) * 2021-04-30 2023-11-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate, Preparation Method Thereof, and Display Apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615056A (zh) * 2003-10-14 2005-05-11 三星Sdi株式会社 有机场致发光显示装置
US20120194494A1 (en) * 2011-01-31 2012-08-02 Samsung Electronics Co., Ltd. Display panel and method of manufacturing the same
US20170337873A1 (en) * 2016-05-19 2017-11-23 Samsung Display Co., Ltd. Display device
US20180006105A1 (en) * 2016-07-01 2018-01-04 Samsung Display Co., Ltd. Display device
CN107919090A (zh) * 2017-11-30 2018-04-17 武汉天马微电子有限公司 显示面板及显示装置
CN108269520A (zh) * 2016-12-30 2018-07-10 三星显示有限公司 显示装置
CN109765737A (zh) * 2019-03-20 2019-05-17 厦门天马微电子有限公司 一种阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099311B1 (ko) * 2013-05-31 2020-04-10 삼성디스플레이 주식회사 표시장치
US20160351120A1 (en) * 2014-02-10 2016-12-01 Joled Inc. Display device and method for driving display device
KR102504129B1 (ko) 2016-03-31 2023-02-28 삼성디스플레이 주식회사 표시 장치
US10431154B2 (en) * 2016-06-15 2019-10-01 Apple Inc. Light-emitting diode display with reduced leakage
KR102553236B1 (ko) * 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102594020B1 (ko) * 2016-12-07 2023-10-27 삼성디스플레이 주식회사 표시 장치
KR20180078859A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615056A (zh) * 2003-10-14 2005-05-11 三星Sdi株式会社 有机场致发光显示装置
US20120194494A1 (en) * 2011-01-31 2012-08-02 Samsung Electronics Co., Ltd. Display panel and method of manufacturing the same
US20170337873A1 (en) * 2016-05-19 2017-11-23 Samsung Display Co., Ltd. Display device
CN107403825A (zh) * 2016-05-19 2017-11-28 三星显示有限公司 显示装置
US20180006105A1 (en) * 2016-07-01 2018-01-04 Samsung Display Co., Ltd. Display device
CN107564938A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 显示装置
CN108269520A (zh) * 2016-12-30 2018-07-10 三星显示有限公司 显示装置
CN107919090A (zh) * 2017-11-30 2018-04-17 武汉天马微电子有限公司 显示面板及显示装置
CN109765737A (zh) * 2019-03-20 2019-05-17 厦门天马微电子有限公司 一种阵列基板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115406A1 (en) * 2021-12-22 2023-06-29 Boe Technology Group Co., Ltd. Array substrate and display apparatus
CN115064120A (zh) * 2022-06-22 2022-09-16 武汉天马微电子有限公司 显示面板和显示装置
CN115376452A (zh) * 2022-09-21 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置
CN115376452B (zh) * 2022-09-21 2023-09-26 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
KR20210018561A (ko) 2021-02-18
US20210043134A1 (en) 2021-02-11
US11164514B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
CN107403825B (zh) 显示装置
CN112331139A (zh) 显示装置
CN110390901B (zh) 显示装置
CN108122527B (zh) 显示装置
EP3462499B1 (en) Display device
CN108172594B (zh) 显示装置
EP3364460A1 (en) Display device
TWI803566B (zh) 在非顯示區域具有虛擬圖案之顯示裝置
CN111048024B (zh) 显示设备和显示面板
US10755608B2 (en) Display device
CN109285501B (zh) 显示装置
US11276352B2 (en) Display device with improved current drive, reduced circuit area and power consumption
US11640799B2 (en) Display apparatus
US20240013712A1 (en) Pixel circuit and display apparatus having the same
US11488515B2 (en) Foldable display device
US11488543B2 (en) Gate driving circuit and display device
EP3937251A1 (en) Display device
CN112992977A (zh) 显示装置
CN112840463A (zh) 显示面板
US11908377B2 (en) Repair pixel and display apparatus having the same
KR102529046B1 (ko) 표시장치
GB2622162A (en) Display panel and display apparatus
KR20210082893A (ko) 폴더블 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination