CN112992977A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112992977A
CN112992977A CN202011411245.5A CN202011411245A CN112992977A CN 112992977 A CN112992977 A CN 112992977A CN 202011411245 A CN202011411245 A CN 202011411245A CN 112992977 A CN112992977 A CN 112992977A
Authority
CN
China
Prior art keywords
thin film
film transistor
region
channel region
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011411245.5A
Other languages
English (en)
Inventor
高宣煜
金贤珍
吴锦美
高承孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN112992977A publication Critical patent/CN112992977A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的实施方式涉及显示装置，包括：显示面板，包括具有第一分辨率的第一区域和具有低于所述第一分辨率的第二分辨率的第二区域；多个第一薄膜晶体管，设置在位于所述第一区域中的多个子像素中的每一个中；及多个第二薄膜晶体管，设置在位于所述第二区域中的多个子像素中的每一个中，其中，所述多个第一薄膜晶体管中的每一个可包括位于所述第一薄膜晶体管的沟道区的一个表面上的一个栅极，所述多个第二薄膜晶体管中的每一个可包括位于所述第二薄膜晶体管的沟道区的两个表面上的多个栅极。本发明具可以实现位于有源区域中的光学传感器的感测功能，并且能够补偿低分辨率区域的亮度并防止了低分辨率区域和高分辨率区域之间的亮度偏差。

Description

显示装置
相关申请的交叉引用
本申请要求享有于2019年12月18日提交的韩国专利申请No.10-2019-0169598的优先权，为了所有目的通过引用的方式将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明的实施方式涉及显示装置。
背景技术
信息社会的发展导致对显示图像的显示装置和诸如液晶显示装置、有机发光显示装置等之类的各种类型的显示装置的使用的需求增加。
显示装置可包括设置有多条栅极线、多条数据线和多个子像素的显示面板，以及用于驱动栅极线和数据线等的各种驱动电路。显示面板可包括有源区域和非有源区域，有源区域中设置有多个子像素并且显示图像，非有源区域位于有源区域的外部并且设置有信号线等。
此处，根据类型，显示装置可包括设置在非有源区域中的相机传感器或接近传感器(在下文中，也称为“光学传感器”)。显示装置可以通过这种光学传感器提供更多的各种功能，但是当光学传感器设置在非有源区域中时，在减小显示面板中的非有源区域占有的面积方面存在限制。
因此，尝试了在显示面板的有源区域的一些区域中设置显示装置中所需的光学传感器等的方法，但是存在显示图像的区域由于光学传感器的布置而受到限制或者图像的质量劣化的问题。
发明内容
本发明的实施方式提供了一种能够在防止在显示面板的有源区域中显示图像的区域减小的条件下在与有源区域交叠的区域上设置光学传感器的方法。
本发明的实施方式提供了一种能够在将光学传感器设置在与有源区域交叠的区域上的结构中提高通过有源区域显示的图像的整体质量的方法。
根据本发明的各种实施方式，一种显示装置包括：显示面板，包括具有第一分辨率的第一区域和具有低于所述第一分辨率的第二分辨率的第二区域；多个第一薄膜晶体管，设置在位于所述第一区域中的多个子像素中的每一个中；及多个第二薄膜晶体管，设置在位于所述第二区域中的多个子像素中的每一个中，其中，所述多个第一薄膜晶体管中的每一个可包括位于所述第一薄膜晶体管的沟道区的一个表面上的一个栅极，所述多个第二薄膜晶体管中的每一个可包括位于所述第二薄膜晶体管的沟道区的两个表面上的多个栅极。
可选择地，所述第二薄膜晶体管的沟道区的宽度可大于所述第一薄膜晶体管的沟道区的宽度。
可选择地，所述第二薄膜晶体管的沟道区的宽度与长度之比可大于所述第一薄膜晶体管的沟道区的宽度与长度之比。
此外，所述第二薄膜晶体管可包括顶栅极和底栅极，所述顶栅极的边界的至少一部分可与所述第二薄膜晶体管的沟道区的边界重叠，并且所述底栅极的边界的至少一部分可以位于所述第二薄膜晶体管的沟道区的边界的内侧。
根据本发明的各种实施方式，一种显示装置包括：显示面板，包括具有第一分辨率的第一区域和具有低于所述第一分辨率的第二分辨率的第二区域；多个第一薄膜晶体管，设置在位于所述第一区域中的多个子像素中的每一个中；及多个第二薄膜晶体管，设置在位于所述第二区域中的多个子像素中的每一个中，其中，所述第二薄膜晶体管的沟道区的宽度大于所述第一薄膜晶体管的沟道区的宽度。
根据本发明的各种实施方式，一种显示装置包括：显示面板，包括设置有多个第一子像素的第一区域和设置有多个第二子像素的第二区域，所述第二区域与至少一个光学传感器交叠；多个第一薄膜晶体管，设置在所述多个第一子像素中的每一个中；及多个第二薄膜晶体管，设置在所述多个第二子像素中的每一个中，其中，所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的栅极在数量和形状中的至少之一上是不同的。
根据本发明的各种实施方式，由于通过将有源区域的一部分实现为低分辨率区域来增加透射率，所以可以将光学传感器设置在与低分辨率区域交叠的区域上。
根据本发明的各种实施方式，由于用于将驱动电流提供给位于低分辨率区域中的发光元件的驱动晶体管的电流输出性能与位于高分辨率区域中的驱动晶体管的电流输出性能被实现为不同，所以可提高包括位于有源区域中的低分辨率区域和高分辨率区域的显示面板的图像质量。
本发明的显示装置具有光学传感器设置在与显示图像的一侧相对的一侧并与显示面板的有源区域交叠的结构，其中由于通过将与光学传感器交叠的区域实现为低分辨率区域来增加透射率，所以可以实现位于有源区域中的光学传感器的感测功能。此外，由于实现了设置在低分辨率区域中的驱动晶体管的栅极的数量或沟道区的宽度等与设置在高分辨率区域中的驱动晶体管的栅极的数量或沟道区的宽度等不同，因此补偿了低分辨率区域的亮度并防止了低分辨率区域和高分辨率区域之间的亮度偏差。
附图说明
根据下面结合附图的具体描述，将更清楚地理解本发明的上述和其它目的、特征和优点，其中：
图1是示意性地示出根据本发明的各种实施方式的显示装置的配置的图；
图2是示出根据本发明的各种实施方式的显示装置中包括的子像素的电路结构和驱动时序的示例的图；
图3是示出根据本发明的各种实施方式的将光学传感器设置在显示装置中的有源区域中的结构的示例的图；
图4是示出根据本发明的各种实施方式的设置在显示装置中的高分辨率区域和低分辨率区域中的薄膜晶体管的结构的示例的图；
图5是示出根据本发明的各种实施方式的设置在显示装置中的高分辨率区域和低分辨率区域中的薄膜晶体管的结构的另一示例的图；
图6是示出根据本发明的各种实施方式的设置在显示装置中的低分辨率区域中的薄膜晶体管的顶栅极和底栅极的结构的示例的图；
图7是示出图6所示的薄膜晶体管的电流输出特性的示例的图；
图8是示出根据本发明的各种实施方式的设置在显示装置中的低分辨率区域中的薄膜晶体管的顶栅极和底栅极的结构的另一示例的图；及
图9和图10是示出根据本发明的各种实施方式的设置在显示装置中的高分辨率区域和低分辨率区域中的薄膜晶体管的结构的其它示例的图。
具体实施方式
在以下对本发明的示例或实施方式的描述中，将参照附图，其中通过可以实现的具体示例或实施方式的方式示出了本发明，并且其中相同的附图标记和标志可以用于指代相同或相似的部件，即使它们在彼此不同的附图中示出。此外，在以下对本发明的示例或实施方式的描述中，当确定对本文涉及的公知功能和组件的详细描述可能使得本发明的一些实施方式中的主题反而不清楚时，将省略此详细描述。本文使用的诸如“包括”、“具有”、“包含”、“包括”、之类的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。
本文可以使用诸如“第一”、“第二”、“A”、“B”、“(a)”或“(b)”之类的术语来描述本发明的元件。这些术语中的每一个都不用于定义元件的本质、顺序、次序或数量，而仅用于将相应元件与其他元件区分开。
当提到第一元件与第二元件“连接或耦合”、“交叠”等时，应该解释为第一元件不仅可以与第二元件“直接连接或耦合”或“直接交叠”，而且第三元件也可以“插入”在第一和第二元件之间，或者第一和第二元件可以通过第四元件彼此“连接或耦合”、“交叠”等。此处，第二元件可包括在彼此“连接或耦合”、“交叠”等的两个或更多个元件中的至少一个中。
当时间相对术语(比如“之后”、“随后”、“下一个”、“之前”等)用于描述元件或配置的过程或操作，或操作、处理、制造方法中的流程或步骤时，这些术语可用于描述非连续或非顺序的过程或操作，除非一起使用了术语“直接”或“立即”。
此外，当提到任何尺寸、相对尺寸等时，即使未指明相关描述，也应考虑元件或特征的数值或相应的信息(例如，电平、范围等)包括可能由各种因素(例如，工艺因素、内部或外部冲击、噪声等)引起的公差或误差范围。此外，术语“可”完全涵盖术语“能够”的所有含义。
图1是示意性地示出根据本发明的各种实施方式的显示装置100的配置的图。
参照图1，显示装置100可包括设置有多个子像素SP的显示面板110、栅极驱动电路120、数据驱动电路130和用于驱动显示面板110的控制器140。
显示面板110可包括设置有多个子像素SP并且显示图像的有源区域，以及位于有源区域AA的外部并且设置有信号线等的非有源区域NA。
在显示面板110的有源区域AA中，设置多条栅极线GL和多条数据线DL，并且子像素SP可以设置在栅极线GL和数据线DL交叉的区域上。
这些子像素SP中的每一个可包括发光元件ED(见图2)，两个或更多个子像素SP可构成一个像素。
栅极驱动电路120可以由控制器140控制，以将扫描信号依次输出到设置在显示面板110中的多条栅极线GL，从而控制子像素SP的驱动时序。
栅极驱动电路120可包括一个或多个栅极驱动器集成电路(GDIC)。根据驱动方案，栅极驱动电路120可仅位于显示面板110的一侧，或者两个相对侧中的每一侧。
数据驱动电路130从控制器140接收图像数据，并将图像数据转换为模拟数据电压Vdata。数据驱动电路130根据经由栅极线GL施加扫描信号的时序，向每条数据线DL输出数据电压Vdata，从而允许每个子像素SP根据图像数据呈现亮度。
数据驱动电路130可包括一个或多个源极驱动器集成电路(SDIC)。
控制器140将各种控制信号提供给栅极驱动电路120和数据驱动电路130，并控制栅极驱动电路120和数据驱动电路130的操作。
控制器140使栅极驱动电路120能够根据实现每帧的时序输出扫描信号，转换从外部接收的图像数据以满足数据驱动电路130使用的数据信号格式，并将得到的图像数据Data输出到数据驱动电路130。
控制器140从外部(例如，主机系统)接收图像数据以及各种时序信号，包括垂直同步信号Vsync、水平同步信号Hsync、输入数据使能信号DE、和时钟信号CLK。
控制器140可以使用从外部接收的时序信号生成多种控制信号，并将控制信号输出到栅极驱动电路120和数据驱动电路130。
作为示例，为了控制栅驱动电路120，控制器140输出包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)和栅极输出使能信号(GOE)的各种栅控制信号GCS。
栅极起始脉冲GSP控制构成栅极驱动电路120的一个或多个栅极驱动器集成电路(GDIC)的操作起始时序。栅极移位时钟(GSC)是共同输入到一个或多个栅极驱动器集成电路(GDIC)的时钟信号，并且控制扫描信号的移位时序。栅极输出使能信号(GOE)指定关于一个或多个栅极驱动器集成电路(GDIC)的时序信息。
为了控制数据驱动电路130，控制器140输出各种数据控制信号DCS，包括例如源极起始脉冲(SSP)、源极采样时钟(SSC)和源极输出使能信号(SOE)。
源极起始脉冲(SSP)控制构成数据驱动电路130的一个或多个源极驱动器集成电路(SDIC)的数据采样起始时序。源极采样时钟(SSC)是用于控制每个源极驱动器集成电路(SDIC)中的数据的采样时序的时钟信号。源极输出使能信号(SOE)控制数据驱动电路130的输出时序。
显示装置100还可包括电源管理集成电路，其向例如显示面板110、栅极驱动电路120和数据驱动电路130提供各种电压或电流，或者控制要提供的各种电压或电流。
在显示面板110中，除了栅极线GL和数据线DL外，还可以设置提供各种信号或电压的电压线等。在每个子像素SP中，可以设置发光元件ED和用于驱动发光元件ED的电路元件，例如薄膜晶体管。
图2是示出根据本发明的各种实施方式的显示装置100中所包括的子像素SP的电路结构和驱动时序的示例的图。
参照图2，发光元件ED可以设置在位于显示面板110上的子像素SP中。可以在子像素SP中设置用于通过控制流过发光元件ED的电流来驱动发光元件ED的驱动晶体管DRT。
设置在子像素SP中的发光元件ED可以是有机发光二极管OLED，但是在一些情况下，可以是发光二极管LED或微型发光二极管μLED。
可以在子像素SP中设置除了驱动晶体管DRT之外的至少一个薄膜晶体管，可以在子像素SP中设置用于将驱动晶体管的栅极节点的电压保持一帧的存储电容器Cstg等。
图2示出了7T1C结构的示例，其中在子像素SP中设置包括驱动晶体管DRT的七个薄膜晶体管和一个存储电容器Cstg，但是根据本发明的各个实施方式的显示装置100中包括的子像素SP的结构不限于此。此外，图2示出了子像素SP由PMOS型薄膜晶体管构成的示例，但是设置在子像素SP中的至少一个薄膜晶体管可以是NMOS型。
发光元件ED可包括电连接到驱动晶体管DRT的阳极电极和提供基础电压Vss的阴极电极。
驱动晶体管DRT可以电连接在提供驱动电压Vdd的驱动电压线DVL和发光元件ED之间。此外，驱动晶体管DRT可以电连接到提供数据电压Vdata的数据线DL。此外，驱动晶体管DRT的栅极节点可以电连接到存储电容器Cstg和初始化电压线IVL。
第一开关晶体管SWT1可由扫描信号SCAN(N)控制，并可电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间。第一开关晶体管SWT1可以控制向驱动晶体管DRT的栅极节点施加用于将驱动晶体管DRT的阈值电压Vth补偿为数据电压Vdata的电压。
第二开关晶体管SWT2可由扫描信号SCAN(N-1)控制，并可电连接在驱动晶体管DRT的第一节点N1和初始化电压线IVL之间。第二开关晶体管SWT2可以用于初始化驱动晶体管DRT的栅极节点的电压。
第三开关晶体管SWT3可由扫描信号SCAN(N)控制，并可电连接在驱动晶体管DRT的第三节点N3和数据线DL之间。第四开关晶体管SWT4可由扫描信号EM控制，并可电连接在驱动晶体管DRT的第三节点N3和驱动电压线DVL之间。
第五开关晶体管SWT5可由扫描信号EM控制，并可电连接在驱动晶体管DRT的第二节点N2和发光元件ED之间。第五开关晶体管SWT5可以控制发光元件ED的发光时序。
第六开关晶体管SWT6可由扫描信号SCAN(N)控制，并且可电连接在发光元件ED的阳极电极和初始化电压线IVL之间。第六开关晶体管SWT6可以用于初始化发光元件ED的阳极电极的电压。
现在描述此子像素SP的驱动方法，在一个图像帧周期期间，可以在作为初始化时段、采样和写入时段和发光时段的划分时段内驱动子像素SP。
在初始化时段中，可以将低电平的扫描信号SCAN(N-1)提供给子像素SP，并且第二开关晶体管SWT2可以导通。当第二开关晶体管SWT2导通时，可以将初始化电压Vini施加到驱动晶体管DRT的栅极节点。
初始化结束后，在数据写入时段中，可以将高电平的扫描信号SCAN(N-1)和低电平的扫描信号SCAN(N)提供给子像素SP。第二开关晶体管SWT2可以截止。此外，第一开关晶体管SWT1、第三开关晶体管SWT3和第六开关晶体管SWT6可以导通。
当第一开关晶体管SWT1导通时，驱动晶体管DRT的第一节点N1和第二节点N2电连接。
此外，当第三开关晶体管SWT3导通时，可以将数据电压Vdata通过驱动晶体管DRT和第一开关晶体管SWT1施加到作为驱动晶体管DRT的栅极节点的第一节点N1。此时，可以向驱动晶体管DRT的栅极节点施加将驱动晶体管DRT的阈值电压Vth反映到数据电压Vdata的电压，并且可以执行对驱动晶体管DRT的阈值电压Vth的补偿。
此外，当第六开关晶体管SWT6在数据写入时段中导通时，可以由初始化电压Vini初始化发光元件ED的阳极电极。即，可以同时执行向驱动晶体管DRT的栅极节点的电压施加和发光元件ED的阳极电极的初始化。
可以在发光时段中提供高电平的扫描信号SCAN(N-1)和高电平的扫描信号SCAN(N)，并且可以在发光时段中提供低电平的扫描信号EM。因此，第一开关晶体管SWT1、第三开关晶体管SWT3和第六开关晶体管SWT6可以截止，第四开关晶体管SWT4和第五开关晶体管SWT5可以导通。
当第四开关晶体管SWT4导通时，可以将驱动电压Vdd提供给驱动晶体管DRT的第三节点N3。在驱动晶体管DRT的第一节点N1和第三节点N3之间形成由数据电压Vdata和驱动电压Vdd引起的电压差，基于数据电压Vdata的电流可以流过驱动晶体管DRT。
当第五开关晶体管SWT5导通时，将基于数据电压Vdata的电流提供给发光元件ED，发光元件ED可以呈现与数据电压Vdata对应的亮度。
子像素SP可以以恒定的距离或者以单位面积中相同的数量设置在有源区域AA中，并且显示面板110可以呈现恒定的分辨率。
可选择地，在一些情况下，可以为有源区域AA的某个区域设置子像素SP以具有不同的分辨率。在这种情况下，分辨率低的区域的透射率可以增加，光学传感器等可以设置在透射率增加的区域上并且执行感测。即，显示图像和设置光学传感器的区域可以存在于有源区域AA中。
图3是示出根据本发明的各种实施方式的将光学传感器200设置在显示装置100中的有源区域AA中的结构的示例的图。
参照图3，显示面板110的有源区域AA可包括具有第一分辨率的第一区域A1和具有低于第一分辨率的第二分辨率的第二区域A2。
第一区域A1可以是有源区域AA的大部分区域。第二区域A2可以是有源区域AA中的除了第一区域A1之外的区域，可以是有源区域AA的某个区域。
第二区域A2，如同图3所示的示例，可以位于有源区域AA的上侧的中央，但不限于此。第二区域A2可以位于有源区域AA的上侧中的左侧部分或右侧部分上，或者可以位于与有源区域AA的边界分离的部分上。
由于第一区域A1的第一分辨率高于第二区域A1的第二分辨率，所以在第一区域A1中每单位面积设置的第一子像素SP1的数量可以大于在第二区域A2中每单位面积设置的第二子像素SP2的数量。因此，设置在第一区域A1中的第一子像素SP1之间的距离可以小于设置在第二区域A2中的第二子像素SP2之间的距离。每个子像素可为红色子像素R SP、绿色子像素G SP或蓝色子像素B SP。
可选择地，在一些情况下，设置在第一区域A1中的第一子像素SP1之间的距离中的最大距离可以小于设置在第二区域A2中的第二子像素SP2之间的距离中的最大距离。
即，与图3中示出的示例类似，设置在第二区域A2中的一些第二子像素SP2可以彼此相邻设置，并且可以与其它部分分开地设置。
这样，由于作为有源区域AA的某个区域的第二区域A2的第二分辨率低于作为有源区域AA的其余区域的第一区域A1的第一分辨率，所以第二区域A2的透射率可以高于第一区域A1的透射率。
例如，在第二区域A2中除了设置有第二子像素SP2的区域之外的区域中可以不设置发光元件ED或电路元件。因此，除了设置有第二子像素SP2的区域之外的区域可以是透明区域或具有高透射率的区域。
因此，可以将诸如相机传感器或接近传感器(proximity sensor)等的光学传感器200设置在与透射率高的第二区域A2交叠的区域上。
光学传感器200可以设置在与第二区域A2交叠的区域上，例如，可以位于显示面板110的基板的后表面上。即，光学传感器200可以位于显示装置100用于显示图像的表面的相对侧。
由于光学传感器200位于显示图像的表面的相对侧上以及与有源区域AA交叠的区域上，所以可以在不减小有源区域AA或不增大非有源区域NA的情况下设置光学传感器200。
由于设置有光学传感器200的第二区域A2的透射率较高，所以当光学传感器200设置在与有源区域AA交叠的区域上时，可以完全提供光学传感器200的感测功能。
例如，在相机传感器设置在第二区域A2上的情况下，由于可以完全通过第二区域A2的透明区域等执行光感测，所以可以提供相机传感器的图像感测功能。
可选择地，接近传感器设置在第二区域A2上，并且可以提供接近感测功能。在接近传感器设置在第二区域A2上的情况下，例如，发射用于进行接近感测的光的光源300可以位于显示面板110的非有源区域NA上。
由于用于进行接近感测的光源300未设置在有源区域AA上，所以从光源300发射的光不会影响通过有源区域AA显示的图像。由于接近传感器设置在透射率较高的第二区域A2上，所以可以在不会由于接近传感器的布置而增加非有源区域的情况下提供接近感测功能。
这样，根据本发明的各种实施方式，由于将与外围区域相比分辨率较低的区域设置成有源区域AA的某个区域，并且将光学传感器200设置在与某个区域交叠的区域上，所以可以提供位于有源区域AA中的光学传感器200的光学感测功能。
此外，根据本发明的各种实施方式，由于在具有第一分辨率的第一区域A1中和在设置有光学传感器200并具有低于第一分辨率的第二分辨率的第二区域A2中设置用于驱动子像素SP的不同结构的薄膜晶体管，所以可以防止由于第一区域A1和第二区域A2之间的分辨率的差异而导致的亮度的图像质量的不均匀性。
图4是示出根据本发明的各种实施方式的设置在显示装置100中的高分辨率区域和低分辨率区域中的薄膜晶体管的结构的示例的图。图4中示出的薄膜晶体管可以是用于控制向位于子像素SP中的发光元件ED提供驱动电流的驱动晶体管DRT。
参照图4，设置在具有第一分辨率的第一区域A1上的第一薄膜晶体管TFT1可包括位于第一薄膜晶体管TFT1的第一有源层ACT1的一个表面上的一个栅极GE。
设置在具有低于第一分辨率的第二分辨率的第二区域A2上的第二薄膜晶体管TFT2可包括位于第二薄膜晶体管TFT2的第二有源层ACT2的两个表面上的多个栅极TGE、BGE。
首先，观察设置有第一薄膜晶体管TFT1的第一区域A1的结构，可以在基板SUB上设置缓冲层BUF，并且可以在缓冲层BUF上设置第一有源层ACT1。第一有源层ACT1可包括沟道区和导体区，沟道区可以设置为与栅极GE相对应。
可以将栅极绝缘层GI设置在第一有源层ACT1上，可以将栅极GE设置在栅极绝缘层GI上。可以将第一层间绝缘层ILD1和第二层间绝缘层ILD2设置在栅极GE上，可以将第一源极SE1和第一漏极DE1设置在接触孔中，接触孔形成在位于第一有源层ACT1上的多个绝缘层中。
将设置有第二薄膜晶体管TFT2的第二区域A2的结构与第一区域A1的结构进行比较，在第二区域A2中，可以将底栅极BGE设置在基板SUB上。
可以将底栅极绝缘层BGI设置在底栅极BGE上，底栅极绝缘层BGI可以是与设置在第一区域A1上的缓冲层BUF相同的层。
即，仅设置在第二区域A2上的第二薄膜晶体管TFT2可包括底栅极BGE。在第一区域A1上设置的第一薄膜晶体管TFT1的第一有源层ACT1下方没有设置电极。
可以将第二有源层ACT2和顶栅极绝缘层TGI设置在底栅极BGE上，可以将顶栅极TGE设置在顶栅极绝缘层TGI上。
顶栅极绝缘层TGI可以是与设置在第一区域A1上的栅极绝缘层GI相同的层，可以将顶栅极TGE设置在与设置在第一区域A1上的栅极GE相同的层上。
可以将第一层间绝缘层ILD1和第二层间绝缘层ILD2设置在顶栅极TGE上，可以将第二源极SE2和第二漏极DE2设置在接触孔中，接触孔形成在位于第二有源层ACT2上的绝缘层等中。
底栅极BGE可以电连接到顶栅极TGE。可选择地，在一些情况下，在底栅极BGE没有电连接到顶栅极TGE的状态下，可以为底栅极BGE提供与提供给顶栅极TGE的信号相同的信号。
这样，由于设置在第二区域A2上的第二薄膜晶体管TFT2包括顶栅极TGE和底栅极BGE，所以可以增大在第二有源层ACT2的沟道区中形成的场，可以增大由第二薄膜晶体管TFT2的驱动提供的电流量。
因此，由于通过设置在第二区域A2上的驱动晶体管DRT增加提供给发光元件ED的电流，所以可以增大由设置在第二区域A2上的第二子像素SP2呈现的亮度。
此外，由于设置在第一区域A1上的第一薄膜晶体管TFT1由一个栅极GE驱动，所以第一薄膜晶体管TFT1提供的电流量可以小于第二薄膜晶体管TFT2提供的电流量。
因此，在提供相同的数据电压Vdata的情况下，由设置在第一区域A1上的第一子像素SP1呈现的亮度可以低于由设置在第二区域A2上的第二子像素SP2呈现的亮度。
即，设置在第二区域A2上的第二子像素SP2自身呈现的亮度可以高于设置在第一区域A1上的第一子像素SP1自身呈现的亮度。
此处，由于第二区域A2具有比第一区域A1低的分辨率，所以通过使第二子像素SP2呈现出比第一子像素SP1的亮度高的亮度，由第二区域A2呈现的亮度和由第一区域A1呈现的亮度可以是均匀的。换句话说，借助第一薄膜晶体管TFT1和第二薄膜晶体管TFT2之间的结构差异，仅增大由设置在第二区域A2上的第二子像素SP2呈现的亮度，可以防止在由低分辨率区域呈现的亮度和由高分辨率区域呈现的亮度之间产生偏差。
此外，根据本发明的各种实施方式，由于将第一薄膜晶体管TFT1的沟道区和第二薄膜晶体管TFT2的沟道区实现为不同，所以可以补偿第二区域A2的亮度，并且可以减小第一区域A1和第二区域A2之间的亮度偏差。
图5是示出根据本发明的各种实施方式的设置在显示装置100中的高分辨率区域和低分辨率区域中的薄膜晶体管的结构的另一示例的图。
参照图5，设置在具有第一分辨率的第一区域A1上的第一薄膜晶体管TFT1可包括一个栅极GE。设置在具有低于第一分辨率的第二分辨率的第二区域A2上的第二薄膜晶体管TFT2可包括顶栅极TGE和底栅极BGE。
此处，第二薄膜晶体管TFT2的第二有源层ACT2中的沟道区的宽度W2可以大于第一薄膜晶体管TFT1的第一有源层ACT1中的沟道区的宽度W1。
此外，第二薄膜晶体管TFT2的第二有源层ACT2中的沟道区的长度L2可以小于第一薄膜晶体管TFT1的第一有源层ACT1中的沟道区的长度L1。
即，第二薄膜晶体管TFT2的沟道区的宽度W2可以大于第一薄膜晶体管TFT1的沟道区的宽度W1，并且第二薄膜晶体管TFT2的沟道区的长度L2可以小于第一薄膜晶体管TFT1的沟道区的长度L1。
可选择地，第二薄膜晶体管TFT2的沟道区的宽度与长度之比(例如4/10)可以大于第一薄膜晶体管TFT1的沟道区的宽度与长度之比(例如2/20)。
此处，由于第二薄膜晶体管TFT2的沟道区和第一薄膜晶体管TFT1的沟道区形成得不同，所以第二薄膜晶体管TFT2的顶栅极TGE的形状和第一薄膜晶体管TFT1的栅极GE的形状可以形成得不同。即，第二薄膜晶体管TFT2的栅极TGE、BGE与第一薄膜晶体管TFT1的栅极GE在数量和形状的至少之一上可以不同。
通过增加设置在第二区域A2上的第二薄膜晶体管TFT2的沟道区的宽度并减小第二薄膜晶体管TFT2的沟道区的长度，由第二薄膜晶体管TFT2提供的电流可以大于由第一薄膜晶体管TFT1提供的电流。
因此，可以补偿作为低分辨率区域的第二区域A2的亮度，并可以减小第一区域A1和第二区域A2之间的亮度偏差。
此处，在一些情况下，增加第二薄膜晶体管TFT2的沟道区的宽度，并减小第二薄膜晶体管TFT2的沟道区的长度，但是第二薄膜晶体管TFT2的沟道区的面积可以与第一薄膜晶体管TFT1的沟道区的面积相同或相似。即，类似地设置有源层ACT的整个面积，并且只是可以不同地实现薄膜晶体管的电流输出性能。
此外，图5中示出的示例示出了第二薄膜晶体管TFT2包括顶栅极TGE和底栅极BGE两者的情况，但是在一些情况下，在第二薄膜晶体管TFT2仅包括顶栅极TGE或仅包括底栅极BGE的结构中，可以通过调整第二有源层ACT2的沟道区的宽度和长度来补偿第二区域A2的亮度。
在第二薄膜晶体管TFT2包括顶栅极TGE和底栅极BGE的情况下，由于不同地设置顶栅极TGE的结构和底栅极BGE的结构，所以可以改善第二薄膜晶体管TFT2的电流输出特性。
图6是示出根据本发明的各种实施方式的设置在显示装置100中的低分辨率区域中的薄膜晶体管的顶栅极TGE和底栅极BGE的结构的示例的图。
参照图6，设置在作为低分辨率区域的第二区域A2上的第二薄膜晶体管TFT2可包括位于第二有源层ACT2上的顶栅极TGE和位于第二有源层ACT2下方的底栅极BGE。
此处，顶栅极TGE和底栅极BGE中的至少一个的边界可以不与第二有源层ACT2的沟道区的边界重叠。
顶栅极TGE的边界的至少一部分可以与第二有源层ACT2的沟道区的边界重叠。在顶栅极TGE设置在第二有源层ACT2上并且执行用于形成第二有源层ACT2的导体区的工艺的情况下，顶栅极TGE的边界与沟道区的边界可以重合。
底栅极BGE的边界的至少一部分可以位于偏离与第二有源层ACT2的沟道区的边界重叠的线的区域上。此处，底栅极BGE的边界可包括根据沟道区的方向设置的边界或根据与沟道区交叉的方向设置的边界等。底栅极BGE的边界的至少一部分可以指上述边界的至少一个或一部分。
例如，与图6中示出的示例类似，底栅极BGE的边界可以位于第二有源层ACT2的沟道区的边界内侧。此处，沟道区的边界可以指第二有源层ACT2中的沟道区和导体区之间的边界。即，位于第二有源层ACT2的沟道区的边界内侧的底栅极BGE的边界可以指：在底栅极BGE的边界中的与沟道区和导体区之间的边界设置在相同方向上的边界。图6中所示的示例示出了底栅极BGE的两侧都位于沟道区的边界内侧，但底栅极BGE可以只有一侧位于沟道区的边界内侧。
因此，表示底栅极BGE的宽度或长度的Wb可以小于表示顶栅极TGE的宽度或长度的Wt。
由于将底栅极设置为比沟道区短，所以可以控制在沟道区中形成的场，并且可以稳定第二薄膜晶体管TFT2的电流输出特性。
尤其是，在为了增强第二薄膜晶体管TFT2的电流输出性能而增加第二薄膜晶体管TFT2的沟道区的宽度并减小第二薄膜晶体管TFT2的沟道区的长度的情况下，由于沟道区长度的减小，电流输出特性可能不稳定。
在这种情况下，通过将顶栅极TGE设置为与沟道区具有相同的长度，并将底栅极BGE设置为比沟道区短，可以在增强第二薄膜晶体管TFT2的电流输出性能的同时实现第二薄膜晶体管TFT2的稳定的电流输出特性。
图7是示出图6所示的薄膜晶体管的电流输出特性的示例的图。
参照图7，在为了增强第二薄膜晶体管TFT2的电流输出性能而增加沟道区的宽度并减小沟道区的长度的情况下，示出了在将提供给栅极TGE、BGE的栅极电压Vg改变为-1V、-3V和-5V的同时测量第二薄膜晶体管TFT2的电流输出的结果。
在顶栅极TGE和底栅极BGE都被设置为与沟道区具有相同长度的情况下，增强了电流输出性能，但是可以证明，存在电流输出急剧增加的部分，如701所示。
而在将第二薄膜晶体管TFT2的底栅极BGE设置为比沟道区短的情况下，可以证明，在增强了电流输出性能的同时电流输出特性稳定地表现为如702所示。
这样，根据本发明的各种实施方式，由于将底栅BGE设置为比沟道区短，可以在提高了设置在第二区域A2上的第二薄膜晶体管TFT2的电流输出性能的同时实现稳定的电流输出特性。
可选择地，在一些情况下，当第二薄膜晶体管TFT2的沟道区的结构不同或者电流输出特性稳性稳定时，可以将底栅极BGE设置为比沟道区长。
图8是示出根据本发明的各种实施方式的设置在显示装置100中的低分辨率区域中的薄膜晶体管的顶栅极TGE和底栅极BGE的结构的另一示例的图。
参照图8，设置在作为低分辨率区域的第二区域A2上的第二薄膜晶体管TFT2的顶栅极TGE的边界的至少一部分可以与沟道区的边界交叠。即，顶栅极的长度TGE和沟道区的长度可以相同。
第二薄膜晶体管TFT2的底栅极BGE的边界的至少一部分可以不与沟道区的边界交叠，并且可以位于沟道区的边界外侧。此外，底栅极BGE的长度可以大于沟道区的长度。
因此，表示底栅极BGE的宽度或长度的Wb可以大于表示顶栅极TGE的宽度或长度的Wt。
由于将底栅极BGE设置为大于与沟道区交叠的区域，所以底栅极BGE可以阻挡在基板SUB下方进入的光到达沟道区。
尤其是，由于将类似于相机传感器的光学传感器200设置在第二薄膜晶体管TFT2下方，所以可以将由相机传感器的透镜等散射的光反射到沟道区。
此时，被设置用来提高第二薄膜晶体管TFT2的电流输出性能的底栅极BGE还执行阻挡朝向沟道区的光的功能，可以保护沟道区并且可以提高第二区域A2的亮度。
这样，根据本发明的各种实施方式，在设置于分辨率低的第二区域A2上的第二薄膜晶体管TFT2中附加地设置底栅极BGE，通过调整沟道区的宽度和长度，可以补偿第二区域A2的亮度，并且可以减小与第一区域A1的亮度的偏差。
此外，通过调整底栅极BGE和沟道区之间的长度，可以稳定第二薄膜晶体管TFT2的电流输出特性，或者可实现阻挡外部光的功能。
此底栅极BGE可以通过添加未设置在第一区域A1上的电极层来实现，在一些情况下，可以通过使用设置在第一区域A1上的电极层来实现。
图9和图10是示出根据本发明的各种实施方式的设置在显示装置100中的高分辨率区域和低分辨率区域中的薄膜晶体管的结构的其它示例的图。
参照图9，设置在作为高分辨率区域的第一区域A1上的第一薄膜晶体管TFT1可包括位于第一有源层ACT1上的一个栅极GE。
设置在作为低分辨率区域的第二区域A2上的第二薄膜晶体管TFT2可包括位于第二有源层ACT2上的顶栅极TGE和位于第二有源层ACT2下方的底栅极BGE。
可以将与提供给顶栅极TGE的信号相同的信号提供给底栅极BGE。此外，底栅极BGE可以电连接到顶栅极TGE。
在一些情况下，第二薄膜晶体管TFT2的沟道区的宽度可以大于第一薄膜晶体管TFT1的沟道区的宽度，并且第二薄膜晶体管TFT2的沟道区的长度可以小于第一薄膜晶体管TFT1的沟道区的长度。
此处，可以将与栅极GE隔离的电极图案EP设置在第一薄膜晶体管TFT1的第一有源层ACT1的下方。电极图案EP例如可以是没有提供信号的浮置状态。
可以将电极图案EP设置在包括与第一薄膜晶体管TFT1的沟道区交叠的区域的区域上，例如，可以设置为大于沟道区。由于将电极图案EP设置为与第一薄膜晶体管TFT1的沟道区交叠，所以可以阻挡外部光到达沟道区。
设置在第一区域A1上的电极图案EP可以与设置在第二区域A2上的第二薄膜晶体管TFT2的底栅极BGE位于同一层上。
因此，第二薄膜晶体管TFT2的底栅极BGE可以由与设置在第一薄膜晶体管TFT1的第一有源层ACT1下方的电极图案EP相同的材料制成。
这样，在用于光阻挡功能等的电极图案EP设置在第一区域A1上的情况下，通过使用电极图案EP的电极层实现设置在第二区域A2上的第二薄膜晶体管TFT2的底栅极BGE，可以在不增加单独的电极层的情况下，实现用于增强第二薄膜晶体管TFT2的电流输出性能的结构。
可选择地，在一些情况下，可以将具体信号提供给位于第一薄膜晶体管TFT1的第一有源层ACT1下方的电极图案EP。
例如，可以将与提供给第一薄膜晶体管TFT1的栅极GE的信号不同的恒定电压提供给电极图案EP。由于将恒定电压提供给与第一薄膜晶体管TFT1的沟道区交叠的电极图案EP，可以由电极图案EP控制在沟道区中形成的场。因此，电极图案EP可以用于实现第一薄膜晶体管TFT1的稳定的电流输出特性。
即，通过使用位于同一层上的电极层，可以实现设置在第一区域A1上的第一薄膜晶体管TFT1的稳定的电流输出特性，并且还可以实现第二薄膜晶体管TFT2的电流输出性能的增强和稳定的电流输出特性。
此外，可以通过单独的信号线向电极图案EP提供恒定电压，或者电极图案EP可以电连接到第一薄膜晶体管TFT1的第一源极SE1或第一漏极DE1以被提供具体信号。
参照图10，可以将电极图案EP设置在第一薄膜晶体管TFT1的第一有源层ACT1的下方。电极图案EP可设置在与位于第二区域A2上的第二薄膜晶体管TFT2的底栅极BGE相同的层上。
此处，电极图案EP可以电连接到第一薄膜晶体管TFT1的第一源极SE1。
即，在同一层上，可以是这样的结构：设置在第一区域A1上的电极图案EP可以电连接到第一源极SE1，设置在第二区域A2上的底栅极BGE可以电连接到顶栅极TGE。
由于电极图案EP电连接到第一源极SE1，所以通过第一源极SE1提供的恒定电压可施加到电极图案EP。此处，施加到电极图案EP的恒定电压例如可以是驱动电压Vdd。
由于将与提供给栅极GE的信号不同的恒定电压提供给位于第一薄膜晶体管TFT1下方的电极图案EP，所以可以稳定第一薄膜晶体管TFT1的电流输出特性。
此外，通过使用与电极图案EP设置在同一层上的电极层实现第二薄膜晶体管TFT2的底栅极BGE，可以在不增加单独的电极层的情况下增强设置在第二区域A2上的第二薄膜晶体管TFT2的电流输出特性。
因此，可以补偿作为低分辨率区域的第二区域A2的亮度，并且可以减小与作为高分辨率区域的第一区域A1的亮度偏差。
此外，通过将光学传感器200设置在显示面板110的后表面上并与实现为低分辨率以具有高透射率的第二区域A2交叠，光学传感器200可以位于显示面板100的有源区域AA中，并且可防止由于光学传感器200的布置而导致的图像质量的劣化。
已经呈现了以上描述以使得所属领域的任何技术人员能够理解和使用本发明的技术构思，并且已经在具体应用及其需求的语境中提供了以上描述。对所描述的实施方式的各种修改、添加和替代对于所属领域技术人员将是显而易见的，并且在不脱离本发明的精神和范围的情况下，本文所定义的大致原理可以应用于其它实施方式和应用。上述描述和附图仅出于说明的目的提供了本发明的技术构思的示例。即，所公开的实施方式旨在例示说明本发明的技术构思的范围。因此，本发明的范围不限于所示的实施方式，而是与权利要求书一致的最宽范围。本发明的保护范围应当基于所附权利要求书来解释，并且在其等同范围内的所有技术构思都应当被解释为包括在本发明的范围内。

Claims (20)

1.一种显示装置，包括：
显示面板，包括具有第一分辨率的第一区域和具有低于所述第一分辨率的第二分辨率的第二区域；
多个第一薄膜晶体管，设置在位于所述第一区域中的多个子像素中的每一个中；及
多个第二薄膜晶体管，设置在位于所述第二区域中的多个子像素中的每一个中，
其中，所述多个第一薄膜晶体管中的每一个包括位于所述第一薄膜晶体管的沟道区的一个表面上的一个栅极，所述多个第二薄膜晶体管中的每一个包括位于所述第二薄膜晶体管的沟道区的两个表面上的多个栅极。
2.根据权利要求1所述的显示装置，其中，所述第二薄膜晶体管的沟道区的宽度大于所述第一薄膜晶体管的沟道区的宽度。
3.根据权利要求2所述的显示装置，其中，所述第二薄膜晶体管的沟道区的长度小于所述第一薄膜晶体管的沟道区的长度。
4.根据权利要求1所述的显示装置，其中，所述第二薄膜晶体管的沟道区的宽度与长度之比大于所述第一薄膜晶体管的沟道区的宽度与长度之比。
5.根据权利要求1所述的显示装置，其中，所述第二薄膜晶体管包括位于所述第二薄膜晶体管的沟道区的上方的顶栅极和位于所述第二薄膜晶体管的沟道区的下方的底栅极，
所述底栅极的边界的至少一部分位于偏离与所述第二薄膜晶体管的沟道区的边界重叠的线的区域中。
6.根据权利要求5所述的显示装置，其中，所述底栅极的边界的至少一部分位于所述第二薄膜晶体管的沟道区的边界的内侧。
7.根据权利要求5所述的显示装置，其中，所述底栅极的边界的至少一部分位于所述第二薄膜晶体管的沟道区的边界的外侧。
8.根据权利要求5所述的显示装置，其中，所述顶栅极的边界的至少一部分与所述第二薄膜晶体管的沟道区的边界重叠。
9.根据权利要求1所述的显示装置，其中，所述第二薄膜晶体管包括位于所述第二薄膜晶体管的沟道区的上方的顶栅极和位于所述第二薄膜晶体管的沟道区的下方的底栅极，
所述第一薄膜晶体管的栅极与所述顶栅极位于同一层上，
其中所述显示装置还包括电极图案，所述电极图案位于所述第一薄膜晶体管的沟道区的下方，并与所述底栅极位于同一层上，且与所述栅极隔离。
10.根据权利要求9所述的显示装置，其中，所述电极图案是浮置状态，或者将与提供给所述第一薄膜晶体管的栅极的信号不同的信号提供给所述电极图案。
11.根据权利要求9所述的显示装置，其中，所述底栅极电连接到所述顶栅极，并且所述电极图案电连接到所述第一薄膜晶体管的源极或漏极。
12.根据权利要求1所述的显示装置，还包括位于所述第二区域中并位于所述第二薄膜晶体管的下方的光学传感器。
13.一种显示装置，包括：
显示面板，包括具有第一分辨率的第一区域和具有低于所述第一分辨率的第二分辨率的第二区域；
多个第一薄膜晶体管，设置在位于所述第一区域中的多个子像素中的每一个中；及
多个第二薄膜晶体管，设置在位于所述第二区域中的多个子像素中的每一个中，
其中，所述第二薄膜晶体管的沟道区的宽度大于所述第一薄膜晶体管的沟道区的宽度。
14.根据权利要求13所述的显示装置，其中，所述第二薄膜晶体管的沟道区的长度小于所述第一薄膜晶体管的沟道区的长度。
15.根据权利要求13所述的显示装置，其中，所述第二薄膜晶体管包括位于所述第二薄膜晶体管的沟道区的上方的顶栅极和位于所述第二薄膜晶体管的沟道区的下方的底栅极，
所述第一薄膜晶体管包括一个栅极，所述一个栅极与所述顶栅极或所述底栅极位于同一层上。
16.根据权利要求15所述的显示装置，其中，所述第二薄膜晶体管的沟道区的边界的至少一部分与所述顶栅极的边界重叠，并且位于偏离与所述底栅极的边界重叠的线的区域中。
17.根据权利要求16所述的显示装置，其中，所述底栅极的边界的至少一部分位于所述第二薄膜晶体管的沟道区的边界的内侧。
18.一种显示装置，包括：
显示面板，包括设置有多个第一子像素的第一区域和设置有多个第二子像素的第二区域，所述第二区域与至少一个光学传感器交叠；
多个第一薄膜晶体管，设置在所述多个第一子像素中的每一个中；及
多个第二薄膜晶体管，设置在所述多个第二子像素中的每一个中，
其中，所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的栅极在数量和形状中的至少之一上是不同的。
19.根据权利要求18所述的显示装置，其中，在将相同的数据电压提供给所述第一子像素和所述第二子像素时，所述第二子像素显示的亮度高于所述第一子像素显示的亮度。
20.根据权利要求18所述的显示装置，其中，所述多个第二子像素之间的距离中的最大距离大于所述多个第一子像素之间的距离中的最大距离。
CN202011411245.5A 2019-12-18 2020-12-03 显示装置 Pending CN112992977A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0169598 2019-12-18
KR1020190169598A KR20210078003A (ko) 2019-12-18 2019-12-18 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN112992977A true CN112992977A (zh) 2021-06-18

Family

ID=76344877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011411245.5A Pending CN112992977A (zh) 2019-12-18 2020-12-03 显示装置

Country Status (3)

Country Link
US (2) US11616095B2 (zh)
KR (1) KR20210078003A (zh)
CN (1) CN112992977A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210078003A (ko) * 2019-12-18 2021-06-28 엘지디스플레이 주식회사 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025875A (zh) * 2015-12-02 2017-08-08 三星显示有限公司 显示装置
CN108010942A (zh) * 2017-11-28 2018-05-08 武汉天马微电子有限公司 一种有机发光显示面板和有机发光显示装置
US20180166018A1 (en) * 2017-10-30 2018-06-14 Wuhan Tianma Micro-Electronics Co.,Ltd. Display panel and display device
CN108878476A (zh) * 2017-05-11 2018-11-23 三星显示有限公司 显示装置
JP2019028169A (ja) * 2017-07-27 2019-02-21 株式会社半導体エネルギー研究所 表示パネル、表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210009479A (ko) * 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210074447A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시 장치
KR20210078003A (ko) * 2019-12-18 2021-06-28 엘지디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025875A (zh) * 2015-12-02 2017-08-08 三星显示有限公司 显示装置
CN108878476A (zh) * 2017-05-11 2018-11-23 三星显示有限公司 显示装置
JP2019028169A (ja) * 2017-07-27 2019-02-21 株式会社半導体エネルギー研究所 表示パネル、表示装置
US20180166018A1 (en) * 2017-10-30 2018-06-14 Wuhan Tianma Micro-Electronics Co.,Ltd. Display panel and display device
CN108010942A (zh) * 2017-11-28 2018-05-08 武汉天马微电子有限公司 一种有机发光显示面板和有机发光显示装置

Also Published As

Publication number Publication date
US20240021659A1 (en) 2024-01-18
US20210193732A1 (en) 2021-06-24
KR20210078003A (ko) 2021-06-28
US11616095B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
US9672767B2 (en) Organic light emitting display device
US10839763B2 (en) Display device with a reduced size of a bezel area
CN111048024B (zh) 显示设备和显示面板
US20110032238A1 (en) Pixel circuit and display device
KR102475504B1 (ko) 투명표시패널 및 이를 포함하는 투명표시장치
US11322070B2 (en) Display panel, transparent OLED substrate and OLED substrate
US11580909B2 (en) Organic light emitting diode display device and method of driving the same
US20230290302A1 (en) Display device
US20240021659A1 (en) Display device
CN112634804B (zh) 栅极驱动器和显示装置
CN111341788B (zh) 薄膜晶体管及显示面板
CN112820229B (zh) 显示装置
KR20200060941A (ko) Oled 표시패널
CN114155811B (zh) 电致发光显示装置
KR102526011B1 (ko) 디스플레이 패널 및 디스플레이 장치
KR20230100222A (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 구동 방법
KR20210079659A (ko) 디스플레이 장치
CN114512097A (zh) 显示装置
CN115707286A (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination