JP7477067B2 - 表示パネル及びその製作方法、表示装置及びその製作方法 - Google Patents

表示パネル及びその製作方法、表示装置及びその製作方法 Download PDF

Info

Publication number
JP7477067B2
JP7477067B2 JP2021565808A JP2021565808A JP7477067B2 JP 7477067 B2 JP7477067 B2 JP 7477067B2 JP 2021565808 A JP2021565808 A JP 2021565808A JP 2021565808 A JP2021565808 A JP 2021565808A JP 7477067 B2 JP7477067 B2 JP 7477067B2
Authority
JP
Japan
Prior art keywords
area
alignment mark
display panel
region
onto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021565808A
Other languages
English (en)
Other versions
JP2023533879A (ja
Inventor
露 白
鵬飛 于
潔 代
順 張
慧娟 楊
曉峰 姜
シン 張
猛 張
憶 屈
夢奇 王
昊 張
思雨 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023533879A publication Critical patent/JP2023533879A/ja
Application granted granted Critical
Publication of JP7477067B2 publication Critical patent/JP7477067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は、表示技術分野に係り、特に表示パネル及びその製作方法、表示装置及びその製作方法に係る。
表示機器の需要が増大し、表示パネル内の回路や配線の数が増加するにつれて、表示パネルの上額縁又は下額縁にｐａｄ ｂｅｎｄｉｎｇ（回路板折り曲げ）技術が用いられる。回路板折り曲げ技術は、表示装置に含まれる一部の回路板（フレキシブル回路板でもよい）を表示パネルの背面に折り曲げ、回路動作時に発生する熱を低減するために、表示パネルの背面に折り曲げられた回路板の表面に放熱フィルムを貼り付ける。折り曲げの位置合わせや放熱フィルムの貼り合わせの精度を向上させるためには、表示パネルにおける位置合わせマークを認識することで位置合わせを実現する必要がある。従来技術では、４面湾曲表示パネルにおいて正確な位置合わせマークをすることができると共に、額縁を増加させない技術を提供することはできない。
１つの態様として、本開示の実施例は、表示パネルを提供する。
表示パネルであって、
基板上に設けられた表示領域と周辺領域とを含み、
前記表示パネルは、前記表示領域に設けられた複数の画素セルを含み、
前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含み、
前記表示パネルは、複数のアクティブ駆動回路及び複数の冗長駆動回路を更に含み、
前記複数のアクティブ駆動回路及び前記複数の冗長駆動回路は、前記周辺領域に設けられ、
前記複数のアクティブ駆動回路のうちの少なくとも１つのアクティブ駆動回路は、前記複数の画素セルのうちの少なくとも１つの画素セルに電気的に接続されて画素セルを表示駆動し、前記冗長駆動回路は、基板上に設けられた少なくとも１つの電極層を含み、
前記周辺領域は、平面領域と曲面領域とを含み、ここで、少なくとも一部の前記冗長駆動回路は、前記平面領域に含まれる平坦な冗長駆動回路領域に位置し、
前記平坦な冗長駆動回路領域は、少なくとも２つの位置合わせマーク領域をみ、
前記位置合わせマーク領域内に、少なくとも１つの前記電極層がくり抜かれ、及び／又は、少なくとも１つの前記電極層が満たされ、
２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きい。
選択可能に、前記所定の位置合わせマーク距離は、最大画素縁長の１０倍であり、
前記最大画素縁長は、前記複数の画素セルの画素縁長のうちの最大値であり、
前記画素縁長は、前記画素セルの前記基板への正射影の縁の長さである。
選択可能に、前記位置合わせマーク領域の前記基板への正射影の面積は、所定面積よりも大きく、
前記所定面積は、最大画素面積であり、
前記最大画素面積は、前記複数の画素セルの画素面積のうちの最大値であり、前記画素面積は、前記画素セルの基板への正射影の面積である。
選択可能に、前記位置合わせマーク領域内には、少なくとも１つの前記電極層が満たされ、前記平坦な冗長駆動回路領域に前記位置合わせマーク領域を囲む領域である第１領域には、前記電極層がくり抜かれている。
選択可能に、前記表示パネルは、上面、下面、第１側面、第２側面、第３側面及び第４側面を含み、
前記上面及び前記下面は、共に平面であり、
前記第１側面、前記第２側面、前記第３側面及び前記第４側面は、いずれも湾曲した側面であり、
前記下面と平行である第１平面への前記第１側面の正射影と、前記平面領域の前記第１平面への正射影とは、重ならず、
前記第２側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならず、
前記第３側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならず、
前記第４側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
選択可能に、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられ、
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である。
選択可能に、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられ、
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離は、前記所定距離未満である。
選択可能に、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられ、
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離が、前記所定距離未満である。
選択可能に、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられ、
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である。
選択可能に、前記位置合わせマーク領域の前記基板への正射影の縁は、円形、多角形、Ｌ形又はＴ字形である。
選択可能に、前記表示パネルは、基板上に順に設けられた半導体層、ゲート金属層及びソースドレイン金属層を含み、
前記位置合わせマーク領域には、前記ゲート金属層及び前記ソースドレイン金属層が共にくり抜かれている。
選択可能に、前記位置合わせマーク領域には、前記半導体層もくり抜かれ、又は、前記半導体層が満たされている。
選択可能に、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
前記位置合わせマーク領域には、前記アノード層に開口が設けられておらず、前記アノード層が満たされている。
選択可能に、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
前記位置合わせマーク領域には、前記アノード層がくり抜かれている。
選択可能に、前記平坦な冗長駆動回路領域に前記位置合わせマーク領域を囲む領域である第１領域には、前記アノード層がくり抜かれている。
選択可能に、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
前記位置合わせマーク領域には、前記アノード層に位置合わせマークパターンが含まれている。
選択可能に、前記位置合わせマークパターンの前記基板への正射影は、円形、Ｌ形、Ｔ字形又は多角形である。
選択可能に、駆動回路領域の前記位置合わせマーク領域以外の領域には、前記アノード層に複数の開口が離間して設けられている。
選択可能に、前記ゲート金属層は、前記半導体層の前記基板から遠い面に順に設けられた第１ゲート金属層及び第２ゲート金属層を含み、
前記位置合わせマーク領域には、前記第１ゲート金属層及び前記第２ゲート金属層が共にくり抜かれている。
選択可能に、前記位置合わせマーク領域には、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
前記表示パネルは、前記半導体層と前記第１ゲート金属層との間に設けられた第１絶縁層と、前記第１ゲート金属層と前記第２ゲート金属層との間に設けられた第２絶縁層と、前記第２ゲート金属層と前記ソースドレイン金属層との間に設けられた第３絶縁層と、前記ソースドレイン金属層と前記アノード層との間に設けられた第４絶縁層とを更に含み、
前記位置合わせマーク領域には、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層及び前記第４絶縁層のいずれもくり抜かれていない。
選択可能に、前記周辺領域は、前記表示領域から離れる方向に順に設けられたファンアウト領域、駆動回路領域及び信号線領域を含み、
前記平坦な冗長駆動回路領域は、前記駆動回路領域に含まれている。
選択可能に、前記冗長駆動回路は、前記画素セルとは非結合の複数段の冗長シフトレジスタユニットを含む。
選択可能に、少なくとも１段の前記冗長シフトレジスタユニットは、前記位置合わせマーク領域を含み、かつ、他の冗長シフトレジスタユニットと異なる。
選択可能に、前記位置合わせマーク領域には、前記冗長駆動回路の出力トランジスタに含まれる少なくとも１層の膜層がくり抜かれている。
選択可能に、前記冗長駆動回路は、冗長ゲート駆動回路と、冗長発光制御回路とを含み、
前記冗長発光制御回路は、前記冗長ゲート駆動回路の表示領域から遠い側に設けられ、冗長発光制御信号出力線を含み、
前記位置合わせマーク領域には、前記冗長発光制御信号出力線がくり抜かれている。
選択可能に、前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、蓄積キャパシタの第１電極板が設けられ、
前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、前記蓄積キャパシタの第２電極板は、冗長駆動回路に含まれる出力トランジスタに結合されていない。
選択可能に、前記アクティブ駆動回路は、複数段のシフトレジスタユニットを含み、
前記シフトレジスタユニットは、対応する行の画素セルに結合され、対応する行の画素セルにゲート駆動信号及び／又は発光制御信号を供給する。
第２態様として、本開示の実施例は、表示パネルの製作方法を更に提供する。
表示パネルを製作するための表示パネルの製作方法であって、
前記表示パネルは、基板上に設けられた表示領域と周辺領域とを含み、
前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含み、
前記周辺領域は、平面領域と曲面領域とを含み、
前記平面領域は、平坦な冗長駆動回路領域を含み、
前記表示パネルの製作方法において、
前記表示領域に複数の画素セルを設け、前記周辺領域に複数のアクティブ駆動回路及び複数の冗長駆動回路を設けることと、
前記基板上に設けられた少なくとも１つの電極層を含む少なくとも一部の前記冗長駆動回路を、前記平坦な冗長駆動回路領域に設けることと、
前記平坦な冗長駆動回路領域に位置合わせマーク領域を設けることと、
前記位置合わせマーク領域で少なくとも１つの前記電極層をくり抜き、及び／又は、少なくとも１つの前記電極層を満たすこととを含み、
２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きい。
選択可能に、前記所定の位置合わせマーク距離は、最大画素縁長の１０倍であり、
前記最大画素縁長は、前記複数の画素セルの画素縁長のうちの最大値であり、
前記画素縁長は、前記画素セルの前記基板への正射影の縁の長さである。
第３態様として、本開示の実施例は、上記表示パネルを含む表示装置を更に提供する。
選択可能に、前記表示パネルは、上面、下面、第１側面、第２側面、第３側面及び第４側面を含み、前記第１側面、前記第２側面、前記第３側面及び前記第４側面は、いずれも湾曲した側面である。前記下面と平行である第１平面への前記第１側面の正射影と、前記平面領域の前記第１平面への正射影とは重ならない。前記第２側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならない。前記第３側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならず、
前記第４側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならない。前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺又は前記表示パネルの上側辺に設けられ、
前記表示装置は、前記下面、前記第１側面、前記第２側面、前記第３側面及び前記第４側面に貼り合わされる放熱フィルムを更に含む。
選択可能に、前記表示装置は、第１面と、前記第１面の近隣にある第５側面、第６側面、第７側面及び第８側面とを含む封止カバーを更に含み、
前記第５側面、前記第６側面、前記第７側面及び前記第８側面は、いずれも湾曲した側面であり、
前記第１面は、前記上面に、前記第５側面は、前記第１側面に、前記第６側面は、前記第２側面に、前記第７側面は、前記第３側面に、前記第８側面は、前記第４側面に、それぞれ貼り合わされる。
第４態様として、本開示の実施例は、表示装置の製作方法を更に提供する。
表示装置を製作するための表示装置の製作方法であって、
前記表示装置は、表示パネルと、放熱フィルムと、封止カバーとを含み、
前記表示パネルは、基板上に設けられた表示領域と周辺領域とを含み、
前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含み、
前記周辺領域は、平面領域と曲面領域とを含み、
前記平面領域は、平坦な冗長駆動回路領域を含み、
前記表示装置の製作方法において、
前記表示領域に複数の画素セルを設け、前記周辺領域に複数のアクティブ駆動回路及び複数の冗長駆動回路を設けることと、
前記基板上に設けられた少なくとも１つの電極層を含む少なくとも一部の前記冗長駆動回路を、前記平坦な冗長駆動回路領域に設けることと、
前記平坦な冗長駆動回路領域に位置合わせマーク領域を設けることと、
前記位置合わせマーク領域で少なくとも１つの前記電極層をくり抜き、及び／又は、少なくとも１つの前記電極層を満たすことと、
前記位置合わせマーク領域を利用して、前記表示パネルと前記封止カバーとを位置合わせして貼り合わせ、前記表示パネルと前記放熱フィルムとを位置合わせして貼り合せることとを含み、
２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きい。
回路板の折り曲げ後、４面湾曲表示パネルの４つの側面が折り曲げられる前の平面図である。 回路板の折り曲げ後、４面湾曲表示パネルの４つの側面が折り曲げられる前の平面図である。 回路板の折り曲げ後、４面湾曲表示パネルの４つの側面が折り曲げられる前の平面図である。 位置合わせマーク領域７０が４面折り曲げ表示パネルの左下に設けられた場合の概略図である。 回路板の折り曲げ前の４面湾曲表示パネルの平面図である。 前記４面湾曲表示パネルの４つの側面を折り曲げた後の平面図である。 前記４面湾曲表示パネルの４つの側面を折り曲げた後の左側面図である。 前記４面湾曲表示パネルの４つの側面を折り曲げた後の底面図である。 図１Ｂの表示パネルの左下フィレットの領域区分図である。 駆動回路領域に含まれる部分領域とファンアウト領域３１に含まれる部分領域の概略図である。 平坦な冗長駆動回路領域に、基板上に設けられた半導体層に含まれる活性パターン８１の一実施例の平面図である。 平坦な冗長駆動回路領域に、前記半導体層の上方に設けられた第１ゲート金属層に含まれる第１ゲート金属パターン８２の一実施例の平面図である。 平坦な冗長駆動回路領域に、図５Ａと図５Ｂを重ね合わせた概略図である。 平坦な冗長駆動回路領域に、第２ゲート金属層に含まれる第２ゲート金属パターン８３を図５Ｃに追加した概略図である。 平坦な冗長駆動回路領域に半導体層、第１ゲート金属層及び第２ゲート金属層を順に設けた後に複数のビアＨ０を設けた概略図である。 平坦な冗長駆動回路領域に複数のビアＨ０を設けた後に、ソースドレイン金属層Ｓ０を設けた概略図である。 平坦な冗長駆動回路領域にソースドレイン金属層にアノード層９０を設けた一実施例の概略図である。 平坦な冗長駆動回路領域にソースドレイン金属層にアノード層９０を設けた他の実施例の概略図である。 平坦な冗長駆動回路領域にソースドレイン金属層にアノード層９０を設けた更に別の実施例の概略図である。 平坦な冗長駆動回路領域にソースドレイン金属層にアノード層９０を設けた更に別の実施例の概略図である。 活性層パターンの概略図である。 第１ゲート金属層に含まれる第１ゲート金属パターンの概略図である。 第２ゲート金属層に含まれる第２ゲート金属パターンの概略図である。 図６Ａ、図６Ｂ、図６Ｃを重ね合わせた後にビアを設けた概略図である。 図６Ｄに示される重ね合わせた図にソースドレイン金属層を更に設けた概略図である。 図６Ｅに更にアノード層を設けた概略図である。 図６Ｅのソースドレイン金属層の概略図である。 図６Ｂに基づく符号を示す図である。 図６Ｃに基づく符号を示す図である。
以下、本開示の実施例の図面とともに、本開示の実施例の技術手段を明確且つ完全的に記載する。明らかに、記載されている実施例は、本開示の実施例の一部であり、全てではない。本開示の実施例に基づき、当業者が創造性のある作業をしなくても為しえる全ての他の実施例は、いずれも本開示の保護範囲に属するものである。
表示機器の需要が増大し、表示パネル内の回路や配線の数が増加するにつれて、表示パネルの上額縁又は下額縁にｐａｄ ｂｅｎｄｉｎｇ（回路板折り曲げ）技術が用いられる。回路板折り曲げ技術は、表示装置に含まれる一部の回路板（フレキシブル回路板でもよい）を表示パネルの背面に折り曲げ、回路動作時に発生する熱を低減するために、表示パネルの背面に折り曲げられた回路板の表面に放熱フィルムを貼り付ける。折り曲げの位置合わせや放熱フィルムの貼り合わせの精度を向上させるためには、表示パネルにおける位置合わせマークを認識することで位置合わせを実現する必要がある。具体的な実施において、前記位置合わせマークは、回路板折り曲げ用位置合わせマーク及び／又は放熱フィルム貼合用位置合わせマークを含み、位置合わせカメラが前記位置合わせマークを認識することにより位置を決めることができる。位置合わせカメラがピントを合わせて認識するパターンの鮮明さが被写体距離の一致性に関わるため、前記位置合わせマークは、平面領域に設ける必要がある。前記平面領域には、前記表示パネルの表面が平面である。
前記表示パネルが４面湾曲表示パネルである場合、表示パネルの上面と表示パネルの下面は、平面であり、表示パネルの上側面、表示パネルの下側面、表示パネルの左側面及び表示パネルの右側面は、いずれも湾曲した側面であるため、平面領域の面積が小さい。図１Ａ、図１Ｂ、図１Ｃは、回路板の折り曲げ後、４面湾曲表示パネルの４つの側面が折り曲げられる前の平面図である。
図１Ａにおいて、２０１は、前記表示パネルの縁であり、２０２は、表示領域境界であり、前記表示領域境界２０２よりも内側は、表示パネルの表示領域である。
表示パネルの周辺領域は、前記表示パネルに含まれる前記表示領域と前記表示パネルの縁２０１との間の領域である。
図１Ｂにおいて、２０１は、前記表示パネルの縁であり、２０３－１は、表示パネルの左側曲面領域であり、２０３－２は、表示パネルの下側曲面領域であり、２０３－３は、表示パネルの上側曲面領域であり、２０３－４は、表示パネルの右側曲面領域である。
図１Ｂにおいて、Ｌ１は、第１点線であり、前記第１点線Ｌ１と表示パネルの縁とで囲まれた表示パネルの左側の領域は、表示パネルの左側曲面領域２０３－１である。
Ｌ２は、第２の点線であり、前記第２点線Ｌ２と表示パネルの縁とで囲まれた表示パネルの下側の領域は、表示パネルの下側曲面領域２０３－２である。
Ｌ３は、第３点線であり、前記第３点線Ｌ３と表示パネルの縁とで囲まれた表示パネルの上側の領域は、表示パネルの上側曲面領域２０３－３である。
Ｌ４は、第４点線であり、前記第４点線Ｌ４と表示パネルの縁とで囲まれた表示パネルの右側の領域は、表示パネルの右側曲面領域２０３－４である。
前記表示パネルの周辺領域における平面領域は、前記表示パネルの周辺領域のうち、前記左側曲面領域２０３－１、前記下側曲面領域２０３－２、前記上側曲面領域２０３－３及び前記右側曲面領域２０３－４によって覆われていない領域である。前記曲面領域は、前記周辺領域に前記平面領域以外の領域である。
図１Ｂにおいて、１１は、表示パネルの平面領域に含まれる第１平面領域であり、１２は、表示パネルの平面領域に含まれる第２平面領域であり、１３は、表示パネルの平面領域に含まれる第３平面領域であり、１４は、表示パネルの平面領域に含まれる第４平面領域である。即ち、４面湾曲表示パネルにおいて、平面領域は、表示領域の左上側、左下側、右上側及び右下側に隣接して位置する。
図１Ｂにおいて、第１平面領域１１は、表示パネルの左下側に位置する平面領域であり、第２平面領域１２は、表示パネルの右下側に位置する平面領域であり、第３平面領域１３は、表示パネルの左上側に位置する平面領域であり、第４平面領域１４は、表示パネルの右上側に位置する平面領域である。
前記第１平面領域１１は、表示領域境界２０２の左下フィレットに近い。前記第２平面領域１２は、表示領域境界２０２の右下フィレットに近い。第３平面領域１３は、表示領域境界２０２の左上フィレットに近い。第４平面領域１４は、表示領域境界２０２の右上フィレットに近い。
本開示の少なくとも１つの実施例において、前記表示パネルの下面に平行な平面である第１平面への前記表示パネルの左側面の正射影と、第１平面への前記左側曲面領域２０３－１の正射影とは、重なり、第１平面への前記表示パネルの下側面の正射影と、第１平面への前記下側曲面領域２０３－２の正射影とは、重なり、第１平面への前記表示パネルの上側面の正射影と、第１平面への前記上側曲面領域２０３－３の正射影とは、重なり、第１平面への前記表示パネルの右側面の正射影と、第１平面への前記右側曲面領域２０３－４の正射影とは、重なる。
図１Ｃに示すように、前記表示領域境界２０２の左下フィレットは、前記表示領域境界２０２に含まれる第１交点Ｐ１と第２交点Ｐ２との間の部分である。ここで、前記第１交点Ｐ１は、前記第１点線Ｌ１が前記表示領域境界２０２の左下部分と交差する交点であり、前記第２交点Ｐ２は、第２点線Ｌ２が前記表示領域境界２０２の左下部分と交差する交点である。
図１Ｃに示すように、前記表示領域境界２０２の右下フィレットは、前記表示領域境界２０２に含まれる第３交点Ｐ３と第４交点Ｐ４との間の部分である。ここで、前記第３交点Ｐ３は、前記第２点線Ｌ２が前記表示領域境界２０２の右下部分と交差する交点であり、前記第４交点Ｐ２は、第４点線Ｌ４が前記表示領域境界２０２の左下部分と交差する交点である。
図１Ｃに示すように、前記表示領域境界２０２の左上フィレットは、前記表示領域境界２０２に含まれる第５交点Ｐ５と第６交点Ｐ６との間の部分である。ここで、前記第５交点Ｐ５は、前記第１点線Ｌ１が前記表示領域境界２０２の左上部分と交差する交点であり、前記第６交点Ｐ６は、第３点線Ｌ３が前記表示領域境界２０２の左上部分と交差する交点である。
図１Ｃに示すように、前記表示領域境界２０２の右上フィレットは、前記表示領域境界２０２に含まれる第７交点Ｐ７と第８交点Ｐ８との間の部分である。ここで、前記第７交点Ｐ７は、前記第３点線Ｌ３が前記表示領域境界２０２の右上部分と交差する交点であり、前記第８交点Ｐ８は、第４点線Ｌ４が前記表示領域境界２０２の左上部分と交差する交点である。
図２Ａは、回路板の折り曲げ前の４面湾曲表示パネルの平面図である。図２Ａにおいて、２０は、回路板である。回路板２０は、フレキシブル回路板であってもよい。前記４面湾曲表示パネルを製作する際には、前記回路板２０を前記表示パネルの背面に折り曲げる必要がある。
本開示の少なくとも１つの実施例において、回路板２０を表示パネルの背面に折り曲げ、放熱のために、表示パネルの背面及び表示パネルの４つの側面に放熱フィルムを貼り合わせる。
本開示の少なくとも１つの実施例において、前記回路板２０が表示パネルの下側辺に設けられた場合、前記回路板２０を前記表示パネルの背面に折り曲げる必要があり、折り曲げの位置合わせ及び放熱フィルムを貼り合わせるための位置合わせのために、前記第１平面領域１１及び／又は第２平面領域１２に位置合わせマークを設ける。また、前記回路板２０が表示パネルの下側辺に設けられた場合、表示パネルの上側面にも放熱フィルムを貼り合せる必要があるため、第３平面領域１３及び／又は第４平面領域１４に位置合わせマークを設けて、放熱フィルムを貼り合せるように位置合わせマークをする。
具体的な実施において、前記回路板２０が表示パネルの下側辺に設けられた場合、回路板に折り曲げの位置合わせマークを設けてもよい。回路板に設けられた折り曲げの位置合わせマークと、前記第１平面領域１１及び／又は第２平面領域１２に設けられた位置合わせマークとの両方により、折り曲げの位置合わせを行う。
本開示の少なくとも１つの実施例において、前記回路板２０が表示パネルの上側辺に設けられた場合、前記回路板２０を前記表示パネルの背面に折り曲げる必要があり、折り曲げの位置合わせ及び放熱フィルムを貼り合わせるための位置合わせのために、前記第３平面領域１３及び／又は第４平面領域１４に位置合わせマークを設ける。また、前記回路板２０が表示パネルの上側辺に設けられた場合、表示パネルの下側面にも放熱フィルムを貼り合せる必要があるため、第１平面領域１１及び／又は第２平面領域１２に位置合わせマークを設けて、放熱フィルムを貼り合せるように位置合わせを行う。
具体的な実施において、前記回路板２０が表示パネルの上側辺に設けられた場合、回路板に折り曲げの位置合わせマークを設けてもよい。回路板に設けられた折り曲げの位置合わせマークと、前記第３平面領域１３及び／又は第４平面領域１４に設けられた位置合わせマークとの両方により、折り曲げの位置合わせを行う。前記表示パネルの周辺領域には、前記表示領域から離れる方向に、Ｆａｎｏｕｔ（ファンアウト）領域、駆動回路領域及び信号線領域が順に設けられる。
前記ファンアウト領域は、表示領域におけるデータ線とソースドライバとの接続線が位置する領域である。前記ファンアウト領域には、高電圧信号ＶＤＤを供給するための高電圧信号線が設けられる。
前記信号線領域には、低電圧信号ＶＳＳを供給するための低電圧信号線が設けられる。前記駆動回路領域は、駆動回路領域と冗長駆動回路領域とを含む。前記冗長駆動回路領域は、平坦な冗長駆動回路領域を含む。
前記駆動回路領域には、複数段のシフトレジスタユニットを含むアクティブ駆動回路が設けられる。前記アクティブ駆動回路は、表示領域の複数行の画素セルのそれぞれにゲート駆動信号を供給するためのゲート駆動回路を含む。選択可能に、前記アクティブ駆動回路は、表示領域の複数行の画素セルのそれぞれに発光制御信号を供給するための発光制御回路を含む。
前記冗長駆動回路領域には、冗長駆動回路が設けられる。前記冗長駆動回路は、少なくとも１段の冗長シフトレジスタユニットを含む。前記冗長シフトレジスタユニットは、表示領域の画素セルに結合されず、エッチングの均一性及びレイアウトの適正性を保つためにのみ残置される。前記冗長シフトレジスタユニットの信号線には、前記駆動回路領域のアクティブ駆動回路への信号遷移の影響を低減するために、固定電圧信号が入力される。
本開示の少なくとも１つの実施例において、前記駆動回路領域は、駆動回路と前記ファンアウト領域との間の空白領域、及び、駆動回路と前記信号線領域との間の空白領域を含むが、これに限定されない。
本開示の少なくとも１つの実施例において、前記ファンアウト領域には、前記基板上にゲート金属層及びアノード層が順に設けられる。前記ゲート金属層は、第１ゲート金属層及び第２ゲート金属層を含む。データ線とソースドライバとの間の接続線は、前記第１ゲート金属層及び前記第２ゲート金属層上に設けられる。また、前記ファンアウト領域には、有機膜層を脱ガスするための複数の開口が前記アノード層に設けられる。
本開示の少なくとも１つの実施例において、前記信号線領域には、基板上に半導体層、ソースドレイン金属層及びアノード層が順に設けられる。
前記ソースドレイン金属層は、低電圧信号線を含む。
前記信号線領域には、前記ソースドレイン金属層上にアノード層を設ける目的は、表示領域における発光素子のカソードを前記低電圧信号線に接続するためである（ソースドレイン金属層の上方に被覆されるアノード層の面積は、低電圧信号線とカソードとの接続状況で決定される）。
また、前記信号線領域には、有機膜層を脱ガスするための複数の開口が前記アノード層に設けられる。
図３は、図１Ｂの表示パネルの左下フィレットの領域区分図である。図３において、３０は、ＡＡ領域であり、３１は、ファンアウト領域であり、３２は、駆動回路領域であり、３３は、信号線領域であり、２０１は、前記表示パネルの縁であり、２０２は、表示領域境界である。
図１Ｂに示すように、回路板２０が表示パネルの下側辺に設けられた場合、位置合わせマーク領域は、第１平面領域１１及び／又は第２平面領域１２に設けられることが好ましいが、これに限定されない。
本開示の少なくとも１つの実施例において、折り曲げられるべき回路板が表示パネルの上側辺に設けられた場合、前記位置合わせマーク領域は、第３平面領域１３及び／又は第４平面領域１４に設けられることが好ましいが、これに限定されない。
本開示の少なくとも１つの実施例において、前記平面領域は、前記冗長駆動回路領域の少なくとも一部の領域を含む。
前記平面領域が冗長駆動回路領域の少なくとも一部の領域を含む場合、前記冗長駆動回路領域の少なくとも一部の領域は、平坦な冗長駆動回路領域である。
本開示の少なくとも一つの実施例において、冗長駆動回路領域には、工程の均一性のために冗長駆動回路が設けられるが、冗長駆動回路は、表示領域の画素セルに結合されず、画素セルにゲート駆動信号及び発光制御信号を提供するために使用されないので、平坦な冗長駆動回路領域に含まれる位置合わせマーク領域においてゲート金属層、ソースドレイン金属層、半導体層、アノード層のうちの少なくとも１つがくり抜かれても、表示パネルの表示に影響を与えない。従って、本開示の少なくとも１つの実施例において、位置合わせマーク領域を前記平坦な冗長駆動回路領域に設けることを選択し、額縁を増加させることなく、表示に影響を与えずに正確な位置合わせを行う。
図１Ｂは、前記４面湾曲表示パネルの４つの側面が折り曲げられる前の平面図である。表示パネルの製作に際して、前記４面湾曲表示パネルの４つの側面を折り曲げる必要がある。仮に図１Ｂにおいて、上面が４面湾曲表示パネルの表示用の面であるため、４つの側面を折り曲げる際に、折り曲げられた側面が前記上面に近づくように、第１点線Ｌ１、第２点線Ｌ２、第３点線Ｌ３及び第４点線Ｌ４に沿って折り曲げる。図１Ａにおいて、２０２が表示領域境界であるので、４つの側面を折り曲げた後、表示領域の左側の表示領域境界２０２と第１点線Ｌ１との間の部分は、左側面に折り曲げられ、表示領域の右側の表示領域境界２０２と第４点線Ｌ４との間の部分は、右側面に折り曲げられ、表示領域の下側の表示領域境界２０２と第２点線Ｌ２との間の部分は、下側面に折り曲げられ、表示領域の上側の表示領域境界２０２と第３点線Ｌ３との間の部分は、上側面に折り曲げられる。
図２Ｂは、前記４面湾曲表示パネルの４つの側面を折り曲げた後の平面図である。図２Ｂにおいて、前記平面領域は、第１平面領域１１、第２平面領域１２、第３平面領域１３及び第４平面領域１４を含む。
図２Ｃは、前記４面湾曲表示パネルの４つの側面を折り曲げた後の左側面図である。図２Ｃにおいて、２１は、第１点線Ｌ１に対応する側辺であり、２０１は、前記表示パネルの縁であり、２０２は、表示領域境界である。
図２Ｄは、前記４面湾曲表示パネルの４つの側面を折り曲げた後の底面図である。図２Ｄにおいて、２３は、第３点線Ｌ３に対応する側辺であり、２０１は、前記表示パネルの縁であり、２０２は、表示領域境界である。
本開示の少なくとも１つの実施例に係る表示パネルは、基板上に設けられた表示領域と周辺領域とを含む。前記表示パネルは、前記表示領域に設けられた複数の画素セルを含む。前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含む。前記表示パネルは、複数のアクティブ駆動回路及び複数の冗長駆動回路を更に含む。前記複数のアクティブ駆動回路及び前記複数の冗長駆動回路は、前記周辺領域に設けられる。
ここで、前記複数のアクティブ駆動回路のうちの少なくとも１つのアクティブ駆動回路は、前記複数の画素セルのうちの少なくとも１つの画素セルに電気的に接続されて画素セルを表示駆動する。前記冗長駆動回路は、基板上に設けられた少なくとも１つの電極層を含む。
前記周辺領域は、平面領域と曲面領域とを含む。ここで、少なくとも一部の前記冗長駆動回路は、前記平面領域に含まれる平坦な冗長駆動回路領域に位置する。
前記平坦な冗長駆動回路領域は、少なくとも２つの位置合わせマーク領域を含む。
前記位置合わせマーク領域内に、少なくとも１つの前記電極層がくり抜かれ、及び／又は、少なくとも１つの前記電極層が満たされている。
２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きい。本開示の少なくとも１つの実施例に係る表示パネルは、平坦な冗長駆動回路領域に位置合わせマーク領域を設ける。
前記位置合わせマーク領域内には、位置合わせマーク領域の光透過率が周囲領域の光透過率よりも高くなり、正確な位置合わせができるように、前記電極層の少なくとも１つがくり抜かれており、及び／又は、
前記位置合わせマーク領域には、少なくとも１つの前記電極層が満たされており、そのため、この電極層が光を反射して他の領域と強い明暗のコントラストを形成して位置合わせを実現することができる。
本開示の少なくとも１つの実施例において、前記周囲領域は、前記周辺領域に前記位置合わせマーク領域と近い領域である。
本開示の少なくとも１つの実施例に係る表示パネルは、専用の位置合わせマークパターンを設ける必要がなく、位置合わせマーク領域内で少なくとも１つの前記電極層をくり抜き、及び／又は満たすことによって位置合わせを行い、スペースを大幅に節約する。
本開示の少なくとも１つの実施例において、前記位置合わせマーク領域は、表示パネルの左下フィレット、右下フィレット、左上フィレット、右上フィレットのうちの少なくとも１つに設けられる。従って、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク領域よりも大きく設定される。
本開示の少なくとも１つの実施例において、前記電極層は、ゲート金属層、ソースドレイン金属層、アノード層のうちの少なくとも１つであるが、これに限定されない。
選択可能に、前記所定の位置合わせマーク距離は、最大画素縁長の１０倍である。
前記最大画素縁長は、前記複数の画素セルの画素縁長のうちの最大値である。
前記画素縁長は、前記画素セルの前記基板への正射影の縁の長さである。
本開示の少なくとも１つの実施例において、前記位置合わせマーク領域の前記基板への正射影の面積は、所定面積よりも大きい。
前記所定面積は、最大画素面積である。
前記最大画素面積は、前記複数の画素セルの画素面積のうちの最大値であり、前記画素面積は、前記画素セルの基板への正射影の面積である。
選択可能に、前記冗長駆動回路は、前記基板上に設けられた少なくとも１つの半導体層を更に含む。
前記位置合わせマーク領域内に、前記少なくとも１つの半導体層がくり抜かれ、及び／又は、満たされている。
具体的な実施において、前記冗長駆動回路は、半導体層を更に含む。前記位置合わせマーク領域には、前記半導体層は、くり抜かれ、又は、満たされる。前記位置合わせマーク領域には、前記半導体層がくり抜かれると、前記位置合わせマーク領域の光透過率が更に向上し、正確な位置合わせが可能となる。
選択可能に、前記位置合わせマーク領域には、少なくとも１つの前記電極層が満たされる。第１領域には、前記電極層がくり抜かれている。
前記第１領域は、前記平坦な冗長駆動回路領域に前記位置合わせマーク領域を囲む領域である。
具体的な実施において、前記位置合わせマーク領域の周囲には第１領域が存在し、前記位置合わせマーク領域には、少なくとも１つの前記電極層が満たされ、前記第１領域には、前記電極層がくり抜かれているので、位置合わせマーク領域の光透過率を向上させつつ、位置合わせマーク領域に位置する少なくとも１つの前記電極層が光を反射して他の領域と強い明暗コントラストを形成し、位置合わせを実現することができる。
本開示の少なくとも１つの実施例において、前記第１領域は、前記平坦な冗長領域回路領域に含まれる一部の領域であり、前記位置合わせマーク領域を囲む。
具体的な実施において、前記平面領域には、前記表示パネルの表面が平面である。
選択可能に、前記表示パネルは、上面、下面、第１側面、第２側面、第３側面及び第４側面を含む。
前記上面及び前記下面は、共に平面である。
前記第１側面、前記第２側面、前記第３側面及び前記第４側面は、いずれも湾曲した側面である。
前記下面と平行である第１平面への前記第１側面の正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
前記第２側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
前記第３側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
前記第４側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
本開示の少なくとも１つの実施例において、前記表示パネルは、４面湾曲表示パネルである。図１Ｂは、４面湾曲表示パネルの平面図を示す。前記第１側面は、図１Ｂにおける左側面であり、前記第２側面は、図１Ｂにおける下側面であり、前記第３側面は、図１Ｂにおける上側面であり、前記第４側面は、図１Ｂにおける右側面であるが、これに限定されない。
１つの具体的な実施形態によれば、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの下側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界に近い左下フィレット及び／又は右下フィレットに設けられる。
図１Ｄに示すように、位置合わせマーク領域７０が表示領域境界２０２の左下フィレットに近い場合、前記位置合わせマーク領域７０の第１平面への正射影と、前記表示領域境界２０２の左下フィレットとの最長距離は、前記位置合わせマーク領域７０の第１平面への正射影の境界線上のいずれかの点と、前記表示領域境界２０２の左下フィレットのいずれかの点との最長距離となる。図１Ｄでは、前記位置合わせマーク領域７０は、Ｌ形であるが、これに限定されない。
本開示の少なくとも１つの実施例において、位置合わせマーク領域が表示領域境界の右下フィレットに近い場合、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域境界の前記第１平面への正射影の右下フィレットとの最長距離とは、前記位置合わせマーク領域の第１平面への正射影の境界線上のいずれかの点と、前記表示領域境界の右下フィレットのいずれかの点との最長距離を意味する。
別の具体的な実施形態によれば、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離は、前記所定距離未満である。
本開示の少なくとも１つの実施例において、位置合わせマーク領域が表示領域境界の左上フィレットに近い場合、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域境界の前記第１平面への正射影の左上フィレットとの最長距離とは、前記位置合わせマーク領域の第１平面への正射影の境界線上のいずれかの点と、前記表示領域境界の左上フィレットのいずれかの点との最長距離を意味する。
本開示の少なくとも１つの実施例において、位置合わせマーク領域が表示領域境界の右上フィレットに近い場合、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域境界の前記第１平面への正射影の右上フィレットとの最長距離とは、前記位置合わせマーク領域の第１平面への正射影の境界線上のいずれかの点と、前記表示領域境界の右上フィレットのいずれかの点との最長距離を意味する。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの上側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界に近い左上フィレット及び／又は右上フィレットに設けられる。
本開示の少なくとも１つの実施例において、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離が、前記所定距離未満である。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの下側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界付近の左上フィレット及び／又は右上フィレットに設けられる。
本開示の少なくとも１つの実施例において、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの上側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界付近の左下フィレット及び／又は右下フィレットに設けられる。
具体的な実施において、前記表示パネルは、基板上に順に設けられた半導体層、ゲート金属層及びソースドレイン金属層を含む。
前記位置合わせマーク領域には、前記ゲート金属層及び前記ソースドレイン金属層が共にくり抜かれている。
本開示の少なくとも１つの実施例において、前記冗長駆動回路に含まれる少なくとも１つの電極層は、ゲート金属層及びソースドレイン金属層を含むが、これに限定されない。
好適な場合には、前記位置合わせマーク領域においても、前記半導体層もくり抜かれている。
具体的な実施において、前記位置合わせマーク領域は、平坦な冗長駆動回路領域に含まれる。前記位置合わせマーク領域以外の、前記位置合わせマーク領域に近い周辺領域では、回路配線が密集している。配線は、可視光に対して不透明であるため、一定のバックライト条件下では、位置合わせカメラの視野に黒色が映る。一方、位置合わせマーク領域には配線がない場合、バックライトのほぼ全てが前記位置合わせマーク領域を透過して位置合わせカメラに入り、周辺領域と強くコントラストを形成して、位置合わせカメラが前記位置合わせマーク領域を認識することができる。
具体的な実施において、前記位置合わせマーク領域には、前記半導体層が満たされていてもよい。
具体的な実施において、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含む。
前記位置合わせマーク領域には、位置合わせカメラが前記位置合わせマーク領域を認識できるように、前記アノード層に開口が設けられておらず、前記アノード層が満たされている。
本開示の少なくとも１つの実施例において、前記冗長駆動回路に含まれる少なくとも１つの電極層は、アノード層を更に含むが、これに限定されない。
選択可能に、前記アノード層は、積層構造である。前記アノード層は、第１インジウムスズ酸化物層、銀層及び第２インジウムスズ酸化物層をこの順で含むが、これに限定されない。
選択可能に、前記位置合わせマーク領域の前記基板への正射影の縁は、円形、多角形、Ｌ形又はＴ字形である。
本開示の少なくとも１つの実施例において、前記ゲート金属層は、前記半導体層の前記基板から遠い面に順に設けられた第１ゲート金属層及び第２ゲート金属層を含む。
図４には、駆動回路領域に含まれる部分領域、ファンアウト領域３１に含まれる部分領域、及び信号線領域３３に含まれる部分領域が示されている。
図４に示すように、前記平坦領域は、平坦な冗長駆動回路領域７１を含み、前記位置合わせマーク領域７０は、前記平坦な冗長駆動回路領域７１に含まれる。
平坦な冗長駆動回路領域７１は、駆動回路領域に含まれる。前記駆動回路領域は、前記平坦な冗長駆動回路領域７１の他に、第１駆動回路領域７２１及び第２駆動回路領域７２２を更に含む。前記平坦な冗長駆動回路領域７１は、位置合わせマーク領域７０を含む。
前記表示パネルは、基板上に順に配置された半導体層、第１ゲート金属層、第２ゲート金属層、ソースドレイン金属層及びアノード層を含む。
前記平坦な冗長駆動回路領域７１の前記位置合わせマーク領域７０を除いた領域には、少なくとも１段の冗長シフトレジスタユニットが設けられる。前記第１駆動回路領域７２１及び第２駆動回路領域７２２には、複数段のシフトレジスタユニットを含むアクティブ駆動回路が設けられている。
位置合わせマーク領域７０の光透過率が、駆動回路領域のうち位置合わせマーク領域７０に近い領域の光透過率よりも十分に高くなり、前記位置合わせマーク領域を位置合わせカメラが正確に認識できるようにするために、前記位置合わせマーク領域７０において前記半導体層、前記ゲート金属層及び前記ソースドレイン金属層のいずれもがくり抜かれている。また、位置合わせマークを設置する別途の空間を必要とせず、表示パネルの額縁を縮小しながら工程の精密な位置合わせを可能にする。
前記位置合わせマーク領域７０には、位置合わせカメラが前記位置合わせマーク領域７０を認識できるように、前記アノード層には開口が設けられておらず、前記アノード層は、満たされている。
駆動回路領域に前記位置合わせマーク領域７０以外の領域には、有機膜層を脱ガスするための複数の開口が前記アノード層に離間して設けられている。
図４に示すように、前記位置合わせマーク領域７０の前記基板への正射影の縁の形状は、Ｌ形であるが、これに限定されない。具体的な実施において、前記位置合わせマーク領域７０の前記基板へ正射影の縁の形状は、他の形状であってもよい。
図５Ａは、平坦な冗長駆動回路領域に、基板上に設けられた半導体層に含まれる活性パターン８１の少なくとも１つの実施例の平面図である。
図５Ｂは、平坦な冗長駆動回路領域に、前記半導体層の上方に設けられた第１ゲート金属層に含まれる第１ゲート金属パターン８２の少なくとも１つの実施例の平面図である。
図５Ｃは、平坦な冗長駆動回路領域に、図５Ａと図５Ｂを重ね合わせた概略図である。
図５Ｄは、平坦な冗長駆動回路領域に、第２ゲート金属層に含まれる第２ゲート金属パターン８３を図５Ｃに追加した概略図である。
図５Ｅは、平坦な冗長駆動回路領域に半導体層、第１ゲート金属層及び第２ゲート金属層を順に設けた後に複数のビアＨ０を設けた概略図である。
図５Ｆは、平坦な冗長駆動回路領域に複数のビアＨ０を設けた後に、ソースドレイン金属層Ｓ０を更に設けた概略図である。
図５Ｆに示すように、前記位置合わせマーク領域７０には、前記第１ゲート金属層、前記第２ゲート金属層、前記半導体層及び前記ソースドレイン金属層は、いずれもくり抜かれている。
図５Ｇは、平坦な冗長駆動回路領域にソースドレイン金属層にアノード層９０を設けた概略図である。位置合わせマーク領域７０には、前記位置合わせマーク領域７０を位置合わせカメラが認識できるように、前記アノード層９０は、開口が設けられておらず、満たされている。前記アノード層９０には、前記位置合わせマーク領域７０を除く領域に複数の開口９ｇ１が設けられている。
図５Ｆ及び図５Ｇにおいて、点線で囲まれた領域が前記位置合わせマーク領域７０であり、該位置合わせマーク領域７０の基板上への正射影の縁の形状は、Ｌ形であるが、これに限定されない。
図５Ｇに示す実施例において、前記位置合わせマーク領域には、前記アノード層に含まれるアノードパターンは、一枚丸ごとのアノードパターンである。
選択可能に、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含む。
前記位置合わせマーク領域には、前記アノード層がくり抜かれている。
図５Ｈに示すように、平坦な冗長駆動回路領域には、ソースドレイン金属層にアノード層９０が設けられている。図５Ｈに対応する実施例の前記位置合わせマーク領域７０には、位置合わせマーク領域の光透過率を更に向上させ、他の領域と強い明暗のコントラストを形成して位置合わせを可能にするために、前記アノード層９０がくり抜かれている。
選択可能に、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含む。
前記位置合わせマーク領域には、前記アノード層に開口が設けられておらず、前記アノード層が満たされており、前記ゲート金属層及び前記ソースドレイン金属層がくり抜かれている。
本開示の少なくとも１つの実施例において、第１領域には、前記アノード層、前記ゲート金属層及び前記ソースドレイン金属層は、くり抜かれている。前記第１領域は、前記平坦な冗長駆動回路領域に前記位置合わせマーク領域を囲む領域である。
具体的な実施において、位置合わせマーク領域の光透過率を向上させつつ、位置合わせマーク領域における反射率の高い一枚丸ごとのアノードパターンが光を反射して他の領域との明暗コントラストを強く形成することにより位置合わせを実現することができるように、前記位置合わせマーク領域には、前記アノード層に開口を設けずに前記アノード層を満たし、第１領域には、前記アノード層、前記ゲート金属層及び前記ソースドレイン金属層が共にくり抜かれている。
図５Ｉに示すように、平坦な冗長駆動回路領域には、ソースドレイン金属層にアノード層９０が設けられ、前記位置合わせマーク領域７０には、前記アノード層９０が満たされ、前記位置合わせマーク領域７０を囲んで、前記アノード層９０がくり抜かれた第１領域９１が設けられる。
選択可能に、前記表示パネルは、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含む。
前記位置合わせマーク領域には、前記アノード層に位置合わせマークパターンが含まれる。
具体的な実施において、前記アノード層は、前記位置合わせマーク領域に設けられた位置合わせマークパターンを含み、それによって、位置合わせカメラが前記位置合わせマークパターンを正確に捉えて位置合わせを行うのに便利である。
本開示の少なくとも１つの実施例において、前記位置合わせマークパターンの前記基板への正射影は、Ｌ形、Ｔ字形又は多角形であるが、これに限定されない。
図５Ｊに示すように、平坦な冗長駆動回路領域には、ソースドレイン金属層にアノード層９０が設けられ、前記位置合わせマーク領域７０には、前記アノード層９０は、Ｔ形の位置合わせマークパターン９２を含み、位置合わせカメラが前記位置合わせマークパターン９２を正確に捉えて位置合わせを行うのに便利である。
具体的な実施において、前記冗長駆動回路領域のうち前記位置合わせマーク領域以外の領域には、冗長駆動回路が設けられ、前記冗長駆動回路は、少なくとも１つの出力トランジスタを含む。
本開示の実施例において、図５Ａ～図５Ｆに示されるように、位置合わせマーク領域には、出力トランジスタにおける活性層、出力トランジスタにおける第１ゲート金属層、出力トランジスタにおける第２ゲート金属層及びソースドレイン金属層は、すべてくり抜かれている。即ち、位置合わせマーク領域は、出力トランジスタが本来設けられる領域であるが、これに限定されない。
具体的な実施において、平坦な冗長駆動回路領域には、前記半導体層と前記第１ゲート金属層との間に第１絶縁層が設けられ、前記第１ゲート金属層と前記第２ゲート金属層との間に第２絶縁層が設けられ、前記第２ゲート金属層と前記ソースドレイン金属層との間に第３絶縁層が設けられ、前記ソースドレイン金属層と前記アノード層との間に第４絶縁層が設けられている。第１絶縁層の光通過率、第２絶縁層の光通過率、第３絶縁層の光通過率及び第前記４絶縁層の光通過率が高いため、前記位置合わせマーク領域には、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層及び前記第４絶縁層は、くり抜かれなくてもよい。
本開示の少なくとも１つの実施例において、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層及び前記第４絶縁層は、酸化ケイ素又は窒化ケイ素で作製されるが、これに限定されない。
具体的な実施において、前記冗長駆動回路は、前記画素セルとは非結合の複数段の冗長シフトレジスタユニットを含む。
本開示の少なくとも１つの実施例において、前記冗長駆動回路に含まれるシフトレジスタユニットは、表示領域の画素設に結合されない。
本開示の少なくとも１つの実施例において、少なくとも１段の前記冗長シフトレジスタユニットは、前記位置合わせマーク領域を含み、かつ、他の冗長シフトレジスタユニットと異なる。前記他の冗長シフトレジスタユニットは、前記冗長駆動回路のうち、前記少なくとも１段の前記冗長シフトレジスタユニット以外の冗長シフトレジスタユニットである。
本開示の少なくとも１つの実施例において、前記アクティブ駆動回路は、複数段のシフトレジスタユニットを含む。
前記シフトレジスタユニットは、対応する行の画素セルに結合され、対応する行の画素セルにゲート駆動信号及び／又は発光制御信号を供給する。
本開示の少なくとも１つの実施例において、駆動回路領域にアクティブ駆動回路が設けられる。前記アクティブ駆動回路に含まれるシフトレジスタユニットは、表示領域の対応する行の画素セルにゲート駆動信号及び／又は発光制御信号を供給する。
選択可能に、前記位置合わせマーク領域には、冗長駆動回路の出力トランジスタに含まれる少なくとも１層の膜層がくり抜かれている。
選択可能に、前記冗長駆動回路は、冗長ゲート駆動回路と、冗長発光制御回路とを含み、前記冗長発光制御回路は、前記冗長ゲート駆動回路の表示領域から遠い側に設けられ、冗長発光制御信号出力線を含む。
前記位置合わせマーク領域には、前記冗長発光制御信号出力線がくり抜かれている。
選択可能に、前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、蓄積キャパシタの第１電極板が設けられる。
前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、前記蓄積キャパシタの第２電極板は、冗長駆動回路に含まれる出力トランジスタに結合されていない。
図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図６Ｅ、図６Ｆ、図６Ｇ、図６Ｈ、図６Ｉにおいて、６１は、平坦な冗長駆動回路領域に含まれる部分領域であり、７０は、位置合わせマーク領域であり、６２は、駆動回路領域に含まれる部分領域である。
図６Ａは、活性層パターンの概略図である。図６Ｂは、第１ゲート金属層に含まれる第１ゲート金属パターンの概略図である。図６Ｃは、第２ゲート金属層に含まれる第２ゲート金属パターンの概略図である。図６Ｄは、図６Ａ、図６Ｂ、図６Ｃを重ね合わせた後にビアを設けた概略図である。図６Ｅは、図６Ｄに示される重ね合わせた図にソースドレイン金属層を更に設けた概略図である。図６Ｆは、図６Ｅに更にアノード層を設けた概略図である。図６Ｆに示すように、位置合わせマーク領域７０には、前記アノード層は、位置合わせカメラが位置合わせマーク領域７０を認識できるように、開口が設けられていない。前記アノード層には、位置合わせマーク領域７０を除く領域に複数の開口９ｇ１が設けられている。
図６Ｇは、図６Ｅのソースドレイン金属層の概略図である。
図６Ａ～図６Ｉに対応する実施例において、ゲート駆動信号を供給するためのアクティブ駆動回路は、ゲート駆動信号出力線、第１蓄積キャパシタ、第２蓄積キャパシタ、第１出力トランジスタ及び第２出力トランジスタを含む。前記第１出力トランジスタの第１電極は、前記ゲート駆動信号線に結合される。
前記第１出力トランジスタの第１電極は、前記第２出力トランジスタの第１電極としても利用可能である。前記第１電極は、ソース又はドレインである。
前記第１蓄積キャパシタの第１電極板は、前記第１出力トランジスタのゲートに結合され、前記第２蓄積キャパシタの第１電極板は、前記第２出力トランジスタのゲートに結合され、前記第１蓄積キャパシタの第２電極板は、第１電圧信号線に結合され、前記第２蓄積キャパシタの第２電極板は、前記ゲート駆動信号線に結合される。
本開示の少なくとも１つの実施例において、前記第１出力トランジスタは、前記ゲート駆動信号線を介して第１電圧信号を出力するように制御し、前記第２出力トランジスタは、前記ゲート駆動信号線を介した第２電圧信号を出力するように制御するが、これに限定されない。
選択可能に、前記第１電圧信号は、高電圧信号であり、前記第２電圧信号は、低電圧信号であるが、これに限定されない。
図６Ｇにおいて号Ｇ０は、ゲート駆動信号出力線であり、Ｖ１は、第１電圧信号線である。図６Ｃの駆動回路領域に含まれる部分領域６２において、Ｅ０は、発光制御信号出力線である。図６Ｇに示すように、前記ゲート駆動信号出力線Ｇ０は、第１出力トランジスタの第１電極Ｓ１に結合される。図６Ｇにおいて、Ｄ１は、第１出力トランジスタに含まれる第２電極である。
図６Ｃの平坦な冗長駆動回路領域に含まれる部分領域６１において、Ｅ１は、第１冗長発光制御信号出力線であり、Ｅ２は、第２冗長発光制御信号出力線である。平坦な冗長駆動回路領域に含まれる部分領域６１の前記位置合わせマーク領域７０を除いた領域には、第１冗長発光制御信号出力線Ｅ１及び第２冗長発光制御信号出力線Ｅ２は、前記平坦な冗長駆動回路領域に含まれる部分領域６１よりも第１方向に延伸しているが、表示領域に位置する画素セルには結合されていない。本開示の少なくとも１つの実施例において、前記第１方向は、水平方向であるが、これに限定されない。
図６Ｇにおいて、Ｓ１は、第２出力トランジスタの第２電極に含まれる電極パターンとしても利用可能である。
本開示の少なくとも１つの実施例において、前記第１電極は、ソース又はドレインであり、前記第２電極は、ドレイン又はソースである。
図６Ｈに示すように、図６Ｂに加えて、Ｃ１ａは、第１蓄積キャパシタの第１電極板であり、Ｃ２ａは、第２蓄積キャパシタの第１電極板であり、Ｇ１は、第１出力トランジスタのゲートであり、Ｇ２は、第２出力トランジスタのゲートであり、Ｇ１とＣ１ａとが互いに結合され、Ｇ２とＣ２ａとが互いに結合されている。
図６Ｉに示すように、図６Ｃに加え、Ｃ１ｂは、第１蓄積キャパシタの第２電極板であり、Ｃ２ｂは、第２蓄積キャパシタの第２電極板である。図６Ａ～図６Ｉに示すように、第１蓄積キャパシタの第２電極板Ｃ１ｂは、ビアを介して第１電圧信号線Ｖ１に結合され、第２蓄積キャパシタの第２電極板Ｃ２ｂは、ビアを介して前記ゲート駆動信号出力線Ｇ０に結合される。
図６Ａ～図６Ｉに対応する実施例において、前記発光制御信号出力線Ｅ０は、駆動回路領域に含まれる部分領域６２において、ゲート駆動回路に含まれるシフトレジスタユニットを横断して、表示領域の画素セルに発光制御信号を供給する。
図６Ａ～図６Ｉから分かるように、冗長駆動回路領域のうち位置合わせマーク領域を除く領域には冗長駆動回路が設けられており、駆動回路領域にはアクティブ駆動回路が設けられており、冗長駆動回路にも第１出力トランジスタと第２出力トランジスタとが設けられている。図６Ｈに示すように、Ｇ０１は、平坦な冗長駆動回路領域に含まれる部分領域６１のうちの冗長駆動回路の第１出力トランジスタのゲートであり、Ｇ０２は、平坦な冗長駆動回路領域に含まれる部分領域６１のうちの冗長駆動回路の第２出力トランジスタのゲートである。
冗長駆動回路の構成とアクティブ駆動回路の構成の違いは、以下の通りである。
図６Ｈに示すように、Ｃ１ａ１は、冗長駆動回路における第１蓄積キャパシタの第１電極板であり、Ｃ２ａ１は、冗長駆動回路における第２蓄積キャパシタの第１電極板である。冗長駆動回路では、Ｃ１ａ１とＣ２ａ１が互いに結合され、Ｃ１ａ１は、Ｇ０１に結合されず、Ｃ２ａ１は、Ｇ０２に結合されない。また、Ｃ１ａ１の面積は、Ｃ１ａの面積よりも小さく、Ｃ２ａ１の面積は、Ｃ２ａの面積よりも小さい。
図６Ｉに示すように、Ｃ１ｂ１は、冗長駆動回路における第１蓄積キャパシタの第１電極板であり、Ｃ２ｂ１は、冗長駆動回路における第２蓄積キャパシタの第１電極板である。冗長駆動回路では、Ｃ１ｂ１とＣ２ｂ１が互いに結合され、Ｃ２ｂ１は、ゲート駆動信号出力線に結合されず、Ｃ１ｂ１の面積は、Ｃ１ｂの面積よりも小さく、Ｃ２ｂ１の面積は、Ｃ２ｂの面積よりも小さい。
図６Ｄに示すように、Ｃ１ｂの基板上への正射影とＣ１ｂ１の基板上への正射影とが重なり、Ｃ２ｂの基板上への正射影とＣ２ｂ１の基板上への正射影とが重なる。
図６Ａ～図６Ｉに示すように、位置合わせマーク領域７０には、冗長駆動回路の少なくとも１つの出力トランジスタの電極層及び活性層がくり抜かれ、前記位置合わせマーク領域７０には、冗長発光制御信号出力線がくり抜かれている。
具体的には、図６Ｅに示すように、位置合わせマーク領域７０には、冗長駆動回路に含まれる２段の冗長シフトレジスタユニットの一部の素子の電極層及び活性層がくり抜かれている。
前記位置合わせマーク領域７０には、冗長駆動回路に含まれる１段目の冗長シフトレジスタユニットにおいて、第１出力トランジスタの電極層、第１出力トランジスタの活性層、第２出力トランジスタの電極層、及び、第２出力トランジスタの活性層がくり抜かれている。
前記位置合わせマーク領域７０には、冗長駆動回路に含まれる２段目の冗長用シフトレジスタユニットにおいて、第１出力トランジスタの右半分の電極層、第１出力トランジスタの右半分の活性層、第２出力トランジスタの右半分の電極層、及び、第２出力トランジスタの右半分の活性層がくり抜かれている。
また、前記位置合わせマーク領域７０には、冗長駆動回路に含まれる１段目の冗長シフトレジスタユニットと、冗長駆動回路に含まれる２段目の冗長シフトレジスタユニットとの間に設けられる冗長発光制御信号出力線は、くり抜かれている。
図６Ａに示すように、活性層のパターン面積が大きすぎることによる自己熱効果によるトランジスタ特性の問題を防止するために、第１出力トランジスタの活性層パターンを左右に２分割し、第２出力トランジスタの活性層パターンも左右に２分割している。
具体的な実施において、平坦な冗長駆動回路領域及び駆動回路領域に冗長駆動回路及びアクティブ駆動回路を同時に形成する。
まず、駆動回路領域において、基板上に半導体層を形成し、前記半導体層に対して１回のパターニング工程を行って冗長駆動回路における各トランジスタの活性層を形成し、位置合わせマーク領域７０において、半導体層をくり抜いてアクティブ駆動回路における各トランジスタの活性層を形成する。
前記活性層の前記基板と反対側の面に第１絶縁層を形成する。
その後、駆動回路領域において、前記半導体層の前記基板と反対側の面に第１ゲート金属層を製作し、前記第１ゲート金属層を１回のパターニング工程を行って冗長駆動回路の各トランジスタのゲート及び冗長駆動回路の各キャパシタの第１電極板を形成し、アクティブ駆動回路の各トランジスタのゲート及びアクティブ駆動回路の各キャパシタの第１電極板を形成し、位置合わせマーク領域７０において、第１ゲート金属層をくり抜く。
前記各トランジスタのゲートをマスクとして、前記ゲートで覆われていない部分の活性層を不純物ドープすることにより、前記ゲートで覆われていない部分の活性層を導電部に、前記ゲートで覆われている部分の活性層をチャネル部に形成する。前記導電部は、トランジスタの入力電極又は出力電極として機能する。又は、前記導電部は、トランジスタの入力電極又は出力電極に結合される。
前記第１ゲート金属層の前記第１ゲート金属層と反対側の面に第２絶縁層を設ける。
前記第２絶縁層の前記第１ゲート金属層と反対側の面に第２ゲート金属層を設け、前記第２ゲート金属層を１回のパターニング工程を行って冗長駆動回路の各キャパシタの第２電極板と冗長駆動回路の出力信号線を形成し、アクティブ駆動回路の各キャパシタの第２電極板とアクティブ駆動回路の出力信号線を形成し、位置合わせマーク領域７０において、第２ゲート金属層をくり抜く。
前記第２ゲート金属層の前記第２ゲート絶縁層と反対側の面に第３絶縁層を設ける。
活性層、第１絶縁層、第１ゲート金属層、第２絶縁層、第２ゲート金属層及び第３絶縁層が設けられた基板上に複数のビアを設ける。
前記第３絶縁層の前記第２ゲート金属層と反対側の面にソースドレイン金属層を設け、前記ソースドレイン金属層をパターニング工程を行って信号線及び導電接続部を形成し、前記位置合わせマーク領域７０において前記ソースドレイン金属層をくり抜く。
前記ソースドレイン金属層の前記第３絶縁層と反対側の面に第４絶縁層を設ける。
前記第４絶縁層の前記ソースドレイン金属層と反対側の面にアノード層を設ける。前記アノード層には、位置合わせカメラが前記位置合わせマーク領域７０を認識できるように、開口が設けられていない。前記駆動回路領域のうち、前記位置合わせマーク領域７０以外の領域には、前記アノード層に複数の開口９ｇ１が設けられている。
本開示の少なくとも１つの実施例において、前記ソースドレイン金属層の数は、２つである。第３絶縁層の前記第２ゲート金属層と反対側の面に、第１ソースドレイン金属層、第５絶縁層、第２ソースドレイン金属層、第６絶縁層及びアノード層が順に設けられている。前記位置合わせマーク領域には、前記第１ソースドレイン金属層と前記第２ソースドレイン金属層の両方がくり抜かれており、各絶縁層は、くり抜かれなくてもよい。
本開示の少なくとも１つの実施例に係る表示パネルの製作方法は、表示パネルを製作するための方法である、前記表示パネルは、基板上に設けられた表示領域と周辺領域とを含む。前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含む。前記周辺領域は、平面領域と曲面領域とを含む。前記平面領域は、平坦な冗長駆動回路領域を含む。
前記表示パネルの製作方法において、
前記表示領域に複数の画素セルを設け、前記周辺領域に複数のアクティブ駆動回路及び複数の冗長駆動回路を設けるステップと、
前記基板上に設けられた少なくとも１つの電極層を含む少なくとも一部の前記冗長駆動回路を、前記平坦な冗長駆動回路領域に設けるステップと、
前記平坦な冗長駆動回路領域に位置合わせマーク領域を設けるステップと、
前記位置合わせマーク領域で少なくとも１つの前記電極層をくり抜き、及び／又は、少なくとも１つの前記電極層を満たすステップとを含む。
２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きい。
本開示の少なくとも１つの実施例に係る表示パネルの製作方法において、平坦な冗長駆動回路領域に位置合わせマーク領域を設ける。
前記位置合わせマーク領域内には、
位置合わせマーク領域の光透過率が周辺領域の光透過率よりも高くなり、正確な位置合わせができるように、前記電極層の少なくとも１つがくり抜かれており、及び／又は、
前記位置合わせマーク領域には、少なくとも１つの前記電極層が満たされており、そのため、該電極層が光を反射して他の領域と強い明暗のコントラストを形成して位置合わせを実現することができる。
本開示の少なくとも１つの実施例では、前記周辺領域は、前記位置合わせマーク領域に近い領域である。
選択可能に、前記所定の位置合わせマーク距離は、最大画素縁長の１０倍である。
前記最大画素縁長は、前記複数の画素セルの画素縁長のうちの最大値である。
前記画素縁長は、前記画素セルの前記基板への正射影の縁の長さである。
選択可能に、前記位置合わせマーク領域の前記基板への正射影の面積は、所定面積よりも大きい。
前記所定面積は、最大画素面積である。
前記最大画素面積は、前記複数の画素セルの画素面積のうちの最大値であり、前記画素面積は、前記画素セルの基板への正射影の面積である。
選択可能に、前記冗長駆動回路は、基板上に設けられた少なくとも１つの半導体層を更に含む。
前記表示パネルの製作方法において、前記位置合わせマーク領域内で、前記少なくとも１つの半導体層をくり抜き、及び／又は、満たすことを更に含む。
具体的な実施において、前記冗長駆動回路は、半導体層を更に含む。前記位置合わせマーク領域には、前記半導体層は、くり抜かれ、又は、満たされる。前記位置合わせマーク領域には、前記半導体層がくり抜かれると、前記位置合わせマーク領域の光透過率が更に向上し、正確な位置合わせが可能となる。
選択可能に、前記位置合わせマーク領域には、少なくとも１つの前記電極層が満たされる。
前記表示パネルの製作方法において、第１領域で前記電極層をくり抜くことを更に含む。
前記第１領域は、前記平坦な冗長駆動回路領域に前記位置合わせマーク領域を囲む領域である。
具体的な実施において、前記位置合わせマーク領域の周囲には第１領域が存在し、位置合わせマーク領域の光透過率を向上させつつ、位置合わせマーク領域に位置する少なくとも１つの前記電極層が光を反射して他の領域と強い明暗コントラストを形成して位置合わせを実現することができるように、前記位置合わせマーク領域には、少なくとも１つの前記電極層が満たされ、前記第１領域には、前記電極層がくり抜かれている。
具体的な実施において、前記平面領域には、前記表示パネルの表面が平面である。
選択可能に、前記表示パネルは、上面、下面、第１側面、第２側面、第３側面及び第４側面を含む。
前記第１側面、前記第２側面、前記第３側面及び前記第４側面は、いずれも湾曲した側面である。
前記下面と平行である第１平面への前記第１側面の正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
前記第２側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
前記第３側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
前記第４側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない。
本開示の少なくとも１つの実施例において、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの下側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界に近い左下フィレット及び／又は右下フィレットに設けられる。
本開示の少なくとも１つの実施例において、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離は、前記所定距離未満である。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの上側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界に近い左上フィレット及び／又は右上フィレットに設けられる。
本開示の少なくとも１つの実施例において、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離が、前記所定距離未満である。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの下側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界に近い左上フィレット及び／又は右上フィレットに設けられる。
本開示の少なくとも１つの実施例において、前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられる。
前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である。
具体的な実施において、前記所定距離は、実際の状況に応じて選択される。例えば、前記所定距離は、３００μｍ以上１１００μｍ以下であるが、これに限定されない。
本開示の少なくとも１つの実施例において、表示パネルの上側辺に回路板が設けられた場合、位置合わせマーク領域は、表示領域境界に近い左下フィレット及び／又は右下フィレットに設けられる。
具体的な実施形態によれば、前記の位置合わせマーク領域を表示パネルの周辺領域の平面領域に設けるステップは、前記平坦な冗長駆動回路領域において、
基板に半導体層を設け、前記半導体層にパターニング工程をして活性パターンを形成するステップと、
前記半導体層の前記基板から遠い面にゲート金属層を設け、前記ゲート金属層にパターニング工程をしてゲート金属パターンを形成し、前記位置合わせマーク領域において前記ゲート金属層がくり抜かれるようにするステップと、
前記ゲート金属層の前記半導体層から遠い面にソースドレイン金属層を設け、前記ソースドレイン金属層にパターニング工程をしてソースドレイン金属パターンを形成し、前記位置合わせマーク領域において前記ソースドレイン金属層がくり抜かれるようにするステップとを含む。
別の具体的な実施形態によれば、前記の位置合わせマーク領域を表示パネルの周辺領域の平面領域に設けるステップは、前記平坦な冗長駆動回路領域において、
基板に半導体層を設け、前記半導体層にパターニング工程をして活性パターンを形成し、前記位置合わせマーク領域において前記半導体層がくり抜かれるようにするステップと、
前記半導体層の前記基板から遠い面にゲート金属層を設け、前記ゲート金属層にパターニング工程をしてゲート金属パターンを形成し、前記位置合わせマーク領域において前記ゲート金属層がくり抜かれるようにするステップと、
前記ゲート金属層の前記半導体層から遠い面にソースドレイン金属層を設け、前記ソースドレイン金属層にパターニング工程をしてソースドレイン金属パターンを形成し、前記位置合わせマーク領域において前記ソースドレイン金属層がくり抜かれるようにするステップとを含む。
具体的な実施において、前記位置合わせマーク領域は、平坦な冗長駆動回路領域に含まれる。前記位置合わせマーク領域以外の、前記位置合わせマーク領域に近い周辺領域では、回路配線が密集している。配線は、可視光に対して不透明であるため、一定のバックライト条件下では、位置合わせカメラの視野に黒色が映る。一方、位置合わせマーク領域には配線がない場合、バックライトのほぼ全てが前記位置合わせマーク領域を透過して位置合わせカメラに入り、周辺領域と強くコントラストを形成して、位置合わせカメラが前記位置合わせマーク領域を認識することができる。
本開示の少なくとも１つの実施例に係る表示装置は、本開示の実施例に係る表示パネルを含む。
具体的な実施において、前記表示パネルは、上面、下面、第１側面、第２側面、第３側面及び第４側面を含み、前記第１側面、前記第２側面、前記第３側面及び前記第４側面は、いずれも湾曲した側面であり、前記下面と平行である第１平面への前記第１側面の正射影と、前記平面領域の前記第１平面への正射影とは重ならず、前記第２側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならず、前記第３側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならず、前記第４側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならない。
前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面である。前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺又は前記表示パネルの上側辺に設けられる。
前記表示装置は、前記下面、前記第１側面、前記第２側面、前記第３側面及び前記第４側面に貼り合わされて放熱する放熱フィルムを更に含む。
具体的な実施において、前記位置合わせマーク領域を利用して、前記表示パネルと前記放熱フィルムとを位置合わせして貼り合わせることができる。
本開示の少なくとも１つの実施例において、前記表示装置は、第１面と、前記第１面の近隣にある第５側面、第６側面、第７側面及び第８側面とを含む封止カバーを更に含み、
前記第５側面、前記第６側面、前記第７側面及び前記第８側面は、いずれも湾曲した側面である。
前記第１面は、前記上面に、前記第５側面は、前記第１側面に、前記第６側面は、前記第２側面に、前記第７側面は、前記第３側面に、前記第８側面は、前記第４側面に、それぞれ貼り合わされる。
具体的な実施において、前記位置合わせマーク領域を利用して、前記表示パネルと前記封止カバーとを貼り合わせることができる。
選択可能に、前記第１面は、平面であり、前記上面は、前記表示パネルの表示のための面であり、前記上面は、平面である。
選択可能に、前記封止カバーは、ガラスカバーであるが、これに限定されない。
本開示の少なくとも１つの実施例による表示装置は、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーションなど、任意の表示機能を有する製品又は部材である。
本開示の少なくとも１つの実施例に係る表示装置の製作方法は、表示装置を製作するためのものである。前記表示装置は、表示パネルと、放熱フィルムと、封止カバーとを含む。前記表示パネルは、基板上に設けられた表示領域と周辺領域とを含む。前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含む。前記周辺領域は、平面領域と曲面領域とを含む。前記平面領域は、平坦な冗長駆動回路領域を含む。
前記表示装置の製作方法において、
前記表示領域に複数の画素セルを設け、前記周辺領域に複数のアクティブ駆動回路及び複数の冗長駆動回路を設けるステップと、
前記基板上に設けられた少なくとも１つの電極層を含む少なくとも一部の前記冗長駆動回路を、前記平坦な冗長駆動回路領域に設けるステップと、
前記平坦な冗長駆動回路領域に位置合わせマーク領域を設けるステップと、
前記位置合わせマーク領域で少なくとも１つの前記電極層をくり抜き、及び／又は、少なくとも１つの前記電極層を満たすステップと、
前記位置合わせマーク領域を利用して、前記表示パネルと前記封止カバーとを位置合わせして貼り合わせ、前記表示パネルと前記放熱フィルムとを位置合わせして貼り合せるステップとを含む。
２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きい。
本開示の少なくとも１つの実施例において、前記位置合わせマーク領域は、前記表示パネルと前記封止カバーとを精確に位置合わせして貼り合わせ、前記表示パネルと前記放熱フィルムとを精確に位置合わせして貼り合わせるために利用される。
選択可能に、前記所定の位置合わせマーク距離は、最大画素縁長の１０倍である。
前記最大画素縁長は、前記複数の画素セルの画素縁長のうちの最大値である。
前記画素縁長は、前記画素セルの前記基板への正射影の縁の長さである。
選択可能に、前記位置合わせマーク領域の前記基板への正射影の面積は、所定面積よりも大きい。
前記所定面積は、最大画素面積である。
前記最大画素面積は、前記複数の画素セルの画素面積のうちの最大値である。前記画素面積は、前記画素セルの基板への正射影の面積である。
別途に定義することを除き、本開示に使用される技術用語や科学用語は、本開示の所属する分野の一般技能を持つ者が理解する通常の意味である。本開示に使用される「第１」、「第２」及び類似用語は、単に異なる構成部分を区別するためのものであり、順番、数量又は重要度をいっさい表さない。「含む」や「含有」及び類似用語は、該用語の前に現れる素子又は部材が、該用語の後に列挙されている素子又は部材及びそれらの均等物をカバーし、ほかの素子又は部材を排除しないことを意味する。「接続」、「結合」又は「連結」などその他の類似用語は、物理や機械的接続に限定するのではなく、直接か間接かを関係なしに電気的接続も含む。「上」、「下」、「左」、「右」などは、相対的位置関係を表すものであり、記載対象の絶対位置が変わると、当該相対的位置関係も対応的に変わる。
なお、層、フィルム、領域又は基板のような素子が別の素子の「上」又は「下」に位置するように記載される場合、その素子が「直接」別の素子の「上」又は「下」に位置するか、又は、中間素子が介在してもよい。
上記の実施形態の記述における具体的な構成、構造、材料及び特徴は、任意の１つ又は複数の実施例又は例示において適切な方式で組み合わせることができる。
以上記載されたのは、本開示の好適な実施形態である。なお、当業者は、本開示に記載されている原理を逸脱せずに様々な改良や修飾をすることもできる。これらの改良や修飾も、本開示の保護範囲として見なされるべきである。

Claims (27)

  1. 表示パネルであって、
    基板上に設けられた表示領域と周辺領域とを含み、
    前記表示パネルは、前記表示領域に設けられた複数の画素セルを含み、
    前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含み、
    前記表示パネルは、複数のアクティブ駆動回路及び複数の冗長駆動回路を更に含み、
    前記複数のアクティブ駆動回路及び前記複数の冗長駆動回路は、前記周辺領域に設けられ、
    前記複数のアクティブ駆動回路のうちの少なくとも１つのアクティブ駆動回路は、前記複数の画素セルのうちの少なくとも１つの画素セルに電気的に接続されて画素セルを表示駆動し、前記冗長駆動回路は、基板上に設けられた少なくとも１つの電極層を含み、
    前記周辺領域は、平面領域と曲面領域とを含み、ここで、少なくとも一部の前記冗長駆動回路は、前記平面領域に含まれる平坦な冗長駆動回路領域に位置し、
    前記平坦な冗長駆動回路領域は、少なくとも２つの位置合わせマーク領域を含み、
    前記位置合わせマーク領域内に、少なくとも１つの前記電極層がくり抜かれ、及び／又は、少なくとも１つの前記電極層が満たされ、
    ２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きく、
    前記周辺領域は、前記表示領域から離れる方向に順に設けられたファンアウト領域、駆動回路領域及び信号線領域を含み、
    前記平坦な冗長駆動回路領域は、前記駆動回路領域に含まれ、
    前記冗長駆動回路は、前記画素セルとは非結合の複数段の冗長シフトレジスタユニットを含み、
    少なくとも１段の前記冗長シフトレジスタユニットは、前記位置合わせマーク領域を含み、かつ、他の冗長シフトレジスタユニットと異なり、
    又は
    前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、蓄積キャパシタの第１電極板が設けられ、
    前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、前記蓄積キャパシタの第２電極板は、冗長駆動回路に含まれる出力トランジスタに結合されていない、表示パネル。
  2. 前記所定の位置合わせマーク距離は、最大画素縁長の１０倍であり、
    前記最大画素縁長は、前記複数の画素セルの画素縁長のうちの最大値であり、
    前記画素縁長は、前記画素セルの前記基板への正射影の縁の長さである、請求項１に記載の表示パネル。
  3. 前記位置合わせマーク領域の前記基板への正射影の面積は、所定面積よりも大きく、
    前記所定面積は、最大画素面積であり、
    前記最大画素面積は、前記複数の画素セルの画素面積のうちの最大値であり、前記画素面積は、前記画素セルの基板への正射影の面積である、請求項１に記載の表示パネル。
  4. 前記位置合わせマーク領域内には、少なくとも１つの前記電極層が満たされ、前記平坦な冗長駆動回路領域に前記位置合わせマーク領域を囲む領域である第１領域には、前記電極層がくり抜かれている、請求項１に記載の表示パネル。
  5. 前記表示パネルは、上面、下面、第１側面、第２側面、第３側面及び第４側面を含み、
    前記上面及び前記下面は、共に平面であり、
    前記第１側面、前記第２側面、前記第３側面及び前記第４側面は、いずれも湾曲した側面であり、
    前記下面と平行である第１平面への前記第１側面の正射影と、前記平面領域の前記第１平面への正射影とは、重ならず、
    前記第２側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならず、
    前記第３側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならず、
    前記第４側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは、重ならない、請求項１に記載の表示パネル。
  6. 前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
    前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられ、
    前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である、請求項５に記載の表示パネル。
  7. 前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
    前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられ、
    前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離は、前記所定距離未満である、請求項５に記載の表示パネル。
  8. 前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
    前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺に設けられ、
    前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左上フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右上フィレットとの最長距離が、前記所定距離未満である、請求項５に記載の表示パネル。
  9. 前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
    前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの上側辺に設けられ、
    前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の左下フィレットとの最長距離は、所定距離未満であり、及び／又は、前記位置合わせマーク領域の前記第１平面への正射影と、前記表示パネルの表示領域の境界の前記第１平面への正射影の右下フィレットとの最長距離は、前記所定距離未満である、請求項５に記載の表示パネル。
  10. 前記位置合わせマーク領域の前記基板への正射影の縁は、円形、多角形、Ｌ形又はＴ字形である、請求項１に記載の表示パネル。
  11. 基板上に順に設けられた半導体層、ゲート金属層及びソースドレイン金属層を含み、
    前記位置合わせマーク領域には、前記ゲート金属層及び前記ソースドレイン金属層が共にくり抜かれている、請求項１～１０のいずれか一項に記載の表示パネル。
  12. 前記位置合わせマーク領域には、前記半導体層もくり抜かれ、又は、前記半導体層が満たされている、請求項１１に記載の表示パネル。
  13. 前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
    前記位置合わせマーク領域には、前記アノード層に開口が設けられておらず、前記アノード層が満たされている、請求項１１に記載の表示パネル。
  14. 前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
    前記位置合わせマーク領域には、前記アノード層がくり抜かれている、請求項１１に記載の表示パネル。
  15. 前記平坦な冗長駆動回路領域に前記位置合わせマーク領域を囲む領域である第１領域には、前記アノード層がくり抜かれている、請求項１３に記載の表示パネル。
  16. 前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
    前記位置合わせマーク領域には、前記アノード層に位置合わせマークパターンが含まれている、請求項１１に記載の表示パネル。
  17. 前記位置合わせマークパターンの前記基板への正射影は、円形、Ｌ形、Ｔ字形又は多角形である、請求項１６に記載の表示パネル。
  18. 駆動回路領域の前記位置合わせマーク領域以外の領域には、前記アノード層に複数の開口が離間して設けられている、請求項１３に記載の表示パネル。
  19. 前記ゲート金属層は、前記半導体層の前記基板から遠い面に順に設けられた第１ゲート金属層及び第２ゲート金属層を含み、
    前記位置合わせマーク領域には、前記第１ゲート金属層及び前記第２ゲート金属層が共にくり抜かれている、請求項１１に記載の表示パネル。
  20. 前記位置合わせマーク領域には、前記ソースドレイン金属層の前記ゲート金属層から遠い面に設けられたアノード層を更に含み、
    前記表示パネルは、前記半導体層と前記第１ゲート金属層との間に設けられた第１絶縁層と、前記第１ゲート金属層と前記第２ゲート金属層との間に設けられた第２絶縁層と、前記第２ゲート金属層と前記ソースドレイン金属層との間に設けられた第３絶縁層と、前記ソースドレイン金属層と前記アノード層との間に設けられた第４絶縁層とを更に含み、
    前記位置合わせマーク領域には、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層及び前記第４絶縁層のいずれもくり抜かれていない、請求項１９に記載の表示パネル。
  21. 前記アクティブ駆動回路は、複数段のシフトレジスタユニットを含み、
    前記シフトレジスタユニットは、対応する行の画素セルに結合され、対応する行の画素セルにゲート駆動信号及び／又は発光制御信号を供給する、請求項１記載の表示パネル。
  22. 表示パネルを製作するための表示パネルの製作方法であって、
    前記表示パネルは、基板上に設けられた表示領域と周辺領域とを含み、
    前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含み、
    前記周辺領域は、平面領域と曲面領域とを含み、
    前記平面領域は、平坦な冗長駆動回路領域を含み、
    前記表示パネルの製作方法において、
    前記表示領域に複数の画素セルを設け、前記周辺領域に複数のアクティブ駆動回路及び複数の冗長駆動回路を設けることと、
    前記基板上に設けられた少なくとも１つの電極層を含む少なくとも一部の前記冗長駆動回路を、前記平坦な冗長駆動回路領域に設けることと、
    前記平坦な冗長駆動回路領域に位置合わせマーク領域を設けることと、
    前記位置合わせマーク領域で少なくとも１つの前記電極層をくり抜き、及び／又は、少なくとも１つの前記電極層を満たすこととを含み、
    ２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きく、
    前記周辺領域は、前記表示領域から離れる方向に順に設けられたファンアウト領域、駆動回路領域及び信号線領域を含み、
    前記平坦な冗長駆動回路領域は、前記駆動回路領域に含まれ、
    前記冗長駆動回路は、前記画素セルとは非結合の複数段の冗長シフトレジスタユニットを含み、
    少なくとも１段の前記冗長シフトレジスタユニットは、前記位置合わせマーク領域を含み、かつ、他の冗長シフトレジスタユニットと異なり、
    又は
    前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、蓄積キャパシタの第１電極板が設けられ、
    前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、前記蓄積キャパシタの第２電極板は、冗長駆動回路に含まれる出力トランジスタに結合されていない、表示パネルの製作方法。
  23. 前記所定の位置合わせマーク距離は、最大画素縁長の１０倍であり、
    前記最大画素縁長は、前記複数の画素セルの画素縁長のうちの最大値であり、
    前記画素縁長は、前記画素セルの前記基板への正射影の縁の長さである、請求項２２に記載の表示パネルの製作方法。
  24. 請求項１～２１のいずれか１項に記載の表示パネルを含む表示装置。
  25. 前記表示パネルは、上面、下面、第１側面、第２側面、第３側面及び第４側面を含み、前記第１側面、前記第２側面、前記第３側面及び前記第４側面は、いずれも湾曲した側面であり、前記下面と平行である第１平面への前記第１側面の正射影と、前記平面領域の前記第１平面への正射影とは重ならず、前記第２側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならず、前記第３側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならず、前記第４側面の第１平面への正射影と、前記平面領域の前記第１平面への正射影とは重ならず、
    前記第１側面は、左側面であり、前記第２側面は、下側面であり、前記第３側面は、上側面であり、前記第４側面は、右側面であり、
    前記表示パネルは、前記下面に設けられた回路板を更に含み、前記回路板は、前記表示パネルの下側辺又は前記表示パネルの上側辺に設けられ、
    前記表示装置は、前記下面、前記第１側面、前記第２側面、前記第３側面及び前記第４側面に貼り合わされる放熱フィルムを更に含む、請求項２４に記載の表示装置。
  26. 第１面と、前記第１面の近隣にある第５側面、第６側面、第７側面及び第８側面とを含む封止カバーを更に含み、
    前記第５側面、前記第６側面、前記第７側面及び前記第８側面は、いずれも湾曲した側面であり、
    前記第１面は、前記上面に、前記第５側面は、前記第１側面に、前記第６側面は、前記第２側面に、前記第７側面は、前記第３側面に、前記第８側面は、前記第４側面に、それぞれ貼り合わされる、請求項２５に記載の表示装置。
  27. 表示装置を製作するための表示装置の製作方法であって、
    前記表示装置は、表示パネルと、放熱フィルムと、封止カバーとを含み、
    前記表示パネルは、基板上に設けられた表示領域と周辺領域とを含み、
    前記周辺領域は、前記表示領域と表示パネルの縁との間の領域を含み、
    前記周辺領域は、平面領域と曲面領域とを含み、
    前記平面領域は、平坦な冗長駆動回路領域を含み、
    前記表示装置の製作方法において、
    前記表示領域に複数の画素セルを設け、前記周辺領域に複数のアクティブ駆動回路及び複数の冗長駆動回路を設けることと、
    前記基板上に設けられた少なくとも１つの電極層を含む少なくとも一部の前記冗長駆動回路を、前記平坦な冗長駆動回路領域に設けることと、
    前記平坦な冗長駆動回路領域に位置合わせマーク領域を設けることと、
    前記位置合わせマーク領域で少なくとも１つの前記電極層をくり抜き、及び／又は、少なくとも１つの前記電極層を満たすことと、
    前記位置合わせマーク領域を利用して、前記表示パネルと前記封止カバーとを位置合わせして貼り合わせ、前記表示パネルと前記放熱フィルムとを位置合わせして貼り合せることとを含み、
    ２つの隣り合う前記位置合わせマーク領域の前記基板への正射影の縁の間の最小距離は、位置合わせマーク距離であり、少なくとも１つの前記位置合わせマーク距離は、所定の位置合わせマーク距離よりも大きく、
    前記周辺領域は、前記表示領域から離れる方向に順に設けられたファンアウト領域、駆動回路領域及び信号線領域を含み、
    前記平坦な冗長駆動回路領域は、前記駆動回路領域に含まれ、
    前記冗長駆動回路は、前記画素セルとは非結合の複数段の冗長シフトレジスタユニットを含み、
    少なくとも１段の前記冗長シフトレジスタユニットは、前記位置合わせマーク領域を含み、かつ、他の冗長シフトレジスタユニットと異なり、
    又は
    前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、蓄積キャパシタの第１電極板が設けられ、
    前記平坦な冗長駆動回路領域の前記位置合わせマーク領域以外の領域には、前記蓄積キャパシタの第２電極板は、冗長駆動回路に含まれる出力トランジスタに結合されていない、表示装置の製作方法。
JP2021565808A 2020-05-09 2020-05-09 表示パネル及びその製作方法、表示装置及びその製作方法 Active JP7477067B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/089362 WO2021226744A1 (zh) 2020-05-09 2020-05-09 显示面板及其制作方法和显示装置及其制作方法

Publications (2)

Publication Number Publication Date
JP2023533879A JP2023533879A (ja) 2023-08-07
JP7477067B2 true JP7477067B2 (ja) 2024-05-01

Family

ID=78526065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021565808A Active JP7477067B2 (ja) 2020-05-09 2020-05-09 表示パネル及びその製作方法、表示装置及びその製作方法

Country Status (5)

Country Link
US (1) US20220045140A1 (ja)
EP (1) EP4148785A4 (ja)
JP (1) JP7477067B2 (ja)
CN (1) CN114127922A (ja)
WO (1) WO2021226744A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210156373A (ko) * 2020-06-17 2021-12-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015555A (ja) 2001-06-28 2003-01-17 Minolta Co Ltd 表示パネル及び該パネルを備えた表示装置
JP2007071944A (ja) 2005-09-05 2007-03-22 Toshiba Microelectronics Corp 電流出力型集積回路及び諧調データ信号供給方法
JP2009092752A (ja) 2007-10-04 2009-04-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010060866A (ja) 2008-09-04 2010-03-18 Epson Imaging Devices Corp 電気光学パネル、電気光学装置及び電子機器
JP2010231009A (ja) 2009-03-27 2010-10-14 Seiko Epson Corp 電気光学装置及び電子機器
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
US20160140897A1 (en) 2014-11-18 2016-05-19 Samsung Display Co., Ltd. Display device
JP2017079056A (ja) 2015-10-21 2017-04-27 ティーピーケイ タッチ ソリューションズ（シアメン）インコーポレーテッド タッチパネルおよびその製造方法
US20170287937A1 (en) 2016-04-05 2017-10-05 Samsung Display Co., Ltd. Display device capable of reducing resistance of driving voltage supply wires
CN107315501A (zh) 2017-06-30 2017-11-03 上海中航光电子有限公司 一种显示面板和显示装置
US20170338440A1 (en) 2016-05-18 2017-11-23 Samsung Display Co., Ltd. Flexible display apparatus
JP2018010203A (ja) 2016-07-14 2018-01-18 株式会社半導体エネルギー研究所 表示装置およびその駆動方法、表示モジュールならびに電子機器
US20180062111A1 (en) 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light-emitting display device having an adhesive layer between a lower substrate and an upper substrate
JP2019066750A (ja) 2017-10-04 2019-04-25 株式会社ジャパンディスプレイ 表示装置
WO2019095734A1 (zh) 2017-11-15 2019-05-23 京东方科技集团股份有限公司 显示基板、有机发光器件及膜层蒸镀检测方法、显示装置
US20190189707A1 (en) 2017-12-20 2019-06-20 Samsung Display Co., Ltd. Display apparatus
US20190318693A1 (en) 2018-04-17 2019-10-17 Samsung Display Co., Ltd. Display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234413B (en) * 2003-06-27 2005-06-11 Rohm Co Ltd Organic EL panel drive circuit and organic EL display device using the same drive circuit
KR100686341B1 (ko) * 2003-11-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
JP4239890B2 (ja) * 2004-04-26 2009-03-18 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
CN104091808B (zh) * 2014-06-25 2016-08-17 合肥鑫晟光电科技有限公司 阵列基板及其制作方法和显示装置
CN104460070B (zh) * 2014-12-31 2018-09-07 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示装置
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
KR102534121B1 (ko) * 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치
CN108873413B (zh) * 2018-07-26 2020-05-05 武汉华星光电技术有限公司 液晶显示面板
CN208705624U (zh) * 2018-09-30 2019-04-05 惠科股份有限公司 显示面板和显示装置
CN109460731B (zh) * 2018-11-05 2021-04-20 京东方科技集团股份有限公司 一种显示装置和指纹模组的贴合方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015555A (ja) 2001-06-28 2003-01-17 Minolta Co Ltd 表示パネル及び該パネルを備えた表示装置
JP2007071944A (ja) 2005-09-05 2007-03-22 Toshiba Microelectronics Corp 電流出力型集積回路及び諧調データ信号供給方法
JP2009092752A (ja) 2007-10-04 2009-04-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010060866A (ja) 2008-09-04 2010-03-18 Epson Imaging Devices Corp 電気光学パネル、電気光学装置及び電子機器
JP2010231009A (ja) 2009-03-27 2010-10-14 Seiko Epson Corp 電気光学装置及び電子機器
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
US20160140897A1 (en) 2014-11-18 2016-05-19 Samsung Display Co., Ltd. Display device
JP2017079056A (ja) 2015-10-21 2017-04-27 ティーピーケイ タッチ ソリューションズ（シアメン）インコーポレーテッド タッチパネルおよびその製造方法
US20170287937A1 (en) 2016-04-05 2017-10-05 Samsung Display Co., Ltd. Display device capable of reducing resistance of driving voltage supply wires
US20170338440A1 (en) 2016-05-18 2017-11-23 Samsung Display Co., Ltd. Flexible display apparatus
JP2018010203A (ja) 2016-07-14 2018-01-18 株式会社半導体エネルギー研究所 表示装置およびその駆動方法、表示モジュールならびに電子機器
US20180062111A1 (en) 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light-emitting display device having an adhesive layer between a lower substrate and an upper substrate
CN107315501A (zh) 2017-06-30 2017-11-03 上海中航光电子有限公司 一种显示面板和显示装置
JP2019066750A (ja) 2017-10-04 2019-04-25 株式会社ジャパンディスプレイ 表示装置
WO2019095734A1 (zh) 2017-11-15 2019-05-23 京东方科技集团股份有限公司 显示基板、有机发光器件及膜层蒸镀检测方法、显示装置
US20190189707A1 (en) 2017-12-20 2019-06-20 Samsung Display Co., Ltd. Display apparatus
US20190318693A1 (en) 2018-04-17 2019-10-17 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
EP4148785A4 (en) 2023-06-21
EP4148785A1 (en) 2023-03-15
US20220045140A1 (en) 2022-02-10
WO2021226744A1 (zh) 2021-11-18
CN114127922A (zh) 2022-03-01
JP2023533879A (ja) 2023-08-07

Similar Documents

Publication Publication Date Title
CN106935628B (zh) 柔性有机发光二极管显示装置
KR100663879B1 (ko) 반도체장치 및 그의 제작방법
US11721282B2 (en) Display substrate and display device
KR20150046311A (ko) 반도체 장치 및 표시 장치
CN113066832A (zh) 一种显示基板及显示装置
KR20180061483A (ko) 표시장치 및 표시장치 제조방법
EP4095937B1 (en) Display substrate and display device
CN111769155B (zh) 显示面板和显示装置
CN212625587U (zh) 显示基板和显示装置
JP2007036196A (ja) 薄膜トランジスター基板及びその製造方法
JP7477067B2 (ja) 表示パネル及びその製作方法、表示装置及びその製作方法
JP2007004997A (ja) 表示装置及び表示装置の製造方法
US11088221B2 (en) Display device including a blocking unit
CN114171552A (zh) 显示基板及其制造方法和显示装置
WO2020065945A1 (ja) 表示装置及び表示装置の製造方法
CN113257884B (zh) 显示基板、工艺母板
WO2021226743A1 (zh) 显示面板及其制作方法和显示装置
US20220093897A1 (en) Display device
CN218831219U (zh) 显示装置
US20230345801A1 (en) Display device
KR101993261B1 (ko) 액정 디스플레이 장치와 이의 제조방법
CN114551532A (zh) 显示装置及制造该显示装置的方法
KR20220029074A (ko) 표시 장치 및 그 제조 방법
CN116648662A (zh) 显示面板和显示装置
CN115668346A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240402

R150 Certificate of patent or registration of utility model

Ref document number: 7477067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150