CN114171552A - 显示基板及其制造方法和显示装置 - Google Patents

显示基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN114171552A
CN114171552A CN202010950350.XA CN202010950350A CN114171552A CN 114171552 A CN114171552 A CN 114171552A CN 202010950350 A CN202010950350 A CN 202010950350A CN 114171552 A CN114171552 A CN 114171552A
Authority
CN
China
Prior art keywords
contact pads
layer
insulating layer
substrate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010950350.XA
Other languages
English (en)
Inventor
程博
苟结
都蒙蒙
颜俊
张波
杨益祥
张振华
马宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010950350.XA priority Critical patent/CN114171552A/zh
Priority to US17/787,986 priority patent/US20230045292A1/en
Priority to PCT/CN2021/110548 priority patent/WO2022052681A1/zh
Publication of CN114171552A publication Critical patent/CN114171552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供了一种显示基板及其制造方法和显示装置。所述显示基板包括：衬底基板、多个子像素、栅极驱动电路、多个输入接触垫、多个输出接触垫和接触垫绝缘层，所述多个输入接触垫和所述多个输出接触垫的背离所述衬底基板的表面从所述接触垫绝缘层外露，其中所述接触垫绝缘层包括具有第一厚度的第一部分和具有第二厚度的第二部分，所述第二厚度小于所述第一厚度，所述多个输入接触垫和所述多个输出接触垫的边缘被所述接触垫绝缘层的第一部分覆盖，所述接触垫绝缘层的第二部分位于所述多个输入接触垫与所述多个输出接触垫之间的区域中。

Description

显示基板及其制造方法和显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种显示基板及其制造方法和显 示装置。
背景技术
通常，显示基板中用于与驱动芯片连接的引脚被设计为多层结构，以 使引脚垫高，增大与驱动芯片上对应引脚的粘结力。在制作过程中会在引 脚上覆盖有机层，然后去除引脚表面的有机层以使引脚外露。但是传统显 示基板在进行高温高湿信赖性测试时，驱动芯片IC容易脱落。
发明内容
本公开实施例提供了一种显示基板，包括：
衬底基板，包括显示区、位于所述显示区至少一侧的邦定区和位于所 述显示区至少另一侧的侧边区；
多个子像素，位于所述显示区中；
栅极驱动电路，位于所述侧边区，所述栅极驱动电路与所述多个子像 素连接，并且被配置为向所述多个子像素提供栅极驱动信号；
多个输入接触垫，位于所述邦定区，用于与外部电路电连接；
多个输出接触垫，位于所述邦定区，且位于所述多个输入接触垫与所 述显示区之间，所述多个输出接触垫与所述多个子像素和所述栅极驱动电 路电连接；
接触垫绝缘层，位于所述邦定区，且位于所述多个输入接触垫中相邻 输入接触垫之间的间隙、所述多个输出接触垫中相邻输出接触垫之间的间 隙、以及所述多个输入接触垫与所述多个输出接触垫之间的区域，所述多 个输入接触垫和所述多个输出接触垫的背离所述衬底基板的表面从所述 接触垫绝缘层外露，其中所述接触垫绝缘层包括具有第一厚度的第一部分 和具有第二厚度的第二部分，所述第二厚度小于所述第一厚度，所述多个输入接触垫和所述多个输出接触垫的边缘被所述接触垫绝缘层的第一部 分覆盖，所述接触垫绝缘层的第二部分位于所述多个输入接触垫与所述多 个输出接触垫之间的区域中。
例如，所述显示基板还包括：多个第一虚拟接触垫，位于所述邦定区， 且位于所述多个输入接触垫与所述多个输出接触垫之间的区域中，其中，
所述多个第一虚拟接触垫的边缘被所述接触垫绝缘层的第一部分覆 盖，所述多个第一虚拟接触垫的背离所述衬底基板的表面从所述接触垫绝 缘层的第一部分外露；并且
所述接触垫绝缘层的第二部分包括第一子部分和第二子部分，所述第 一子部分位于所述多个第一虚拟接触垫与所述多个输入接触垫之间的区 域，所述第二子部分位于所述多个第一虚拟接触垫与所述多个输出接触垫 之间的区域。
例如，所述显示基板还包括：多个阵列测试接触垫，位于所述邦定区， 且位于所述多个第一虚拟接触垫与所述多个输入接触垫之间的区域中，所 述多个阵列测试接触垫与所述多个子像素和所述栅极驱动电路电连接，其 中，
所述接触垫绝缘层的第一部分包括第一子部分和第二子部分，所述多 个输入接触垫的边缘、所述多个输出接触垫的边缘和所述第一虚拟接触垫 的边缘被所述接触垫绝缘层的第一部分的第一子部分覆盖，所述多个阵列 测试接触垫的边缘被所述接触垫绝缘层的第一部分的第二子部分覆盖，所 述多个阵列测试接触垫的背离所述衬底基板的表面从所述接触垫绝缘层 的第一部分外露；并且
所述接触垫绝缘层的第一部分的第二子部分在所述衬底基板上的投 影位于所述接触垫绝缘层的第二部分的第一子部分在所述衬底基板的投 影之内。
例如，所述多个输入接触垫和所述多个输出接触垫中的每一个在所述 衬底基板上的投影与所述接触垫绝缘层的第二部分在所述衬底基板的投 影之间的间距在3微米至100微米的范围内。
例如，所述第二厚度为0。
例如，所述多个输入接触垫沿第一方向排列成至少第一行，所述第一 方向为所述显示区的面向所述邦定区的侧边的延伸方向；
所述多个输出接触垫沿第一方向排列成至少第二行；
所述多个第一虚拟接触垫沿第一方向排列成至少第三行；
所述多个阵列测试接触垫沿第一方向排列成至少第四行。
例如，所述显示基板还包括：多个第二虚拟接触垫，位于所述邦定区， 沿垂直于所述第一方向的第二方向排列成至少第一列和第二列，其中第一 列和第二列分别位于所述多个第一虚拟接触垫在第一方向上的两侧，其中，
所述多个第二虚拟接触垫的边缘被所述接触垫绝缘层的第一部分覆 盖，所述多个第二虚拟接触垫的背离所述衬底基板的表面从所述接触垫绝 缘层的第一部分外露；并且
所述多个第二虚拟接触垫中的每一个在所述衬底基板上的投影与所 述接触垫绝缘层的第二部分在所述衬底基板的投影之间的间距在3微米 至100微米的范围内。
例如，所述多个输入接触垫和所述多个输出接触垫中的至少一个包括：
第一引线连接部，位于所述衬底基板上，其中输入接触垫的第一引线 连接部通过设置在所述邦定区的第一引线与用于连接到外部电路的连接 接触垫电连接，输出接触垫的第一引线连接部通过设置在所述邦定区的第 二引线与所述栅极驱动电路或者与所述多个子像素中的至少一个电连接；
第一导体部，位于所述第一引线连接部背离所述衬底基板的一侧，与 所述第一引线连接部电连接；
第二导体部，位于所述第一导体部背离所述衬底基板的一侧，与所述 第一导体部电连接，所述第二导体部的边缘被被所述接触垫绝缘层的第一 部分覆盖。
例如，所述显示基板还包括：
邦定区第一栅绝缘层，位于所述邦定区，覆盖所述衬底基板，所述第 一引线连接部位于所述邦定区第一栅绝缘层背离所述衬底基板的一侧；
邦定区第二栅绝缘层，位于所述邦定区，位于所述邦定区第一栅绝缘 层背离所述衬底基板的一侧并且覆盖所述第一引线连接部；
邦定区层间绝缘层，位于所述邦定区，且位于所述邦定区第二栅绝缘 层背离所述衬底基板的一侧，所述第一导体部通过设置在所述邦定区第二 栅绝缘层中的过孔和设置在所述邦定区层间绝缘层中的过孔与所述第一 引线连接部电连接；
邦定区钝化层，位于邦定区，位于所述邦定区层间绝缘层背离所述衬 底基板的一侧并且覆盖所述第一导体部，所述第二导体部通过设置在所述 邦定区钝化层中的过孔与所述第一导体部电连接。
例如，所述邦定区钝化层位于所述接触垫绝缘层的第二部分与所述邦 定区第二栅绝缘层之间的部分厚度大于或等于0。
例如，显示基板还包括：
邦定区第一栅绝缘层，位于所述邦定区，覆盖所述衬底基板，所述第 一引线连接部位于所述邦定区第一栅绝缘层背离所述衬底基板的一侧；
邦定区第二栅绝缘层，位于所述邦定区，位于所述邦定区第一栅绝缘 层背离所述衬底基板的一侧并且覆盖所述第一引线连接部；
邦定区层间绝缘层，位于所述邦定区，且位于所述邦定区第二栅绝缘 层背离所述衬底基板的一侧，所述第一导体部通过设置在所述邦定区第二 栅绝缘层中的过孔和设置在所述邦定区层间绝缘层中的过孔与所述第一 引线连接部电连接，所述第二导体部位于所述第一导体部背离所述衬底基 板的一侧并且覆盖所述第一导体部。
例如，所述多个输入接触垫和所述多个输出接触垫中的所述至少一个 还包括：
第三导体部，位于所述第二导体部背离所述衬底基板的一侧，与所述 第二导体部电连接。
例如，所述显示基板还包括：
邦定区阻挡层，位于所述邦定区，覆盖所述第二导体层和所述接触垫 绝缘层的第一部分，
邦定区无机层，位于所述邦定区，覆盖所述邦定区阻挡层，所述第三 导体部通过设置在所述邦定区阻挡层中的过孔和设置在所述邦定区无机 层中的过孔与所述第二导体部电连接。
例如，所述多个第一虚拟接触垫中的至少一个包括第四导体部，所述 第四导体部位于所述衬底基板面向所述多个输入接触垫和所述多个输出 接触垫的一侧，所述第四导体部的边缘被所述接触垫绝缘层的第一部分覆 盖，
其中所述多个输入接触垫和所述多个输出接触垫中的至少一个包括 第一引线连接部、第一导体部和第二导体部，所述第四导体部与所述第二 导体部同层设置。
例如，所述多个第一虚拟接触垫中的至少一个还包括第五导体部，所 述第五导体部位于所述第四导体部与所述衬底基板之间并且与所述第四 导体部电连接，所述第五导体部与所述第一导体部同层设置。
例如，所述多个阵列测试接触垫中的至少一个包括：
第二引线连接部，位于所述衬底基板面向所述多个输入接触垫和所述 多个输出接触垫的一侧；
第六导体部，位于所述第二引线连接部背离所述衬底基板的一侧，与 所述第二引线连接部电连接；
第七导体部，位于所述第六导体部背离所述衬底基板的一侧，与所述 第六导体部电连接，所述第七导体部的边缘被所述接触垫绝缘层的第一部 分覆盖，
其中所述多个输入接触垫和所述多个输出接触垫中的至少一个包括 第一引线连接部、第一导体部和第二导体部，所述第二引线连接部、所述 第六导体部和所述第七导体部分别与所述第一引线连接部、所述第一导体 部和所述第二导体部同层设置。
例如，所述多个第二虚拟接触垫中的至少一个包括第八导体部，所述 第八导体部位于所述衬底基板面向所述多个输入接触垫和所述多个输出 接触垫的一侧，所述第八导体部的边缘被所述接触垫绝缘层的第一部分覆 盖，
其中所述多个输入接触垫和所述多个输出接触垫中的至少一个包括 第一引线连接部、第一导体部和第二导体部，所述第八导体部与所述第二 导体部同层设置。
例如，所述多个第二虚拟接触垫中的至少一个还包括第九导体部，所 述第九导体部位于所述第八导体部与所述衬底基板之间并且与所述第八 导体部电连接，所述第九导体部与所述第一导体部同层设置。
例如，所述多个子像素中至少一个包括像素驱动电路、第一平坦化层、 第一转接电极、第二平坦化层以及发光元件，
所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以 提供第一平坦化表面；
所述第一转接电极在所述第一平坦化表面上，且通过设置在所述第一 平坦化层中的过孔与所述像素驱动电路电连接；
所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以 提供第二平坦化表面；
所述发光元件在所述第二平坦化表面上且通过设置在所述第二平坦 化层中的过孔与所述第一转接电极电连接；
其中，所述接触垫绝缘层与所述第二平坦化层同层设置。
例如，所述像素驱动电路包括薄膜晶体管，所述薄膜晶体管包括栅极、 源极和漏极，所述多个输入接触垫和所述多个输出接触垫中的至少一个包 括第一引线连接部、第一导体部和第二导体部，其中，
所述第一引线连接部与所述栅极同层设置；
所述第一导体部与所述源极和漏极同层设置，
所述第二导体部与所述第一转接电极同层设置。
例如，所述显示基板还包括显示区钝化层，所述显示区钝化层位于所 述像素驱动电路和所述第一平坦化层之间，所述像素驱动电路和所述第一 转接电极还通过设置在所述显示区钝化层中的过孔电连接；
所述显示基板还包括邦定区钝化层，所述邦定区钝化层和所述显示区 钝化层同层设置。
例如，所述显示基板还包括位于显示区的封装层、显示区阻挡层、第 一触控电极层、第二触控电极层和触控绝缘层，所述封装层位于所述发光 元件的远离所述衬底基板的一侧，所述显示区阻挡层位于所述封装层的远 离所述衬底基板的一侧，所述第一触控电极层位于所述显示区阻挡层背离 所述衬底基板的一侧，所述触控绝缘层位于所述第一触控电极层背离所述 衬底基板的一侧并且覆盖所述第一触控电极层，所述第二触控电极层位于 所述触控绝缘层背离所述衬底基板的一侧；
所述显示基板还包括位于邦定区的邦定区阻挡层和邦定区无机层，所 述多个输入接触垫和所述多个输出接触垫中的至少一个还包括第三导体 部，所述邦定区阻挡层、所述邦定区无机层和所述第三导体部分别与所述 显示区阻挡层、所述触控绝缘层和所述第二触控电极层位于同层。
例如，所述多个子像素中至少一个还包括显示区层间绝缘层、显示区 第一栅绝缘层以及显示区第二栅绝缘层，所述显示区层间绝缘层位于所述 栅极与所述源极和所述漏极之间，所述显示区第一栅绝缘层位于所述显示 区层间绝缘层面向所述衬底基板的一侧，所述显示区第二栅绝缘层位于所 述显示区层间绝缘层与所述显示区第一栅绝缘层之间；
所述显示基板还包括邦定区层间绝缘层、邦定区第一栅绝缘层和所述 邦定区第二栅绝缘层，所述邦定区层间绝缘层、所述邦定区第一栅绝缘层 和所述邦定区第二栅绝缘层分别与所述显示区层间绝缘层、所述显示区第 一栅绝缘层和所述显示区第二栅绝缘层同层设置。
例如，所述多个子像素中至少一个还包括存储电容器，所述存储电容 器的第一极与所述栅极同层设置，所述存储电容器的第二极设置在所述显 示区层间绝缘层与所述显示区第二栅绝缘层之间。
例如，所述衬底基板包括：
第一柔性层，
第二柔性层，位于所述第一柔性层面向所述多个输入接触垫和所述多 个输出接触垫的一侧；
第一衬底阻挡层，位于所述第一柔性层和所述第二柔性层之间；
第二衬底阻挡层，位于所述第二柔性层背离所述第一柔性层的一侧；
缓冲层，位于所述第二衬底阻挡层背离所述第一柔性层的一侧。
本公开的实施例还提供了一种显示装置，包括上述显示基板。
本公开的实施例还提供了一种制造上述显示基板的方法，包括：
提供衬底基板，所述衬底基板包括显示区、位于所述显示区至少一侧 的邦定区和位于所述显示区至少另一侧的侧边区；
在所述显示区中形成多个子像素；
在所述侧边区形成栅极驱动电路，所述栅极驱动电路与所述多个子像 素连接，并且被配置为向所述多个子像素提供栅极驱动信号；
在所述邦定区形成用于与外部电路电连接的多个输入接触垫；
在所述邦定区中形成多个输出接触垫，所述多个输出接触垫位于所述 多个输入接触垫与所述显示区之间，所述多个输出接触垫与所述多个子像 素和所述栅极驱动电路电连接；
在所述邦定区形成接触垫绝缘层，所述接触垫绝缘层位于所述多个输 入接触垫中相邻输入接触垫之间的间隙、所述多个输出接触垫中相邻输出 接触垫之间的间隙、以及所述多个输入接触垫与所述多个输出接触垫之间 的区域，所述多个输入接触垫和所述多个输出接触垫的背离所述衬底基板 的表面从所述接触垫绝缘层外露，其中所述接触垫绝缘层包括具有第一厚 度的第一部分和具有第二厚度的第二部分，所述第二厚度小于所述第一厚 度，所述多个输入接触垫和所述多个输出接触垫的边缘被所述接触垫绝缘 层的第一部分覆盖，所述接触垫绝缘层的第二部分位于所述多个输入接触 垫与所述多个输出接触垫之间的区域中。
附图说明
图1A示出了根据本公开实施例的显示基板的示意图。
图1B示出了图1A的显示基板的显示区的示意图。
图2示出了根据本公开实施例的显示基板的邦定区的局部平面图。
图3示出了图2的显示基板沿A1-B1的截面的示意图。
图4A示出了图2的显示基板的一个示例沿A2-B2的截面图。
图4B示出了图2的显示基板的一个示例沿A3-B3的截面图。
图4C示出了图2的显示基板的一个示例沿A4-B4的截面图。
图5示出了根据本公开一实施例的显示基板的显示区的截面图。
图6A和图6B分别示出了图2的显示基板的另一个示例沿A2-B2和 沿A3-B3的截面图。
图7A和图7B分别示出了图2的显示基板的又一个示例在邦定区沿 A2-B2和沿A3-B3的截面图。
图8A和图8B分别示出了图2的显示基板的再一个示例在邦定区沿 A2-B2和沿A3-B3的截面图。
图9示出了根据本公开另一实施例的显示基板的显示区的截面图。
图10示出了根据本公开另一实施例的显示基板的邦定区的局部平面 图。
图11示出了图10的显示基板沿C1-D1的截面的示意图。
图12A示出了图11的显示基板的一个示例沿C2-D2的截面图。
图12B示出了图11的显示基板的另一个示例沿C2-D2的截面图。
图12C示出了图11的显示基板的又一个示例沿C2-D2的截面图。
图13示出了根据本公开又一实施例的显示基板的邦定区的局部平面 图。
图14示出了图13的显示基板沿E1-F1的截面的示意图。
图15A示出了图13的显示基板的一个示例沿E2-F2的截面图。
图15B示出了图13的显示基板的一个示例沿E3-F3的截面图。
图15C示出了图13的显示基板的另一个示例沿E3-F3的截面图。
图15D示出了图13的显示基板的又一个示例沿E3-F3的截面图。
图16A示出了根据本公开另一实施例的显示基板的显示区的截面图。
图16B示出了图16A的显示基板的邦定区的截面图。
图17A至图17G示出了根据本公开实施例的显示基板的制造过程的 示意图。
具体实施方式
虽然将参照含有本公开的较佳实施例的附图充分描述本公开，但在此 描述之前应了解本领域的普通技术人员可修改本文中所描述的公开，同时 获得本公开的技术效果。因此，须了解以上的描述对本领域的普通技术人 员而言为一广泛的揭示，且其内容不在于限制本公开所描述的示例性实施 例。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以 提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有 这些具体细节的情况下也可以被实施。在其他情况下，公知的结构和装置 以图示的方式体现以简化附图。
图1A示出了根据本公开实施例的显示基板的示意图。图1B示出了 图1A的显示基板的显示区的示意图。
如图1A和图1B所示，显示基板包括衬底基板10，衬底基板10包 括显示区11、位于显示区11至少一侧的邦定区12和位于显示区至少另 一侧的侧边区13。在图1A中，邦定区12沿y方向位于显示区11的一侧， 侧边区13沿x方向位于显示区11的两侧。显示区11中设有多个子像素 Pix。多个子像素Pix可以布置成阵列的形式。在图1B中，x表示子像素 阵列的行方向，y表示子像素阵列的列方向。显示区11还设有多条栅极 线G1至GN以及多条数据线D1至DM，每条栅极线G1至GN与至少一 行子像素Pix连接，以向该行子像素Pix提供栅极驱动信号，每条数据线 D1至DM与至少一列子像素Pix连接以向该列子像素Pix提供数据信号。 每个子像素Pix可以在与之连接的栅极线上的栅极驱动信号的控制下开 启，开启的子像素Pix可以在与之连接的数据线上的数据信号的驱动下发 光。
栅极驱动电路130位于侧边区13，在图1A中栅极驱动电路130有两 个，分别位于显示区11两侧的侧边区13。栅极驱动电路130与所述多个 子像素Pix连接。在图1A和图1B中，栅极驱动电路130通过多条栅极 线G1至GN连接至多行子像素Pix，以分别向各行子像素Pix提供栅极 驱动信号。如图1A所示，栅极驱动电路130还连接各种驱动控制信号线， 例如用于提供第一时钟信号的第一时钟信号线CK1、用于提供第二时钟 信号的第二时钟信号线CK2以及用于提供启动信号的启动信号线STV。 栅极驱动电路130可以包括多级级联的移位寄存器GOA0至GOAN，各 级移位寄存器GOA0至GOAN连接相应的驱动控制信号线，以在驱动控制信号的控制下产生栅极驱动信号并提供至显示区11的子像素Pix。
多个输入接触垫P1和多个输出接触垫P2位于邦定区12，所述多个 输出接触垫P2位于所述多个输入接触垫P1与显示区11之间。在图1A 中，所述多个输入接触垫P1沿第一方向排列成至少第一行，所述第一方 向为所述显示区11的面向所述邦定区12的侧边的延伸方向，即x方向。 所述多个输出接触垫P2沿第一方向排列成至少第二行。
所述多个输入接触垫P1用于与外部电路电连接，所述多个输出接触 垫P2与显示区11中的子像素Pix和栅极驱动电路130电连接。例如多个 输入接触垫P1可以通过多条第一引线W1分别连接至区域1220中用于连 接柔性电路板的多个连接接触垫。多个输出接触垫P2可以通过多条第二 引线W2分别连接至显示区11中的子像素Pix和栅极驱动电路13。例如 图1A中左右两侧的多个输出接触垫P2分别通过多条第二引线W2连接 至第一时钟信号线CK1、第二时钟信号线CK2和启动信号线STV，从而 连接至栅极驱动电路13；图1A中位于中间的多个输出接触垫P2分别通 过多条第二引线W2连接至显示区11中的数据线D1至DM，从而连接至 显示区11中的子像素Pix。在一些实施例中，邦定区12中可以设置例如 单元测试(CT，Cell Test)电路、静电防护(ESD，Electro-Static Discharge) 电路、多路复用电路等结构。例如单元测试电路可以设置在多个输出接触 垫P2与显示区11之间的区域中，单元测试电路可以连接至多条测试信 号线和显示区中的多个子像素。例如多路复用电路可以设置在单元测试电 路与所述多个输出接触垫P2之间的区域，多路复用电路可以与至少一个输出接触垫P2以及显示区的数据线链接，以将输出接触垫P2提供的数 据信号进行多路复用之后提供至显示区的数据线。当然本公开的实施例不 限于此。在一些实施例中，单元测试电路、静电防护电路、多路复用电路 以及其他辅助电路中的至少之一可以设置在输入接触垫P1与输出接触垫 P2之间的区域中，在另一些实施例中可以位于输出接触垫P2与以下描述 的第一虚拟接触垫P3之间的区域中。
在将控制芯片连接到显示基板时，输入接触垫P1与控制芯片的输入 引脚连接，输出接触垫P2与控制芯片的输出引脚连接。柔性电路板提供 的信号(例如但不限于电源信号、控制信号等)通过输入接触垫P1提供 给控制芯片，使得控制芯片产生驱动信号(例如但不限于时钟信号、启动 信号、数据信号等等)。控制芯片产生的驱动信号通过输出接触垫P2提 供至显示区11的子像素Pix和/或栅极驱动电路，例如控制芯片产生的数 据信号通过位于中间部分的输出接触垫P2提供至数据线D1至DM，从 而提供给显示区11中的子像素；控制芯片产生的第一时钟信号、第二时 钟信号和启动信号STV分别通过位于两侧的输出接触垫P2提供给第一时 钟信号线CK1、第二时钟信号线CK2和启动信号线STV，从而提供给栅 极驱动电路130。
在邦定区12中，位于所述多个输入接触垫P1与所述多个输出接触 垫P2之间的区域1210中的接触垫绝缘层被至少部分地去除，从而缓解 由于该区域1210中的接触垫绝缘层而导致的与控制芯片接触不良。下面 将参考图2至图15C来对此进行详细说明。
图2示出了根据本公开实施例的显示基板的邦定区的局部平面图，图 3示出了图2的邦定区沿A1-B1的截面的示意图。需要说明的是，图2 为了便于描述仅示出了图1A的邦定区的一侧部分(图2中为左侧部分)， 邦定区的另一侧部分可以具有类似结构，例如相对于左侧部分而对称的结 构。另外需要说明的是，图3的截面图仅仅是为了说明接触垫绝缘层的第 一部分和第二部分的位置关系以及厚度的区别，邦定区的层结构的更多细 节将在下文进一步详细说明。
如图2和图3所示，在邦定区12中，接触垫绝缘层1230位于所述多 个输入接触垫P1中相邻输入接触垫P1之间的间隙、所述多个输出接触 垫P2中相邻输出接触垫P2之间的间隙、以及所述多个输入接触垫P1与 所述多个输出接触垫P2之间的区域。输入接触垫P1和输出接触垫P2的 背离衬底基板10的表面从接触垫绝缘层1230外露。根据本公开的实施例，接触垫绝缘层1230包括具有第一厚度的第一部分1230A和具有第二厚度 的第二部分1230B，第二厚度小于第一厚度。输入接触垫P1和输出接触 垫P2的边缘被接触垫绝缘层1230的第一部分1230A覆盖，接触垫绝缘 层1230的第二部分1230B位于所述多个输入接触垫P1与所述多个输出 接触垫P1之间的区域中。如图2所示，输入接触垫P1在衬底基板10上的投影与接触垫绝缘层1230的第二部分1230B在衬底基板10的投影之 间存在间距d1，输出接触垫P2在衬底基板10上的投影与接触垫绝缘层 1230的第二部分1230B在衬底基板10的投影之间存在间距d2，d1和d2 可以在3微米至100微米的范围内。在一些实施例中，d1可以等于d2。
图4A示出了图2的显示基板的一个示例在邦定区沿A2-B2的截面图。
如图4A所示，输出接触垫P2包括第一引线连接部1241、第一导体 部1242和第二导体部1243。第一引线连接部1241位于衬底基板10上。 参考图1A，输出接触垫P2的第一引线连接部1241可以连接至邦定区的 第二引线W2，从而与栅极驱动电路130或者与显示区11中的多个子像 素中的至少一个电连接。
第一导体部1242位于所述第一引线连接部1241背离衬底基板10的 一侧，并且与第一引线连接部1241电连接。第二导体部1243位于第一导 体部1242背离衬底基板10的一侧，并且与第一导体部1242电连接。
显示基板的邦定区还设置有邦定区第一栅绝缘层1251、邦定区第二 栅绝缘层1252、邦定区层间绝缘层1253和邦定区钝化层1254。邦定区第 一栅绝缘层1251覆盖衬底基板10，第一引线连接部1241位于邦定区第 一栅绝缘层1251背离衬底基板10的一侧。邦定区第二栅绝缘层1252位 于邦定区第一栅绝缘层1251背离衬底基板10的一侧并且覆盖第一引线连 接部1241。邦定区层间绝缘层1253位于邦定区第二栅绝缘层1252背离 衬底基板10的一侧。邦定区钝化层1254位于邦定区层间绝缘层1253背 离衬底基板10的一侧并且覆盖第一导体部1242。
如图4A中的虚线框所示，第一导体部1242通过设置在邦定区第二 栅绝缘层1252中的过孔和设置在邦定区层间绝缘层1253中的过孔与第一 引线连接部1241电连接，第二导体部1243通过设置在邦定区钝化层1254 中的过孔与第一导体部1242电连接。在图4A中，邦定区第二栅绝缘层 1252、邦定区层间绝缘层1253和邦定区钝化层1254中均设置有多个过孔， 例如3个。然而本公开的实施例不限于此，在本公开的其它示例中，过孔 的数量也可以根据需要来设置，例如，2个或4个。
如图4A所示，输出接触垫P2的第二导体部1243的边缘被接触垫绝 缘层1230的厚度为H1的第一部分1230A覆盖，接触垫绝缘层1230的厚 度为H2的第二部分1230B位于输入接触垫P1与输出接触垫P1之间的区 域中，其中H2小于H1。这里所谓厚度可以指的是接触垫绝缘层1230面 相衬底基板10一侧的表面到背离衬底基板10一侧表面的距离。通过使厚 度H2小于厚度H1，可以使接触垫绝缘层1230的第二部分1230B背离衬 底基板10一侧的表面低于接触垫绝缘层1230的第一部分1230A背离衬 底基板10一侧的表面，从而缓解接触垫绝缘层1230对于输出接触垫P2 与控制芯片的引脚之间的连接可靠性的影响，同时厚度较大的第一部分 1230A能够实现对输出接触垫P2的边缘进行包封，从而起到保护作用。
图4B示出了图2的显示基板的一个示例在邦定区沿A3-B3的截面图。
如图4B所示，输入接触垫P1的结构与输出接触垫P2可以基本相同， 输出接触垫P2同样包括第一引线连接部1241、第一导体部1242和第二 导体部1243，第一导体部1242通过邦定区第二栅绝缘层1252中的过孔 和邦定区层间绝缘层1253中的过孔与第一引线连接部1241电连接，第二 导体部1243通过邦定区钝化层1254中的过孔与第一导体部1242电连接。参考图1A，输入接触垫P1的第一引线连接部1241可以连接至邦定区12 中的第一引线W1，从而与区域1220中用于连接到外部电路的连接接触 垫电连接。
在一些实施例中，接触垫绝缘层1230的材料可以包括氧化硅、氮化 硅、氮氧化硅等无机绝缘材料，或者可以包括聚酰亚胺、聚酞亚胺、聚酞 胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。本公开的实施 例对接触垫绝缘层的材料不做具体限定。第一导体部1242和第二导体部 1243的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成 的金属单层或多层结构。
图4C示出了图2的显示基板的一个示例在邦定区沿A4-B4的截面图。
本公开实施例的衬底基板10可以包括有机材料，例如聚酰亚胺、聚 碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚 萘二甲酸乙二醇酯等树脂类材料中的一种或多种，衬底基板10可以为柔 性基板或非柔性基板。在图4C中衬底基板10为柔性基板，衬底基板10 可以包括第一柔性层1010、第二柔性层1020、第一衬底阻挡层1030、第二衬底阻挡层1040和缓冲层1050。第二柔性层1020位于第一柔性层1010 面向所述多个输入接触垫P1和所述多个输出接触垫P2的一侧。第一衬 底阻挡层1030位于所述第一柔性层1020和第二柔性层1020之间。第二 衬底阻挡层1040，位于第二柔性层1020背离第一柔性层1010的一侧。 缓冲层1050，位于第二衬底阻挡层1040背离第一柔性层1010的一侧。 例如，缓冲层1050的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材 料。缓冲层1050即可以防止衬底基板10中的有害物质侵入显示基板的内 部，又可以增加显示基板中的膜层在衬底基板10上的附着力。
缓冲层1050背离第一柔性层1010一侧的表面上依次堆叠邦定区第一 栅绝缘层1251、邦定区第二栅绝缘层1252、邦定区层间绝缘层1253、邦 定区钝化层1254和接触垫绝缘层1230。接触垫绝缘层1230包括具有第 一厚度的第一部分1230A和具有第二厚度的第二部分1230B，第二厚度 小于第一厚度。输入接触垫P1和输出接触垫P2的边缘被接触垫绝缘层 1230的第一部分1230A覆盖，接触垫绝缘层1230的第二部分1230B位 于所述多个输入接触垫P1与所述多个输出接触垫P1之间的区域中。
图5示出了根据本公开一实施例的显示基板的显示区的截面图。
如图5所示，显示区中的子像素可以包括像素驱动电路1120、第一 平坦化层1130、第一转接电极1180、第二平坦化层1190以及发光元件 1140。
像素驱动电路1120包括位于衬底基板10上的有源层1122、位于有 源层1122远离衬底基板1000一侧的显示区第一栅绝缘层1128、位于显 示区第一栅绝缘层1128上的栅极11211，位于栅极11211远离衬底基板 10一侧的显示区第二栅绝缘层1129，位于显示区第二栅绝缘层1129上的 显示区层间绝缘层11210以及位于显示区层间绝缘层11210上的源极1125及漏极1126。栅极11211可以与邦定区12中的第一引线连接部1241 同层设置。源极1125及漏极1126可以与邦定区12中的第一导体部1242 同层设置。因此，栅极11211和第一引线连接部1241可以在制备工艺中 同层形成，例如采用同一材料层通过构图工艺形成。源极1125及漏极1126 与邦定区12中的第一导体部1242可以在制备工艺中同层形成，例如采用 同一材料层通过构图工艺形成。显示区中的显示区第一栅绝缘层1128与 邦定区中的邦定区第一栅绝缘层1251同层设置，显示区中的显示区第二 栅绝缘层1129与邦定区中的邦定区第二栅绝缘层1252同层设置，显示区 中的显示区层间绝缘层11211与邦定区层间绝缘层1253同层设置。
在本公开上述实施例一些示例中，有源层1122可以包括源极区1123 和漏极区1124，以及包括位于源极区1123和漏极区1124之间的沟道区。 显示区层间绝缘层11210、显示区第二栅绝缘层1129及显示区第一栅绝 缘层1128具有过孔，以暴露源极区1123和漏极区1124。源极1125及漏 极1126分别通过过孔与源极区1123和漏极区1124电连接。栅极11211 在垂直于衬底基板1000的方向上与有源层1122中位于源极区1123和漏 极区1124之间的沟道区重叠。第一平坦化层1130位于源极1125及漏极 1126的上方，用于平坦化像素驱动电路1120远离衬底基板一侧的表面。 第一平坦化层1130中形成过孔1131，以暴露源极1125或漏极1126(图 中示出的情况)。在像素驱动电路1120和第一平坦化层1130之间形成显 示区钝化层11110且显示区钝化层11110包括过孔11111。显示区钝化层 11110可以保护像素驱动电路的源极和漏极不被水汽腐蚀。显示区的邦定 区钝化层1254可以与显示区钝化层11110同层设置。因此显示区的邦定 区钝化层1254与显示区钝化层11110可以在制备工艺中同层形成，例如 采用同一材料层通过构图工艺形成。
第一平坦化层1130上形成第一转接电极1180。第一转接电极1180 通过过孔1131以及过孔11111与漏极1126电连接，该第一转接电极1180 可以避免直接在第一平坦化层1130和第二平坦化层1190中形成孔径过大 的直通过孔，从而改善过孔电连接的质量，同时第一转接电极1180还可 以与其他信号线(例如电源线等)等同层形成，由此不会导致工艺步骤增 加。第一转接电极1180与接触垫1210的第二导体部1243同层设置，因 此，第一转接电极1180与第二导体部1243可以在制备工艺中同层形成， 例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，第一转接电极1180的材料可以包括金属材料或者合金材料， 例如钼、铝及钛等形成的金属单层或多层结构。
例如，有源层1122的材料可以包括多晶硅或氧化物半导体(例如， 氧化铟镓锌)。栅极11211的材料可以包括金属材料或者合金材料，例如 钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层 叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti)。源极1125及漏极1126的 材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单 层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金 属叠层(Ti/Al/Ti)。本公开的实施例对各功能层的材料不做具体限定。
例如，显示区钝化层11110的材料可以包括有机绝缘材料或无机绝缘 材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水 功能，能够很好的保护像素驱动电路不被水汽腐蚀。
在本公开的一些示例中，如图5所示，像素驱动电路1120还可以包 括第一显示金属层1127，第一显示区金属层1127与第一导体部1242同 层设置。第一显示金属层1127包括像素驱动电路中上述薄膜晶体管的源 极1125和漏极1126。源极1125和漏极1126与第一导体部1242同层设 置。
在本公开的一些示例中，如图5所示，第二平坦化层1190设置在第 一转接电极1180远离衬底基板10的一侧，用以在第一转接电极1180远 离衬底基板10一侧提供平坦化表面。在第二平坦化层1190中形成过孔 1191。第二平坦化层1190与邦定区1200中的接触垫绝缘层1230同层形 成，因此第二平坦化层1190与接触垫绝缘层1230可以在制备工艺中同层 形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，在第二平坦化层上形成发光元件1140，即发光元件1140设置 在第二平坦化层1190远离衬底基板一侧。发光元件1140包括第一电极 1141、发光层1142及第二电极1143。发光元件的第一电极1141通过第 二平坦化层1140中的第二过孔1191与第一转接电极1180电连接。第一 电极1141上形成像素限定层1144，像素限定层1144包括多个开口，以限定多个像素单元。多个开口的每个暴露对应的第一电极1141；之后， 发光层1142设置在像素限定层1144的多个开口中，第二电极1143设置 在像素限定层1144以及发光层1142上，例如该第二电极1143可以设置 在部分或整个显示区域中，从而在制备工艺中可以整面形成。
例如，第二平坦化层1190的材料可以包括括氧化硅、氮化硅、氮氧 化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸 树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做 限定。
例如，第一电极1141可以包括反射层，第二电极1143可以包括透明 层或半透明层。由此，第一电极1141可以反射从发光层1142发射的光， 该部分光通过第二电极1143发射到外界环境中，从而可以提供光出射率。 当第二电极1143包括半透射层时，由第一电极1141反射的一些光通过第 二电极1143再次反射，因此第一电极1141和第二电极1143形成共振结 构，从而可以改善光出射效率。
例如，第一电极1141的材料可以包括至少一种透明导电氧化物材料， 包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等。此外，第一电极 1141可以包括具有高反射率的金属作为反射层，诸如银(Ag)。
例如，对于OLED，发光层1142可以包括小分子有机材料或聚合物 分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、 蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入 层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED，发光 层可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子 点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
例如，第二电极1143可以包括各种导电材料。例如，第二电极1143 可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如，像素限定层1144的材料可以包括聚酰亚胺、聚酞亚胺、聚酞 胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化 硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
此外，显示基板还包括存储电容器1160，存储电容器1160可以包括 第一极1161和第二极1162。存储电容器1160的第一极1161设置在显示 区第一栅绝缘层1128与显示区第二栅绝缘层1129之间，存储电容器1160 的第二极1162设置在显示区第二栅绝缘层1129与显示区层间绝缘层 11210之间。第一极1161和第二极1162叠置，在垂直于衬底基板10的 方向上至少部分重叠。第一极1161和第二极1162使用显示区第二栅绝缘 层1129作为介电材料来形成存储电容器。第一极1161与像素驱动电路 1120中的栅极11211、邦定区1200中的引线1220同层设置。同样地，如 上所述，在上述示例的变型中，存储电容器1160的第一极和第二极还可 以位于其他层中，从而得到不同结构的子像素。
在另一示例中，作为图5所示示例的变型，存储电容器的第一极仍然 与栅极11211同层设置，而存储电容器的第二极与薄膜晶体管中的源极 1125和漏极1126同层设置(即也位于第一显示金属层1127中)，由此存 储电容器的第一极和第二极使用显示区第二栅绝缘层1129以及显示区层 间绝缘层11210的叠层来作为介电材料来形成存储电容器。
在再一示例中，作为图5所示示例的变型，存储电容器的第一极不再 与栅极11211同层设置，而是位于在显示区第二栅绝缘层1129与显示区 层间绝缘层11210之间，而存储电容器的第二极与薄膜晶体管中的源极 1125和漏极1126同层设置(即也位于第一显示金属层1127中)，由此存 储电容器的第一极和第二极使用显示区层间绝缘层11210来作为介电材 料来形成存储电容器。
在本公开的一些示例中，如图5所示，显示基板还可以包括设置在发 光元件1140上的封装层1150。封装层1150将发光元件1140密封，从而 可以减少或防止由环境中包括的湿气和/或氧引起的发光元件1140的劣化。 封装层1150可以为单层结构，也可以为复合层结构，该复合层结构包括 无机层和有机层堆叠的结构，例如，封装层1150可以包括依次设置的第 一无机封装层1151、第一有机封装层1152、第二无机封装层1153。封装 层1150可以延伸至邦定区，在上述示例中，该封装层未覆盖接触垫。
例如，该封装层的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子 树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可 以防止水、氧等的侵入；有机封装层的材料可以为含有干燥剂的高分子材 料或可阻挡水汽的高分子材料等，例如高分子树脂等以对显示基板的表面 进行平坦化处理，并且可以缓解第一无机封装层和第二无机封装层的应力， 还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。
图6A和图6B分别示出了图2的显示基板的另一个示例沿A2-B2和 沿A3-B3的截面图。图6A和图6B的邦定区域图4A和图4B相比区别至 少在于输入接触垫P1和输出接触垫P2还包括第三导体部，为了简明起 见，下面将主要对区别部分进行详细说明。
如图6A所示，输出接触垫P2除了包括上述第一引线连接部1241、 第一导体部1242和第二导体部1243之外还包括第三导体部1244。显示 基板还包括邦定区阻挡层1255和邦定区无机层1256。第三导体部1244 位于所述第二导体部1243背离衬底基板10的一侧，邦定区阻挡层1255 和邦定区无机层1256位于第三导体部1244与第二导体部1243之间。邦 定区阻挡层1255覆盖第二导体层1243和接触垫绝缘层1230的第一部分 1230A，邦定区无机层1256覆盖邦定区阻挡层1255。第三导体部1244 通过设置在邦定区阻挡层1255中的过孔和设置在邦定区无机层1256中的 过孔(如图6A中的虚线框所示)与第二导体部1243电连接。
如图6B所示，输入接触垫P1具有与输出接触垫P2基本相同的结构， 这里不再赘述。
图7A和图7B分别示出了图2的显示基板的又一个示例沿A2-B2和 沿A3-B3的截面图。图7A和图7B的邦定区域图6A和图6B相比区别至 少接触垫绝缘层的第二部分被去除，即，第二厚度为0。如图7A和7B 所示，接触垫绝缘层1230’的第二部分1230B的厚度为0，即接触垫绝缘 层1230’的第二部分1230B被去除，而保留第一部分1230A。邦定区钝化 层1254位于第二部分1230B与邦定区第二栅绝缘层1254之间的部分厚 度大于0，即被至少部分保留。
图8A和图8B分别示出了图2的显示基板的再一个示例沿A2-B2和 沿A3-B3的截面图。图8A和图8B的邦定区域图7A和图7B相比区别至 少钝化层也被部分地去除。如图8A和8B所示，接触垫绝缘层1230’的第 二部分1230B及其下方的邦定区钝化层1254部分均被去除，使得第二部 分1230B厚度为0，且邦定区钝化层1254位于接触垫绝缘层1230’的第二 部分1230B与邦定区第二栅绝缘层1254之间的部分厚度电为0。
图9示出了根据本公开另一实施例的显示基板的显示区的截面图。图 9的显示区结构与图5相比区别至少在于显示墓板还包括显示区阻挡层、 第一触控电极层、第二触控电极层和触控绝缘层，为了简明起见，下面将 主要对区别部分进行详细说明。
如图9所示，封装层1150位于发光元件1140的远离衬底基板10的 一侧，显示区阻挡层1171位于封装层1150的远离衬底基板10的一侧， 第一触控电极层1172位于显示区阻挡层1171背离衬底基板10的一侧， 触控绝缘层1174位于第一触控电极层1172背离衬底基板10的一侧并且 覆盖第一触控电极层1172，第二触控电极层1173位于触控绝缘层1174 背离衬底基板10的一侧。在图9中，第二触控电极层1173通过触控绝缘 层1174中的过孔与第一触控电极层1172电连接，当然本公开实施例不限 于此，第一触控电极层1172和第二触控电极层1173可以根据需要而设置 成其他图案。第一触控电极层1172和第二触控电极层1173可以用于实现 电容型触控结构，该电容型触控结构为自电容型或互电容型。
上述位于邦定区的第三导体部1244可以与显示区的第二触控电极层 1173同层设置，上述位于邦定区的邦定区阻挡层1255可以与显示区的显 示区阻挡层1171同层设置，上述位于邦定区的邦定区无机层1256可以与 显示区的触控绝缘层1174同层设置。
图10示出了根据本公开另一实施例的显示基板的邦定区的局部平面 图。图11示出了图10的邦定区沿C1-D1的截面的示意图。图10和图11 的显示基板与图2和图3的显示基板相比区别至少在于邦定区12还设置 有多个第一虚拟接触垫P3，为了简明起见，下面将主要对区别部分进行 详细说明。
如图10和图11所示，显示基板还包括多个第一虚拟接触垫P3，所 述多个第一虚拟接触垫P3位于邦定区12，且位于多个输入接触垫P1与 多个输出接触垫P2之间的区域中。第一虚拟接触垫P3可以不连接引线， 其可以在控制芯片邦定到显示基板的邦定区时，第一虚拟接触垫P3与控 制芯片上的对应引脚对接，从而起到支撑作用。第一虚拟接触垫P3的边缘被所述接触垫绝缘层1230的第一部分1230A覆盖，第一虚拟接触垫 P3的背离衬底基板10的表面从接触垫绝缘层1230的第一部分1230A外 露。接触垫绝缘层1230第二部分1230B包括第一子部分1230B1和第二 子部分1230B2，第一子部分1230B1位于所述多个第一虚拟接触垫P3与 所述多个输入接触垫P1之间的区域，所述第二子部分1230B2位于所述 多个第一虚拟接触垫P3与所述多个输出接触垫P2之间的区域。
图12A示出了图10的显示基板的一个示例沿C2-D2的截面图。
如图12A所示，第一虚拟接触垫P3包括第四导体部1245。衬底基 板10上依次叠置邦定区第一栅绝缘层1251、邦定区第二栅绝缘层1252、 邦定区层间绝缘层1253和邦定区钝化层1254。第四导体部1245位于邦 定区钝化层1254背离衬底基板10的一侧，即位于衬底基板10面向所述 多个输入接触垫P1和所述多个输出接触垫P2的一侧。接触垫绝缘层1230 的第一部分1230A覆盖第四导体部1245的边缘，接触垫绝缘层1230的 第二部分1230B包括第一子部分1230B1和第二子部分1230B2，其厚度 小于第一部分1230A的厚度。第四导体部1245可以与上述的第二导体部 1243同层设置，例如第四导体部1245和第二导体部1243可以均与显示 区的第一转接电极1180同层设置。
图12B示出了图11的显示基板的另一个示例沿C2-D2的截面图。图 12B的显示基板与图12A的显示基板相比区别至少在于接触垫绝缘层的 第二部分和邦定区钝化层的一部分被去除。如图12B所示，接触垫绝缘 层1230’的第二部分1230B及其下方的邦定区第一栅绝缘层1251的一部 分被去除，即，二者厚度均为0。
图12C示出了图11的邦定区的又一个示例在邦定区沿C2-D2的截面 图。图12C的显示基板与图12A的显示基板相比区别至少在于第一虚拟 接触垫P3除了包括第四导体部1245’之外还包括第五导体部1246，第五 导体部1246位于第四导体部1245与衬底基板10之间。
在图12C中，衬底基板10上依次叠置邦定区第一栅绝缘层1251、邦 定区第二栅绝缘层1252和邦定区层间绝缘层1253。第五导体部1246位 于邦定区层间绝缘层1253背离衬底基板10的一侧。邦定区钝化层1254 位于邦定区层间绝缘层1253背离衬底基板10的一侧并且覆盖第五导体部 1246的边缘。第四导体部1245’位于第五导体部1246背离衬基板10的一 侧，第四导体部的边缘被所述接触垫绝缘层的第一部分覆盖。第五导体部 1246通过邦定区钝化层1254中的过孔与第四导体部1245电连接。第四 导体部1245’可以与上述第二导体部1243同层设置，第五导体部1246可 以与上述的第一导体部1242同层设置。例如第四导体部1245’可以与上述 第二导体部1243和显示区的第一转接电极1180同层设置，第五导体部 1246可以与上述第一导体部1242和显示区的第一显示金属层1127同层 设置。
图13示出了根据本公开又一实施例的显示基板的邦定区的局部平面 图，图14示出了图13的显示基板沿E1-F1的截面的示意图。与图2和图 10的单侧示意不同，图13的平面图示出了显示基板的邦定区沿x方向的 左右两侧部分。图13和图14的显示基板与图10和图11的显示基板相比 区别至少在于邦定区12还设置有多个阵列测试接触垫P4和多个第二虚拟接触垫P5，为了简明起见，下面将主要对区别部分进行详细说明。
如图13和图14所示，显示基板的邦定区还设置有还多个阵列测试接 触垫P4，多个阵列测试接触垫P4位于所述多个第一虚拟接触垫P1与所 述多个输入接触垫P2之间的区域中。多个阵列测试接触垫P4用于在显 示基板制作过程中的阵列测试。阵列测试接触垫P4可以与所述多个子像 素。例如阵列测试接触垫P4中的至少一个可以通过邦定区的引线连接到 显示区的子像素，例如通过引线连接到多路复用电路，以经由多路复用电 路连接到显示区的多条数据信号线，从而实现与子像素的电连接。
如图13和图14所示，接触垫绝缘层1230的第一部分1230A包括第 一子部分1230A1和第二子部分1230A2。所述多个输入接触垫P1的边缘、 所述多个输出接触垫P2的边缘和所述第一虚拟接触垫P3的边缘被所述 接触垫绝缘层1230的第一部分1230A的第一子部分1230A1覆盖。多个 阵列测试接触垫P4的边缘被所述接触垫绝缘层1230的第一部分1230A的第二子部分1230A2覆盖，所述多个阵列测试接触垫P4的背离衬底基 板10的表面从所述接触垫绝缘层1230的第一部分1230A的第二子部分 1230A1外露。在一些实施例中，如图13所示，接触垫绝缘层1230的第 一部分1230A的第二子部分1230A2在衬底基板10上的投影位于所述接 触垫绝缘层1230的第二部分1230B的第一子部分1230B1在衬底基板10 的投影之内。接触垫绝缘层1230的这种设置使得可以在提高接触垫连接 稳固性的同时，实现对输入接触垫P1、输出接触垫P2、第一虚拟接触垫 P3和阵列测试接触垫P4的边缘的保护，避免后续的构图工艺中的刻蚀液 刻蚀裸露的接触垫的边缘，进而提高显示基板的产品良率和可靠性。
在上述实施例中，多个输入接触垫P1沿第一方向排列成第一行，所 述第一方向为显示区的面向邦定区的侧边的延伸方向(x方向)；多个输 出接触垫P2沿第一方向排列成第二行；多个第一虚拟接触垫沿第一方向 排列成第三行；所述多个阵列测试接触垫沿第一方向排列成第四行。当然 本公开的实施例不限于此，输入接触垫P1、输出接触垫P2、第一虚拟接 触垫P3和阵列测试接触垫P4中的任意一者可以根据需要呈多行排列或 者以其他形式排列。
在一些实施例中，如图13所示，显示基板的邦定区还可以设置有多 个第二虚拟接触垫P5。第二虚拟接触垫P5可以具有与第一虚拟接触垫 P4相似的结构，可以同样起到支撑作用。多个第二虚拟接触垫P5沿垂直 于所述第一方向的第二方向(y方向)排列成第一列和第二列，其中第一 列和第二列分别位于所述多个第一虚拟接触垫P1在第一方向上的两侧。当然本公开的实施例不限于此，多个第二虚拟接触垫P5可以根据需要呈 多列排列或者以其他形式排列，也可以位于多个第一虚拟接触垫P1的一 侧(例如左侧或右侧)。
在图13中，多个第二虚拟接触垫P5的边缘被接触垫绝缘层1230的 第一部分1230A覆盖，所述多个第二虚拟接触垫P5的背离衬底基板10 的表面从所述接触垫绝缘层1230的第一部分1230A外露。在一些实施例 中，如图13所示，输入接触垫P1、输出接触垫P2、第一虚拟接触垫P3、 阵列测试接触垫P4和第二虚拟接触垫P5各自在衬底基板10上的投影与 接触垫绝缘层1230的第二部分1230B在衬底基板10的投影之间均具有 一定的间距，该间距可以在3微米至100微米的范围内。输入接触垫P1、 输出接触垫P2、第一虚拟接触垫P3、阵列测试接触垫P4和第二虚拟接 触垫P5各自与接触垫绝缘层1230的第二部分1230B的间距可以相同或 不同。例如输入接触垫P1、输出接触垫P2和第二虚拟接触垫P5与接触 垫绝缘层1230的第二部分1230B的间距可以相等，但是大于第一虚拟接 触垫P3和阵列测试接触垫P4与接触垫绝缘层1230的第二部分1230B的 间距。
在上述实施例中，输入接触垫P1、输出接触垫P2、第一虚拟接触垫 P3、阵列测试接触垫P4和第二虚拟接触垫P5各自在衬底基板10上的投 影被示出为具有特定的形状，例如输入接触垫P1和输出接触垫P2在衬 底基板10上的投影为平行四边形，阵列测试接触垫P4和第二虚拟接触 垫P5在衬底基板10上的投影为矩形，第一虚拟接触垫P3在衬底基板10 上的投影基本上为正方形。在图13中，输入接触垫P1、输出接触垫P2、 第一虚拟接触垫P3、阵列测试接触垫P4和第二虚拟接触垫P5各自均沿 着显示基板在y方向上的对称轴Y而对称设置。然而本公开的实施例不 限于此，各个接触垫的形状和排列方式可以根据需要来设置。
图15A示出了图13的显示基板的一个示例沿E2-F2的截面图。
如图15A所示，阵列测试接触垫P5具有类似于图4A的输出接触垫 和图4B的输入接触垫的结构。阵列测试接触垫P5包括第二引线连接部 1247、第六导体部1248和第七导体部1249。第二引线连接部1247、所述 第六导体部1248和所述第七导体部1249可以分别与所述第一引线连接部 1241、所述第一导体部1242和所述第二导体部1243同层设置。
第二引线连接部1247位于衬底基板10面向所述多个输入接触垫P1 和所述多个输出接触垫P2的一侧，用于与引线连接，所述引线连接到数 据线，从而实现第二引线连接部1247与显示区的子像素的电连接。第六 导体部1248位于第二引线连接部1247背离所述衬底基板10的一侧，与 第二引线连接部1247电连接。第七导体部1249位于第六导体部1247背离所述衬底基板10的一侧，与所述第六导体部1248电连接。
第二虚拟接触垫P5可以具有与上述第一虚拟接触垫P4相似的结构， 下面将参考图15B至图15D来进行说明。
图15B示出了图13的显示基板的一个示例沿E3-F3的截面图。如图 15B所示，第二虚拟接触垫P5具有与图12A的第一虚拟接触垫P4类似 的结构，第二虚拟接触垫P5包括第八导体部12410，第八导体部12410 位于衬底基板面10向所述多个输入接触垫P1和所述多个输出接触垫P2 的一侧。第八导体部12410可以与上述第二导体部1243同层设置。第八 导体部12410’的边缘被接触垫绝缘层1230的第一部分1230A覆盖，在 图15D中接触垫绝缘层1230的第一部分1230A的第一子部分1230A1覆 盖。
图15C示出了图13的显示基板的另一个示例沿E3-F3的截面图。图 15C的显示基板与图15B的显示基板相比区别至少在于接触垫绝缘层 1230的第二部分1230B和邦定区钝化层1241的一部分被去除。如图15C 所示，接触垫绝缘层1230’的第二部分1230B及其下方的邦定区第一栅 绝缘层1251的厚度均为0。
图15D示出了图13的显示基板的另一个示例沿E3-F3的截面图。如 图15D所示，第二虚拟接触垫P5具有类似于图12C的第一虚拟接触垫 P4的结构，第二虚拟接触垫P5除了包括第八导体部12410’之外还包括第 九导体部12411，第九导体部12411位于第八导体部12410’与衬底基板10 之间并且与第八导体部12410’电连接。第八导体部12410’可以与上述第 二导体部1243同层设置，第九导体部可以与上述第一导体部1242同层设 置。第八导体部12410’的边缘被接触垫绝缘层1230的第一部分1230A 覆盖，在图15D中接触垫绝缘层1230的第一部分1230A的第一子部分 1230A1覆盖。
虽然以上结合特定的接触垫结构说明了接触垫绝缘层的第二部分及 其下方的邦定区钝化层被减薄或去除的实施例，然而本公开的实施例不限 于此，接触垫绝缘层的第二部分及其下方的邦定区钝化层的减薄或去除适 用于其他接触垫结构，例如在一些实施例中，图4A至图4C、图12C以 及图15A和图15D中至少一个的接触垫绝缘层的第二部分和/或其下方的 邦定区钝化层可以根据需要被减薄或去除。
图16A示出了根据本公开另一实施例的显示基板的显示区的截面图 图16B示出了图16A的显示基板的邦定区的截面图。图16A和图16B的 显示基板与前述实施例的显示基板区别至少不具有钝化层。
如图16A所示，显示基板的显示区具有类似于图9的显示区的结构， 区别在于不具有显示区钝化层11110。如图16B所示，显示基板的邦定区 具有类似于图7A和8A的邦定区的结构，区别在于不具有邦定区钝化层 1245、1245’，第二导体部1243位于第一导体部1242背离衬底基板10的 一侧并且覆盖第一导体部1242，接触垫绝缘层1230’设置在邦定区层间绝缘层1253背离衬底基板10的一侧且覆盖第二导体部1243的边缘。
为了简明起见在图16B中仅示出了输出接触垫P2及其周围区域的邦 定区结构，邦定区的其他部分可以与图4A至图4C、图6A至图8B、图 12A至图12C以及图15A至图15D描述的结构类似，区别在于从这些结 构中去除了邦定区钝化层。
本公开至少一个实施例提供一种显示装置，该显示装置可以包括上述 任一实施例的显示基板。
例如，在一些示例中，显示装置还可以包括柔性电路板及控制芯片。 例如，柔性电路板邦定到显示基板的邦定区，而控制芯片安装在柔性电路 板上，由此与显示区电连接；或者，控制芯片直接邦定到邦定区，由此与 显示区电连接。
例如，控制芯片可以为中央处理器、数字信号处理器、系统芯片(SoC) 等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过 另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制 芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常 规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管 之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程 门阵列、可编程阵列逻辑、可编程逻辑设备等。
例如，本公开至少一个实施例提供的显示装置可以为手机、平板电脑、 电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的 产品或部件。
本公开至少一个实施例还提供一种显示基板的制备方法，该方法包括： 提供衬底基板，所述衬底基板包括显示区、位于所述显示区至少一侧的邦 定区和位于所述显示区至少另一侧的侧边区；在所述显示区中形成多个子 像素；在所述侧边区形成栅极驱动电路，所述栅极驱动电路与所述多个子 像素连接，并且被配置为向所述多个子像素提供栅极驱动信号；在所述邦 定区形成用于与外部电路电连接的多个输入接触垫；在所述邦定区中形成 多个输出接触垫，所述多个输出接触垫位于所述多个输入接触垫与所述显 示区之间，所述多个输出接触垫与所述多个子像素和所述栅极驱动电路电 连接；在所述邦定区形成接触垫绝缘层，所述接触垫绝缘层位于所述多个 输入接触垫中相邻输入接触垫之间的间隙、所述多个输出接触垫中相邻输 出接触垫之间的间隙、以及所述多个输入接触垫与所述多个输出接触垫之 间的区域，所述多个输入接触垫和所述多个输出接触垫的背离所述衬底基 板的表面从所述接触垫绝缘层外露，其中所述接触垫绝缘层包括具有第一 厚度的第一部分和具有第二厚度的第二部分，所述第二厚度小于所述第一 厚度，所述多个输入接触垫和所述多个输出接触垫的边缘被所述接触垫绝 缘层的第一部分覆盖，所述接触垫绝缘层的第二部分位于所述多个输入接 触垫与所述多个输出接触垫之间的区域中。
下面结合图8A和图9的显示基板，参考图17A至图17G来说明本 公开实施例的显示基板的制造过程。
如图17A所示，提供衬底基板10，该衬底基板10包括显示区和位于 显示区周边的周边区，该周边区包括位于显示区至少一侧的至少一个邦定 区和位于所述显示区至少另一侧的侧边区。在衬底基板10的显示区形成 像素驱动电路1120、存储电容器1160、第一平坦化层1130和第一转接电 极1180，在显示基板10的邦定区形成邦定区第一栅绝缘层1251、第一引 线连接部1231、第二栅绝缘层1252、邦定区层间绝缘层1253、第一导体 部1242、邦定区钝化层1254’和第二导体部1243。第二导体部1243覆 盖第一导体部1242的边缘，以避免第一导体部1242被腐蚀。在该实施例 中，第一导体部1242和第二导体部1243层叠。
如图17B所示，在衬底基板上沉积绝缘材料层1710，在绝缘材料层 1710上沉积光刻胶1720。绝缘材料层1710可以包括氧化硅、氮化硅、氮 氧化硅等绝缘材料。
如图17C所示，提供掩膜版1610对光刻胶1720进行曝光，掩膜版 1610包括完全透光区、部分透光区及不透光区。掩膜版1610在邦定区包 括与要形成接触垫绝缘层1230的第二部分1230B的区域重叠的第一透光 图案1611及与输出接触垫P2重叠的第二透光图案1612。掩膜版1610在 显示区包括与第二透光图案1612及非透光图案1613。第一透光图案1611 位于部分透光区，第二透光图案1612位于完全透光区，非透光图案1613 位于不透光区。即，掩膜版1610为灰色掩膜版或半色调掩膜版。光刻胶 为正性光刻胶，对应地，第一透光图案1611的透光率小于第二透光图案 1612的透光率。在曝光过程中，可以在使得光刻胶1720中与第二透光图 案1612对应的部分被完全曝光的情况下，光刻胶1720中与第一透光图案 1611对应的部分被部分曝光。光刻胶1720在显示区与非透光图案1613 对应的部分未被曝光。
又例如，在上述构图工艺中，也可以采用负性光刻胶，那么所采用的 掩模板例如是与上述掩模板1610互补的掩模板，由此在曝光、显影后得 到上述光刻胶图案1721及光刻胶图案1722。
如图17D所示，对光刻胶1720进行显影，光刻胶1720的被完全曝 光的部分去除，即，在邦定区中，与输出接触垫P2以及要设置接触垫绝 缘层的第二部分1230B的区域重叠的光刻胶1720被去除，光刻胶1720 的被部分曝光的部分被减薄，而光刻胶1720的未被曝光的部分的厚度例 如基本未改变。显影后，光刻胶1720在邦定区形成为光刻胶图案1721。 同样地，在显示区中，与漏极1126重叠的光刻胶1720被去除。显影后， 光刻胶1720在显示区形成为光刻胶图案1722。
如图17E所示，对邦定区及显示区中的绝缘材料层1710进行刻蚀以 去除在邦定区域与输出接触垫P2和要设置接触垫绝缘层的第二部分 1230B的区域重叠的绝缘材料层，以及在显示区形成第二过孔1191。
如图17F所示，进行灰化工艺去除邦定区的光刻胶图案1721和减薄 显示区的光刻胶图案1722，这里显示区的光刻胶图案1722被保留。然后， 利用当前的光刻胶图案，对邦定区中剩余的绝缘材料层1710进行刻蚀并 控制刻蚀厚度以形成接触垫绝缘层1230，并且使得刻蚀后形成的接触垫 绝缘层1230具有第一部分1230A以及厚度小于第一部分1230A的第二部 分1230B，在图17F中第二部分1230B厚度为0，即该部分的绝缘材料被 去除。这使得接触垫绝缘层的第二部分1230B相对于衬底基板10的表面 的高度低于第一部分1230B相对于衬底基板1000的表面的高度。去除显 示区的光刻胶图案1722。在显示区形成第二平坦化层1190以提供平坦化 表面。在显示区的第二平坦化1190上形成发光元件1140。在显示区的发光元件1140上形成封装层1150。封装层1150将发光元件1140密封，从 而可以减少或防止由环境中包括的湿气和/或氧引起的发光元件1140的劣 化。
如图17G所示，在显示区的封装层1150上形成显示区阻挡层1171， 在邦定区形成邦定区阻挡层1255。然后，在显示区的显示区阻挡层1171 上形成第一触控电极层1172。在显示区的第一触控电极层1172上形成触 控绝缘层1174，在邦定区的邦定区阻挡层1255上形成邦定区无机层1256。 然后在显示区的触控绝缘层1174上形成第二触控电极层1173，在邦定区 的邦定区无机层1256上形成第三导体部1244。
本领域的技术人员可以理解，上面所描述的实施例都是示例性的，并 且本领域的技术人员可以对其进行改进，各种实施例中所描述的结构在不 发生结构或者原理方面的冲突的情况下可以进行自由组合。
在详细说明本公开的较佳实施例之后，熟悉本领域的技术人员可清楚 的了解，在不脱离随附权利要求的保护范围与精神下可进行各种变化与改 变，且本公开亦不受限于说明书中所举示例性实施例的实施方式。

Claims (27)

1.一种显示基板，包括：
衬底基板，包括显示区、位于所述显示区至少一侧的邦定区和位于所述显示区至少另一侧的侧边区；
多个子像素，位于所述显示区中；
栅极驱动电路，位于所述侧边区，所述栅极驱动电路与所述多个子像素连接，并且被配置为向所述多个子像素提供栅极驱动信号；
多个输入接触垫，位于所述邦定区，用于与外部电路电连接；
多个输出接触垫，位于所述邦定区，且位于所述多个输入接触垫与所述显示区之间，所述多个输出接触垫与所述多个子像素和所述栅极驱动电路电连接；
接触垫绝缘层，位于所述邦定区，且位于所述多个输入接触垫中相邻输入接触垫之间的间隙、所述多个输出接触垫中相邻输出接触垫之间的间隙、以及所述多个输入接触垫与所述多个输出接触垫之间的区域，所述多个输入接触垫和所述多个输出接触垫的背离所述衬底基板的表面从所述接触垫绝缘层外露，其中所述接触垫绝缘层包括具有第一厚度的第一部分和具有第二厚度的第二部分，所述第二厚度小于所述第一厚度，所述多个输入接触垫和所述多个输出接触垫的边缘被所述接触垫绝缘层的第一部分覆盖，所述接触垫绝缘层的第二部分位于所述多个输入接触垫与所述多个输出接触垫之间的区域中。
2.根据权利要求书1所述的显示基板，还包括：多个第一虚拟接触垫，位于所述邦定区，且位于所述多个输入接触垫与所述多个输出接触垫之间的区域中，其中，
所述多个第一虚拟接触垫的边缘被所述接触垫绝缘层的第一部分覆盖，所述多个第一虚拟接触垫的背离所述衬底基板的表面从所述接触垫绝缘层的第一部分外露；并且
所述接触垫绝缘层的第二部分包括第一子部分和第二子部分，所述第一子部分位于所述多个第一虚拟接触垫与所述多个输入接触垫之间的区域，所述第二子部分位于所述多个第一虚拟接触垫与所述多个输出接触垫之间的区域。
3.根据权利要求书2所述的显示基板，还包括：多个阵列测试接触垫，位于所述邦定区，且位于所述多个第一虚拟接触垫与所述多个输入接触垫之间的区域中，所述多个阵列测试接触垫与所述多个子像素电连接，其中，
所述接触垫绝缘层的第一部分包括第一子部分和第二子部分，所述多个输入接触垫的边缘、所述多个输出接触垫的边缘和所述第一虚拟接触垫的边缘被所述接触垫绝缘层的第一部分的第一子部分覆盖，所述多个阵列测试接触垫的边缘被所述接触垫绝缘层的第一部分的第二子部分覆盖，所述多个阵列测试接触垫的背离所述衬底基板的表面从所述接触垫绝缘层的第一部分外露；并且
所述接触垫绝缘层的第一部分的第二子部分在所述衬底基板上的投影位于所述接触垫绝缘层的第二部分的第一子部分在所述衬底基板的投影之内。
4.根据权利要求书1所述的显示基板，其中，所述多个输入接触垫和所述多个输出接触垫中的每一个在所述衬底基板上的投影与所述接触垫绝缘层的第二部分在所述衬底基板的投影之间的间距在3微米至100微米的范围内。
5.根据权利要求书1所述的显示基板，其中，所述第二厚度为0。
6.根据权利要求书3所述的显示基板，其中，
所述多个输入接触垫沿第一方向排列成至少第一行，所述第一方向为所述显示区的面向所述邦定区的侧边的延伸方向；
所述多个输出接触垫沿第一方向排列成至少第二行；
所述多个第一虚拟接触垫沿第一方向排列成至少第三行；
所述多个阵列测试接触垫沿第一方向排列成至少第四行。
7.根据权利要求书6所述的显示基板，还包括：多个第二虚拟接触垫，位于所述邦定区，沿垂直于所述第一方向的第二方向排列成至少第一列和第二列，其中第一列和第二列分别位于所述多个第一虚拟接触垫在第一方向上的两侧，其中，
所述多个第二虚拟接触垫的边缘被所述接触垫绝缘层的第一部分覆盖，所述多个第二虚拟接触垫的背离所述衬底基板的表面从所述接触垫绝缘层的第一部分外露；并且
所述多个第二虚拟接触垫中的每一个在所述衬底基板上的投影与所述接触垫绝缘层的第二部分在所述衬底基板的投影之间的间距在3微米至100微米的范围内。
8.根据权利要求书1所述的显示基板，其中，所述多个输入接触垫和所述多个输出接触垫中的至少一个包括：
第一引线连接部，位于所述衬底基板上，其中输入接触垫的第一引线连接部通过设置在所述邦定区的第一引线与用于连接到外部电路的连接接触垫电连接，输出接触垫的第一引线连接部通过设置在所述邦定区的第二引线与所述栅极驱动电路或者与所述多个子像素中的至少一个电连接；
第一导体部，位于所述第一引线连接部背离所述衬底基板的一侧，与所述第一引线连接部电连接；
第二导体部，位于所述第一导体部背离所述衬底基板的一侧，与所述第一导体部电连接，所述第二导体部的边缘被被所述接触垫绝缘层的第一部分覆盖。
9.根据权利要求书8所述的显示基板，还包括：
邦定区第一栅绝缘层，位于所述邦定区，覆盖所述衬底基板，所述第一引线连接部位于所述邦定区第一栅绝缘层背离所述衬底基板的一侧；
邦定区第二栅绝缘层，位于所述邦定区，位于所述邦定区第一栅绝缘层背离所述衬底基板的一侧并且覆盖所述第一引线连接部；
邦定区层间绝缘层，位于所述邦定区，且位于所述邦定区第二栅绝缘层背离所述衬底基板的一侧，所述第一导体部通过设置在所述邦定区第二栅绝缘层中的过孔和设置在所述邦定区层间绝缘层中的过孔与所述第一引线连接部电连接；
邦定区钝化层，位于邦定区，位于所述邦定区层间绝缘层背离所述衬底基板的一侧并且覆盖所述第一导体部，所述第二导体部通过设置在所述邦定区钝化层中的过孔与所述第一导体部电连接。
10.根据权利要求书9所述的显示基板，其中，所述邦定区钝化层位于所述接触垫绝缘层的第二部分与所述邦定区第二栅绝缘层之间的部分厚度大于或等于0。
11.根据权利要求书8所述的显示基板，还包括：
邦定区第一栅绝缘层，位于所述邦定区，覆盖所述衬底基板，所述第一引线连接部位于所述邦定区第一栅绝缘层背离所述衬底基板的一侧；
邦定区第二栅绝缘层，位于所述邦定区，位于所述邦定区第一栅绝缘层背离所述衬底基板的一侧并且覆盖所述第一引线连接部；
邦定区层间绝缘层，位于所述邦定区，且位于所述邦定区第二栅绝缘层背离所述衬底基板的一侧，所述第一导体部通过设置在所述邦定区第二栅绝缘层中的过孔和设置在所述邦定区层间绝缘层中的过孔与所述第一引线连接部电连接，所述第二导体部位于所述第一导体部背离所述衬底基板的一侧并且覆盖所述第一导体部。
12.根据权利要求书8所述的显示基板，其中，所述多个输入接触垫和所述多个输出接触垫中的所述至少一个还包括：
第三导体部，位于所述第二导体部背离所述衬底基板的一侧，与所述第二导体部电连接。
13.根据权利要求书12所述的显示基板，还包括：
邦定区阻挡层，位于所述邦定区，覆盖所述第二导体层和所述接触垫绝缘层的第一部分，
邦定区无机层，位于所述邦定区，覆盖所述邦定区阻挡层，所述第三导体部通过设置在所述邦定区阻挡层中的过孔和设置在所述邦定区无机层中的过孔与所述第二导体部电连接。
14.根据权利要求书2所述的显示基板，其中，所述多个第一虚拟接触垫中的至少一个包括第四导体部，所述第四导体部位于所述衬底基板面向所述多个输入接触垫和所述多个输出接触垫的一侧，所述第四导体部的边缘被所述接触垫绝缘层的第一部分覆盖，
其中所述多个输入接触垫和所述多个输出接触垫中的至少一个包括第一引线连接部、第一导体部和第二导体部，所述第四导体部与所述第二导体部同层设置。
15.根据权利要求书14所述的显示基板，其中，所述多个第一虚拟接触垫中的至少一个还包括第五导体部，所述第五导体部位于所述第四导体部与所述衬底基板之间并且与所述第四导体部电连接，所述第五导体部与所述第一导体部同层设置。
16.根据权利要求书3所述的显示基板，其中，所述多个阵列测试接触垫中的至少一个包括：
第二引线连接部，位于所述衬底基板面向所述多个输入接触垫和所述多个输出接触垫的一侧；
第六导体部，位于所述第二引线连接部背离所述衬底基板的一侧，与所述第二引线连接部电连接；
第七导体部，位于所述第六导体部背离所述衬底基板的一侧，与所述第六导体部电连接，所述第七导体部的边缘被所述接触垫绝缘层的第一部分覆盖，
其中所述多个输入接触垫和所述多个输出接触垫中的至少一个包括第一引线连接部、第一导体部和第二导体部，所述第二引线连接部、所述第六导体部和所述第七导体部分别与所述第一引线连接部、所述第一导体部和所述第二导体部同层设置。
17.根据权利要求书7所述的显示基板，其中，所述多个第二虚拟接触垫中的至少一个包括第八导体部，所述第八导体部位于所述衬底基板面向所述多个输入接触垫和所述多个输出接触垫的一侧，所述第八导体部的边缘被所述接触垫绝缘层的第一部分覆盖，
其中所述多个输入接触垫和所述多个输出接触垫中的至少一个包括第一引线连接部、第一导体部和第二导体部，所述第八导体部与所述第二导体部同层设置。
18.根据权利要求书17所述的显示基板，其中，所述多个第二虚拟接触垫中的至少一个还包括第九导体部，所述第九导体部位于所述第八导体部与所述衬底基板之间并且与所述第八导体部电连接，所述第九导体部与所述第一导体部同层设置。
19.根据权利要求书1至18中任一项权利要求所述的显示基板，其中，所述多个子像素中至少一个包括像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件，
所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以提供第一平坦化表面；
所述第一转接电极在所述第一平坦化表面上，且通过设置在所述第一平坦化层中的过孔与所述像素驱动电路电连接；
所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以提供第二平坦化表面；
所述发光元件在所述第二平坦化表面上且通过设置在所述第二平坦化层中的过孔与所述第一转接电极电连接；
其中，所述接触垫绝缘层与所述第二平坦化层同层设置。
20.根据权利要求19所述的显示基板，其中，所述像素驱动电路包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，所述多个输入接触垫和所述多个输出接触垫中的至少一个包括第一引线连接部、第一导体部和第二导体部，其中，
所述第一引线连接部与所述栅极同层设置；
所述第一导体部与所述源极和漏极同层设置，
所述第二导体部与所述第一转接电极同层设置。
21.根据权利要求19所述的显示基板，还包括显示区钝化层，所述显示区钝化层位于所述像素驱动电路和所述第一平坦化层之间，所述像素驱动电路和所述第一转接电极还通过设置在所述显示区钝化层中的过孔电连接；
所述显示基板还包括邦定区钝化层，所述邦定区钝化层和所述显示区钝化层同层设置。
22.根据权利要求19所述的显示基板，还包括位于显示区的封装层、显示区阻挡层、第一触控电极层、第二触控电极层和触控绝缘层，所述封装层位于所述发光元件的远离所述衬底基板的一侧，所述显示区阻挡层位于所述封装层的远离所述衬底基板的一侧，所述第一触控电极层位于所述显示区阻挡层背离所述衬底基板的一侧，所述触控绝缘层位于所述第一触控电极层背离所述衬底基板的一侧并且覆盖所述第一触控电极层，所述第二触控电极层位于所述触控绝缘层背离所述衬底基板的一侧；
所述显示基板还包括位于邦定区的邦定区阻挡层和邦定区无机层，所述多个输入接触垫和所述多个输出接触垫中的至少一个还包括第三导体部，所述邦定区阻挡层、所述邦定区无机层和所述第三导体部分别与所述显示区阻挡层、所述触控绝缘层和所述第二触控电极层位于同层。
23.根据权利要求20所述的显示基板，其中，所述多个子像素中至少一个还包括显示区层间绝缘层、显示区第一栅绝缘层以及显示区第二栅绝缘层，所述显示区层间绝缘层位于所述栅极与所述源极和所述漏极之间，所述显示区第一栅绝缘层位于所述显示区层间绝缘层面向所述衬底基板的一侧，所述显示区第二栅绝缘层位于所述显示区层间绝缘层与所述显示区第一栅绝缘层之间；
所述显示基板还包括邦定区层间绝缘层、邦定区第一栅绝缘层和所述邦定区第二栅绝缘层，所述邦定区层间绝缘层、所述邦定区第一栅绝缘层和所述邦定区第二栅绝缘层分别与所述显示区层间绝缘层、所述显示区第一栅绝缘层和所述显示区第二栅绝缘层同层设置。
24.根据权利要求20所述的显示基板，其中，所述多个子像素中至少一个还包括存储电容器，所述存储电容器的第一极与所述栅极同层设置，所述存储电容器的第二极设置在所述显示区层间绝缘层与所述显示区第二栅绝缘层之间。
25.根据权利要求1至18中任一项权利要求所述的显示基板，其中，所述衬底基板包括：
第一柔性层，
第二柔性层，位于所述第一柔性层面向所述多个输入接触垫和所述多个输出接触垫的一侧；
第一衬底阻挡层，位于所述第一柔性层和所述第二柔性层之间；
第二衬底阻挡层，位于所述第二柔性层背离所述第一柔性层的一侧；
缓冲层，位于所述第二衬底阻挡层背离所述第一柔性层的一侧。
26.一种显示装置，包括如权利要求1-25中任一项所述的显示基板。
27.一种制造根据权利要求书1至25中任一项所述的显示基板的方法，包括：
提供衬底基板，所述衬底基板包括显示区、位于所述显示区至少一侧的邦定区和位于所述显示区至少另一侧的侧边区；
在所述显示区中形成多个子像素；
在所述侧边区形成栅极驱动电路，所述栅极驱动电路与所述多个子像素连接，并且被配置为向所述多个子像素提供栅极驱动信号；
在所述邦定区形成用于与外部电路电连接的多个输入接触垫；
在所述邦定区中形成多个输出接触垫，所述多个输出接触垫位于所述多个输入接触垫与所述显示区之间，所述多个输出接触垫与所述多个子像素和所述栅极驱动电路电连接；
在所述邦定区形成接触垫绝缘层，所述接触垫绝缘层位于所述多个输入接触垫中相邻输入接触垫之间的间隙、所述多个输出接触垫中相邻输出接触垫之间的间隙、以及所述多个输入接触垫与所述多个输出接触垫之间的区域，所述多个输入接触垫和所述多个输出接触垫的背离所述衬底基板的表面从所述接触垫绝缘层外露，其中所述接触垫绝缘层包括具有第一厚度的第一部分和具有第二厚度的第二部分，所述第二厚度小于所述第一厚度，所述多个输入接触垫和所述多个输出接触垫的边缘被所述接触垫绝缘层的第一部分覆盖，所述接触垫绝缘层的第二部分位于所述多个输入接触垫与所述多个输出接触垫之间的区域中。
CN202010950350.XA 2020-09-10 2020-09-10 显示基板及其制造方法和显示装置 Pending CN114171552A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010950350.XA CN114171552A (zh) 2020-09-10 2020-09-10 显示基板及其制造方法和显示装置
US17/787,986 US20230045292A1 (en) 2020-09-10 2021-08-04 Display substrate, method of manufacturing the display substrate, and display device
PCT/CN2021/110548 WO2022052681A1 (zh) 2020-09-10 2021-08-04 显示基板及其制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010950350.XA CN114171552A (zh) 2020-09-10 2020-09-10 显示基板及其制造方法和显示装置

Publications (1)

Publication Number Publication Date
CN114171552A true CN114171552A (zh) 2022-03-11

Family

ID=80475826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010950350.XA Pending CN114171552A (zh) 2020-09-10 2020-09-10 显示基板及其制造方法和显示装置

Country Status (3)

Country Link
US (1) US20230045292A1 (zh)
CN (1) CN114171552A (zh)
WO (1) WO2022052681A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830368B (zh) * 2022-07-19 2024-01-21 群創光電股份有限公司 電子裝置
WO2024197585A1 (zh) * 2023-03-28 2024-10-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253507B (zh) * 2011-04-08 2014-03-26 深圳市华星光电技术有限公司 形成芯片扇出的方法
CN109860224B (zh) * 2017-11-30 2021-05-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
GB201816370D0 (en) * 2018-10-08 2018-11-28 Zytronic Displays Ltd Button supply
CN109459895B (zh) * 2018-12-13 2021-05-14 厦门天马微电子有限公司 显示面板和显示装置
CN111223899B (zh) * 2019-11-25 2023-08-29 昆山国显光电有限公司 显示面板、显示装置及显示面板的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830368B (zh) * 2022-07-19 2024-01-21 群創光電股份有限公司 電子裝置
WO2024197585A1 (zh) * 2023-03-28 2024-10-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2022052681A1 (zh) 2022-03-17
US20230045292A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
CN212625587U (zh) 显示基板和显示装置
US12004387B2 (en) Display substrate and manufacturing method thereof, and display device
CN115768197B (zh) 显示基板及其制备方法、显示装置
CN113764460A (zh) 显示基板和显示装置
CN113066832A (zh) 一种显示基板及显示装置
US11232755B2 (en) Display substrate and manufacturing method therefor, and display device
US20240315098A1 (en) Display substrate, manufacturing method thereof, and display device
US20230012412A1 (en) Display substrate and method of manufacturing the same, and display device
WO2022052681A1 (zh) 显示基板及其制造方法和显示装置
US20230345772A1 (en) Display substrate and manufacturing method thereof, and display device
CN113327942A (zh) 显示面板及其制备方法
CN215955282U (zh) 显示面板及其显示装置
US20240213425A1 (en) Display substrate and display device
CN113594204B (zh) 显示基板及其制备方法、显示装置
CN113099731B (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination