KR20210156373A - 표시 장치 및 표시 장치 제조 방법 - Google Patents

표시 장치 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR20210156373A
KR20210156373A KR1020200073628A KR20200073628A KR20210156373A KR 20210156373 A KR20210156373 A KR 20210156373A KR 1020200073628 A KR1020200073628 A KR 1020200073628A KR 20200073628 A KR20200073628 A KR 20200073628A KR 20210156373 A KR20210156373 A KR 20210156373A
Authority
KR
South Korea
Prior art keywords
disposed
layer
side part
mark
display panel
Prior art date
Application number
KR1020200073628A
Other languages
English (en)
Inventor
정규호
정석원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200073628A priority Critical patent/KR20210156373A/ko
Priority to US17/214,536 priority patent/US12133424B2/en
Priority to EP21178119.0A priority patent/EP3926699A1/en
Priority to CN202110666970.5A priority patent/CN113809132A/zh
Publication of KR20210156373A publication Critical patent/KR20210156373A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L51/5237—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 표시 장치 제조 방법이 제공된다. 일 실시예에 따른 표시 장치는 전면부, 상기 전면부와 연결되고 제1 방향의 제1 벤딩 라인을 기준으로 벤딩되는 제1 측면부, 상기 전면부와 연결되고 상기 제1 방향과 교차하는 제2 벤딩 라인을 기준으로 벤딩되는 제2 측면부 및 상기 제1 측면부와 상기 제2 측면부에 사이에 배치되는 제1 코너를 포함하는 기판; 및 상기 기판의 제1 코너에 배치되는 정렬 마크를 포함한다.

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치는 영상을 표시하는 표시 패널과, 표시 패널에 합착되는 윈도우를 포함할 수 있다. 표시 패널과 윈도우의 합착 시, 양자는 각각에 표시된 정렬 마크에 의해 정렬될 수 있다.
먼저, 비젼 카메라가 표시 패널과 윈도우에 각각 형성된 정렬 마크를 인식하고, 인식된 정렬 마크의 위치 또는 형상에 기초하여 표시 패널 및 윈도우의 위치를 파악할 수 있다. 이후, 표시 패널 또는 윈도우 중 어느 하나가 다른 하나로 이송되어 표시 패널과 윈도우의 합착이 진행될 수 있다.
한편, 표시 장치가 다양한 전자기기에 적용됨에 따라, 다양한 디자인을 갖는 표시 장치가 요구되고 있다. 예를 들어, 전면(前面)부 뿐만 아니라 전면부에서 연장된 측면부들에서 화상을 표시하는 표시 장치가 연구되고 있다.
본 발명이 해결하고자 하는 과제는 정렬 마크의 인식을 용이하게 할 수 있는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 정렬 마크의 왜곡을 최소화할 수 있는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널은 전면부, 상기 전면부와 연결되고 제1 방향의 제1 벤딩 라인을 기준으로 벤딩되는 제1 측면부, 상기 전면부와 연결되고 상기 제1 방향과 교차하는 제2 벤딩 라인을 기준으로 벤딩되는 제2 측면부 및 상기 제1 측면부와 상기 제2 측면부에 사이에 배치되는 제1 코너를 포함하는 기판; 및 상기 기판의 제1 코너에 배치되는 정렬 마크를 포함한다.
상기 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 정렬 마크는 상기 비표시 영역에 배치될 수 있다.
상기 비표시 영역은 상기 제1 측면부, 상기 제2 측면부 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 상기 전면부의 제1 코너를 지날 수 있다.
상기 정렬 마크는 상기 전면부의 상기 제1 코너의 비표시 영역에 배치될 수 있다.
상기 정렬 마크는 상기 제1 벤딩 라인과 상기 제2 벤딩 라인을 기준으로 내측에 배치될 수 있다.
상기 정렬 마크는 제1 코너의 가운데 영역에 배치될 수 있다.
상기 기판 상에 배치되는 복수의 층을 포함하고, 상기 정렬 마크는 상기 복수의 층 중 서로 다른 두 층에 각각 배치되는 제1 마크 및 제2 마크를 포함할 수 있다.
상기 복수의 층 중 적어도 한 층과 상기 정렬 마크는 동일한 물질을 포함할 수 있다.
상기 제1 마크는 상기 복수의 층의 제1 층에 배치되고, 상기 제2 마크는 상기 복수의 층의 제2 층에 배치되되, 상기 제2 층은 상기 제1 층보다 상측에 배치되는
상기 제1 마크는 상기 복수의 층 사이에 배치되고, 상기 제2 마크는 상측으로 노출되도록 배치될 수 있다.
상기 복수의 층은 기판 상의 박막 트랜지스터층; 상기 박막 트랜지스터층 상의 발광 소자층; 및 상기 발광 소자층 상의 봉지층을 더 포함하고, 상기 제1 마크는 상기 박막 트랜지스터층에 배치되고, 상기 제2 마크는 상기 봉지층에 배치될 수 있다.
상기 박막 트랜지스터층은 활성층; 상기 활성층 상의 게이트 절연층; 상기 게이트 절연층 상의 게이트 전극; 상기 게이트 전극 상의 제1 층간 절연막을 포함하고, 상기 제1 마크는 상기 게이트 절연층과 상기 제1 층간 절연막 사이에 배치될 수 있다.
상기 제1 마크는 상기 게이트 전극과 동일한 물질을 포함할 수 있다.
상기 봉지층은 적어도 하나의 무기막을 포함하되, 상기 제2 마크는 상기 적어도 하나의 무기막 상에 배치될 수 있다.
상기 봉지층 상에 배치되고 센싱 전극을 포함할 수 있다. 센서 전극층을 더 포함하고, 상기 센싱 전극 및 상기 제2 마크는 동일한 물질을 포함할 수 있다.
상기 복수의 층은 기판의 가장자리를 따라 형성되는 크랙 방지홀, 상기 크랙 방지홀을 커버하는 유기막 커버 및 상기 유기막 커버로부터 이격되어 배치되는 댐을 포함하되, 상기 정렬마크는 상기 유기막 커버와 상기 댐 사이에 배치될 수 있다.
상기 기판은 상기 전면부와 연결되고 제1 방향의 제3 벤딩라인을 기준으로 벤딩되는 제3 측면부 및 상기 전면부와 연결되고 상기 제2 방향의 제4 벤딩라인을 기준으로 벤딩되는 제4 측면부를 더 포함할 수 있다.
상기 전면부와 상기 제1 측면부, 상기 제2 측면부, 상기 제3 측면부 및 상기 제4 측면부가 이루는 각도는 약 70° 내 120°일 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 곡률을 가지는 코너들을 포함하고, 제1 방향의 제1 벤딩 라인 및 상기 제1 방향과 교차하는 제2 방향의 제2 벤딩 라인을 기준으로 벤딩되는 기판; 및 상기 기판의 코너들에 배치되는 정렬 마크를 포함한다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치 제조 방법은 커버 윈도우 및 표시 패널을 준비하는 단계; 전면부, 제1 방향의 제1 벤딩 라인을 기준으로 벤딩된 제1 측면부 및 상기 제1 방향과 교차하는 제2 방향의 제2 벤딩 라인을 기준으로 벤딩된 제2 측면부를 형성하도록 상기 표시 패널을 벤딩하는 단계; 상기 제1 측면부와 상기 제2 측면부 사이의 제1 코너에 배치되는 상기 표시 패널의 정렬 마크를 인식하는 단계; 상기 커버 윈도우와 상기 표시 패널의 정렬 여부를 판단하는 단계; 및 상기 커버 윈도우와 상기 표시 패널을 합착하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
다양한 실시예에 따른 표시 장치 및 표시 장치 제조 방법은 정렬 마크의 인식을 용이하게 할 수 있다.
또한, 다양한 실시예에 따른 표시 장치 및 표시 장치 제조 방법은 정렬 마크의 왜곡을 최소화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1의 표시 장치의 분해 사시도이다.
도 3은 도 1의 A-A'을 따라 절단한 단면도이다.
도 4는 펼쳐진 상태의 도 1의 표시 패널의 평면도이다.
도 5는 도 3의 표시 패널의 기판의 평면도이다.
도 6은 측면부가 벤딩되기 전 도 4의 표시 패널의 제1 코너를 확대한 평면도이다.
도 7은 측면부가 벤딩된 후의 일 실시예에 따른 표시 장치의 표시 패널의 제1 코너를 확대한 평면도이다.
도 8은 도 6의 I-I'을 따라 절단한 단면도이다.
도 9는 도 8의 비표시 영역의 평면도이다.
도 10은 다른 실시예에 따른 표시 장치의 표시 패널의 평면도이다.
도 11 내지 도 14은 또 다른 실시예들에 따른 표시 장치의 표시 패널의 단면도이다.
도 15는 표시 장치 제조 방법의 순서도이다.
도 16는 커버 윈도우 및 표시 패널을 준비하는 것을 도시한 도면이다.
도 17은 표시 패널을 벤딩하는 것을 도시한 도면이다.
도 18은 표시 패널과 커버 윈도우를 정렬하는 것을 도시한 도면이다.
도 19는 표시 패널과 커버 윈도우를 합착하는 것을 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이다. 도 2는 도 1의 표시 장치의 분해 사시도이다. 도 3은 도 1의 A-A'을 따라 절단한 단면도이다. 도 4는 펼쳐진 상태의 도 1의 표시 패널의 평면도이다. 도 5는 도 3의 표시 패널의 기판의 평면도이다.
일 실시예에 따른 표시 장치(10)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 텔레비전, 노트북, 모니터, 광고판, 또는 사물 인터넷(internet of things, IOT)의 표시부로 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 자동차의 계기판, 자동차의 센터페시아(center fascia), 자동차의 대쉬 보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 또는 자동차의 뒷좌석용 엔터테인먼트로서 앞좌석의 배면에 배치되는 디스플레이에 적용될 수 있다.
본 명세서에서, 제1 방향(X)은 가로 방향일 수 있다. 제2 방향(Y)은 세로 방향일 수 있다. 제3 방향(Z)은 두께 방향일 수 있다. 그리고, 도 1을 기준으로 위쪽을 향하는 제3 방향(Z)은 상측 방향, 아래쪽을 향하는 제3 방향(Z)은 하측 방향일 수 있다. 이에 따라, 어느 하나의 부재를 기준으로 상측 방향에 위치하는 면은 상면, 상기 상면의 반대쪽에 위치하는 면은 하면으로 지칭될 수 있다. 다만, 상기 방향들은 예시적, 상대적인 것이며, 상기 언급에 제한되지 않는다.
도 1 및 도 5를 참조하면, 일 실시예에 따른 표시 장치(10)는 커버 윈도우(100) 및 표시 패널(200)을 포함할 수 있다.
커버 윈도우(100)는 후술하는 표시 패널(200)을 커버하도록 배치된다. 커버 윈도우(100)는 표시 패널(200)을 보호하는 기능을 할 수 있다.
커버 윈도우(100)는 전면부(110) 및 측면부(120)를 포함한다.
커버 윈도우(100)의 전면부(110)는 제1 방향(X)의 단변과 제2 방향(Y)의 장변을 포함하는 장방형의 형태를 가질 수 있으나, 이에 제한되지 않는다. 커버 윈도우(100)의 전면부(110)는 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다. 상기 커버 윈도우(100)의 전면부(110)의 코너들은 평면 상에서 외측으로 볼록한 곡률을 가질 수 있다. 몇몇 실시예에서, 상기 전면부(110)의 코너들은 두께 방향으로 구부러지도록 형성될 수 있다.
커버 윈도우(100)의 측면부(120)는 커버 윈도우(100)의 전면부(110)의 가장자리에 배치된다. 일 실시예에서, 커버 윈도우(100)의 측면부(120)는 커버 윈도우(100)의 전면부(110)의 가장자리를 완전히 둘러싸도록 배치될 수 있다. 몇몇 실시예에서, 커버 윈도우(100)의 측면부(120)는 커버 윈도우(100)의 전면부(110)의 가장자리의 일부를 둘러싸도록 배치될 수 있다.
커버 윈도우(100)의 측면부(120)는 커버 윈도우(100)의 가장자리로부터 연장되어 두께 방향으로 벤딩된다. 일 실시예에서, 커버 윈도우(100)의 전면부(110)와 측면부(120) 사이의 각도는 70° 내지 120°일 수 있으나, 이에 제한되지 않는다.
측면부(120)는 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)를 포함할 수 있다.
커버 윈도우(100)의 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)는 각각 커버 윈도우(100)의 전면부(110)의 제1 측, 제2 측, 제3 측 및 제4 측으로부터 연장하고, 두께 방향으로 벤딩된다. 도 1 및 도 2를 기준으로, 상기 제1 측, 제2 측, 제3 측 및 제4 측은 각각 우측 상단, 우측 하단, 좌측 하단 및 좌측 상단일 수 있다.
커버 윈도우(100)의 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)는 커버 윈도우(100)의 전면부(110)의 가장자리를 완전히 둘러싸도록 배치될 수 있다. 커버 윈도우(100)의 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)의 최외곽 가장자리는 커버 윈도우(100)의 둘레를 이룰 수 있다.
커버 윈도우(100)의 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)의 너비는 커버 윈도우(100)의 전면부(110)의 코너에 가까워질수록 작아질 수 있다. 이에 따라, 제1 측면부(120_1)와 제2 측면부(120_2) 사이, 제2 측면부(120_2)와 제3 측면부(120_3) 사이, 제3 측면부(120_3)와 제4 측면부(120_4) 사이 및 제4 측면부(120_4)와 제1 측면부(120_1) 사이에는 하측 방향으로 갈수록 넓어지는 틈들이 각각 형성될 수 있다. 커버 윈도우(100)의 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)의 각 가장자리는 커버 윈도우(100)의 전면부(110)의 코너에 접할 수 있다.
커버 윈도우(100)는, 예를 들면, 유리 또는 플라스틱과 같은 투명한 절연 재질로 이루어질 수 있다. 커버 윈도우(100)는 가요성을 가질 수 있다. 커버 윈도우(100)는 OCA(optically clear adhesive) 필름과 같은 투명 접착 부재를 포함할 수 있다. 도면에 도시되지는 않았으나, 몇몇 실시예에서, 커버 윈도우(100)는 커버 윈도우(100)의 가장자리를 따라 밴드 형상으로 배치되는 차광 영역을 더 포함할 수 있다. 상기 차광 영역은 표시 패널(200)의 비표시 영역과 중첩되도록 배치되어 상기 비표시 영역을 커버할 수 있다. 상기 차광 영역은 불투명한 영역일 수 있다. 몇몇 실시예에서, 커버 윈도우(100)의 배면의 가장자리를 따라 소정의 너비로 배치되는 차광 부재를 포함할 수도 있다.
표시 패널(200)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널(200)일 수 있다. 예를 들어, 표시 패널(200)은 유기 발광층(172)을 포함하는 유기 발광 다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널(200), 및 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널(200), 양자점 발광층을 포함하는 양자점 발광 소자(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널(200), 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널(200)일 수 있다. 일 실시예에서, 표시 패널(200)이 유기 발광 표시 패널(200)일 수 있으나, 이에 제한되지 않는다.
표시 패널(200)은 가요성을 가질 수 있다. 예를 들면, 표시 패널(200)은 플렉서블 표시 패널일 수 있다. 이에 따라, 표시 패널(200)은 커버 윈도우(100)의 형상에 상응하도록 구부러져 커버 윈도우(100)에 부착될 수 있다. 구체적으로, 표시 패널(200)은 커버 윈도우(100)의 전면부(110)와 측면부(120)가 형성하는 오목한 내측면에 부착될 수 있다. 일 실시예에서, 후술하는 표시 패널(200)의 전면부(210), 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)는 각각 커버 윈도우(100)의 전면부(110), 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)에 부착될 수 있다.
표시 패널(200)이 펼쳐진 경우, 표시 패널(200)의 코너들은 평면상에서 외측으로 볼록한 곡률을 가질 수 있다. 표시 패널(200)의 네 코너들은 각각 후술하는 기판(SUB)의 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4)를 포함할 수 있다.
표시 패널(200)는 전면부(210) 및 측면부(220)를 포함한다.
표시 패널(200)의 전면부(210)는 제1 방향(X)의 단변과 제2 방향(Y)의 장변을 포함하는 장방형의 형태를 가질 수 있으나, 이에 제한되지 않는다. 표시 패널(200)의 전면부(210)는 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다. 상기 표시 패널(200)의 전면부(210)의 코너들은 평면 상에서 외측으로 볼록한 곡률을 가질 수 있다. 몇몇 실시예에서, 상기 전면부(210)의 코너들은 두께 방향으로 구부러지도록 형성될 수 있다.
표시 패널(200)의 측면부(220)는 표시 패널(200)의 전면부(210)의 가장자리에 배치된다. 일 실시예에서, 표시 패널(200)의 측면부(220)는 표시 패널(200)의 전면부(210)의 가장자리를 완전히 둘러싸도록 배치될 수 있다. 몇몇 실시예에서, 표시 패널(200)의 측면부(220)는 표시 패널(200)의 전면부(210)의 가장자리의 일부를 둘러싸도록 배치될 수 있다.
표시 패널(200)의 측면부(220)는 표시 패널(200)의 가장자리로부터 연장되어 두께 방향으로 벤딩된다. 일 실시예에서, 표시 패널(200)의 전면부(210)와 측면부(220) 사이의 각도는 70° 내지 120°일 수 있으나, 이에 제한되지 않는다.
측면부(220)는 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)를 포함할 수 있다.
표시 패널(200)의 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)는 각각 표시 패널(200)의 전면부(210)의 제1 측, 제2 측, 제3 측 및 제4 측으로부터 연장할 수 있다. 표시 패널(200)의 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)는 각각 제1 벤딩 라인(BL1), 제2 벤딩 라인(BL2), 제3 벤딩 라인(BL3) 및 제4 벤딩 라인(BL4)을 기준으로 두께 방향으로 벤딩될 수 있다. 도 1 및 도 2를 기준으로, 상기 제1 측, 제2 측, 제3 측 및 제4 측은 각각 우측 상단, 우측 하단, 좌측 하단 및 좌측 상단일 수 있다.
표시 패널(200)의 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)는 표시 패널(200)의 전면부(210)의 가장자리를 완전히 둘러싸도록 배치될 수 있다. 표시 패널(200)의 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)의 최외곽 가장자리는 표시 패널(200)의 둘레를 이룰 수 있다.
표시 패널(200)의 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)의 너비는 표시 패널(200)의 전면부(210)의 코너에 가까워질수록 작아질 수 있다. 이에 따라, 제1 측면부(220_1)와 제2 측면부(220_2) 사이, 제2 측면부(220_2)와 제3 측면부(220_3) 사이, 제3 측면부(220_3)와 제4 측면부(220_4) 사이 및 제4 측면부(220_4)와 제1 측면부(220_1) 사이에는 하측 방향으로 갈수록 넓어지는 틈들이 각각 형성될 수 있다. 표시 패널(200)의 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)의 각 가장자리는 표시 패널(200)의 전면부(210)의 코너에 접할 수 있다.
표시 패널(200)은 기판(SUB)을 포함할 수 있다.
기판(SUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판(SUB)으로, 플라스틱으로 형성될 수 있다. 예를 들어, 기판(SUB)은 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다.
기판(SUB)은 표시 패널(200)의 전면부(210), 제1 측면부(220_1), 제2 측면부(220_2), 제3 측면부(220_3) 및 제4 측면부(220_4)에 배치될 수 있다.
기판(SUB)은 커버 윈도우(100)와 동일한 크기를 가지거나 다른 크기를 가질 수 있다. 일 실시예에서, 기판(SUB)의 크기는 커버 윈도우(100)보다 작을 수 있다. 몇몇 실시예에서, 기판(SUB)의 크기는 커버 윈도우(100)와 동일하거나 클 수 있다.
기판(SUB)은 제1 방향(X)으로 연장하는 단변 및 제2 방향(Y)으로 연장하는 장변을 포함하는 장방형의 형상을 가질 수 있다. 일 실시예에서, 상기 기판(SUB)의 일측은 외측으로 돌출되도록 연장되어 후술하는 연결부(BA) 및 패드부(PA)를 형성할 수 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 연결부(BA) 및 패드부(PA)는 각각 연성 필름 및 회로 기판(SUB)으로 대체될 수도 있다. 기판(SUB)은 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다.
기판(SUB)이 펼쳐진 경우, 기판(SUB)의 코너들은 평면상에서 외측으로 볼록한 곡률을 가질 수 있다. 일 실시예에서, 후술하는 기판(SUB)의 측면부들의 가장자리들은 서로 연결되어 상기 기판(SUB)의 코너를 형성할 수 있다. 여기서, 상기 기판(SUB)의 코너는 하나의 곡률 중심을 가질 수 있다. 몇몇 실시예에서, 기판(SUB)의 전면부의 코너 및 기판(SUB)의 측면부들의 가장자리들은 서로 연결되어 상기 기판(SUB)의 코너를 형성할 수도 있다. 몇몇 실시예에서, 기판(SUB)의 전면부의 코너의 가장자리는 인접하는 기판(SUB)의 측면부들의 가장자리들을 연결할 수 있다. 몇몇 실시예에서, 기판(SUB)의 코너들은 두께 방향으로 구부러지도록 형성될 수 있다.
이하에서 설명의 편의를 위해, 도 5를 기준으로, 우측 상단의 기판(SUB)의 코너를 제1 코너(CR1), 우측 하단의 코너를 제2 코너(CR2), 좌측 하단의 코너를 제3 코너(CR3), 좌측 상단의 코너를 제4 코너(CR4)로 지칭한다.
상술한 바와 같이, 표시 패널(200)의 기판(SUB)의 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4)는 각각 표시 패널(200)의 네 코너들을 형성할 수 있다. 이에 따라, 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4)는 각각 표시 패널(200)의 네 코너를 의미할 수도 있다.
기판(SUB)은 표시 패널의 전면부에 배치되는 전면부(SUB_F) 및 표시 패널의 측면부에 배치되는 측면부(SUB_S)를 더 포함할 수 있다. 기판(SUB)은 연결부(BA)와 패드부(PA)를 더 포함할 수 있다.
기판(SUB)의 전면부(SUB_F)는 제1 방향(X)의 단변과 제2 방향(Y)의 장변을 포함하는 장방형의 형태를 가질수 있으나, 이에 제한되지 않는다. 기판(SUB)의 전면부(SUB_F)는 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다. 상기 기판(SUB)의 전면부(SUB_F)의 코너들은 평면상에서 외측으로 볼록한 곡률을 가질 수 있다. 몇몇 실시예에서, 상기 기판(SUB)의 전면부(SUB_F)의 코너들은 두께 방향으로 구부러지도록 형성될 수 있다.
기판(SUB)의 측면부(SUB_S)는 기판(SUB)의 전면부(SUB_F)를 둘러싸도록 배치된다. 일 실시예에서, 기판(SUB)의 측면부(SUB_S)는 기판(SUB)의 전면부(SUB_F)의 가장자리를 완전히 둘러싸도록 배치될 수 있다. 몇몇 실시예에서, 기판(SUB)의 측면부(SUB_S)는 기판(SUB)의 전면부(SUB_F)의 가장자리의 적어도 일부를 둘러싸도록 배치될 수 있다.
기판(SUB)의 측면부(SUB_S)는 기판(SUB)의 전면부(SUB_F)의 가장자리로부터 연장되어 두께 방향으로 벤딩된다. 일 실시예에서, 기판(SUB)의 전면부(SUB_F)와 측면부(SUB_S) 사이의 각도는 70° 내지 120°일 수 있으나, 이에 제한되지 않는다.
기판(SUB)의 측면부(SUB_S)는 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)를 포함할 수 있다.
기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)는 각각 기판(SUB)의 전면부(SUB_F)의 제1 측, 제2 측, 제3 측 및 제4 측으로부터 연장하고, 두께 방향으로 벤딩된다. 도 1 및 도 2를 기준으로, 상기 제1 측, 제2 측, 제3 측 및 제4 측은 각각 좌측 상단, 우측 상단, 우측 하단 및 좌측 하단일 수 있다. 도 4 또는 도 5를 기준으로, 상기 제1 측, 제2 측, 제3 측 및 제4 측은 좌측, 상측, 우측 및 하측일 수 있다.
기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)는 기판(SUB)의 전면부(SUB_F)의 가장자리를 완전히 둘러싸도록 배치될 수 있다. 기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)의 최외곽 가장자리는 기판(SUB)의 둘레를 이룰 수 있다.
기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)의 너비는 기판(SUB)의 전면부(SUB_F)의 코너에 가까워질수록 작아질 수 있다. 이에 따라, 제1 측면부(SUB_S1)와 제2 측면부(SUB_S2) 사이, 제2 측면부(SUB_S2)와 제3 측면부(SUB_S3) 사이, 제3 측면부(SUB_S3)와 제4 측면부(SUB_S4) 사이 및 제4 측면부(SUB_S4)와 제1 측면부(SUB_S1) 사이에는 하측 방향으로 갈수록 넓어지는 틈들이 각각 형성될 수 있다. 기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)의 각 가장자리는 기판(SUB)의 전면부(SUB_F)의 코너에 접할 수 있다.
기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)는 각각 외측으로 볼록한 곡률을 가지도록 벤딩될 수 있다. 기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)가 형성하는 각 곡률들은 서로 동일할 수도 있고, 다를 수도 있다. 예를 들면, 기판(SUB)의 제1 측면부(SUB_S1) 및 기판(SUB)의 제3 측면부(SUB_S3)는 제1 곡률을 가지도록 벤딩되고, 기판(SUB)의 제2 측면부(SUB_S2) 및 기판(SUB)의 제4 측면부(SUB_S4)는 제2 곡률을 가지도록 벤딩될 수 있다.
기판(SUB)의 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)는 각각 제1 벤딩 라인(BL1), 제2 벤딩 라인(BL2), 제3 벤딩 라인(BL3) 및 제4 벤딩 라인(BL4)을 기준으로 벤딩될 수 있다. 제1 벤딩 라인(BL1), 제2 벤딩 라인(BL2), 제3 벤딩 라인(BL3) 및 제4 벤딩 라인(BL4)은 벤딩의 기준이 되는 가상의 라인일 수 있다. 일 실시예에서, 제1 벤딩 라인(BL1)과 제3 벤딩 라인(BL3)은 제1 방향(X)으로 연장하고, 제2 벤딩 라인(BL2)과 제4 벤딩 라인(BL4)은 제2 방향(Y)으로 연장할 수 있다. 일 실시예에서, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2), 제2 벤딩 라인(BL2)과 제3 벤딩 라인(BL3), 제3 벤딩 라인(BL3)과 제4 벤딩 라인(BL4) 및/또는 제4 벤딩 라인(BL4)과 제1 벤딩 라인은 기판(SUB)의 가장자리에서 만나거나 교차할 수 있다. 몇몇 실시예에서, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2), 제2 벤딩 라인(BL2)과 제3 벤딩 라인(BL3), 제3 벤딩 라인(BL3)과 제4 벤딩 라인(BL4) 및/또는 제4 벤딩 라인(BL4)과 제1 벤딩 라인(BL1)은 기판(SUB)의 가장자리를 기준으로 기판(SUB)의 내측 또는 기판(SUB)의 외측에서 교차할 수 있다.
제1 벤딩 라인(BL1), 제2 벤딩 라인(BL2), 제3 벤딩 라인(BL3) 및 제4 벤딩 라인(BL4)은 서로 만나 코너들을 형성할 수 있다. 상기 벤딩 라인의 코너들은 평면상에서 외측으로 볼록한 곡률을 가질 수 있다. 몇몇 실시예에서, 상기 벤딩 라인의 코너들은 두께 방향으로 구부러지도록 형성될 수 있다. 일 실시예에서, 상기 벤딩 라인의 코너는 기판(SUB)의 가장자리에 접하도록 배치될 수 있다. 몇몇 실시예에서, 상기 벤딩 라인의 코너의 일부는 기판(SUB)의 가장자리를 기준으로 기판(SUB)의 외측에 배치될 수 있다. 몇몇 실시예에서, 상기 벤딩 라인의 코너는 기판(SUB)의 가장자리로부터 내측으로 이격되어 배치될 수도 있다.
연결부(BA)는 제3 측면부(SUB_S3)의 하측으로부터 연장한다. 연결부(BA)는 제3 측면부(SUB_S3)와 패드부(PA) 사이에 배치될 수 있다. 연결부(BA)의 제1 방향(X)의 길이는 제3 측면부(SUB_S3)의 제1 방향(X)의 길이보다 짧을 수 있다. 연결부(BA)는 제3 측면부(SUB_S3)의 하측의 제5 벤딩 라인(BL5)을 따라 구부러질 수 있다.
패드부(PA)는 연결부(BA)의 하측으로부터 연장한다. 패드부(PA)의 제1 방향(X)의 길이는 연결부(BA)의 제1 방향(X)의 길이보다 길 수 있으나, 이에 한정되지 않는다. 패드부(PA)의 제1 방향(X)의 길이는 연결부(BA)의 제1 방향(X)의 길이와 실질적으로 동일할 수 있다. 패드부(PA)는 연결부(BA)의 하측의 제6 벤딩 라인(BL6)을 따라 구부러질 수 있다. 패드부(PA)는 전면부(SUB_F)의 하면 상에 배치될 수 있다. 일 실시예에서, 패드부(PA) 상에는 패드(PAD) 및 상기 패드(PAD)를 통해 디지털 비디오 데이터와 타이밍 신호들을 입력 받는 통합 구동 회로(IDC)가 배치될 수 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 더 포함할 수 있다.
표시 영역(DA)은 화상이 표시되는 영역이다. 표시 영역(DA)에는 복수의 화소(PX)가 배치될 수 있다. 일 실시예에서, 표시 영역(DA)은 기판(SUB)의 전면부(SUB_F), 제1 측면부(SUB_S1), 제2 측면부(SUB_S2), 제3 측면부(SUB_S3) 및 제4 측면부(SUB_S4)에 걸쳐 배치될 수 있다. 여기서, 표시 영역(DA)은 기판(SUB)의 가장자리로부터 이격되어 배치될 수 있다. 일 실시예에서, 표시 영역(DA)에는 화소(PX)들, 화소(PX)들에 접속되는 스캔 라인(SL)들, 데이터 라인(DL)들 등이 배치될 수 있다.
비표시 영역(NDA)은 화상이 표시되지 않는 영역이다. 비표시 영역(NDA)은 화소(PX)를 포함하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 밴드 형상으로 배치될 수 있다. 상기 비표시 영역(NDA)은 기판(SUB)의 가장자리로부터 표시 영역(DA)까지 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)보다 작은 면적을 가질 수 있다. 비표시 영역(NDA)에는 스캔 라인(SL)들에 스캔 신호들을 인가하기 위한 스캔 구동부(SDC), 및 데이터 라인(DL)들과 통합 구동 회로(IDC)를 연결하는 팬아웃 라인, 제1 전원 배선(VSSL) 및 기타 외곽 배선 등이 배치될 수 있다.
비표시 영역(NDA)은 제1 측면부(SUB_S1)의 가장자리, 제2 측면부(SUB_S2)의 가장자리, 제3 측면부(SUB_S3)의 가장자리, 제4 측면부(SUB_S4)의 가장자리 및/또는 전면부(SUB_F)의 코너들에 배치될 수 있다. 도 4 및 도 5를 기준으로, 일 실시예에서, 비표시 영역(NDA)은 제1 측면부(SUB_S1)의 좌측 가장자리, 상측 가장자리 및 우측 가장자리에 배치되고, 제2 측면부(SUB_S2)의 상측 가장자리, 우측 가장자리 및 하측 가장자리에 배치되고, 제3 측면부(SUB_S3)의 우측 가장자리, 하측 가장자리 및 좌측 가장자리에 배치되고, 제4 측면부(SUB_S4)의 하측 가장자리, 좌측 가장자리 및 상측 가장자리에 배치될 수 있다. 여기서, 비표시 영역(NDA)은 제1 측면부(SUB_S1)의 우측 가장자리와 제2 측면부(SUB_S2)의 상측 가장자리를 연결하는 전면부(SUB_F)의 제1 코너(CR1), 제2 측면부(SUB_S2)의 하측 가장자리와 제3 측면부(SUB_S3)의 우측 가장자리를 연결하는 전면부(SUB_F)의 제2 코너(CR2), 제3 측면부(SUB_S3)의 좌측 가장자리와 제4 측면부(SUB_S4)의 하측 가장자리를 연결하는 제3 코너(CR3) 및 제4 측면부(SUB_S4)의 상측 가장자리와 제1 측면부(SUB_S1)의 좌측 가장자리를 연결하는 제4 코너(CR4)에 배치될 수 있다.
표시 패널(200)은 기판(SUB) 상에 배치되는 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE)을 더 포함할 수 있다. 표시 패널(200)은 센서 전극층(SENL)을 더 포함할 수 있다.
박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE) 및 센서 전극층(SENL)은 커버 윈도우(100)와 기판(SUB) 사이에 배치될 수 있다. 상기 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE) 및 센서 전극층(SENL)은 기판(SUB)의 벤딩에 따라 함께 벤딩될 수 있다. 몇몇 실시예에서, 도면에 도시되지는 않았으나, 커버 윈도우(100)와 표시 패널(200) 사이에 접착층이 배치될 수 있다. 상기 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE) 및 센서 전극층(SENL)에 대해서는 이하 도 8에서 자세히 설명하도록 한다.
표시 패널(200)은 정렬 마크(AM)를 더 포함할 수 있다.
정렬 마크(AM)는 표시 패널(200)과 다른 부재를 합착하는 공정에서 정렬을 위한 식별 표식으로 사용될 수 있다. 일 실시예에서, 상기 다른 부재는 커버 윈도우(100)일 수 있다.
정렬 마크(AM)는 불투명한 재질을 포함할 수 있다. 정렬 마크(AM), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE) 및 센서 전극층(SENL)은 동일한 물질을 포함할 수 있다. 상기 동일한 물질은 금속일 수 있다. 예를 들면, 정렬 마크(AM)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금을 포함할 수 있다.
정렬 마크(AM)는 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4) 중 적어도 하나에 배치될 수 있다. 일 실시예에서, 정렬 마크(AM)는 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4)에 각각 배치될 수 있다. 자세하게는, 정렬 마크(AM)는 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4)의 비표시 영역(NDA)에 배치될 수 있다.
이하 도 6 내지 도 9를 참조하여 정렬 마크(AM)의 배치에 대하여 자세히 설명한다.
도 6은 측면부가 벤딩되기 전 도 4의 표시 패널의 제1 코너를 확대한 평면도이다. 도 7은 측면부가 벤딩된 후의 일 실시예에 따른 표시 장치의 표시 패널의 제1 코너를 확대한 평면도이다.
제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4)에 배치되는 정렬 마크(AM)는 제1 코너(CR1)에 배치되는 정렬 마크(AM)와 실질적으로 동일하거나 유사하므로, 이하에서 제1 코너(CR1)에 배치되는 정렬 마크(AM)를 중심으로 설명한다.
도 6 및 도 7을 참조하면, 정렬 마크(AM)는 제1 코너(CR1)의 가운데 영역(CA)에 배치될 수 있다.
제1 코너(CR1)의 가운데 영역(CA)은 제1 코너(CR1)의 중심을 기준으로 소정 범위 내에 배치되는 영역일 수 있다. 상기 제1 코너(CR1)의 가운데 영역(CA)은 기판(SUB)의 제1 방향(X)의 단면 및 제2 방향(Y)의 장변으로부터 이격될 수 있다. 제1 코너(CR1)의 가운데 영역(CA)의 크기는 제1 코너(CR1)의 크기의 약 4분의 1일 수 있다.
제1 코너(CR1)의 가운데 영역(CA)은 기준 라인(R)으로부터 소정 범위 내의 영역일 수 있다. 상기 기준 라인(R)은 제1 코너(CR1)의 중심과 제1 코너(CR1)의 곡률 중심을 지나는 가상의 라인일 수 있다. 상기 기준 라인(R)은 제1 코너(CR1)의 가장자리를 이루는 원호를 이등분하는 일 지점을 지날 수 있다. 상기 기준 라인(R)은 제1 벤딩 라인(BL1) 및/또는 제2 벤딩 라인(BL2)과 소정의 각도를 이루는 라인일 수 있다. 예를 들면, 상기 소정의 각도는 약 30° 내지 60°일 수 있다. 또 다른 예를 들면, 상기 소정의 각도는 약 45°일 수 있다.
제1 코너(CR1)의 가운데 영역(CA)은 기준 라인(R)으로부터 소정 거리 범위 내의 영역일 수 있다. 일 실시예에서, 제1 코너(CR1)의 가운데 영역(CA)은 기준 라인(R)으로부터 반시계 방향으로 제1 거리(D1) 내에 배치되고, 시계 방향으로 제2 거리(D2) 내에 배치될 수 있다. 상기 제1 거리(D1)와 제2 거리(D2)는 동일하거나 다를 수 있다. 예를 들면, 제1 거리(D1) 및 제2 거리(D2)는 0mm 초과 1mm 이하일 수 있다. 또 다른 예를 들면, 제1 거리(D1)는 0mm 초과 0.5mm이고, 제2 거리(D2)는 0mm초과 1.5mm 이하일 수 있다. 여기서, 제1 코너(CR1)의 원호의 곡률 반경은 약 8mm 내지 12mm이고, 제1 코너(CR1)의 원호의 길이는 약 15mm 내지 20mm 일 수 있다.
제1 코너(CR1)의 가운데 영역(CA)은 기준 라인(R)으로부터 소정 각도 범위 내의 영역일 수 있다. 일 실시예에서, 제1 코너(CR1)의 가운데 영역(CA)은 제1 코너(CR1)의 곡률 반경을 기준으로 기준 라인(R)으로부터 반시계 방향으로 제1 각도(AN1) 내에 배치되고, 시계 방향으로 제2 각도(AN2) 내에 배치될 수 있다. 상기 제1 각도(AN1)와 제2 각도(AN2)는 동일하거나 다를 수 있다. 예를 들면, 제1 각도(AN1) 및 제2 각도(AN2)는 약 0° 초과 15° 이내일 수 있다. 또 다른 예를 들면, 제1 각도(AN1)는 약 0° 초과 15° 이내이고, 제2 각도(AN2)는 0° 초과 30° 이내일 수 있다. 또 다른 예를 들면, 제1 각도(AN1) 및 제2 각도(AN2)는 약 11.25° 일수 있다.
제1 코너(CR1)의 가운데 영역(CA)은 기판(SUB)의 전면부(SUB_F)에 배치되는 비표시 영역(NDA)의 일부일 수 있다.
제1 코너(CR1)의 가운데 영역(CA)은 벤딩 라인들을 기준으로 내측에 배치되는 영역일 수 있다. 구체적으로, 제1 코너(CR1)의 가운데 영역(CA)은 제1 코너(CR1) 중 제1 벤딩 라인(BL1) 및 제2 벤딩 라인(BL2)을 기준으로 내측 방향에 배치되는 영역일 수 있다. 상기 내측 방향은 기판(SUB)의 중심을 향하는 방향일 수 있다. 일 실시예에서, 제1 코너(CR1)의 가운데 영역(CA)은 아래로 벤딩되지 않는 제1 코너(CR1)의 일부 영역일 수 있다. 몇몇 실시예에서, 제1 코너(CR1)의 가운데 영역(CA)은 제1 측면부(SUB_S1) 및 제2 측면부(SUB_S2)가 두께 방향으로 벤딩됨에 따라 함께 벤딩될 수 있다. 이에 따라, 정렬 마크(AM)도 두께 방향으로 벤딩될 수 있다. 제1 코너(CR1)의 가운데 영역(CA)은 제1 측면부(SUB_S1) 및 제2 측면부(SUB_S2)보다 덜 벤딩될 수 있다. 예를 들면, 제1 코너(CR1)의 가운데 영역(CA)과 기판(SUB)의 전면부(SUB_F)의 가운데 부분과의 높이 차이는 약 0.2mm 내지 0.8mm 일 수 있다.
도 7을 참조하면, 표시 장치(10)는 서로 다른 방향의 벤딩 라인들을 기준으로 벤딩되는 표시 패널(200)의 정렬 마크(AM)의 인식을 용이하게 할 수 있다. 자세하게는, 합착 공정 시 기판(SUB)과 커버 윈도우(100)의 정렬 여부의 판단을 위한 카메라(VC)는 기판(SUB)의 상측(또는 전면) 또는 하측(또는 배면)에 배치되는 것이 일반적이다. 정렬 마크(AM)가 기판(SUB)의 코너들 사이, 예를 들면, 측면부를 지나는 비표시 영역(NDA)의 곧게 연장되는 부분에 배치되는 경우, 정렬 마크(AM)는 기판(SUB)의 측면부(SUB_S)의 벤딩으로 인해 카메라(VC)에 의해 인식되기가 어렵거나 벤딩에 의한 왜곡이 발생하기 쉽다. 반면에, 일 실시예에 따른 표시 장치(10)의 정렬 마크(AM)는, 도 6에 도시된 바와 같이, 제1 코너(CR1)의 가운데 영역(CA)에 배치되어 기판(SUB)의 재1 측면부(SUB_S) 내지 제4 측면부(SUB_S4)가 모두 벤딩되어도, 벤딩에 의한 왜곡이 최소화되어 카메라(VC)에 의해 용이하게 인식될 수 있다.
또한, 정렬 마크(AM)들은 각각 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및 제4 코너(CR4)에 상호 최대한 이격되도록 배치되어, 동일한 오차 발생 시, 정렬 마크(AM)가 기판(SUB)의 코너들 사이의 영역에 배치되는 경우보다 정밀한 정렬을 가능하게 한다.
정렬 마크(AM)는 제1 마크(AM1) 및 제2 마크(AM2)를 포함할 수 있다. 일 실시예에서, 상기 제1 마크(AM1) 및 제2 마크(AM2)는 기판(SUB) 상에 적층되는 복수의 층 중 서로 다른 두 층에 각각 배치될 수 있다.
이하 도 8 및 도 9에서 제1 마크(AM1) 및 제2 마크(AM2)에 대하여 자세히 설명한다.
도 8은 도 6의 I-I'을 따라 절단한 단면도이다. 도 9는 도 8의 비표시 영역의 평면도이다.
먼저, 설명의 편의를 위해 표시 패널(200)의 적층 구조에 대하여 설명한다.
도 8을 참조하면, 표시 패널(200)은 기판(SUB) 상의 박막 트랜지스터층(TFTL), 박막 트랜지스터층(TFTL) 상의 발광 소자층(EML) 및 발광 소자층(EML) 상의 봉지층(TFE)을 더 포함할 수 있다. 표시 패널(200)은 봉지층(TFE) 상의 센서 전극층(SENL)을 더 포함할 수 있다.
박막 트랜지스터층(TFTL)은 박막 트랜지스터(ST)를 포함할 수 있다. 상기 박막 트랜지스터(ST)는 후술하는 액티브층(ACT), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)에 의해 구현될 수 있다. 박막 트랜지스터(ST)는 표시 영역(DA)에 배치되는 픽셀 트랜지스터 및 비표시 영역(NDA)에 배치되는 스캔 구동 트랜지스터를 포함할 수 있다. 일 실시예에서, 표시 패널(200)의 스캔 구동부(SDC)는 스캔 구동 트랜지스터에 의해 구현될 수 있다.
박막 트랜지스터층(TFTL)은 버퍼막(BF), 버퍼막(BF) 상의 액티브층(ACT), 액티브층(ACT) 상의 게이트 절연막(130), 게이트 절연막(130) 상의 게이트 전극(G), 게이트 전극(G) 상의 제1 층간 절연막(141), 제1 층간 절연막(141) 상의 커패시터 전극(CAE), 커패시터 전극(CAE) 상의 제2 층간 절연막(142), 상기 절연막들을 관통하여 액티브층(ACT)의 일측에 접속하는 소스 전극(S), 상기 절연막들을 관통하여 액티브층(ACT)의 타측에 접속하는 드레인 전극(D), 소스 전극(S)과 드레인 전극(D) 상의 제1 유기막(150), 제2 층간 절연막(142) 상의 제1 전원 연결 배선(VSEL), 제1 유기막(150) 상에 배치되고 제1 유기막(150)을 관통하여 제1 전원 연결 배선(VSEL)에 연결되는 제1 전원 배선(VSSL), 제1 유기막(150)을 관통하여 드레인 전극(D)에 접속하는 제1 연결 전극(ANDE) 및 제1 연결 전극(ANDE) 상의 제2 유기막(160)을 더 포함할 수 있다.
버퍼막(BF)은 기판(SUB) 상에 배치되는 제1 버퍼막(BF1), 제1 버퍼막(BF1) 상에 배치되는 제2 버퍼막(BF2) 및 제1 버퍼막(BF1)과 제2 버퍼막(BF2) 사이에 배치되는 차광층(BML)을 포함할 수 있다.
차광층(BML), 게이트 전극(G), 소스 전극(S), 드레인 전극(D), 제1 전원 연결 배선(VSEL), 제1 전원 배선(VSSL), 제1 연결 전극(ANDE)은 금속 재질을 포함할 수 있다. 상기 금속 재질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금을 포함할 수 있다.
액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체 물질을 포함할 수 있다. 상기 산화물 반도체 물질은 인듐(In), 갈륨(Ga), 아연(Zn), 알루미늄(Al), 주석(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 니켈(Ni), 구리(Cu) 등과 같은 금속을 포함할 수 있다. 액티브층(ACT)이 다결정 실리콘 또는 산화물 반도체 물질을 포함하는 경우, 액티브층(ACT)에서 이온 도핑된 영역은 도전성을 갖는 도전 영역일 수 있다.
발광 소자층(EML)은 제2 유기막(160) 상에 배치된다. 발광 소자층(EML)은 제2 유기막(160) 상의 제1 발광 전극(171), 제1 발광 전극(171) 상의 유기 발광층(172), 유기 발광층(172) 상의 제2 발광 전극(173) 및 제2 유기막(160) 상의 뱅크(180)를 포함할 수 있다.
제1 발광 전극(171) 및 제2 발광 전극(173)은 금속 재질을 포함할 수 있다. 상기 금속 재질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금을 포함할 수 있다.
봉지층(TFE)은 발광 소자층(EML) 상에 배치된다. 봉지층(TFE)은 제2 발광 전극(173) 상의 제1 무기막(191), 제1 무기막(191) 상의 제2 무기막(193) 및 제1 무기막(191)과 제2 무기막(193) 사이의 유기막(192)을 포함할 수 있다.
제1 무기막(191) 및 제2 무기막(193)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 적어도 하나를 포함할 수 있다.
제1 무기막(191) 및 제2 무기막(193)의 일부는 후술하는 크랙 방지홀(CH)과 댐(DAM1) 사이에 배치될 수 있다. 구체적으로, 제1 무기막(191) 및 제2 무기막(193)의 일부는 크랙 방지홀(CH)을 커버하는 유기막 커버(CHC)와 댐(DAM1) 사이에 배치될 수 있다. 제1 무기막(191) 및 제2 무기막(193)의 일부는 제2 층간 절연막(142) 상에 편평하게 배치될 수 있다. 제1 무기막(191) 및 제2 무기막(193)의 일부는 제2 층간 절연막(142) 상에 댐(DAM1)으로부터 유기막 커버(CHC)를 향해 소정 너비로 편평하게 연장될 수 있다. 일 실시예에서, 상기 소정 너비는 약 100 μm 내지 150 μm 일 수 있다.
제1 무기막(191) 및 제2 무기막(193)의 각 가장자리들은 크랙 방지홀(CH)과 댐(DAM1) 사이에 위치할 수 있다. 자세하게는, 제2 층간 절연막(142)은 유기막 커버(CHC)와 댐(DAM1) 사이에 노출되고, 제1 무기막(191) 및 제2 무기막(193)의 일부는 상기 제2 층간 절연막(142)의 적어도 일부를 커버할 수 있다. 상기 제1 무기막(191) 및 제2 무기막(193)의 각 가장자리들의 적어도 일부는 제3 방향(Z)으로 중첩되거나, 중첩되지 않을 수 있다. 제1 무기막(191) 및 제2 무기막(193)의 각 가장자리들은 유기막 커버(CHC)로부터 소정 너비로 이격되어 배치될 수 있다. 일 실시예에서, 상기 소정 너비는 약 50μm 내지 100 μm 일 수 있다.
센서 전극층(SENL)은 봉지층(TFE) 상에 배치된다. 센서 전극층(SENL)은 사람 또는 물체의 터치를 감지하는 터치 전극층일 수 있다. 센서 전극층(SENL)은 봉지층(TFE) 상의 제3 버퍼막(BF3), 제3 버퍼막(BF3) 상의 센싱 배선(TL), 센싱 배선(TL) 상의 제1 센서 절연막(TINS1), 제1 센서 절연막(TINS1) 상의 센싱 전극(TE) 및 센싱 전극(TE) 상의 제2 센서 절연막(TINS2)을 포함할 수 있다.
센싱 배선(TL) 및 센싱 전극(TE)은 금속 재질을 포함할 수 있다. 상기 금속 재질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금을 포함할 수 있다.
표시 패널(200)은 크랙 방지홀(CH), 유기막 커버(CHC) 및 댐(DAM1)을 더 포함할 수 있다.
크랙 방지홀(CH)은 표시 패널(200)의 가장자리에 인접하도록 배치된다. 크랙 방지홀(CH)은 제1 층간 절연막(141), 제2 층간 절연막(142) 및 게이트 절연막(130)을 관통한다. 크랙 방지홀(CH)은 크랙이 전파되는 것을 방지할 수 있다.
유기막 커버(CHC)는 크랙 방지홀(CH)을 커버한다. 상기 유기막 커버(CHC)는 제1 유기막(150)과 동시에 형성되거나, 제1 유기막(150)의 일부일 수 있다. 유기막 커버(CHC)는 표시 패널(200)의 최외곽 가장자리로부터 내측으로 소정 간격만큼 이격되어 배치될 수 있다. 예를 들면, 상기 소정 간격은 약 80μm 내지 100μm일 수 있다. 유기막 커버(CHC)는 소정의 너비를 가지도록 배치될 수 있다. 예를 들면, 상기 소정의 너비는 약 20μm 내지 40μm 일 수 있다.
댐(DAM1)은 비표시 영역(NDA)에 봉지층(TFE)의 유기막(192)의 가장자리를 둘러싸도록 배치된다. 댐(DAM1)은 봉지층(TFE)의 유기막(192)이 넘치는 것을 방지한다. 댐(DAM1)은 제1 유기막(150)과 동일한 물질로 형성되는 제1 서브 댐(SDAM1), 제2 유기막(160)과 동일한 물질로 형성되는 제2 서브 댐(SDAM2) 및 뱅크(180)와 동일한 물질로 형성되는 제3 서브 댐(SDAM3)을 포함할 수 있다.
댐(DAM1)으로 인해 봉지층(TFE)의 유기막(192)의 끝 단은 표시 영역(DA)과 댐(DAM1) 사이에 배치될 수 있다. 제1 무기막(191)과 제2 무기막(193)은 댐(DAM1) 상에 배치될 수 있다. 제1 무기막(191)과 제2 무기막(193)은 댐(DAM1) 상에서 서로 접할 수 있다.
댐(DAM1)은 크랙 방지홀(CH) 및/또는 유기막 커버(CHC)보다 표시 패널(200)의 내측에 배치될 수 있다. 댐(DAM1)은 표시 패널(200)의 가장자리로부터 소정 간격만큼 이격되어 배치될 수 있다. 예를 들면, 상기 소정 간격은 약 285μm 내지 335μm일 수 있다.
도 8 및 도 9를 참조하면, 상술한 바와 같이, 정렬 마크(AM)는 비표시 영역(NDA)에 배치된다. 정렬 마크(AM)는 크랙 방지홀(CH)과 댐(DAM1) 사이에 배치될 수 있다. 일 실시예에서, 정렬 마크(AM)는 크랙 방지홀(CH)을 커버하는 유기막 커버(CHC) 및 댐(DAM1) 사이에 배치될 수 있다.
정렬 마크(AM)는 유기막 커버(CHC)와 댐(DAM1) 사이에 제1 너비(W1)로 배치될 수 있다. 상기 제1 너비(W1)는 유기막 커버(CHC)와 댐(DAM1) 사이의 제1 간격(G1)보다 작을 수 있다. 예를 들면, 상기 제1 간격(G1)은 약 180μm 내지 220μm이고, 상기 제1 너비(W1)는 약 50μm 내지 150μm일 수 있다. 또 다른 예를 들면, 상기 제1 간격(G1)은 약 190μm 내지 200μm이고, 상기 제1 너비(W1)는 약 70μm 내지 100μm일 수 있다. 제1 너비(W1)는 후술하는 제2 간격(G2)과 제3 간격(G3)의 합과 제1 간격(G1)의 차일 수 있다. 일 실시예에서, 정렬 마크(AM)는 제1 무기막(191) 및/또는 제2 무기막(193)의 가장자리와 댐(DAM1) 사이에 배치될 수 있다. 몇몇 실시예에서, 후술하는 제2 마크(AM2)는 제1 무기막(191) 및/또는 제2 무기막(193)의 가장자리와 댐(DAM1) 사이의 너비보다 넓게 배치되어 제1 무기막(191) 및/또는 제2 무기막(193)의 측면을 따라 일부가 흘러내리도록 배치될 수도 있다.
정렬 마크(AM)는 유기막 커버(CHC)로부터 제2 간격(G2)만큼 이격되어 배치될 수 있다. 상기 제2 간격(G2)은 제1 무기막(191)의 가장자리 및 제2 무기막(193)의 가장자리 중 적어도 하나와 유기막 커버(CHC) 사이의 간격일 수 있다. 예를 들면, 상기 제1 간격(G1)은 약 40μm 내지 60μm일 수 있다. 또 다른 예를 들면, 제2 간격(G2)은 약 50μm일 수 있다.
정렬 마크(AM)는 댐(DAM1)으로부터 제3 간격(G3)만큼 이격되어 배치될 수 있다. 일 실시예에서, 제3 간격(G3)은 제2 간격(G2)과 동일할 수 있다. 예를 들면, 제3 간격(G3)은 약 40μm 내지 60μm일 수 있다. 또 다른 예를 들면, 제3 간격(G3)은 약 50μm일 수 있다. 몇몇 실시예에서, 제3 간격(G3)은 제2 간격(G2)보다 크거나 작을 수 있다.
정렬 마크(AM)는 표시 패널(200)의 가장자리로부터 제4 간격(G4)만큼 이격되어 배치될 수 있다. 상기 표시 패널(200)의 가장자리는 기판(SUB)의 가장자리일 수 있다. 제4 간격(G4)은 제2 간격(G2) 및/또는 제3 간격(G3) 보다 클 수 있다. 제4 간격(G4)은 제1 간격(G1)보다 작을 수 있다. 예를 들면, 제4 간격(G4)은 약 160μm 내지 180μm일 수 있다.
정렬 마크(AM)는 표시 영역(DA)으로부터 제5 간격(G5)만큼 이격되어 배치될 수 있다. 제5 간격(G5)은 제1 간격(G1) 내지 제4 간격(G4) 보다 클 수 있다. 일 실시예에서, 제5 간격(G5)은 500μm 내지 600μm일 수 있다.
도 8 및 도 9를 참조하면, 상술한 바와 같이, 정렬 마크(AM)는 제1 마크(AM1) 및 제2 마크(AM2)를 포함할 수 있다.
제1 마크(AM1) 및 제2 마크(AM2)는 표시 패널(200)을 구성하는 복수의 층 중 서로 다른 두 층들 상에 각각 배치될 수 있다. 제2 마크(AM2)는 제1 마크(AM1)보다 상측에 배치될 수 있다. 일 실시예에서, 제1 마크(AM1)는 제1 층 상에 배치되고, 제2 마크(AM2)는 제1 층보다 위에 배치되는 제2 층 상에 배치될 수 있다. 상기 제2 층은 제1 층 상에 직접 배치될 수도 있고, 제1 층과 제2 층 사이에 적어도 하나의 다른 층이 배치될 수도 있다. 몇몇 실시예에서, 제2 층은 제1 층보다 아래에 위치하는 층일 수 있다. 몇몇 실시예에서, 제1 마크(AM1) 및 제2 마크(AM2)는 표시 패널(200)을 구성하는 복수의 층 중 동일한 층에 배치될 수도 있다.
제1 층은 표시 패널(200)을 구성하는 다른 층들 사이에 배치되는 층일 수 있다. 이에 따라, 제1 마크(AM1)는 표시 패널(200)을 구성하는 복수의 층들 사이에 배치되어 노출되지 않을 수 있다.
제2 층은 상면의 적어도 일부에 다른 층이 배치되지 않을 수 있다. 제2 층은 상면의 적어도 일부가 노출되는 층일 수 있다. 이에 따라, 제2 마크(AM2)는 상측으로 노출될 수 있다. 제2 층은 표시 패널(200)을 구성하는 복수의 층 중 최상층일 수 있다.
일 실시예에서, 제1 층은 게이트 절연막(130)이고, 제2 층은 제2 무기막(193)일 수 있다. 자세하게는, 제1 마크(AM1)는 게이트 절연막(130)과 제1 층간 절연막(141) 사이에 배치되고, 제2 마크(AM2)는 제2 무기막(193) 상에 상측으로 노출되도록 배치될 수 있다.
제1 층 및 제2 층 상에 배치되는 층과 정렬 마크(AM)는 동일한 물질을 포함할 수 있다. 정렬 마크(AM)는 정렬 마크(AM)가 배치되는 층 위에 배치되는 층과 함께 형성될 수 있다. 구체적으로, 제1 마크(AM1)와 제1 층 상에 배치되는 층은 함께 형성될 수 있고, 제2 마크(AM2)와 제2 층 상에 배치되는 층은 함께 형성될 수 있다. 상기 정렬 마크(AM)의 재질과 동일한 물질을 포함하는 층들은 차광층(BML), 액티브층(ACT), 게이트 전극(G), 소스 전극(S), 드레인 전극(D), 제1 전원 연결 배선(VSEL), 제1 전원 배선(VSSL), 제1 발광 전극(171) 및 제2 발광 전극(173), 센싱 배선(TL) 및 센싱 전극(TE) 중 적어도 하나일 수 있다. 상기 재질은, 예를 들면, 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 니켈(Ni), 구리(Cu) 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금과 같은 금속 재질을 포함할 수 있다. 정렬 마크(AM)는 단일층 또는 다중층일 수 있다. 일 실시예에서, 제1 마크(AM1)는 게이트 전극(G)과 함께 형성되고, 제2 마크(AM2)는 센싱 전극(TE) 또는 센싱 배선(TL)과 함께 형성될 수 있다.
도 8 및 도 9를 참조하면, 일 실시예에서, 복수의 제1 마크(AM1)와 복수의 제2 마크(AM2)는 제3 방향(Z)으로 서로 중첩되지 않도록 배치될 수 있다. 몇몇 실시예에서 제1 마크(AM1)와 제2 마크(AM2)는 제3 방향(Z)으로 서로 중첩되도록 배치될 수도 있다.
제1 마크(AM1)와 제2 마크(AM2)는 서로 번갈아 배치될 수 있다. 일 실시예에서, 2개의 제2 마크(AM2) 사이에 3개의 제1 마크(AM1)가 배치될 수 있다. 몇몇 실시예에서, 하나의 제2 마크(AM2)와 3개의 제1 마크(AM1)가 번갈아 배치될 수 있다.
상기 제1 마크(AM1)와 상기 제2 마크(AM2)는 제1 방향(X) 및/또는 제2 방향(Y)으로 이격되어 배치될 수 있다. 예를 들면, 복수의 제1 마크(AM1)와 복수의 제2 마크(AM2)들은 상호 100 μm 내지 300 μm 만큼 이격되어 배치될 수 있다. 제1 마크(AM1)와 제2 마크(AM2) 사이의 간격은 제1 마크(AM1)들 사이의 간격 또는 제2 마크(AM2)들 사이의 간격과 동일할 수 있다. 몇몇 실시예에서, 제1 마크(AM1)와 제2 마크(AM2) 사이의 간격은 제2 마크(AM2)들 사이의 간격 보다 클 수 있다.
제1 마크(AM1) 및 제2 마크(AM2)는, 예를 들면, 삼각형, 사각형, 마름모 또는 십자 등 다양한 형상을 가질 수 있다. 복수의 제1 마크(AM1)와 복수의 제2 마크(AM2)는 서로 다른 형상을 가질 수 있다. 제1 마크(AM1) 및/또는 제2 마크(AM2)의 각 길이는 너비보다 크거나 같을 수 있다.
제1 마크(AM1)와 제2 마크(AM2)는 서로 다른 크기를 가질 수 있다. 제2 마크(AM2)의 크기는 제1 마크(AM1)의 크기보다 클 수 있다. 자세하게는, 제2 마크(AM2)는 여러 배선들 또는 소자들이 배치되는 기판(SUB) 또는 박막 트랜지스터층(TFTL)보다 상대적으로 넓은 여유 공간을 가지는 봉지층(TFE)의 무기막 상에 형성되어 제1 마크(AM1)에 비해 크게 형성될 수 있다. 이에 따라, 제2 마크(AM2)는 제1 마크(AM1)보다 용이하게 인식될 수 있다. 제1 마크(AM1) 및 제2 마크(AM2)의 너비는 동일하나, 제1 마크(AM1)의 길이(L1)는 제2 마크(AM2)의 길이(L2)보다 작을 수 있다. 예를 들면, 제1 마크(AM1) 및 제2 마크(AM2)의 너비는 약 70μm 내지 100μm일 수 있다. 또 다른 예를 들면, 제1 마크(AM1)의 길이(L1)는 약 300μm 이하이고, 제2 마크(AM2)의 길이(L2)는 약 300μm 초과일 수 있다. 또 다른 예를 들면, 제2 마크(AM2)의 길이(L2)는 약 330μm 내지 360μm일 수 있다.
일 실시예에 따른 표시 장치(10)는 정렬 마크(AM)의 왜곡을 최소화할 수 있다. 자세하게는, 정렬 마크(AM)가 복수의 층들 사이에 배치되는 경우, 상기 복수의 층들의 경계로 인해 왜곡이 발생할 수 있다. 예를 들면, 제1 마크(AM1)가제1 무기막(191) 및/또는 제2 무기막(193)의 가장자리와 겹쳐지도록 형성될 경우, 제1 마크(AM1)의 왜곡으로 인해 카메라(VC)가 제1 마크(AM1)를 인식하기 어렵거나 오차가 발생하기 쉽다. 이때, 제2 마크(AM2)가 표시 모듈을 구성하는 복수의 층 중 최상층, 예를 들면, 제2 무기막(193) 상에 배치되는 경우, 카메라(VC)는 제2 마크(AM2)를 인식하여 오차를 보정할 수 있다. 제2 마크(AM2)는 상부로 노출되므로 다른 층들의 경계에 의한 왜곡이 최소화된다. 반면에, 제2 마크(AM2)는 제1 무기막(191) 및 제2 무기막(193) 상에 배치됨에 따라, 일부가 제1 무기막(191) 및 제2 무기막(193)의 측면을 따라 흘러내릴 수 있다. 이에 따라, 제2 마크(AM2) 역시 왜곡될 수 있다. 이 경우, 제1 마크(AM1)를 참조하여 제2 마크(AM2)의 왜곡에 따른 오차를 보정할 수 있다. 제1 마크(AM1)는 게이트 절연막(130) 등 위에 편평하게 배치되므로, 제2 마크(AM2)보다 흘러내림에 따른 왜곡이 잘 발생하지 않는다. 즉, 제1 마크(AM1) 및 제2 마크(AM2)는 상호 보완적으로 기능할 수 있다. 나아가, 카메라(VC)는 표시 패널(200)의 상면(또는 전면) 및/또는 하면(또는 배면)에 배치 가능하고, 제1 마크(AM1) 또는 제2 마크(AM2) 중 왜곡이 덜한 마크가 선택적으로 사용될 수 있다.
도 10은 다른 실시예에 따른 표시 장치의 표시 패널의 평면도이다.
도 10의 실시예는 정렬 마크(AM)가 기판(SUB)의 단변 및 장변을 따라 더 배치되는 점이 도 1 내지 도 9의 실시예와 상이하다.
도 10를 참조하면, 정렬 마크(AM)는 비표시 영역(NDA)의 코너들 사이의 제1 방향(X)의 단변 및 제2 방향(Y)의 장변에 더 배치될 수 있다.
일 실시예에서, 정렬 마크(AM)는 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3), 제4 코너(CR4), 제1 코너(CR1)와 제2 코너(CR2) 사이의 장변, 제3 코너(CR3)와 제4 코너(CR4) 사이의 장변 및 제4 코너(CR4)와 제1 코너(CR1) 사이의 단변에 배치될 수 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 정렬 마크(AM)는 단변 및/또는 장변에만 배치될 수도 있다.
코너들 사이에 배치되는 정렬 마크(AM)와 코너에 배치되는 정렬 마크(AM)는 서로 다른 기능을 수행할 수 있다. 예를 들면, 코너들 사이에 배치되는 정렬 마크(AM)는 접착 부재와 표시 패널(200)의 합착을 위해 사용되고, 코너에 배치되는 정렬 마크(AM)는 커버 윈도우(100)와 표시 패널(200)의 합착을 위해 사용될 수 있다. 상기 접착 부재는 OCA(Optically Clear Adhesive)를 포함할 수 있다.
정렬 마크(AM)의 형상, 크기, 종류 및 배치는 도 1 내지 도 7의 실시예와 실질적으로 동일하거나 유사하므로, 이하 중복되는 설명은 생략한다.
도 11 내지 도 14은 또 다른 실시예들에 따른 표시 장치의 표시 패널의 단면도이다.
도 11은 제1 마크(AM1)가 제2 층간 절연막(142) 상에 배치된 표시 패널(200)의 단면도이다. 도 12은 제1 마크(AM1)가 제1 층간 절연막(141) 상에 배치된 표시 패널(200)의 단면도이다. 도 13는 제1 마크(AM1)가 제1 버퍼막(BF1) 상에 배치된 표시 패널(200)의 단면도이다. 도 14은 제1 마크(AM1)가 제2 버퍼막(BF2) 상에 배치된 표시 패널(200)의 단면도이다.
도 11 내지 도 14의 실시예들은, 제1 마크(AM1)가 배치되는 층이 도 1 내지 도 9의 실시예와 상이하다.
도 11 내지 도 14를 참조하면, 제2 마크(AM2)는 제2 무기막(193) 상에 배치될 수 있다. 제2 마크(AM2)는 상측으로 노출되도록 배치될 수 있다. 제2 마크(AM2)는 센싱 전극(TE) 또는 센싱 배선(TL)의 재질 동일한 재질을 포함할 수 있다. 제2 마크(AM2)는 센싱 전극(TE) 또는 센싱 배선(TL)과 함께 형성될 수 있다.
도 11을 참조하면, 제1 마크(AM1)는 제2 층간 절연막(142) 상에 배치될 수 있다. 자세하게는, 제1 마크(AM1)는 제2 층간 절연막(142)과 제1 무기막(191) 사이에 배치될 수 있다. 제1 마크(AM1)는 소스 전극(S), 드레인 전극(D), 제1 연결 전극(ANDE), 제1 전원 연결 배선(VSEL) 또는 제1 전원 배선(VSSL)의 재질과 동일한 재질을 포함할 수 있다. 제1 마크(AM1)는 소스 전극(S), 드레인 전극(D), 제1 연결 전극(ANDE), 제1 전원 연결 배선(VSEL) 또는 제1 전원 배선(VSSL) 중 어느 하나와 함께 형성될 수 있다.
도 12을 참조하면, 제1 마크(AM1)는 제1 층간 절연막(141) 상에 배치될 수 있다. 자세하게는, 제1 마크(AM1)는 제1 층간 절연막(141)과 제2 층간 절연막(142) 사이에 배치될 수 있다. 제1 마크(AM1)는 커패시터 전극(CAE)의 재질과 동일한 재질을 포함할 수 있다. 제1 마크(AM1)는 커패시터 전극(CAE)과 함께 형성될 수 있다.
도 13를 참조하면, 제1 마크(AM1)는 제1 버퍼막(BF1) 상에 배치될 수 있다. 자세하게는, 제1 마크(AM1)는 제1 버퍼막(BF1)과 제2 버퍼막(BF2) 사이에 배치될 수 있다. 제1 마크(AM1)는 차광층(BML)의 재질과 동일한 재질을 포함할 수 있다. 제1 마크(AM1)는 차광층(BML)과 함께 형성될 수 있다.
도 14을 참조하면, 제1 마크(AM1)는 제2 버퍼막(BF2) 상에 배치될 수 있다. 자세하게는, 제1 마크(AM1)는 제1 버퍼막(BF1)과 게이트 절연막(130) 사이에 배치될 수 있다. 제1 마크(AM1)는 액티브층(ACT)의 재질과 동일한 재질을 포함할 수 있다. 제1 마크(AM1)는 액티브층(ACT)과 함께 형성될 수 있다. 정렬 마크(AM)의 형상, 크기, 종류 및 배치는 도 1 내지 도 8의 실시예와 실질적으로 동일하거나 유사하므로, 이하 중복되는 설명은 생략한다.
이하 도 15 내지 도 19에서 정렬 마크(AM)를 이용하는 표시 장치(10) 제조 방법에 대해 자세히 설명한다.
도 15는 표시 장치 제조 방법의 순서도이다. 도 16는 커버 윈도우 및 표시 패널을 준비하는 것을 도시한 도면이다. 도 17은 표시 패널을 벤딩하는 것을 도시한 도면이다. 도 18은 표시 패널과 커버 윈도우를 정렬하는 것을 도시한 도면이다. 도 19는 표시 패널과 커버 윈도우를 합착하는 것을 도시한 도면이다.
도 15 내지 도 19를 참조하면, 일 실시예에 따른 표시 장치(10) 제조 방법은 커버 윈도우(100) 및 표시 패널(200)을 준비하는 단계(S101); 전면부(210), 제1 방향(X)의 제1 벤딩 라인(BL1)을 기준으로 벤딩된 제1 측면부(220_1) 및 제1 방향(X)과 교차하는 제2 방향(Y)의 제2 벤딩 라인(BL2)을 기준으로 벤딩된 제2 측면부(220_2)를 형성하도록 표시 패널(200)을 벤딩하는 단계(S102); 제1 측면부(220_1)와 제2 측면부(220_2) 사이의 제1 코너(CR1)에 배치되는 표시 패널(200)의 정렬 마크(AM)를 인식하는 단계(S103); 커버 윈도우(100)와 표시 패널(200)의 정렬 여부를 판단하는 단계(S104); 및 커버 윈도우(100)와 표시 패널(200)을 합착하는 단계(S105)를 포함할 수 있다.
표시 장치(10) 제조 방법에 의해 제조되는 표시 장치(10)는 도 1 내지 도 12의 표시 장치(10)를 포함한다. 표시 장치(10) 제조 방법은 상기 실시예에 제한되지 않으며, 이하 도 16 내지 도 19를 참조하여 상기 단계들 중 적어도 하나가 생략되거나, 적어도 하나 이상의 다른 단계를 더 포함할 수 있다.
이하 도 16 내지 도 19를 참조하여, 표시 장치(10) 제조 방법에 대하여 자세히 설명한다.
도 16을 참조하면, 커버 윈도우(100) 및 표시 패널(200)이 준비될 수 있다. 일 실시예에서, 커버 윈도우(100)는 벤딩된 상태이고, 표시 패널(200)은 벤딩되기 전 상태일 수 있다. 커버 윈도우(100)는 전면부(110), 제1 측면부(120_1), 제2 측면부(120_2), 제3 측면부(120_3) 및 제4 측면부(120_4)를 가지도록 벤딩된 상태일 수 있다. 상기 표시 패널(200)의 벤딩되기 전 상태는 편평하게 펴진 상태일 수 있다. 몇몇 실시예에서, 표시 패널(200)만 먼저 준비될 수 있다. 몇몇 실시예에서, 커버 윈도우(100)는 표시 패널(200)은 벤딩하는 단계 또는 커버 윈도우(100)와 표시 패널(200)의 정렬 여부를 판단하는 단계에서 준비될 수도 있다. 도면에 도시되지는 않았으나, 커버 윈도우(100)와 표시 패널(200)은 이동 가능하게 배치되는 지그 또는 작업 테이블 등에 마련되어 이송될 수 있다.
도 17을 참조하면, 커버 윈도우(100)와 표시 패널(200)의 합착 전, 표시 패널(200)이 벤딩될 수 있다. 구체적으로, 표시 패널(200)은 상호 교차하는 2 이상의 벤딩 라인을 기준으로 벤딩될 수 있다. 일 실시예에서, 표시 패널(200)의 4 측은 두께 방향으로 벤딩될 수 있다. 구체적으로, 표시 패널(200)은 평탄부, 제1 방향(X)의 제1 벤딩 라인(BL1)을 기준으로 벤딩되는 제1 측면부(220_1), 제2 방향(Y)의 제2 벤딩 라인(BL2)을 기준으로 벤딩되는 제2 측면부(220_2), 제2 방향(Y)의 제3 벤딩 라인(BL3)을 기준으로 벤딩되는 제3 측면부(220_3) 및 제2 방향(Y)의 제4 벤딩 라인(BL4)을 기준으로 벤딩되는 제4 측면부(220_4)를 형성하도록 벤딩될 수 있다.
도 1 내지 도 7 및 도 18을 참조하면, 표시 패널(200)의 벤딩 후, 적어도 하나의 카메라(VC)에 의해 커버 윈도우(100)의 정렬 마크(AM_W) 및/또는 표시 패널(200)의 정렬 마크(AM)가 인식될 수 있다. 카메라(VC)는 표시 패널(200)의 상측 및/또는 하측에 배치되어 표시 패널(200)의 코너들에 배치된 정렬 마크(AM)를 인식할 수 있다. 예를 들면, 카메라(VC)는 표시 패널(200)의 제1 측면부(220_1)와 제2 측면부(220_2) 사이의 제1 코너(CR1)에 배치된 정렬 마크(AM)를 인식할 수 있다. 정렬 마크(AM)는 표시 패널(200)의 벤딩에 의한 왜곡이 덜한 기판(SUB)의 제1 코너(CR1), 제2 코너(CR2), 제3 코너(CR3) 및/또는 제4 코너(CR4)에 배치되어 카메라(VC)에 의해 용이하게 식별될 수 있다. 일 실시예에서, 상기 기판(SUB)의 코너들은 제1 측면부(220_1)와 제2 측면부(220_2) 사이, 제2 측면부(220_2)와 제3 측면부(220_3) 사이, 제3 측면부(220_3)와 제4 측면부(220_4) 사이 및 제4 측면부(220_4)와 제1 측면부(220_1) 사이의 영역일 수 있다. 몇몇 실시예에서, 상기 기판(SUB)의 코너들은 제1 측면부(220_1)와 제2 측면부(220_2), 제2 측면부(220_2)와 제3 측면부(220_3), 제3 측면부(220_3)와 제4 측면부(220_4) 및 제4 측면부(220_4)와 제1 측면부(220_1)에 걸쳐지는 영역일 수 있다.
인식된 정렬 마크(AM)에 기초하여, 커버 윈도우(100) 및/또는 표시 패널(200)이 올바른 위치에 위치하는지 여부가 판단될 수 있다. 예를 들면, 도시되지는 않았지만, 카메라(VC)들을 제어하는 제어부 등에 의해 기저장된 정렬 마크(AM) 또는 정렬 패턴과 인식된 표시 패널(200)의 정렬 마크(AM)의 일치 여부를 판단하여, 표시 패널(200)이 올바른 위치에 위치하는지 여부가 판단될 수 있다.
도 8, 도 9 및 도 18을 참조하면, 카메라(VC)는 제1 마크(AM1) 및 제2 마크(AM2)를 각각 인식할 수 있다. 일 실시예에서, 카메라(VC)는 표시 패널(200)의 상측 및/또는 하측에 배치되고, 제1 마크(AM1) 또는 제2 마크(AM2) 중 명확히 인식되는 마크가 표시 패널(200)의 정렬 여부 판단에 선택적으로 사용될 수 있다. 이에 따라, 보다 정확한 표시 패널(200)과 커버 윈도우(100)의 합착이 수행될 수 있다.
도 19를 참조하면, 커버 윈도우(100)의 정렬 마크(AM_W)와 표시 패널(200)의 정렬 마크(AM)가 정렬된 것으로 판단된 경우, 커버 윈도우(100) 및/또는 합착을 위한 위치로 이동되어 합착될 수 있다. 일 실시예에서, 표시 패널(200)의 위치가 고정되고, 커버 윈도우(100)가 합착을 위한 위치로 이동될 수 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 커버 윈도우(100)의 위치가 고정되고, 표시 패널(200)이 합착을 위한 위치로 이동될 수 있다. 몇몇 실시예에서, 커버 윈도우(100) 및 표시 패널(200) 모두가 합착을 위한 위치로 이동될 수 있다.
다양한 실시예에 따른 표시 장치 및 표시 장치 제조 방법은 정렬 마크의 인식을 용이하게 할 수 있다.
또한, 다양한 실시예에 따른 표시 장치 및 표시 장치 제조 방법은 정렬 마크의 왜곡을 최소화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
100: 커버 윈도우
200: 표시 패널
SUB: 기판
DA: 표시 영역
NDA: 비표시 영역

Claims (20)

  1. 전면부, 상기 전면부와 연결되고 제1 방향의 제1 벤딩 라인을 기준으로 벤딩되는 제1 측면부, 상기 전면부와 연결되고 상기 제1 방향과 교차하는 제2 벤딩 라인을 기준으로 벤딩되는 제2 측면부 및 상기 제1 측면부와 상기 제2 측면부에 사이에 배치되는 제1 코너를 포함하는 기판; 및
    상기 기판의 제1 코너에 배치되는 정렬 마크를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 정렬 마크는 상기 비표시 영역에 배치되는 표시 장치.
  3. 제2 항에 있어서,
    상기 비표시 영역은 상기 제1 측면부, 상기 제2 측면부 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 상기 전면부의 제1 코너를 지나는 표시 장치.
  4. 제3 항에 있어서,
    상기 정렬 마크는 상기 전면부의 상기 제1 코너의 비표시 영역에 배치되는 표시 장치.
  5. 제1 항에 있어서,
    상기 정렬 마크는 상기 제1 벤딩 라인과 상기 제2 벤딩 라인을 기준으로 내측에 배치되는 표시 장치.
  6. 제1 항에 있어서,
    상기 정렬 마크는 제1 코너의 가운데 영역에 배치되는 표시 장치.
  7. 제1 항에 있어서,
    상기 기판 상에 배치되는 복수의 층을 포함하고, 상기 정렬 마크는 상기 복수의 층 중 서로 다른 두 층에 각각 배치되는 제1 마크 및 제2 마크를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 복수의 층 중 적어도 한 층과 상기 정렬 마크는 동일한 물질을 포함하는 표시 장치.
  9. 제7 항에 있어서,
    상기 제1 마크는 상기 복수의 층의 제1 층에 배치되고, 상기 제2 마크는 상기 복수의 층의 제2 층에 배치되되, 상기 제2 층은 상기 제1 층보다 상측에 배치되는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 마크는 상기 복수의 층 사이에 배치되고, 상기 제2 마크는 상측으로 노출되도록 배치되는 표시 장치.
  11. 제7 항에 있어서,
    상기 복수의 층은 기판 상의 박막 트랜지스터층; 상기 박막 트랜지스터층 상의 발광 소자층; 및 상기 발광 소자층 상의 봉지층을 더 포함하고, 상기 제1 마크는 상기 박막 트랜지스터층에 배치되고, 상기 제2 마크는 상기 봉지층에 배치되는 표시 장치.
  12. 제11 항에 있어서,
    상기 박막 트랜지스터층은 활성층; 상기 활성층 상의 게이트 절연층; 상기 게이트 절연층 상의 게이트 전극; 상기 게이트 전극 상의 제1 층간 절연막을 포함하고, 상기 제1 마크는 상기 게이트 절연층과 상기 제1 층간 절연막 사이에 배치되는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 마크는 상기 게이트 전극과 동일한 물질을 포함하는 표시 장치.
  14. 제11 항에 있어서,
    상기 봉지층은 적어도 하나의 무기막을 포함하되, 상기 제2 마크는 상기 적어도 하나의 무기막 상에 배치되는 표시 장치.
  15. 제11 항에 있어서,
    상기 봉지층 상에 배치되고 센싱 전극을 포함하는 센서 전극층을 더 포함하고, 상기 센싱 전극 및 상기 제2 마크는 동일한 물질을 포함하는 표시 장치.
  16. 제7 항에 있어서,
    상기 복수의 층은 기판의 가장자리를 따라 형성되는 크랙 방지홀, 상기 크랙 방지홀을 커버하는 유기막 커버 및 상기 유기막 커버로부터 이격되어 배치되는 댐을 포함하되, 상기 정렬마크는 상기 유기막 커버와 상기 댐 사이에 배치되는 표시 장치.
  17. 제1 항에 있어서,
    상기 기판은 상기 전면부와 연결되고 제1 방향의 제3 벤딩라인을 기준으로 벤딩되는 제3 측면부 및 상기 전면부와 연결되고 상기 제2 방향의 제4 벤딩라인을 기준으로 벤딩되는 제4 측면부를 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 전면부와 상기 제1 측면부, 상기 제2 측면부, 상기 제3 측면부 및 상기 제4 측면부가 이루는 각도는 약 70° 내 120°인 표시 장치.
  19. 곡률을 가지는 코너들을 포함하고, 제1 방향의 제1 벤딩 라인 및 상기 제1 방향과 교차하는 제2 방향의 제2 벤딩 라인을 기준으로 벤딩되는 기판;
    상기 기판의 코너들에 배치되는 정렬 마크를 포함하는 표시 장치.
  20. 커버 윈도우 및 표시 패널을 준비하는 단계;
    전면부, 제1 방향의 제1 벤딩 라인을 기준으로 벤딩된 제1 측면부 및 상기 제1 방향과 교차하는 제2 방향의 제2 벤딩 라인을 기준으로 벤딩된 제2 측면부를 형성하도록 상기 표시 패널을 벤딩하는 단계;
    상기 제1 측면부와 상기 제2 측면부 사이의 제1 코너에 배치되는 상기 표시 패널의 정렬 마크를 인식하는 단계;
    상기 커버 윈도우와 상기 표시 패널의 정렬 여부를 판단하는 단계; 및
    상기 커버 윈도우와 상기 표시 패널을 합착하는 단계를 포함하는 표시 장치 제조 방법.
KR1020200073628A 2020-06-17 2020-06-17 표시 장치 및 표시 장치 제조 방법 KR20210156373A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200073628A KR20210156373A (ko) 2020-06-17 2020-06-17 표시 장치 및 표시 장치 제조 방법
US17/214,536 US12133424B2 (en) 2020-06-17 2021-03-26 Display device and method of manufacturing the display device
EP21178119.0A EP3926699A1 (en) 2020-06-17 2021-06-08 Display device and method of manufacturing the display device
CN202110666970.5A CN113809132A (zh) 2020-06-17 2021-06-16 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200073628A KR20210156373A (ko) 2020-06-17 2020-06-17 표시 장치 및 표시 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20210156373A true KR20210156373A (ko) 2021-12-27

Family

ID=76355242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200073628A KR20210156373A (ko) 2020-06-17 2020-06-17 표시 장치 및 표시 장치 제조 방법

Country Status (3)

Country Link
EP (1) EP3926699A1 (ko)
KR (1) KR20210156373A (ko)
CN (1) CN113809132A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812654B2 (en) 2020-09-03 2023-11-07 Samsung Display Co., Ltd. Lamination device, display device, and manufacturing method of the display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
US11094916B2 (en) * 2016-11-28 2021-08-17 Samsung Display Co., Ltd. Display device and method for manufacturing the same
KR102296074B1 (ko) * 2017-05-19 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102626885B1 (ko) * 2018-11-28 2024-01-19 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 조립 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812654B2 (en) 2020-09-03 2023-11-07 Samsung Display Co., Ltd. Lamination device, display device, and manufacturing method of the display device

Also Published As

Publication number Publication date
CN113809132A (zh) 2021-12-17
EP3926699A1 (en) 2021-12-22
US20210399070A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US11362159B2 (en) Display device having a bending region
US20240262072A1 (en) Display device and method for fabricating display device
US11449163B2 (en) Display device
US11515369B2 (en) Display device
EP3933930A1 (en) Display device and method for fabricating the same
US11552132B2 (en) Display device and method of manufacturing the same
EP3846217A1 (en) Display device
CN112186002A (zh) 显示设备
US20230100542A1 (en) Electronic device
US20230008148A1 (en) Display device
US20240341143A1 (en) Display device
US20220231110A1 (en) Display device
KR20210156373A (ko) 표시 장치 및 표시 장치 제조 방법
US12016195B2 (en) Display device including corner display having cutouts and dams
US11822744B2 (en) Display device
US12133424B2 (en) Display device and method of manufacturing the display device
CN114551532A (zh) 显示装置及制造该显示装置的方法
US11966130B2 (en) Display device and semiconductor substrate
KR20240144672A (ko) 표시 패널 및 표시 장치
KR20240144626A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20240126505A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN118676174A (zh) 显示面板及包括其的电子设备
KR20240133840A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN118695651A (zh) 显示面板以及显示装置
KR20230051391A (ko) 표시 장치의 제조장치 및 표시 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal