CN117112335B - 一种用于显卡连接的提示电路 - Google Patents

Abstract

本发明公开了一种用于显卡连接的提示电路，涉及电子设备领域，包括屏蔽控制器，所述屏蔽控制器包括采集单元、检测单元，所述采集单元用于采集独立显卡插接信号以及集成显卡和独立显卡的VGA连接状态信号，信号反馈到检测单元，检测单元检测后反馈屏蔽信号到集成显卡。

Description

一种用于显卡连接的提示电路

技术领域

本发明涉及电子设备领域，特别涉及一种用于显卡连接的提示电路。

背景技术

公开号：CN108572891A公开了显卡连接提示电路，可以在当前主板通过集成显卡与显示器连接时，检测是否有外接显卡接入，当有外接显卡接入时输出警示信息，以避免出现显示器无法正常显示。但通过独立显卡是否外接检测具有局限性，无法进行多屏使用或使用时需要关闭此电路，防止出现集成显卡被屏蔽的情况。

发明内容

针对上述技术问题，本发明的目的是提供一种用于显卡连接的提示电路 ，包括屏蔽控制器，所述屏蔽控制器包括采集单元、检测单元，所述采集单元用于采集独立显卡插接信号以及集成显卡和独立显卡的VGA连接状态信号，信号反馈到检测单元，检测单元检测后反馈屏蔽信号到集成显卡。

进一步的，所述检测单元包括第一连接引脚PA_1、第二连接引脚PA_2、第三连接引脚PA_3、第四连接引脚PA_4、第四三极管Q4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一三极管Q1、第二三极管Q2、第三MOS管Q3，所述第一连接引脚PA_1和第一三极管Q1基极、第一电阻R1一端连接，第一三极管Q1发射极和第三电阻R3一端、第二电阻R2一端连接，第一三极管Q1集电极和第二三极管Q2基极连接，第二三极管Q2发射极和第三MOS管Q3栅极、第四电阻R4一端连接，第三MOS管Q3漏极和第四三极管Q4发射极连接，第四三极管Q4基极和第三连接引脚PA_3、第五电阻R5一端连接，第四三极管Q4集电极和第四连接引脚PA_4、第六电阻R6一端连接，第三MOS管Q3源级和第七电阻R7一端、第八电阻R8一端连接，第七电阻R7另一端和第二连接引脚PA_2连接，第三电阻R3另一端、第二三极管Q2集电极和电源连接，第二电阻R2另一端、第一电阻R1另一端、第五电阻R5另一端、第六电阻R6另一端、第八电阻R8另一端和接地端连接。

进一步的，所述采集单元包括第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第五MOS管Q5、第六MOS管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9、第十MOS管Q10、第一连接端P1、第二连接端P2、第三连接端P3，所述第一连接端P1一端和第九电阻R9一端连接，第九电阻R9另一端和第五MOS管Q5漏极连接，第五MOS管Q5栅极和第二连接端P2、第十MOS管Q10栅极、第六MOS管Q6栅极连接，第五MOS管Q5源极和第十电阻R10一端、第二运算放大器U2反相端、第一运算放大器U1同相端连接，第一运算放大器U1输出端和第六MOS管Q6漏极连接，第六MOS管Q6源极和第十一电阻R11一端连接，第十一电阻R11另一端和第七三极管Q7集电极、第八三极管Q8基极连接，第七三极管Q7基极和第八三极管Q8集电极、第十三电阻R13一端、第九三极管Q9发射极连接，第十三电阻R13另一端和第十二电阻R12一端、第七三极管Q7发射极、第三运算放大器U3同相端连接，第九三极管Q9基极和第十MOS管Q10源极连接，第十MOS管Q10漏极和第二运算放大器U2输出端连接，第九三极管Q9集电极、第十二电阻R12另一端和电源连接，第十电阻R10另一端、第八三极管Q8发射极和接地端连接。

进一步的，所述采集单元还包括第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17，所述第十四电阻R14一端和第三运算放大器U3反相端、第十五电阻R15一端连接，第十五电阻R15另一端和电源、第十六电阻R16一端连接，第十六电阻R16另一端和第二运算放大器U2同相端、第一运算放大器U1反相端、第十七电阻R17一端连接，第十七电阻R17另一端、第十八电阻R18另一端和接地端连接。

进一步的，所述采集单元还包括第十八电阻R18，所述第十八电阻R18一端和第三运算放大器U3同相端连接，第十八电阻R18另一端和接地端连接。

进一步的，所述采集单元还包括第十九电阻R19，第十九电阻R19一端和第五MOS管Q5漏极连接，第十九电阻R19另一端和接地端连接。

进一步的，所述采集单元还包括第二十电阻R20，所述第二十电阻R20一端和第三运算放大器U3输出端连接，第二十电阻R20另一端和接地端连接。

进一步的，所述采集单元还包括第二十一电阻R21，所述第二十一电阻R21一端和第十MOS管Q10栅极连接，第二十一电阻R21另一端和接地端连接。

本发明与现有技术相比的有益效果是：

本发明可以防止仅通过检测独立显卡插件状态时出现双屏使用时自动屏蔽集成显卡的情况。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的屏蔽控制器结构示意图；

图2为本发明提供的检测单元结构示意图；

图3为本发明提供的采集单元结构示意图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明，应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

参阅附图1-3，本发明是一种用于显卡连接的提示电路 ，包括屏蔽控制器，所述屏蔽控制器包括采集单元、检测单元，所述采集单元用于采集独立显卡插接信号以及集成显卡和独立显卡的VGA连接状态信号，信号反馈到检测单元，检测单元检测后反馈屏蔽信号到集成显卡。

具体地，所述检测单元包括第一连接引脚PA_1、第二连接引脚PA_2、第三连接引脚PA_3、第四连接引脚PA_4、第四三极管Q4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一三极管Q1、第二三极管Q2、第三MOS管Q3，所述第一连接引脚PA_1和第一三极管Q1基极、第一电阻R1一端连接，第一三极管Q1发射极和第三电阻R3一端、第二电阻R2一端连接，第一三极管Q1集电极和第二三极管Q2基极连接，第二三极管Q2发射极和第三MOS管Q3栅极、第四电阻R4一端连接，第三MOS管Q3漏极和第四三极管Q4发射极连接，第四三极管Q4基极和第三连接引脚PA_3、第五电阻R5一端连接，第四三极管Q4集电极和第四连接引脚PA_4、第六电阻R6一端连接，第三MOS管Q3源级和第七电阻R7一端、第八电阻R8一端连接，第七电阻R7另一端和第二连接引脚PA_2连接，第三电阻R3另一端、第二三极管Q2集电极和电源连接，第二电阻R2另一端、第一电阻R1另一端、第五电阻R5另一端、第六电阻R6另一端、第八电阻R8另一端和接地端连接。

具体地，所述采集单元包括第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第五MOS管Q5、第六MOS管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9、第十MOS管Q10、第一连接端P1、第二连接端P2、第三连接端P3，所述第一连接端P1一端和第九电阻R9一端连接，第九电阻R9另一端和第五MOS管Q5漏极连接，第五MOS管Q5栅极和第二连接端P2、第十MOS管Q10栅极、第六MOS管Q6栅极连接，第五MOS管Q5源极和第十电阻R10一端、第二运算放大器U2反相端、第一运算放大器U1同相端连接，第一运算放大器U1输出端和第六MOS管Q6漏极连接，第六MOS管Q6源极和第十一电阻R11一端连接，第十一电阻R11另一端和第七三极管Q7集电极、第八三极管Q8基极连接，第七三极管Q7基极和第八三极管Q8集电极、第十三电阻R13一端、第九三极管Q9发射极连接，第十三电阻R13另一端和第十二电阻R12一端、第七三极管Q7发射极、第三运算放大器U3同相端连接，第九三极管Q9基极和第十MOS管Q10源极连接，第十MOS管Q10漏极和第二运算放大器U2输出端连接，第九三极管Q9集电极、第十二电阻R12另一端和电源连接，第十电阻R10另一端、第八三极管Q8发射极和接地端连接。

具体地，所述采集单元还包括第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17，所述第十四电阻R14一端和第三运算放大器U3反相端、第十五电阻R15一端连接，第十五电阻R15另一端和电源、第十六电阻R16一端连接，第十六电阻R16另一端和第二运算放大器U2同相端、第一运算放大器U1反相端、第十七电阻R17一端连接，第十七电阻R17另一端、第十八电阻R18另一端和接地端连接。

具体地，所述采集单元还包括第十八电阻R18，所述第十八电阻R18一端和第三运算放大器U3同相端连接，第十八电阻R18另一端和接地端连接。

具体地，所述采集单元还包括第十九电阻R19，第十九电阻R19一端和第五MOS管Q5漏极连接，第十九电阻R19另一端和接地端连接。

具体地，所述采集单元还包括第二十电阻R20，所述第二十电阻R20一端和第三运算放大器U3输出端连接，第二十电阻R20另一端和接地端连接。

具体地，所述采集单元还包括第二十一电阻R21，所述第二十一电阻R21一端和第十MOS管Q10栅极连接，第二十一电阻R21另一端和接地端连接。

本发明的采集单元有多个，分别采集集成显卡和独立显卡的VGA连接信号，以及独立显卡的插接信号，其中第一连接端P1用于采集显卡信号，第二连接端P2用于输入采集信号，第三连接端P3用于输出所对应的采集信号到检测单元，检测单元中第一连接引脚PA_1输入独立显卡插接信号，第二连接引脚PA_2输入独立显卡VGA连接信号，第三连接引脚PA_3输入集成显卡VGA连接信号，第四连接引脚PA_4则输出屏蔽信号到集成显卡；初始状态时，电源信号经第三电阻R3、第一三极管Q1、第一电阻R1回路后，在经第一三极管Q1、第二三极管Q2、第四电阻R4回路，第三MOS管Q3截止，当第二连接引脚PA_2输入信号时，信号经第七电阻R7反馈到第三MOS管Q3，此时第三MOS管Q3栅极到源极电位处于截止电位，若第一连接引脚PA_1存在信号输入时，信号反馈到第一三极管Q1，第一三极管Q1截止，第三MOS管Q3栅极到源极处于导通电位，第七电阻R7端的第二连接引脚PA_2信号经第三MOS管Q3、第四三极管Q4、第六电阻R6回路，第四连接引脚PA_4输出屏蔽信号，但当第三连接引脚PA_3也存在信号输入时，信号反馈到第四三极管Q4，第四三极管Q4仍处于截止状态，第四连接引脚PA_4无信号输出，也就是说当独立显卡插接后并且VGA连接正常时才对集成显卡进行屏蔽，当双显示器使用时，集成显卡也进行了VGA连接，此时无论第一连接引脚PA_1和第二连接引脚PA_2是否存在信号输入，均不屏蔽集成显卡，防止仅通过检测独立显卡插件状态时出现双屏使用时自动屏蔽集成显卡的情况。

考虑到不进行自动屏蔽后，对显卡采集信号与原自动屏蔽的信号输出后输入一致，让采集单元采集的信号不直接与检测单元进行连接，而是通过第二连接端P2输入自动屏蔽的采集信号后在采集第一连接端P1输入的信号，第三连接端P3输出到检测单元，第二连接端P2输入信号时，信号反馈到第五MOS管Q5，第五MOS管Q5导通，同时第二连接端P2信号也反馈到第六MOS管Q6和第十MOS管Q10，用于隔离信号输出状态，第一连接端P1采集到显卡的插接或连接信号时，信号经第九电阻R9、第五MOS管Q5反馈到第一运算放大器U1和第二运算放大器U2，第一运算放大器U1进行输出，第二运算放大器U2无输出，第一运算放大器U1输出的信号经第六MOS管Q6、第十一电阻R11、第八三极管Q8回路，若第三运算放大器U3处于输出状态时，第八三极管Q8导通使第七三极管Q7到第八三极管Q8回路，第三运算放大器U3不进行输出，当第一连接端P1并未采集到显卡的插接或连接信号时，第二运算放大器U2进行输出，第二运算放大器U2输出的信号经第十MOS管Q10、第九三极管Q9、第十三电阻R13反馈到第三运算放大器U3，第三运算放大器U3再次输出到第三连接端P3，在经上述检测单元电路完成第四连接引脚PA_4的信号输出，以此让自动屏蔽所输出的采集信号与采集单元进行衔接，替换原有的自动屏蔽功能。

考虑到集成后的供电和信号稳定采集单元中的第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17分压对第二运算放大器U2和第三运算放大器U3供电，去除供电参数的直接输入，通过分压进行调节，第十八电阻R18则防止第九三极管Q9无输入时第三运算放大器U3同相端信号回路，第十九电阻R19和第九电阻R9用于第一连接端P1输入的信号压降，第二十电阻R20用于第三运算放大器U3无输出时信号下拉，第二十一电阻R21用于第六MOS管Q6和第十MOS管Q10栅极回路。。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何标记视为限制所涉及的权利要求。

Claims (7)

1.一种用于显卡连接的提示电路 ，其特征在于，包括屏蔽控制器，所述屏蔽控制器包括采集单元、检测单元，所述采集单元用于采集独立显卡插接信号以及集成显卡和独立显卡的VGA连接状态信号，信号反馈到检测单元，检测单元检测后反馈屏蔽信号到集成显卡；

所述检测单元包括第一连接引脚、第二连接引脚、第三连接引脚、第四连接引脚、第四三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第一三极管、第二三极管、第三MOS管，所述第一连接引脚和第一三极管基极、第一电阻一端连接，第一三极管发射极和第三电阻一端、第二电阻一端连接，第一三极管集电极和第二三极管基极连接，第二三极管发射极和第三MOS管栅极、第四电阻一端连接，第三MOS管漏极和第四三极管发射极连接，第四三极管基极和第三连接引脚、第五电阻一端连接，第四三极管集电极和第四连接引脚、第六电阻一端连接，第三MOS管源级和第七电阻一端、第八电阻一端连接，第七电阻另一端和第二连接引脚连接，第三电阻另一端、第二三极管集电极和电源连接，第二电阻另一端、第一电阻另一端、第五电阻另一端、第六电阻另一端、第八电阻另一端和接地端连接。

2.根据权利要求1所述的用于显卡连接的提示电路，其特征在于，所述采集单元包括第一运算放大器、第二运算放大器、第三运算放大器、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第五MOS管、第六MOS管、第七三极管、第八三极管、第九三极管、第十MOS管、第一连接端、第二连接端、第三连接端，所述第一连接端一端和第九电阻一端连接，第九电阻另一端和第五MOS管漏极连接，第五MOS管栅极和第二连接端、第十MOS管栅极、第六MOS管栅极连接，第五MOS管源极和第十电阻一端、第二运算放大器反相端、第一运算放大器同相端连接，第一运算放大器输出端和第六MOS管漏极连接，第六MOS管源极和第十一电阻一端连接，第十一电阻另一端和第七三极管集电极、第八三极管基极连接，第七三极管基极和第八三极管集电极、第十三电阻一端、第九三极管发射极连接，第十三电阻另一端和第十二电阻一端、第七三极管发射极、第三运算放大器同相端连接，第九三极管基极和第十MOS管源极连接，第十MOS管漏极和第二运算放大器输出端连接，第九三极管集电极、第十二电阻另一端和电源连接，第十电阻另一端、第八三极管发射极和接地端连接。

3.根据权利要求2所述的用于显卡连接的提示电路，其特征在于，所述采集单元还包括第十四电阻、第十五电阻、第十六电阻、第十七电阻，所述第十四电阻一端和第三运算放大器反相端、第十五电阻一端连接，第十五电阻另一端和电源、第十六电阻一端连接，第十六电阻另一端和第二运算放大器同相端、第一运算放大器反相端、第十七电阻一端连接，第十七电阻另一端、第十八电阻另一端和接地端连接。

4.根据权利要求2所述的用于显卡连接的提示电路，其特征在于，所述采集单元还包括第十八电阻，所述第十八电阻一端和第三运算放大器同相端连接，第十八电阻另一端和接地端连接。

5.根据权利要求2所述的用于显卡连接的提示电路，其特征在于，所述采集单元还包括第十九电阻，第十九电阻一端和第五MOS管漏极连接，第十九电阻另一端和接地端连接。

6.根据权利要求2所述的用于显卡连接的提示电路，其特征在于，所述采集单元还包括第二十电阻，所述第二十电阻一端和第三运算放大器输出端连接，第二十电阻另一端和接地端连接。

7.根据权利要求2所述的用于显卡连接的提示电路，其特征在于，所述采集单元还包括第二十一电阻，所述第二十一电阻一端和第十MOS管栅极连接，第二十一电阻另一端和接地端连接。