CN117638808B - 高负载峰值动态响应电路 - Google Patents

Abstract

本发明公开了高负载峰值动态响应电路，包括第一电阻、第二电阻、第一运算放大器、第二电流采样芯片、第三数字电位器、第一连接端，所述第一运算放大器输出端与第一连接端连接，第一运算放大器反相端与第二电流采样芯片的三引脚、第一电阻一端连接，第一运算放大器同相端与第三数字电位器的十二引脚、十一引脚连接，第三数字电位器的十引脚与第二电阻一端连接，第二电流采样芯片的一引脚与电源连接，第二电流采样芯片的二引脚、第一电阻另一端、第二电阻另一端与接地端连接。

Description

高负载峰值动态响应电路

技术领域

本发明涉及电源电路技术领域，特别涉及一种高负载峰值动态响应电路。

背景技术

在PCI-E的设计规范中对硬件的超额取电有着严格的限制，而现有的电源厂商没有明确的规范进行应对，这就导致当显卡出现超额取电过高范围时会触发OCP过电流保护或直接断电等措施造成硬件出现损坏。还存在的问题是当显卡超额在PCI-E供电允许范围内时，其获得的超额功率的限制并非固定，而是随超额的持续时间呈反比，因此提出一种既可在超出范围内关闭电源对显卡的超额响应也可在一定持续时间范围内随其超额进行变化的一种高负载峰值动态响应电路。

发明内容

针对上述技术问题，本发明的目的是提供一种高负载峰值动态响应电路，响应电路包括第一电阻R1、第二电阻R2、第一运算放大器U1、第二电流采样芯片U2、第三数字电位器U3、第一连接端P1，所述第一运算放大器U1输出端与第一连接端P1连接，第一运算放大器U1反相端与第二电流采样芯片U2的三引脚、第一电阻R1一端连接，第一运算放大器U1同相端与第三数字电位器U3的十二引脚、十一引脚连接，第三数字电位器U3的十引脚与第二电阻R2一端连接，第二电流采样芯片U2的一引脚与电源连接，第二电流采样芯片U2的二引脚、第一电阻R1另一端、第二电阻R2另一端与接地端连接。

进一步，响应电路还包括第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第四运算放大器U4、第五运算放大器U5、第六运算放大器U6、第七运算放大器U7、第八运算放大器U8、第二连接端P2、第一电容C1、第一三极管Q1，所述第四运算放大器U4同相端与第一电阻R1一端连接，第四运算放大器U4输出端与第一三极管Q1基极连接，第一三极管Q1发射极与第三电阻R3一端连接，第三电阻R3另一端与第一电容C1一端、第四电阻R4一端、第五运算放大器U5同相端连接，第五运算放大器U5反相端与第五电阻R5一端连接，第五电阻R5另一端与第五运算放大器U5输出端、第六电阻R6一端连接，第六电阻R6另一端与第七电阻R7一端、第六运算放大器U6反相端连接，第六运算放大器U6同相端与第八电阻R8一端、第九电阻R9一端连接，第九电阻R9另一端与第十电阻R10一端、第十一电阻R11一端连接，第六运算放大器U6输出端与第七电阻R7另一端、第八运算放大器U8反相端连接，第八运算放大器U8同相端与第七运算放大器U7输出端、第一运算放大器U1同相端连接，第七运算放大器U7同相端与第十二电阻R12一端、第十三电阻R13一端连接，第十三电阻R13另一端与第四运算放大器U4反相端、第二连接端P2连接，第八运算放大器U8输出端与第十五电阻R15一端、第三数字电位器U3的五引脚、第十五电阻R15一端连接，第三数字电位器U3的三引脚与第十四电阻R14一端连接，第一三极管Q1集电极、第十电阻R10另一端与电源连接，第八电阻R8另一端、第一电容C1另一端、第四电阻R4另一端、第十四电阻R14另一端、第十五电阻R15另一端与接地端连接。

进一步，还包括中断电路，所述中断电路包括第十六电阻R16、第十七电阻R17、第三连接端P3、第四连接端P4、第二MOS管Q2，所述第三连接端P3与第二MOS管Q2栅极连接，第二MOS管Q2源极与第十六电阻R16一端、第十七电阻R17一端连接，第十七电阻R17另一端与电源连接，第二MOS管Q2漏极与第四连接端P4连接，第四连接端P4与第三数字电位器U3的三引脚连接，第十六电阻R16另一端与接地端连接。

进一步，所述响应电路还包括第二电容C2，所述第二电容C2一端与第二电流采样芯片U2的一引脚、电源连接，第二电容C2另一端与接地端连接。

进一步，所述中断电路还包括第十八电阻R18，所述第十八电阻R18一端与第二MOS管Q2栅极连接，第十八电阻R18另一端与接地端连接。

进一步，还包括脉冲调节电路，所述脉冲调节电路与第三数字电位器U3的四引脚连接。

进一步，还包括DC-DC调节电路，所述DC-DC调节电路与第二连接端P2连接。

本发明与现有技术相比的有益效果是：

本发明可以防止显卡的峰值功耗超出取电标准，同时在TDP允许下，可以让显卡的超额功率随持续时间变化进行改变。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的响应电路结构图。

图2为本发明提供的中断电路结构图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明，应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

考虑到对于PCI-E的显卡峰值功耗超出取电标准一定范围后导致发热甚至出发OCP过流保护等措施，在电源芯片供电时通过第二电流采样芯片U2的四引脚和五引脚进行采样供电电流，电流信号经第一电阻R1转换为电压信号后反馈到第一运算放大器U1，第一运算放大器U1同相端设置超出额定功耗一定范围的参考信号，信号经第三数字电位器U3和第二电阻R2进行转换为电压后输入到第一运算放大器U1同相端，第一连接端P1表为过载信号与第一运算放大器U1输出端连接，当PCI-E的显卡取电超出电源芯片提供的额定功耗一定范围后，第一运算放大器U1输出信号到第一连接端P1，电源芯片关闭超额响应或进入恒流模式，降低硬件的损坏风险。

考虑到根据TDP的设定，当采用不同档位的显卡时，其供电设定并非唯一，例当采用800W的TDP显卡时，如瞬时功耗的持续时间在120微妙内，则允许倍数超额取电，但在该范围内显卡可获得的超额功率又与持续时长呈反比，当持续时间越长时其电源为显卡提供的峰值功耗越低，反之则越高，因此第一电阻R1转换第二电流采样芯片U2采样电流时，也将信号反馈到第四运算放大器U4，第四运算放大器U4的反相端设置额定功耗所对应的电压信号，当超出额定功耗时，第四运算放大器U4进行输出，第四运算放大器U4输出时信号经第一三极管Q1放大以及第三电阻R3和第一电容C1后反馈到第五运算放大器U5，第五运算放大器U5随第三电阻R3和第一电容C1积分后跟随输出到第六运算放大器U6，第六运算放大器U6同相端设置电源超额供电的最大倍数额定功率，信号由第十电阻R10、第十一电阻R11分压设置，在经第九电阻R9反馈到第六运算放大器U6，第六运算放大器U6差分后输出到第八运算放大器U8，同时第二连接端P2输入的额定功耗所对应的电压信号先经第十三电阻R13和第十二电阻R12后反馈到第七运算放大器U7，第十三电阻R13和第十二电阻R12也用于降低第七运算放大器U7输出的失真范围，初始状态时，当显卡并未超额取电时，因第六运算放大器U6输出到第八运算放大器U8使第八运算放大器U8输出调节第三数字电位器U3，第三数字电位器U3调节第三数字电位器U3和第二电阻R2对第七运算放大器U7的负反馈比例，同时反馈到第八运算放大器U8，当超额取电处于持续时间范围内时，第五运算放大器U5随第四运算放大器U4、第三电阻R3和第一电容C1输出到第六运算放大器U6，第六运算放大器U6输出使第八运算放大器U8下调第三数字电位器U3，降低额定供电的最大倍数直至相等第一运算放大器U1进行输出，让超额功率随持续时间进行变化，同时也会在起始处于超额时第一运算放大器U1直接输出过载信号。

考虑到不同厂商的显卡存在不同功耗模式，当低功耗运行时通过第三连接端P3输入信号到第二MOS管Q2，第二MOS管Q2输出到第四连接端P4控制第三数字电位器U3进行中断，而第三数字电位器U3的四引脚通过脉冲调节电路输入高频检测信号或使用电源，第二连接端P2可通过DC-DC可调电路或分压的方式设置固定参考信号，第二电容C2用于第二电流采样芯片U2旁路储能，防止采用高精度IC时出现压降。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何标记视为限制所涉及的权利要求。

Claims (1)

1.一种高负载峰值动态响应电路，其特征在于，所述响应电路包括第一电阻、第二电阻、第一运算放大器、第二电流采样芯片、第三数字电位器、第一连接端，所述第一运算放大器输出端与第一连接端连接，第一运算放大器反相端与第二电流采样芯片的三引脚、第一电阻一端连接，第一运算放大器同相端与第三数字电位器的十二引脚、十一引脚连接，第三数字电位器的十引脚与第二电阻一端连接，第二电流采样芯片的一引脚与电源连接，第二电流采样芯片的二引脚、第一电阻另一端、第二电阻另一端与接地端连接；

所述响应电路还包括第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第四运算放大器、第五运算放大器、第六运算放大器、第七运算放大器、第八运算放大器、第二连接端、第一电容、第一三极管，所述第四运算放大器同相端与第一电阻一端连接，第四运算放大器输出端与第一三极管基极连接，第一三极管发射极与第三电阻一端连接，第三电阻另一端与第一电容一端、第四电阻一端、第五运算放大器同相端连接，第五运算放大器反相端与第五电阻一端连接，第五电阻另一端与第五运算放大器输出端、第六电阻一端连接，第六电阻另一端与第七电阻一端、第六运算放大器反相端连接，第六运算放大器同相端与第八电阻一端、第九电阻一端连接，第九电阻另一端与第十电阻一端、第十一电阻一端连接，第六运算放大器输出端与第七电阻另一端、第八运算放大器反相端连接，第八运算放大器同相端与第七运算放大器输出端、第一运算放大器同相端连接，第七运算放大器同相端与第十二电阻一端、第十三电阻一端连接，第十三电阻另一端与第四运算放大器反相端、第二连接端连接，第八运算放大器输出端与第十五电阻一端、第三数字电位器的五引脚、第十五电阻一端连接，第三数字电位器的三引脚与第十四电阻一端连接，第一三极管集电极、第十电阻另一端与电源连接，第八电阻另一端、第一电容另一端、第四电阻另一端、第十一电阻、第十二电阻、第十四电阻另一端、第十五电阻另一端与接地端连接；

还包括中断电路，所述中断电路包括第十六电阻、第十七电阻、第三连接端、第四连接端、第二MOS管，所述第三连接端与第二MOS管栅极连接，第二MOS管源极与第十六电阻一端、第十七电阻一端连接，第十七电阻另一端与电源连接，第二MOS管漏极与第四连接端连接，第四连接端与第三数字电位器的三引脚连接，第十六电阻另一端与接地端连接；

所述响应电路还包括第二电容，所述第二电容一端与第二电流采样芯片的一引脚、电源连接，第二电容另一端与接地端连接；

所述中断电路还包括第十八电阻，所述第十八电阻一端与第二MOS管栅极连接，第十八电阻另一端与接地端连接；

还包括脉冲调节电路，所述脉冲调节电路与第三数字电位器的四引脚连接；

还包括DC-DC调节电路，所述DC-DC调节电路与第二连接端连接。