JP6746958B2 - レベル変換回路及び投影装置 - Google Patents
レベル変換回路及び投影装置 Download PDFInfo
- Publication number
- JP6746958B2 JP6746958B2 JP2016040142A JP2016040142A JP6746958B2 JP 6746958 B2 JP6746958 B2 JP 6746958B2 JP 2016040142 A JP2016040142 A JP 2016040142A JP 2016040142 A JP2016040142 A JP 2016040142A JP 6746958 B2 JP6746958 B2 JP 6746958B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- interface circuit
- transistor
- power
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3141—Constructional details thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Multimedia (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Projection Apparatus (AREA)
Description
外部接続機器のインターフェース回路の電気的な入出力特性に応じた電源電圧を供給する外部インターフェース用電源部と、
内部インターフェース回路の電気的な入出力特性に応じた電源電圧を供給する内部インターフェース用電源部と、
前記外部接続機器からの電源信号に応じて前記外部インターフェース用電源部への電源供給を制御する電源スイッチ部と、
前記外部接続機器のインターフェース回路と前記内部インターフェース回路との導通を制御する切替スイッチ部と、
を備え、
前記外部接続機器からの電源信号が前記電源スイッチ部に入力されると、前記内部インターフェース用電源部から前記外部インターフェース用電源部へ電源供給を行い、
前記切替スイッチ部は、前記電源スイッチ部によって内部インターフェース用電源を前記外部インターフェース用電源部へ電源供給されている場合に動作可能状態であることを特徴とする。
図1は、投影装置及びレベル変換回路の機能構成を示す図である。
なお、図2では、ディスチャージ用の抵抗、電源投入時の極性を決めるための抵抗、補助用のコンデンサ、保護用のダイオード等は省略しており、これらは設計上適宜追加することが望ましい。
内部インターフェース回路11は、外部インターフェース回路20からDATA信号ラインにて送信されるDATA信号を受信し、外部インターフェース回路20へ応答信号をDATA信号ラインにて送信するDATA端子と、外部インターフェース回路20からCLK信号ラインにて送信されるCLK信号を受信するCLK端子とを有している。
FET1031は、ゲート端子とインバータ1033の出力端子とが電気的に接続され、ソース端子と外部インターフェース回路20のDATA端子とが電気的に接続され、ドレイン端子と内部インターフェース回路11のDATA端子とが電気的に接続されている。FET1032は、ゲート端子とインバータ1034の出力端子とが電気的に接続され、ソース端子と外部インターフェース回路20のCLK端子とが電気的に接続され、ドレイン端子と内部インターフェース回路11のCLK端子とが電気的に接続されている。
インバータ1033は、入力端子と外部インターフェース回路20のDATA端子とが電気的に接続され、出力端子とFET1031のゲート端子とが電気的に接続されている。インバータ1034は、入力端子と外部インターフェース回路20のCLK端子とが電気的に接続され、出力端子とFET1032のゲート端子とが電気的に接続されている。
投影装置1と外部接続機器2とが電気的に接続されると、外部インターフェース回路20のV3端子から外部インターフェース回路20内の電源電圧を基準としたハイ・レベルの電源信号V3が出力される。トランジスタ1003にハイ・レベルの電源信号V3が入力されると、電流経路としては、高位側電源である内部インターフェース用電源V1から抵抗1002とトランジスタ1003を介してGNDに流れる。これにより、トランジスタ1001のベース端子に印加される電圧レベルが、内部インターフェース用電源V1を基準としたハイ・レベルからロー・レベルに変位する。すなわち、トランジスタ1003からトランジスタ1001へ内部インターフェース用電源V1を基準としたロー・レベル信号が出力される。これにより、トランジスタ1001のエミッタ端子からコレクタ端子へ電流が流れる。すなわち、トランジスタ1001はエミッタ端子とコレクタ端子が非導通状態(OFF状態)から導通状態(ON状態)へ遷移する。これにより、内部インターフェース用電源V1の電源電圧が外部インターフェース用電源V2へ供給される。
このように、切替スイッチ部103は、電源スイッチ部100によって外部インターフェース用電源部102へ電源供給されている場合に動作可能状態とすることで、外部接続機器2が電気的に接続されていない場合には、外部インターフェース用電源部102と切替スイッチ部103とへの電源供給を遮断することが出来るので、無駄な電力消費を抑えることが出来るとともに、外部接続機器2が電気的に接続されている場合には、外部インターフェース回路20に供給される電源電圧の安定性が十分でない場合であっても、信号波形の振幅や信号波形の最大値が時間的に変動することはなく、簡易な構成により機器間の通信を安定的に行うことが出来る。
そのため、電源スイッチ部100は、外部接続機器2が電気的に接続されていない場合には、確実に外部インターフェース用電源部102への電源供給を遮断することが出来るので、無駄な電力消費を抑えることが出来る。さらに、外部接続機器2が電気的に接続されている場合には、確実に外部インターフェース用電源部102への電源供給を行うことが出来る。これにより、無駄な電力消費を抑えることが出来る。
これにより、外部インターフェース回路20からのハイ・レベル出力やロー・レベル出力を、内部インターフェース用電源V1を基準としたロー・レベル電圧や内部インターフェース用電源V1を基準としたハイ・レベル電圧として内部インターフェース回路10に入力されるので、外部インターフェース回路20に供給される電源電圧の安定性が十分でない場合であっても、信号波形の振幅や信号波形の最大値が時間的に変動することはなく、簡易な構成により機器間の通信を安定的に行うことが出来る。
これにより、電源スイッチ部100により、外部接続機器2が電気的に接続されていない場合には、確実に外部インターフェース用電源部102への電源供給を遮断することが出来るので、無駄な電力消費を抑えることが出来る。さらに、外部接続機器2が電気的に接続されている場合には、確実に外部インターフェース用電源部102への電源供給を行うことが出来る。これにより、無駄な電力消費を抑えることが出来る。
さらに、外部インターフェース回路20からのハイ・レベル出力やロー・レベル出力を、内部インターフェース用電源V1を基準としたロー・レベル電圧や内部インターフェース用電源V1を基準としたハイ・レベル電圧として内部インターフェース回路10に入力されるので、外部インターフェース回路20に供給される電源電圧の安定性が十分でない場合であっても、信号波形の振幅や信号波形の最大値が時間的に変動することはなく、簡易な構成により機器間の通信を安定的に行うことが出来る。
例えば、トランジスタ1001とトランジスタ1003は、バイポーラトランジスタとしたが、これに限定されるものでなく、FET(Field effect transistor)やロードスイッチ等、電源信号V3の入力に応じてスイッチとして動作するものであればよい。また、電源スイッチ部100が、電源信号V3が入力されることにより内部インターフェース用電源V1と外部インターフェース用電源V2の接続先端子とを導通するスイッチとして動作するものであれば、トランジスタ1001はNPN型、トランジスタ1003をPNP型にしてもよいし、電源信号V3への応答極性を反転させてもよいし、電源スイッチ部100を構成するトランジスタの段数を変更してもよい。
これにより、外部インターフェース回路20に供給される電源電圧の安定性が十分でない場合であっても、信号波形の振幅や信号波形の最大値が時間的に変動することはなく、簡易な構成により機器間の通信を安定的に行うことが出来る。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
<請求項1>
外部接続機器のインターフェース回路の電気的な入出力特性に応じた電源電圧を供給する外部インターフェース用電源部と、
内部インターフェース回路の電気的な入出力特性に応じた電源電圧を供給する内部インターフェース用電源部と、
外部機器からの電気信号に応じて前記外部インターフェース用電源部への電源供給を制御する電源スイッチ部と、
前記外部接続機器のインターフェース回路と前記内部インターフェース回路との導通を制御する切替スイッチ部と、
を備え、
前記切替スイッチ部は、前記電源スイッチ部によって前記外部インターフェース用電源部へ電源供給されている場合に動作可能状態であることを特徴とするレベル変換回路。
<請求項2>
前記電源スイッチ部は、前記電気信号に応じて前記外部インターフェース用電源部へ電源供給するトランジスタ部を備えることを特徴とする請求項1に記載のレベル変換回路。
<請求項3>
前記トランジスタ部は、
前記電気信号を受け、前記電気信号の極性に応じて電気信号を出力する第一のトランジスタと、
前記第一のトランジスタと電気的に接続され、前記第一のトランジスタが出力する電気信号に応じて前記外部インターフェース用電源部へ電源供給する第二のトランジスタと、
を備えることを特徴とする請求項2に記載のレベル変換回路。
<請求項4>
前記切替スイッチ部は、前記外部接続機器のインターフェース回路からの電気信号が負極性の場合に前記外部接続機器のインターフェース回路と前記内部インターフェース回路とを導通することを特徴とする請求項1〜3のいずれか一項に記載のレベル変換回路。
<請求項5>
前記切替スイッチ部は、
前記外部接続機器のインターフェース回路からの電気信号を受け、当該電気信号の極性を反転した極性の電気信号を出力するインバータと、
前記インバータと電気的に接続され、前記インバータが出力する電気信号に応じて前記外部接続機器のインターフェース回路と前記内部インターフェース回路とを導通するトランジスタと、
を備えることを特徴とする請求項1〜4のいずれか一項に記載のレベル変換回路。
<請求項6>
請求項1〜5のいずれか一項に記載のレベル変換回路を備えることを特徴とする投影装置。
10 レベル変換回路
11 内部インターフェース回路
100 電源スイッチ部
1001 トランジスタ
1002 抵抗
1003 トランジスタ
101 内部インターフェース用電源部
1011 抵抗
1012 抵抗
102 外部インターフェース用電源部
1021 抵抗
1022 抵抗
103 切替スイッチ部
1031 FET
1032 FET
1033 インバータ
1034 インバータ
1035 抵抗
1036 抵抗
1037 抵抗
1038 抵抗
2 外部接続機器
20 外部インターフェース回路
Claims (7)
- 装置に搭載されるレベル変換回路であって、
外部接続機器のインターフェース回路の電気的な入出力特性に応じた電源電圧を供給する外部インターフェース用電源部と、
内部インターフェース回路の電気的な入出力特性に応じた電源電圧を供給する内部インターフェース用電源部と、
前記外部接続機器からの電源信号に応じて前記外部インターフェース用電源部への電源供給を制御する電源スイッチ部と、
前記外部接続機器のインターフェース回路と前記内部インターフェース回路との導通を制御する切替スイッチ部と、
を備え、
前記外部接続機器からの電源信号が前記電源スイッチ部に入力されると、前記内部インターフェース用電源部から前記外部インターフェース用電源部へ電源供給を行い、
前記切替スイッチ部は、前記電源スイッチ部によって内部インターフェース用電源を前記外部インターフェース用電源部へ電源供給されている場合に動作可能状態であることを特徴とするレベル変換回路。 - 前記電源スイッチ部は、前記電源信号に応じて前記外部インターフェース用電源部へ電源供給するトランジスタ部を備えることを特徴とする請求項1に記載のレベル変換回路。
- 前記トランジスタ部は、
前記電源信号を受け、前記電源信号の極性に応じて電気信号を出力する第一のトランジスタと、
前記第一のトランジスタと電気的に接続され、前記第一のトランジスタが出力する電気信号に応じて前記外部インターフェース用電源部へ電源供給する第二のトランジスタと、を備えることを特徴とする請求項2に記載のレベル変換回路。 - 前記切替スイッチ部は、前記外部接続機器のインターフェース回路からの電気信号が負極性の場合に前記外部接続機器のインターフェース回路と前記内部インターフェース回路とを導通することを特徴とする請求項1〜3のいずれか一項に記載のレベル変換回路。
- 前記切替スイッチ部は、
前記外部接続機器のインターフェース回路からのデータ信号またはクロック信号を受け、当該データ信号または当該クロック信号の極性を反転した極性の電気信号を出力するインバータと、
前記インバータと電気的に接続され、前記インバータが出力する電気信号に応じて前記外部接続機器のインターフェース回路と前記内部インターフェース回路とを導通するトランジスタと、
を備えることを特徴とする請求項1〜4のいずれか一項に記載のレベル変換回路。 - 前記切替スイッチ部は、
前記第二のトランジスタが出力する電気信号の電圧に応じて前記外部接続機器のインターフェース回路と前記内部インターフェース回路とを導通するトランジスタと、
を備えることを特徴とする請求項3に記載のレベル変換回路。 - 請求項1〜6のいずれか一項に記載のレベル変換回路を備えることを特徴とする投影装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015040878 | 2015-03-03 | ||
JP2015040878 | 2015-03-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016167807A JP2016167807A (ja) | 2016-09-15 |
JP2016167807A5 JP2016167807A5 (ja) | 2019-04-11 |
JP6746958B2 true JP6746958B2 (ja) | 2020-08-26 |
Family
ID=56850484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016040142A Active JP6746958B2 (ja) | 2015-03-03 | 2016-03-02 | レベル変換回路及び投影装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10102791B2 (ja) |
JP (1) | JP6746958B2 (ja) |
CN (1) | CN105939157B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105939157B (zh) * | 2015-03-03 | 2019-08-06 | 卡西欧计算机株式会社 | 电平变换电路以及投影装置 |
US11079799B2 (en) * | 2016-05-04 | 2021-08-03 | Hewlett-Packard Development Company, L.P. | Mateable computing devices |
JP2019168518A (ja) * | 2018-03-22 | 2019-10-03 | カシオ計算機株式会社 | 液晶制御回路、電子時計、及び液晶制御方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2142891Y (zh) * | 1992-08-29 | 1993-09-29 | 国营彭县汽车队 | 汽车电子点火正时器 |
JP2565076B2 (ja) * | 1993-03-31 | 1996-12-18 | 日本電気株式会社 | 半導体装置 |
JPH08241240A (ja) * | 1995-03-03 | 1996-09-17 | Toshiba Corp | コンピュータシステム |
US5691654A (en) * | 1995-12-14 | 1997-11-25 | Cypress Semiconductor Corp. | Voltage level translator circuit |
CN1177857A (zh) * | 1996-04-23 | 1998-04-01 | 摩托罗拉公司 | 双向电压变换器 |
US6154845A (en) * | 1998-09-11 | 2000-11-28 | Intel Corporation | Power failure safe computer architecture |
JP2000307413A (ja) * | 1999-04-19 | 2000-11-02 | Sony Corp | 電圧変換回路及び通信回路網 |
KR100660738B1 (ko) * | 2000-03-17 | 2006-12-22 | 깃세이 야쿠힌 고교 가부시키가이샤 | 글루코피라노실록시 벤질벤젠 유도체, 그것을 함유하는의약조성물 및 그 제조중간체 |
US6781415B2 (en) * | 2001-11-27 | 2004-08-24 | Fairchild Semiconductor Corporation | Active voltage level bus switch (or pass gate) translator |
JP3807406B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US7093144B2 (en) * | 2004-02-25 | 2006-08-15 | Analog Devices, Inc. | Signal transfer across a voltage domain boundary |
CN101336514B (zh) * | 2006-03-30 | 2011-03-16 | 深圳Tcl新技术有限公司 | 使用可选择信号电压的通信电路 |
JP2011120158A (ja) * | 2009-12-07 | 2011-06-16 | Renesas Electronics Corp | 半導体装置及び電源スイッチ回路 |
CN203225733U (zh) * | 2013-03-21 | 2013-10-02 | 重庆徐港电子有限公司 | 单通道双向逻辑电平转换器 |
CN104331144A (zh) * | 2014-10-14 | 2015-02-04 | 南方电网科学研究院有限责任公司 | 一种实现电力终端低功耗的方法 |
CN105939157B (zh) * | 2015-03-03 | 2019-08-06 | 卡西欧计算机株式会社 | 电平变换电路以及投影装置 |
-
2016
- 2016-01-06 CN CN201610007094.4A patent/CN105939157B/zh active Active
- 2016-02-17 US US15/046,208 patent/US10102791B2/en active Active
- 2016-03-02 JP JP2016040142A patent/JP6746958B2/ja active Active
-
2018
- 2018-09-14 US US16/132,141 patent/US10748470B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN105939157A (zh) | 2016-09-14 |
US20160259395A1 (en) | 2016-09-08 |
CN105939157B (zh) | 2019-08-06 |
US10748470B2 (en) | 2020-08-18 |
US20190012953A1 (en) | 2019-01-10 |
US10102791B2 (en) | 2018-10-16 |
JP2016167807A (ja) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6746958B2 (ja) | レベル変換回路及び投影装置 | |
US20100045117A1 (en) | Protection device for a power source and power unit using same | |
US9484920B2 (en) | Switching circuit and electronic device | |
US20190115828A1 (en) | Output voltage adjustable circuit, voltage adjustment method and display apparatus | |
US10224721B2 (en) | Switch control circuit and electronic device using the same | |
US10405400B2 (en) | Power supply system and voltage output module | |
US20160149492A1 (en) | Voltage adjusting apparatus | |
US20160147690A1 (en) | Interface switching apparatus | |
US20140334112A1 (en) | Motherboard with connector compatible with different interface standards | |
US9966834B2 (en) | Power supply protecting apparatus | |
US20150067227A1 (en) | Signal adaptor, signal receiving circuit and associated methods | |
US8996894B2 (en) | Method of booting a motherboard in a server upon a successful power supply to a hard disk driver backplane | |
US10298180B2 (en) | Control circuit, control method, and electronic device | |
US10644695B1 (en) | Source driver | |
JP2016099994A (ja) | 電源調整回路及び電源調整回路を有する一体型パソコン | |
CN109586568B (zh) | 驱动电路和显示面板 | |
US20160072273A1 (en) | Power supply circuit | |
US10181684B1 (en) | Power connector | |
KR101920282B1 (ko) | 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기 | |
US7616039B2 (en) | Memory reset apparatus | |
US10026376B2 (en) | Power management integrated circuit and display device | |
US20160187913A1 (en) | Power supply system | |
US20230148367A1 (en) | System and method for multi-mode receiver | |
CN111404538B (zh) | 连接电路及其连接方法 | |
US9841797B2 (en) | Power supply switch apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6746958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |