CN105939157A - 电平变换电路以及投影装置 - Google Patents

电平变换电路以及投影装置 Download PDF

Info

Publication number
CN105939157A
CN105939157A CN201610007094.4A CN201610007094A CN105939157A CN 105939157 A CN105939157 A CN 105939157A CN 201610007094 A CN201610007094 A CN 201610007094A CN 105939157 A CN105939157 A CN 105939157A
Authority
CN
China
Prior art keywords
signal
interface circuit
telecommunication
power supply
connection apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610007094.4A
Other languages
English (en)
Other versions
CN105939157B (zh
Inventor
加藤孝市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN105939157A publication Critical patent/CN105939157A/zh
Application granted granted Critical
Publication of CN105939157B publication Critical patent/CN105939157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Projection Apparatus (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及电平变换电路及投影装置。电平变换电路具备：外部接口用电源部，供给与外部连接设备的接口电路的电输入输出特性对应的电源电压；内部接口用电源部，供给与内部接口电路的电输入输出特性对应的电源电压；电源开关部，根据来自外部设备的电信号，控制向所述外部接口用电源部的电源供给；以及切换开关部，控制所述外部连接设备的接口电路与所述内部接口电路之间的导通，当所述外部接口用电源部被进行电源供给时，所述切换开关部转变为可动作状态。

Description

电平变换电路以及投影装置
技术领域
本发明涉及电平变换电路以及投影装置。
背景技术
以往，作为向投影装置传递来自外部连接设备的图像等数据的手段，例如有使用由VESA(Video Electronics Standards Association)(注册商标)进行了标准化的接口(VESA标准)的方式。通过采用使用了这种方式的手段，投影装置能够从各种外部连接设备接受图像等数据。由VESA标准进行了标准化的接口有的为了确立设备间连接而进行双向的EDID(Extended Display Identification Data)通信。EDID通信作为DDC(DisplayData Channel)由VESA进行标准化，DDC以各种电子器件所采用的双向通信用的标准串行总线协议、即I2C(Inter－Integrated Circuit)为基础。DDC由I2C所规定的SDA(Serial Data Line)、SCL(Serial Clock Line)以及+5V的电源信号构成。若连接了设备、投入了电源，则按照DDC的规格，供给+5V的电源，之后，通过SDA、SCL进行EDID通信。
然而，还存在具有在电压电平或电源电压的稳定性方面不依据于VESA标准的接口的外部连接设备。因此，在投影装置中，为了应对那样的外部连接设备，需要搭载电平变换电路。例如，在日本的专利文献的特开2000－307413号公报中公开了能够应用于开漏(即漏极开路)型接口线中的电平变换电路。
然而，这在外部连接设备的接口电路被供给的电源电压的稳定性充分的情况下是有效的，但在不是这样的情况下，存在信号波形的振幅或信号波形的最大值随时间而变动的课题。
发明内容
本发明是通过简易的构成能够抑制耗电浪费且能够稳定地进行设备间的通信的电平变换电路以及投影装置。
本发明为了实现上述目的，本发明的一方式涉及电平变换电路，其特征在于，具备：外部接口用电源部，供给与外部连接设备的接口电路的电输入输出特性对应的电源电压；内部接口用电源部，供给与内部接口电路的电输入输出特性对应的电源电压；电源开关部，根据来自外部设备的电信号，控制向所述外部接口用电源部的电源供给；以及切换开关部，控制所述外部连接设备的接口电路与所述内部接口电路之间的导通，当所述外部接口用电源部被进行电源供给时，所述切换开关部转变为可动作状态。
本发明另一方式涉及的投影装置具备上述的电平变换电路。
附图说明
图1是表示投影装置以及电平变换电路的功能构成的图。
图2是表示投影装置以及电平变换电路的构成例的图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。
图1是表示投影装置以及电平变换电路的功能构成的图。
该投影装置1包含电平变换电路10、内部接口电路11。投影装置1经由电平变换电路10，通过内部接口电路11而与外部连接设备2的外部接口电路20进行数据通信，能够从外部连接设备2接受用于进行设备间连接的数据。此外，虽未图示，但投影装置1具备光源单元、显示元件、将来自光源单元的光向显示元件进行导光的光源侧光学系统、将从显示元件射出的图像向屏幕投影的投影侧光学系统、控制光源单元或显示元件的投影仪控制机构；等等，因此，能够基于从外部连接设备2接受的图像等数据而将图像等投影到屏幕等上。
此外，该电平变换电路10包含：电源开关部100、电源电压的稳定性充分高的内部接口用电源部101、外部接口用电源部102、切换开关部103。电平变换电路10当来自外部设备的作为非通信信号的电信号(电源信号)被输入至电源开关部100时，从内部接口用电源部101向外部接口用电源部102进行电源供给，从外部接口用电源部102向切换开关部103供给有电源，在与内部接口电路11和外部接口电路20的输入输出特性相符合的电状态下，能够进行内部接口电路11与外部接口电路20的数据通信。
图2是表示投影装置以及电平变换电路的构成例的图。
另外，图2中，省略了放电用的电阻、用于决定电源接通时的极性的电阻、辅助用的电容器、保护用的二极管等，这些优选在设计时适当追加。
外部接口电路20作为接口用的端子而具有：V3端子，输出电源信号V3；DATA端子，作为由I2C规定的SDA，将用于进行设备间连接的数据信号(DATA信号)，通过开漏输出经由DATA信号线进行发送，并将来自内部接口电路11的响应信号，经由DATA信号线进行接收；以及CLK端子，作为由I2C规定的SCL，将用于对从DATA端子发送来的DATA信号进行解码的时钟信号(CLK信号)，通过开漏输出经由CLK信号线进行发送。
内部接口电路11具有：DATA端子，接收从外部接口电路20经由DATA信号线发送来的DATA信号，经由DATA信号线向外部接口电路20发送响应信号；以及CLK端子，接收从外部接口电路20经由CLK信号线发送来的CLK信号。
电源开关部100具有晶体管1001、电阻1002和晶体管1003。晶体管1001构成为，基极端子与晶体管1003的集电极端子电连接，发射极端子与内部接口用电源V1电连接，集电极端子被作为外部接口用电源V2的供给端子。电阻1002构成为，一端与内部接口用电源V1电连接，另一端与晶体管1001的基极端子电连接。晶体管1003构成为，基极端子与外部接口电路20的V3端子电连接，发射极端子被接地，集电极端子与晶体管1001的基极端子电连接。由此，电源开关部100当从外部接口电路20向晶体管1003输入电源信号V3时，将内部接口用电源V1作为外部接口用电源V2进行供给。进而，由于在初始状态下向晶体管1001的基极端子可靠地施加高电平电压，因此，在初始状态下内部接口用电源V1不会作为外部接口用电源V2来供给。即，电源开关部100通过电源信号V3被输入，而作为将内部接口用电源V1和外部接口用电源V2的连接目的地端子导通的开关进行动作。
内部接口用电源部101具有电阻1011和电阻1012，将FET1031与内部接口电路11之间的DATA信号线和内部接口用电源V1，经由电阻1011进行电连接，将FET1032与内部接口电路11之间的CLK信号线和内部接口用电源V1，经由电阻1012进行电连接。由此，内部接口电路11能够适当地接收由外部接口电路20开漏输出的CLK信号和DATA信号的高电平。此外，能够将后述的逆变器1033的电源接通时初始输入值可靠地设为高电平。
外部接口用电源部102具有电阻1021和电阻1022，将FET1031与外部接口电路20之间的DATA信号线和外部接口用电源V2，经由电阻1021进行电连接，将FET1032与外部接口电路20之间的CLK信号线和外部接口用电源V2，经由电阻1022进行电连接。由此，外部接口电路20能够适当地接收由内部接口电路11开漏输出的响应信号的高电平。此外，能够将后述的逆变器1034的电源接通时初始输入值可靠地设为高电平。
切换开关部103具有FET1031、FET1032、逆变器1033和逆变器1034。
FET1031构成为，栅极端子与逆变器1033的输出端子电连接，源极端子与外部接口电路20的DATA端子电连接，漏极端子与内部接口电路11的DATA端子电连接。FET1032构成为，栅极端子与逆变器1034的输出端子电连接，源极端子与外部接口电路20的CLK端子电连接，漏极端子与内部接口电路11的CLK端子电连接。
逆变器1033构成为，输入端子与外部接口电路20的DATA端子电连接，输出端子与FET1031的栅极端子电连接。逆变器1034构成为，输入端子与外部接口电路20的CLK端子电连接，输出端子与FET1032的栅极端子电连接。
接下来，对本实施方式的动作进行说明。
若投影装置1与外部连接设备2被电连接，则从外部接口电路20的V3端子输出以外部接口电路20内的电源电压为基准的高电平的电源信号V3。若晶体管1003中被输入高电平的电源信号V3，则作为电流路线，从作为高位侧电源的内部接口用电源V1经由电阻1002和晶体管1003向GND流动电流。由此，晶体管1001的基极端子被施加的电压电平从以内部接口用电源V1为基准的高电平转变为低电平。即，从晶体管1003向晶体管1001输出以内部接口用电源V1为基准的低电平信号。由此，从晶体管1001的发射极端子向集电极端子流动电流。即，晶体管1001的发射极端子和集电极端子从非导通状态(OFF状态)转变为导通状态(ON状态)。由此，内部接口用电源V1的电源电压被向外部接口用电源V2供给。
若内部接口用电源V1的电源电压被向外部接口用电源V2供给，则逆变器1033以及逆变器1034被供给电源，逆变器1033以及逆变器1034成为动作状态。此外，与此同时，FET1031与外部接口电路20之间的DATA信号线被电阻1021上拉至外部接口用电源V2，FET1032与外部接口电路20之间的CLK信号线被电阻1022上拉至外部接口用电源V2。
外部接口电路20的作为输出端子的DATA端子以及CLK端子为开漏输出，因此，在连接初始状态下，这些端子为高阻抗状态，通过电阻1021的上拉和电阻1022的上拉，逆变器1033以及逆变器1034的输入端子中被输入以外部接口用电源V2为基准的高电平电压。由此，从逆变器1033以及逆变器1034的输出端子，输出以外部接口用电源V2为基准的低电平电压。
并且，FET1031以及FET1032的栅极端子中被输入以外部接口用电源V2为基准的低电平电压。此时，FET1031以及FET1032为不流动漏极电流的状态，即，FET1031以及FET1032成为漏极端子与源极端子非导通状态(OFF状态)。因此，内部接口电路11的DATA端子以及CLK端子中，分别经由电阻1011以及电阻1012被施加内部接口用电源V1的电压。即，内部接口电路11的DATA端子以及CLK端子中被输入以内部接口用电源V1为基准的高电平电压。
若在投影装置1与外部连接设备2被电连接的状态下外部接口电路20的DATA端子以及CLK端子进行低电平输出动作，则由于外部接口电路20的作为输出端子的DATA端子以及CLK端子为开漏输出，因此在外部接口电路20内被进行GND连接。此时，作为电流路线，从作为高位侧电源的外部接口用电源V2经由电阻1021和晶体管1022向外部接口电路20内的GND流动电流。由此，逆变器1033以及逆变器1034的输入端子被施加的电压电平从以外部接口用电源V2为基准的高电平转变为低电平。由此，从逆变器1033以及逆变器1034的输出端子，输出以外部接口用电源V2为基准的高电平电压。
并且，FET1031以及FET1032的栅极端子中被输入以外部接口用电源V2为基准的高电平电压。由此，FET1031以及FET1032从OFF状态转变为流动漏极电流的状态，即，FET1031以及FET1032转变为漏极端子与源极端子导通状态(ON状态)。由此，作为电流路线，从作为高位侧电源的内部接口用电源V1经由电阻1011、FET1031和外部接口电路20的DATA端子，以及从作为高位侧电源的内部接口用电源V1经由电阻1012、FET1032和外部接口电路20的CLK端子，向外部接口电路20内的GND流动电流。即，内部接口电路11的DATA端子以及CLK端子中被输入以内部接口用电源V1为基准的低电平电压。
若在投影装置1与外部连接设备2被电连接的状态下外部接口电路20的DATA端子以及CLK端子进行高电平输出动作，则由于外部接口电路20的作为输出端子的DATA端子以及CLK端子为开漏输出，因此，在高电平输出动作状态下，这些端子为高阻抗状态，通过电阻1021的上拉和电阻1022的上拉，逆变器1033以及逆变器1034的输入端子中被输入以外部接口用电源V2为基准的高电平电压。由此，从逆变器1033以及逆变器1034的输出端子，输出以外部接口用电源V2为基准的低电平电压。
并且，FET1031以及FET1032的栅极端子中被输入以外部接口用电源V2为基准的低电平电压。此时，FET1031以及FET1032为OFF状态，因此，内部接口电路11的DATA端子以及CLK端子中分别经由电阻1011以及电阻1012被施加内部接口用电源V1的电压。即，内部接口电路11的DATA端子以及CLK端子中被输入以内部接口用电源V1为基准的高电平电压。
如上述所说明的那样，根据本实施方式，将来自外部接口电路20的高电平输出或低电平输出，作为以内部接口用电源V1为基准的低电平电压或以内部接口用电源V1为基准的高电平电压输入至内部接口电路10，因此，即使外部接口电路20被供给的电源电压的稳定性不充分的情况下，信号波形的振幅及信号波形的最大值也不会随时间而变动，能够通过简易的构成来稳定地进行设备间的通信。
如以上所述，本实施方式的电平变换电路10具备外部接口用电源部102、内部接口用电源部101、电源开关部100、切换开关部103。切换开关部103在由电源开关部100向外部接口用电源部102进行电源供给的情况下成为可动作状态。
这样，切换开关部103通过设为在由电源开关部100向外部接口用电源部102进行电源供给的情况下成为可动作状态，由此，在未电连接有外部连接设备2的情况下能够切断向外部接口用电源部102和切换开关部103的电源供给，因此，能够抑制耗电浪费，并且，在电连接有外部连接设备2的情况下，即使外部接口电路20被供给的电源电压的稳定性不充分的情况下信号波形的振幅及信号波形的最大值也不会随时间而变动，能够通过简易的构成来稳定地进行设备间的通信。
此外，本实施方式的电平变换电路10的电源开关部100具备晶体管1003、晶体管1003。
因此，在未电连接有外部连接设备2的情况下，电源开关部100能够可靠地切断向外部接口用电源部102的电源供给，因此，能够抑制耗电浪费。进而，在电连接有外部连接设备2的情况下，能够可靠地进行向外部接口用电源部102的电源供给。由此，能够抑制耗电浪费。
此外，本实施方式的电平变换电路10具备内部接口用电源部101、外部接口用电源部102、切换开关部103。切换开关部103在来自外部接口电路20的DATA端子的DATA信号、来自外部接口电路20的CLK端子的CLK信号为负极性的情况下，将外部接口电路20和内部接口电路10导通。此外，切换开关部103具备：逆变器1033，接受来自外部接口电路20的DATA端子的DATA信号，输出将该DATA信号的极性反转后的电信号；逆变器1034，接受来自外部接口电路20的CLK端子的CLK信号，输出将该CLK信号的极性反转后的电信号；FET1031，与逆变器1033连接，根据逆变器1033输出的电信号，将外部接口电路20和内部接口电路10导通；以及FET1032，与逆变器1034连接，根据逆变器1034输出的电信号，将外部接口电路20和内部接口电路10导通。
由此，将来自外部接口电路20的高电平输出或低电平输出，作为以内部接口用电源V1为基准的低电平电压或以内部接口用电源V1为基准的高电平电压，输入至内部接口电路10，因此，即使外部接口电路20被供给的电源电压的稳定性不充分的情况下，信号波形的振幅及信号波形的最大值也不会随时间而变动，能够通过简易的构成来稳定地进行设备间的通信。
此外，本实施方式的投影装置1具备电平变换电路10。
由此，通过电源开关部100，在未电连接有外部连接设备2的情况下，能够可靠地切断向外部接口用电源部102的电源供给，能够抑制耗电浪费。而且，在电连接有外部连接设备2的情况下，能够可靠地进行向外部接口用电源部102的电源供给。由此，能够抑制耗电浪费。
而且，将来自外部接口电路20的高电平输出或低电平输出，作为以内部接口用电源V1为基准的低电平电压或以内部接口用电源V1为基准的高电平电压，输入至内部接口电路10，因此，即使外部接口电路20被供给的电源电压的稳定性不充分的情况下，信号波形的振幅及信号波形的最大值也不会随时间而变动，能够通过简易的构成稳定地进行设备间的通信。
另外，本发明不限于上述实施方式，能够进行各种变更。
例如，晶体管1001和晶体管1003设成了双极性晶体管，但不限于此，如FET(Field effect transistor)或负载开关等那样，只要是根据电源信号V3的输入作为开关进行动作即可。此外，电源开关部100只要是作为通过电源信号V3被输入而将内部接口用电源V1和外部接口用电源V2的连接目的地端子导通的开关进行动作即可，也可以是，晶体管1001设为NPN型，晶体管1003设为PNP型，也可以是，使向电源信号V3的响应极性反转，也可以变更构成电源开关部100的晶体管的级数。
此外，上述实施方式中，FET1031和FET1032设为了FET，但不限于此，如双极性晶体管或负载开关等那样，只要是根据逆变器1033或逆变器1034的输出作为开关进行动作即可。此外，切换开关部103只要是作为根据来自外部接口电路20的DATA端子或CLK端子的信号而将外部接口电路20和内部接口电路10导通的开关进行动作即可，也可以是，FET1031以及FET1032设为P型，也可以是，使向来自DATA端子或CLK端子的信号的响应极性反转，也可以变更构成切换开关部103的逆变器或FET等的级数。
此外，上述实施方式中，将电平变换电路10应用于EDID通信的接口，但是，不限于此，也可以应用于由开漏输出构成的其他通信的接口。
此外，上述实施方式所示的具体的构成、处理内容及其顺序能够在不脱离本发明的主旨的范围内适当变更。
说明了本发明的几个实施方式，本发明的范围不限于上述实施方式，包括权利要求书所记载的发明的范围及其等同的范围。

Claims (11)

1.一种电平变换电路，其特征在于，具备：
外部接口用电源部，供给与外部连接设备的接口电路的电输入输出特性对应的电源电压；
内部接口用电源部，供给与内部接口电路的电输入输出特性对应的电源电压；
电源开关部，根据来自外部设备的电信号，控制向所述外部接口用电源部的电源供给；以及
切换开关部，控制所述外部连接设备的接口电路与所述内部接口电路之间的导通，
当所述外部接口用电源部被进行电源供给时，所述切换开关部转变为可动作状态。
2.如权利要求1所述的电平变换电路，其特征在于，
所述电源开关部具备根据所述电信号向所述外部接口用电源部进行电源供给的晶体管部。
3.如权利要求2所述的电平变换电路，其特征在于，
所述晶体管部具备：
第一晶体管，接受所述电信号，根据所述电信号的极性输出电信号；以及
第二晶体管，与所述第一晶体管电连接，根据所述第一晶体管输出的电信号，向所述外部接口用电源部进行电源供给。
4.如权利要求1所述的电平变换电路，其特征在于，
所述切换开关部在来自所述外部连接设备的接口电路的电信号为负极性的情况下，将所述外部连接设备的接口电路和所述内部接口电路导通。
5.如权利要求2所述的电平变换电路，其特征在于，
所述切换开关部在来自所述外部连接设备的接口电路的电信号为负极性的情况下，将所述外部连接设备的接口电路和所述内部接口电路导通。
6.如权利要求3所述的电平变换电路，其特征在于，
所述切换开关部在来自所述外部连接设备的接口电路的电信号为负极性的情况下，将所述外部连接设备的接口电路和所述内部接口电路导通。
7.如权利要求1所述的电平变换电路，其特征在于，
所述切换开关部具备：
逆变器，接受来自所述外部连接设备的接口电路的电信号，输出将该电信号的极性反转后的极性的电信号；以及
晶体管，与所述逆变器电连接，根据所述逆变器输出的电信号将所述外部连接设备的接口电路和所述内部接口电路导通。
8.如权利要求2所述的电平变换电路，其特征在于，
所述切换开关部具备：
逆变器，接受来自所述外部连接设备的接口电路的电信号，输出将该电信号的极性反转后的极性的电信号；以及
晶体管，与所述逆变器电连接，根据所述逆变器输出的电信号将所述外部连接设备的接口电路和所述内部接口电路导通。
9.如权利要求3所述的电平变换电路，其特征在于，
所述切换开关部具备：
逆变器，接受来自所述外部连接设备的接口电路的电信号，输出将该电信号的极性反转后的极性的电信号；以及
晶体管，与所述逆变器电连接，根据所述逆变器输出的电信号将所述外部连接设备的接口电路和所述内部接口电路导通。
10.如权利要求4所述的电平变换电路，其特征在于，
所述切换开关部具备：
逆变器，接受来自所述外部连接设备的接口电路的电信号，输出将该电信号的极性反转后的极性的电信号；以及
晶体管，与所述逆变器电连接，根据所述逆变器输出的电信号将所述外部连接设备的接口电路和所述内部接口电路导通。
11.一种投影装置，其特征在于，
具备权利要求1～10中任一项所述的电平变换电路。
CN201610007094.4A 2015-03-03 2016-01-06 电平变换电路以及投影装置 Active CN105939157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015040878 2015-03-03
JP2015-040878 2015-03-03

Publications (2)

Publication Number Publication Date
CN105939157A true CN105939157A (zh) 2016-09-14
CN105939157B CN105939157B (zh) 2019-08-06

Family

ID=56850484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610007094.4A Active CN105939157B (zh) 2015-03-03 2016-01-06 电平变换电路以及投影装置

Country Status (3)

Country Link
US (2) US10102791B2 (zh)
JP (1) JP6746958B2 (zh)
CN (1) CN105939157B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160259395A1 (en) * 2015-03-03 2016-09-08 Casio Computer Co., Ltd. Level shifter and projector
CN110299119A (zh) * 2018-03-22 2019-10-01 卡西欧计算机株式会社 液晶控制电路、电子时钟、以及液晶控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11079799B2 (en) * 2016-05-04 2021-08-03 Hewlett-Packard Development Company, L.P. Mateable computing devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2142891Y (zh) * 1992-08-29 1993-09-29 国营彭县汽车队 汽车电子点火正时器
US5691654A (en) * 1995-12-14 1997-11-25 Cypress Semiconductor Corp. Voltage level translator circuit
CN1177857A (zh) * 1996-04-23 1998-04-01 摩托罗拉公司 双向电压变换器
JP2000307413A (ja) * 1999-04-19 2000-11-02 Sony Corp 電圧変換回路及び通信回路網
CN101336514A (zh) * 2006-03-30 2008-12-31 深圳Tcl新技术有限公司 使用可选择信号电压的通信电路
CN203225733U (zh) * 2013-03-21 2013-10-02 重庆徐港电子有限公司 单通道双向逻辑电平转换器
CN104331144A (zh) * 2014-10-14 2015-02-04 南方电网科学研究院有限责任公司 一种实现电力终端低功耗的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565076B2 (ja) * 1993-03-31 1996-12-18 日本電気株式会社 半導体装置
JPH08241240A (ja) * 1995-03-03 1996-09-17 Toshiba Corp コンピュータシステム
US6154845A (en) * 1998-09-11 2000-11-28 Intel Corporation Power failure safe computer architecture
AU4114601A (en) * 2000-03-17 2001-09-24 Kissei Pharmaceutical Glucopyranosyloxy benzylbenzene derivatives, medicinal compositions containing the same and intermediates for the preparation of the derivatives
US6781415B2 (en) * 2001-11-27 2004-08-24 Fairchild Semiconductor Corporation Active voltage level bus switch (or pass gate) translator
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7093144B2 (en) * 2004-02-25 2006-08-15 Analog Devices, Inc. Signal transfer across a voltage domain boundary
JP2011120158A (ja) * 2009-12-07 2011-06-16 Renesas Electronics Corp 半導体装置及び電源スイッチ回路
CN105939157B (zh) * 2015-03-03 2019-08-06 卡西欧计算机株式会社 电平变换电路以及投影装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2142891Y (zh) * 1992-08-29 1993-09-29 国营彭县汽车队 汽车电子点火正时器
US5691654A (en) * 1995-12-14 1997-11-25 Cypress Semiconductor Corp. Voltage level translator circuit
CN1177857A (zh) * 1996-04-23 1998-04-01 摩托罗拉公司 双向电压变换器
JP2000307413A (ja) * 1999-04-19 2000-11-02 Sony Corp 電圧変換回路及び通信回路網
CN101336514A (zh) * 2006-03-30 2008-12-31 深圳Tcl新技术有限公司 使用可选择信号电压的通信电路
CN203225733U (zh) * 2013-03-21 2013-10-02 重庆徐港电子有限公司 单通道双向逻辑电平转换器
CN104331144A (zh) * 2014-10-14 2015-02-04 南方电网科学研究院有限责任公司 一种实现电力终端低功耗的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160259395A1 (en) * 2015-03-03 2016-09-08 Casio Computer Co., Ltd. Level shifter and projector
US10102791B2 (en) * 2015-03-03 2018-10-16 Casio Computer Co., Ltd. Level shifter and projector
US10748470B2 (en) 2015-03-03 2020-08-18 Casio Computer Co., Ltd. Level shifter and projector
CN110299119A (zh) * 2018-03-22 2019-10-01 卡西欧计算机株式会社 液晶控制电路、电子时钟、以及液晶控制方法

Also Published As

Publication number Publication date
US10102791B2 (en) 2018-10-16
JP2016167807A (ja) 2016-09-15
US20160259395A1 (en) 2016-09-08
CN105939157B (zh) 2019-08-06
US20190012953A1 (en) 2019-01-10
JP6746958B2 (ja) 2020-08-26
US10748470B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
US7965121B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
CN203278779U (zh) 开关器件的驱动电路
US20120049931A1 (en) Bidirectional switch and switch circuit using the bidirectional switch
CN105939157A (zh) 电平变换电路以及投影装置
CN106027012B (zh) 一种下拉电阻开关电路
CN104038207B (zh) 一种切换电路及电子设备
CN107544932B (zh) 开关控制电路及应用所述开关控制电路的电子装置
US20180083624A1 (en) Current-mode logic circuit
CN103268744A (zh) 一种显示装置的测试电路
CN204290916U (zh) 一种开关电路
CN103680456B (zh) 一种3d液晶面板灰阶亮度调节方法和装置
CN210273596U (zh) 双供电电源自动切换装置
US20160147690A1 (en) Interface switching apparatus
CN109166557A (zh) 防护电路及显示驱动装置
CN207691781U (zh) 电平转换电路
CN108711440A (zh) 写保护电路和写保护方法、写保护装置及电器设备
CN208863013U (zh) 一种hdmi输入热插拔检测电路
CN110648635B (zh) 背光关闭电路和显示装置
US10749523B2 (en) Switch circuit and multiplexer applying the switch circuit
US20160072273A1 (en) Power supply circuit
CN205792498U (zh) 一种下拉电阻开关电路
CN105679218A (zh) 延时电路及测试治具
CN205584158U (zh) Igbt过流信号锁存电路
CN104052457A (zh) 差动信号传输器电路
CN216873180U (zh) 电压比较控制电路、线路板及终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant