TWI697767B - 重置信號產生電路及電腦系統 - Google Patents

Abstract

一種電腦系統包含一重置信號產生電路，其包括一反向器、一第一上拉電阻、一第一邏輯單元及一第二邏輯單元。該反向器接收一狀態信號以輸出一反向狀態信號。該第一上拉電阻接收一來自一基板管理控制器的控制信號。該第一邏輯單元接收該反向狀態信號及該控制信號以產生一中間信號。該第二邏輯單元接收該中間信號、一第一電源電壓、及一第二電源電壓以產生一重置信號。藉由將該重置信號輸出至一網路收發器，使得受其驅動的多個發光二極體在該電腦系統由G3狀態完全轉換到該S5狀態之間，或已運作在該S0狀態時，能夠不會錯誤地顯示燈號。

Description

重置信號產生電路及電腦系統

本發明是有關於一種重置信號產生電路，特別是指一種產生用於網路收發器之重置信號的重置信號產生電路及包含該產生電路的電腦系統。

隨著科技的發展，電腦系統的功能也越趨強大，使得電腦系統的電源管理也日益複雜。一般來說，習知的電腦系統所包含的電源供應器會提供多個不同電壓準位的電源電壓，例如5伏特、3.3伏特、及一待機電源(Standby power)電壓。在該電腦系統支援進階組態與電源介面(Advanced configuration and power interface, ACPI)的工業標準時，該電腦系統運作在一正常工作狀態(稱G0或S0狀態)、一睡眠狀態(稱G1狀態)、一Soft off狀態(稱G2或S5狀態)、及一Mechanical off狀態(稱G3狀態)之間。其中，G1狀態又細分為S1狀態、S2狀態、S3狀態、及S4狀態。

更詳細地說，當該電腦系統的電源供應器的插頭未接上一電源插座時，該電腦系統運作在該G3狀態。而當電源供應器的插頭接上一電源插座之後，該電腦系統運作在該S5狀態，且該電源供應器提供該待機電源(Standby power)電壓。此時，該電腦系統所包含的一基板管理控制器(Baseboard management controller, BMC)、一晶片組(Chipset)、及一網路收發器(如乙太網路的LAN PHY)接收該待機電源電壓作為運作的電力來源，以支援在該S5狀態所需要提供的服務與功能。

再者，該網路收發器接受該基板管理控制器的控制，並驅動對應的多個發光二極體(LED)，以顯示該網路收發器的運作狀態。然而，在該基板管理控制器由該G3狀態完全轉換到該S5狀態之間，或該電腦系統已運作在該S0狀態時，因為該基板管理控制器尚未完成初始化或是進行重置時，基板管理控制器無法輸出正常的控制信號，導致該網路收發器驅動該等發光二極體顯示錯誤的燈號，而成為一個待解決的問題。

因此，本發明的目的，即在提供一種產生用於網路收發器之重置信號，以使該網路收發器不會錯誤地驅動發光二極體顯示燈號的重置信號產生電路及電腦系統。

於是，根據本發明之一觀點，提供一種重置信號產生電路，適用於接收一第一電源電壓及一第二電源電壓，並包含一反向器、一第一上拉(Pull up)電阻、一第一邏輯單元、及一第二邏輯單元。

該反向器包括一輸入端及一輸出端，該輸入端接收一狀態信號，並在該輸出端輸出一反向狀態信號，該狀態信號指示一晶片組是否運作在一S5狀態。該第一上拉電阻包括一第一端及一第二端，該第一端接收該第二電源電壓。

該第一邏輯單元包括一第一輸入端、一第二輸入端、及一輸出端，該第一輸入端電連接該反向器的該輸出端以接收該反向狀態信號，該第二輸入端電連接該第一上拉電阻的該第二端並接收一來自一基板管理控制器的控制信號，該輸出端輸出一中間信號。該第二邏輯單元接收該中間信號、該第一電源電壓、及該第二電源電壓，以產生一重置信號。

當該反向狀態信號的邏輯值及該控制信號的邏輯值等於一第一邏輯值時，該中間信號的邏輯值等於一第二邏輯值，否則，該中間信號的邏輯值等於該第一邏輯值。當該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第一邏輯值，且該中間信號的邏輯值不是在一高阻態時，該重置信號的邏輯值等於該中間信號的邏輯值。

在一些實施態樣中，其中，該第一邏輯單元包括一反及閘(NAND gate)，接收該反向狀態信號及該控制信號並作NAND運算，以產生該中間信號。

在另一些實施態樣中，其中，該第二邏輯單元包括一第二上拉電阻、一第三上拉電阻、一第四上拉電阻、一第一電晶體、及一第二電晶體。

該第二上拉電阻包含一第一端及一第二端，該第一端接收該第二電源電壓。該第三上拉電阻包含一第一端及一第二端，該第一端接收該第一電源電壓。該第四上拉電阻包含一第一端及一第二端，該第一端接收該第二電源電壓。

該第一電晶體包含一控制端、一第一端、及一第二端，該控制端電連接該第二上拉電阻的該第二端，並還電連接該第一邏輯單元的該輸出端以接收該中間信號，該第一端電連接該第三上拉電阻的該第二端，該第二端電連接一接地點。

該第二電晶體包含一控制端、一第一端、及一第二端，該控制端電連接該第一電晶體的該第一端，該第一端電連接該的四上拉電阻的該第二端，並還輸出該重置信號，該第二端電連接該接地點。

根據本發明之另一觀點，提供一種電腦系統，包含一網路收發器、一電源供應器、一晶片組、一基板管理控制器、及一重置信號產生電路。

該網路收發器接收一待機電源電壓以作為運作的電力，且接收一重置信號，並據以執行重置。該電源供應器先輸出該待機電源電壓，並再輸出一第一電源電壓及一第二電源電壓。該晶片組接收該待機電源電壓以作為運作的電力，並輸出一狀態信號，該狀態信號指示一晶片組是否運作在一S5狀態。該基板管理控制器接收該待機電源電壓以作為運作的電力，並輸出一控制信號。該重置信號產生電路包括一反向器、一第一上拉(Pull up)電阻、一第一邏輯單元、及一第二邏輯單元。

該反向器包括一輸入端及一輸出端，該輸入端電連接該晶片組以接收該狀態信號，並在該輸出端輸出一反向狀態信號。該第一上拉(Pull up)電阻包括一第一端及一第二端，該第一端接收該第二電源電壓。

該第一邏輯單元包括一第一輸入端、一第二輸入端、及一輸出端，該第一輸入端電連接該反向器的該輸出端以接收該反向狀態信號，該第二輸入端電連接該第一上拉電阻的該第二端並接收來自該基板管理控制器的該控制信號，該輸出端輸出一中間信號。該第二邏輯單元接收該中間信號、該第一電源電壓、及該第二電源電壓，以產生該重置信號。

其中，當該反向狀態信號的邏輯值及該控制信號的邏輯值等於一第一邏輯值時，該中間信號的邏輯值等於一第二邏輯值，否則，該中間信號的邏輯值等於該第一邏輯值。當該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第一邏輯值，且該中間信號的邏輯值不是在一高阻態時，該重置信號的邏輯值等於該中間信號的邏輯值。

在一些實施態樣中，其中，在該第一電源電壓及該第二電源電壓尚未建立完成時，該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第二邏輯值，使得該重置信號的邏輯值等於該第二邏輯值，進而使得該網路收發器執行重置。

在另一些實施態樣中，其中，當該第一電源電壓及該第二電源電壓建立後，且該晶片組運作在該S5狀態，且該基板管理控制器尚未產生該控制信號時，該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第一邏輯值，且該狀態信號的邏輯值等於該第二邏輯值，使得該重置信號的邏輯值等於該第二邏輯值，進而使得該網路收發器保持在執行重置。

在另一些實施態樣中，其中，當該第一電源電壓及該第二電源電壓建立後，且該晶片組運作在該S5狀態時，該第一電源電壓及該第二電源電壓的邏輯值等於該第一邏輯值，且該狀態信號的邏輯值等於該第二邏輯值，使得該重置信號的邏輯值等於該基板管理控制器所產生的該控制信號的邏輯值的反向，進而使得該網路收發器的重置受到該基板管理控制器的控制。

在另一些實施態樣中，其中，當該第一電源電壓及該第二電源電壓建立後，且該晶片組運作在一S0狀態時，該第一電源電壓、該第二電源電壓、及該狀態信號的邏輯值等於該第一邏輯值，使得該重置信號的邏輯值等於該第一邏輯值，進而使得該網路收發器不執行重置，且不受到來自該基板管理控制器的該控制信號的影響。

在一些實施態樣中，其中，該重置信號產生電路的該第一邏輯單元包含一反及閘(NAND gate)，接收該反向狀態信號及該控制信號並作NAND運算，以產生該中間信號。

在另一些實施態樣中，其中，該重置信號產生電路的該第二邏輯單元包含一第二上拉電阻、一第三上拉電阻、一第四上拉電阻、一第一電晶體、及一第二電晶體。

該第二上拉電阻包含一第一端及一第二端，該第一端接收該第二電源電壓。該第三上拉電阻包含一第一端及一第二端，該第一端接收該第一電源電壓。該第四上拉電阻包含一第一端及一第二端，該第一端接收該第二電源電壓。

該第一電晶體包含一控制端、一第一端、及一第二端，該控制端電連接該第二上拉電阻的該第二端，並還電連接該第一邏輯單元的該輸出端以接收該中間信號，該第一端電連接該第三上拉電阻的該第二端，該第二端電連接一接地點。

該第二電晶體包含一控制端、一第一端、及一第二端，該控制端電連接該第一電晶體的該第一端，該第一端電連接該的四上拉電阻的該第二端，並還輸出該重置信號，該第二端電連接該接地點。

本發明的功效在於：藉由將該重置信號產生電路所產生的該重置信號輸出至該網路收發器，使得受其驅動的多個發光二極體在該電腦系統由G3狀態完全轉換到該S5狀態之間，或已運作在該S0狀態時，能夠不會錯誤地顯示燈號。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1，本發明電腦系統100包含一網路收發器9、一電源供應器1、一晶片組(Chipset)2、一基板管理控制器3、及一重置信號產生電路4。該電腦系統100例如是一伺服器，且支援進階組態與電源介面(ACPI)的工業標準，而運作在一正常工作狀態(稱G0或S0狀態)、一睡眠狀態(稱G1狀態)、一Soft off狀態(稱G2或S5狀態)、及一Mechanical off狀態(稱G3狀態)之間。其中，G1狀態又細分為S1狀態、S2狀態、S3狀態、及S4狀態。該晶片組2例如是英特爾(Intel)公司生產的平台路徑控制器(Platform controller hub, PCH)，但不在此限。

該電源供應器1的一插頭(圖未式)接上一電源插座時，該電腦系統100運作在該G3狀態。當該電源供應器1的該插頭接上該電源插座之後，該電腦系統100運作在該S5狀態，此時，該電源供應器1輸出一待機電源(Standby power)電壓VS，例如是3.3伏特，但不以此限。當該電腦系統100藉由一電源按鈕或遠端登入被開啟而執行一開機程序之後，會運作在該S0狀態時，該電源供應器1還輸出一第一電源電壓V1及一第二電源電壓V2，該第一電源電壓V1及該第二電源電壓V2例如分別等於5伏特及3.3伏特，但不以此為限。換句話說，該電源供應器1會先輸出該待機電源電壓，再輸出該第一電源電壓及該第二電源電壓。

該網路收發器9例如是一支援乙太網路的LAN PHY之功能的網路晶片，且接收該待機電源電壓VS以作為運作的電力，並接收一重置信號reset，且根據該重置信號reset的邏輯值決定是否執行重置。在本實施例中，當該重置信號reset的邏輯值等於一第一邏輯值時，該網路收發器9不執行重置，而當該重置信號reset的邏輯值等於一第二邏輯值時，該網路收發器9執行重置。當該網路收發器9不執行重置時，該網路收發器9還根據其傳收網路封包或連線狀況等等的不同運作情形，而驅動多個發光二極體(圖未示)發光以對應顯示不同的燈號，例如閃爍、恆亮、不同色光等等。反之，當該網路收發器9執行重置時，該網路收發器9不驅動該等發光二極體發光。

在本實施例中，該第一邏輯值等於邏輯1，該第二邏輯值等於邏輯0，而在其他實施例中，該第一邏輯值及該第二邏輯值也可以分別等於邏輯0及邏輯1。

該晶片組2接收該待機電源電壓VS以作為運作的電力，並輸出一狀態信號SLP_S5#，該狀態信號SLP_S5#指示該晶片組2是否運作在該S5狀態。在本實施例中，當該晶片組2運作在該S5狀態時，該狀態信號SLP_S5#的邏輯值等於該第二邏輯值(即邏輯0)，而當該晶片組2不是運作在該S5狀態時，該狀態信號SLP_S5#的邏輯值等於該第一邏輯值(即邏輯1)。

該重置信號產生電路4包括一反向器5、一第一上拉(Pull up)電阻6、一第一邏輯單元7、及一第二邏輯單元8。

該反向器5接收該第二電源電壓V2以作為運作的電力，並包含一輸入端及一輸出端，該輸入端電連接該晶片組2以接收該狀態信號SLP_S5#，並在該輸出端輸出一反向狀態信號SLP_S5。

該第一上拉電阻6包括一第一端及一第二端，該第一端接收該第二電源電壓V2。

該第一邏輯單元7接收該第二電源電壓V2以作為運作的電力，並包含一第一輸入端、一第二輸入端、及一輸出端，該第一輸入端電連接該反向器5的該輸出端以接收該反向狀態信號SLP_S5，該第二輸入端電連接該第一上拉電阻6的該第二端並接收來自該基板管理控制器3所輸出的一控制信號L1，該輸出端輸出一中間信號L2。

在本實施例中，該第一邏輯單元7包括一反及閘(NAND gate)71，以接收該反向狀態信號SLP_S5及該控制信號L1並作NAND運算，以產生該中間信號L2。也就是說，當該反向狀態信號SLP_S5的邏輯值及該控制信號L1的邏輯值等於該第一邏輯值(即邏輯1)時，該中間信號L2的邏輯值等於該第二邏輯值(即邏輯0)。而當該反向狀態信號SLP_S5的邏輯值及該控制信號L1的邏輯值之其中至少一者等於該第二邏輯值(即邏輯0)時，該中間信號L2的邏輯值等於該第一邏輯值(即邏輯1)。

該第二邏輯單元8接收該中間信號L2、該第一電源電壓V1、及該第二電源電壓V2，以產生該重置信號reset。在本實施例中，該第二邏輯單元8包含一第二上拉電阻81、一第三上拉電阻82、一第四上拉電阻83、一第一電晶體84、及一第二電晶體85。

該第二上拉電阻81包含一第一端及一第二端，該第一端接收該第二電源電壓V2。該第三上拉電阻82包含一第一端及一第二端，該第一端接收該第一電源電壓V1。該第四上拉電阻83包含一第一端及一第二端，該第一端接收該第二電源電壓V2。

該第一電晶體84包含一控制端、一第一端、及一第二端，該控制端電連接該第二上拉電阻81的該第二端，並還電連接該第一邏輯單元7的該輸出端以接收該中間信號L2，該第一端電連接該第三上拉電阻82的該第二端且輸出另一中間信號L3，該第二端電連接一接地點。

該第二電晶體85包含一控制端、一第一端、及一第二端，該控制端電連接該第一電晶體84的該第一端以接收該中間信號L3，該第一端電連接該第四上拉電阻的該第二端，並還輸出該重置信號reset，該第二端電連接該接地點。

當該第一電源電壓V1的邏輯值及該第二電源電壓V2的邏輯值等於該第一邏輯值(即邏輯1)，且該中間信號L2的邏輯值不是在一高阻態時，該重置信號reset的邏輯值等於該中間信號L2的邏輯值。也就是說，在本實施例中，當該第一電源電壓V1的電壓值大於2.5伏特且該第二電源電壓V2的電壓值大於1.65伏特時，若該中間信號L2的邏輯值等於該第一邏輯值，則該重置信號reset的邏輯值等於該第一邏輯值，或者，若該中間信號L2的邏輯值等於該第二邏輯值，則該重置信號reset的邏輯值等於該第二邏輯值。

以下舉例說明來自該晶片組2的該狀態信號SLP_S5#、來自該基板管理控制器3的該控制信號L1、及來自該電源供應器1的該待機電源電壓、該第一電源電壓V1、與該第二電源電壓之間的時序關係。

首先，在該第一電源電壓V1及該第二電源電壓V2尚未建立完成時，此時，該待機電源電壓VS已建立，該第一電源電壓V1的邏輯值及該第二電源電壓V2的邏輯值等於該第二邏輯值，在理想的狀況下，該晶片組2運作在該S5狀態以產生等於該第二邏輯值的該狀態信號SLP_S5#，該基板管理控制器3也產生等於該第二邏輯值的該控制信號L1，但實際上不論該狀態信號SLP_S5#及該控制信號L1的邏輯值為何，都會使得該重置信號reset的邏輯值等於該第二邏輯值，進而使得該網路收發器9執行重置。

在該第一電源電壓V1及該第二電源電壓V2建立後，在理想的狀況下，該晶片組2運作在該S0狀態以產生等於該第一邏輯值的該狀態信號SLP_S5#，該第一電源電壓V1及該第二電源電壓V2的邏輯值也等於該第一邏輯值，使得該重置信號reset的邏輯值等於該第一邏輯值，進而使得該網路收發器9不執行重置，且不受到來自該基板管理控制器3的該控制信號L1的影響。

如果在該第一電源電壓V1及該第二電源電壓V2建立後，該晶片組2仍然運作在該S5狀態，且該基板管理控制器3尚未產生該控制信號L1時，由於該第一電源電壓V1的邏輯值及該第二電源電壓V2的邏輯值都等於該第一邏輯值，且該狀態信號SLP_S5#的邏輯值等於該第二邏輯值，且該第一上拉電阻6使得其第二端的邏輯值等於該第一邏輯值，會使得該重置信號reset的邏輯值等於該第二邏輯值，進而使得該網路收發器9保持在執行重置。

或者，如果在該第一電源電壓V1及該第二電源電壓V2建立後，該晶片組2仍然運作在該S5狀態，且該基板管理控制器3已產生該控制信號L1時，該第一電源電壓V1及該第二電源電壓V2的邏輯值等於該第一邏輯值，且該狀態信號SLP_S5#的邏輯值等於該第二邏輯值，使得該重置信號reset的邏輯值等於該基板管理控制器3所產生的該控制信號L1的邏輯值的反向，進而使得該網路收發器9的重置受到該基板管理控制器3的控制。

在一般正常運作的情況下，當該電源供應器1的該插頭接上該電源插座之後，該待機電源電壓VS先建立完成，該電腦系統100才運作在該S5狀態，此時，在該基板管理控制器3執行完其韌體程式碼之後，該基板管理控制器3產生邏輯值等於該第二邏輯值(即邏輯0)的該控制信號L1，也就是在該S5狀態之後(包含該S5狀態)，該控制信號L1的邏輯值都等於該第二邏輯值(即邏輯0)，且該晶片組2產生等於該第二邏輯值(即邏輯0)的該狀態信號SLP_S5#。接著，當該電腦系統100被開啟而執行該開機程序之後，會改為運作在該S0狀態時，該晶片組2產生等於該第一邏輯值(即邏輯1)的該狀態信號SLP_S5#。因此，該重置信號reset能夠正確地被產生。

綜上所述，在該電源供應器提供該待機電源電壓之後，該晶片組、該基板管理控制器、及該網路收發器都需要一段不同或相同的時間執行其韌體程式，以達到各自能夠正常運作的狀態。此時，當該第一電源電壓或該第二電源電壓之其中任一者尚未達到其邏輯值等於邏輯1(例如電壓值尚未達到預定電壓的一半)，則該重置信號的邏輯值等於邏輯0，使得該網路收發器處於執行重置的狀態。或者，當該電腦系統運作在該S5狀態，且該第一電源電壓及該第二電源電壓的邏輯值都等於邏輯1時，該狀態信號的邏輯值等於邏輯0，且該基板管理控制器尚未輸出該控制信號，而該控制信號的邏輯值會因為該第一上拉電阻而等於邏輯1，則該重置信號的邏輯值也是等於邏輯0。或者，當該電腦系統運作在該S5狀態時，該狀態信號的邏輯值等於邏輯0，則該重置信號的邏輯值等於來自該基板管理控制器所產生的該控制信號的邏輯值的反向，即該網路收發器的重置是受到該基板管理控器的控制。又或者，當該電腦系統運作在不是S5狀態(如S0狀態)時，該狀態信號的邏輯值等於邏輯1，則該重置信號的邏輯值等於邏輯1，即該網路收發器保持在不會執行重置，也就是不會受到該控制信號影響，自然也就不會因為該基板管理控制器在誤動作而產生錯誤的該控制信號的邏輯值時，造成該網路收發器的重置。因此，藉由將該重置信號產生電路產生該重置信號，不論該電腦系統運作在進階組態與電源介面(ACPI)的哪一個狀態，該網路收發器都不會錯誤地驅動該等發光二極體而錯誤地顯示燈號，故確實能達成本發明的目的。

惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。

本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一方塊圖，說明本發明電腦系統的一實施例。

100····· 電腦系統 1········ 電源供應器 2········ 晶片組 3········ 基板管理控制器 4········ 重置信號產生電路 5········ 反向器 6········ 第一上拉電阻 7········ 第一邏輯單元 71······· 反及閘 8········ 第二邏輯單元 81······· 第二上拉電阻 82······· 第三上拉電阻 83······· 第四上拉電阻 84······· 第一電晶體 85······· 第二電晶體 9········ 網路收發器 V1······ 第一電源電壓 V2······ 第二電源電壓 VS······ 待機電源電壓 S1······· 控制信號 S2······· 第一中間信號 S3······· 第二中間信號 reset···· 重置信號 SLP_S5#·· 狀態信號 SLP_S5···· 反向狀態信號

Claims (10)

1. 一種重置信號產生電路，適用於接收一第一電源電壓及一第二電源電壓，並包含： 一反向器，包括一輸入端及一輸出端，該輸入端接收一狀態信號，並在該輸出端輸出一反向狀態信號，該狀態信號指示一晶片組是否運作在一S5狀態； 一第一上拉(Pull up)電阻，包括一第一端及一第二端，該第一端接收該第二電源電壓； 一第一邏輯單元，包括一第一輸入端、一第二輸入端、及一輸出端，該第一輸入端電連接該反向器的該輸出端以接收該反向狀態信號，該第二輸入端電連接該第一上拉電阻的該第二端並接收一來自一基板管理控制器的控制信號，該輸出端輸出一中間信號；及 一第二邏輯單元，接收該中間信號、該第一電源電壓、及該第二電源電壓，以產生一重置信號， 其中，當該反向狀態信號的邏輯值及該控制信號的邏輯值等於一第一邏輯值時，該中間信號的邏輯值等於一第二邏輯值，否則，該中間信號的邏輯值等於該第一邏輯值， 當該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第一邏輯值，且該中間信號的邏輯值不是在一高阻態時，該重置信號的邏輯值等於該中間信號的邏輯值。
2. 如請求項1所述的重置信號產生電路，其中，該第一邏輯單元包括一反及閘(NAND gate)，接收該反向狀態信號及該控制信號並作NAND運算，以產生該中間信號。
3. 如請求項1所述的重置信號產生電路，其中，該第二邏輯單元包括： 一第二上拉電阻，包含一第一端及一第二端，該第一端接收該第二電源電壓； 一第三上拉電阻，包含一第一端及一第二端，該第一端接收該第一電源電壓； 一第四上拉電阻，包含一第一端及一第二端，該第一端接收該第二電源電壓； 一第一電晶體，包含一控制端、一第一端、及一第二端，該控制端電連接該第二上拉電阻的該第二端，並還電連接該第一邏輯單元的該輸出端以接收該中間信號，該第一端電連接該第三上拉電阻的該第二端，該第二端電連接一接地點；及 一第二電晶體，包含一控制端、一第一端、及一第二端，該控制端電連接該第一電晶體的該第一端，該第一端電連接該的四上拉電阻的該第二端，並還輸出該重置信號，該第二端電連接該接地點。
4. 一種電腦系統，包含： 一網路收發器，接收一待機電源電壓以作為運作的電力，且接收一重置信號，並據以執行重置； 一電源供應器，先輸出該待機電源電壓，並再輸出一第一電源電壓及一第二電源電壓； 一晶片組，接收該待機電源電壓以作為運作的電力，並輸出一狀態信號，該狀態信號指示一晶片組是否運作在一S5狀態；及 一基板管理控制器，接收該待機電源電壓以作為運作的電力，並輸出一控制信號； 一重置信號產生電路，包括 一反向器，包括一輸入端及一輸出端，該輸入端電連接該晶片組以接收該狀態信號，並在該輸出端輸出一反向狀態信號， 一第一上拉(Pull up)電阻，包括一第一端及一第二端，該第一端接收該第二電源電壓， 一第一邏輯單元，包括一第一輸入端、一第二輸入端、及一輸出端，該第一輸入端電連接該反向器的該輸出端以接收該反向狀態信號，該第二輸入端電連接該第一上拉電阻的該第二端並接收來自該基板管理控制器的該控制信號，該輸出端輸出一中間信號，及 一第二邏輯單元，接收該中間信號、該第一電源電壓、及該第二電源電壓，以產生該重置信號， 其中，當該反向狀態信號的邏輯值及該控制信號的邏輯值等於一第一邏輯值時，該中間信號的邏輯值等於一第二邏輯值，否則，該中間信號的邏輯值等於該第一邏輯值， 當該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第一邏輯值，且該中間信號的邏輯值不是在一高阻態時，該重置信號的邏輯值等於該中間信號的邏輯值。
5. 如請求項4所述的電腦系統，其中，在該第一電源電壓及該第二電源電壓尚未建立完成時，該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第二邏輯值，使得該重置信號的邏輯值等於該第二邏輯值，進而使得該網路收發器執行重置。
6. 如請求項4所述的電腦系統，其中，當該第一電源電壓及該第二電源電壓建立後，且該晶片組運作在該S5狀態，且該基板管理控制器尚未產生該控制信號時，該第一電源電壓的邏輯值及該第二電源電壓的邏輯值等於該第一邏輯值，且該狀態信號的邏輯值等於該第二邏輯值，使得該重置信號的邏輯值等於該第二邏輯值，進而使得該網路收發器保持在執行重置。
7. 如請求項4所述的電腦系統，其中，當該第一電源電壓及該第二電源電壓建立後，且該晶片組運作在該S5狀態時，該第一電源電壓及該第二電源電壓的邏輯值等於該第一邏輯值，且該狀態信號的邏輯值等於該第二邏輯值，使得該重置信號的邏輯值等於該基板管理控制器所產生的該控制信號的邏輯值的反向，進而使得該網路收發器的重置受到該基板管理控制器的控制。
8. 如請求項4所述的電腦系統，其中，當該第一電源電壓及該第二電源電壓建立後，且該晶片組運作在一S0狀態時，該第一電源電壓、該第二電源電壓、及該狀態信號的邏輯值等於該第一邏輯值，使得該重置信號的邏輯值等於該第一邏輯值，進而使得該網路收發器不執行重置，且不受到來自該基板管理控制器的該控制信號的影響。
9. 如請求項4所述的電腦系統，其中，該重置信號產生電路的該第一邏輯單元包含一反及閘(NAND gate)，接收該反向狀態信號及該控制信號並作NAND運算，以產生該中間信號。
10. 如請求項4所述的電腦系統，其中，該重置信號產生電路的該第二邏輯單元包含： 一第二上拉電阻，包含一第一端及一第二端，該第一端接收該第二電源電壓； 一第三上拉電阻，包含一第一端及一第二端，該第一端接收該第一電源電壓； 一第四上拉電阻，包含一第一端及一第二端，該第一端接收該第二電源電壓； 一第一電晶體，包含一控制端、一第一端、及一第二端，該控制端電連接該第二上拉電阻的該第二端，並還電連接該第一邏輯單元的該輸出端以接收該中間信號，該第一端電連接該第三上拉電阻的該第二端，該第二端電連接一接地點；及 一第二電晶體，包含一控制端、一第一端、及一第二端，該控制端電連接該第一電晶體的該第一端，該第一端電連接該的四上拉電阻的該第二端，並還輸出該重置信號，該第二端電連接該接地點。

Images