JPH0567733A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0567733A
JPH0567733A JP3229008A JP22900891A JPH0567733A JP H0567733 A JPH0567733 A JP H0567733A JP 3229008 A JP3229008 A JP 3229008A JP 22900891 A JP22900891 A JP 22900891A JP H0567733 A JPH0567733 A JP H0567733A
Authority
JP
Japan
Prior art keywords
input
condition
transistor
input side
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3229008A
Other languages
English (en)
Inventor
Yoshirou Iwasa
伊郎 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3229008A priority Critical patent/JPH0567733A/ja
Publication of JPH0567733A publication Critical patent/JPH0567733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【構成】一端子双方向の入出力セルと内部初段トランジ
スタ間に、プルアップ抵抗を設けた半導体装置。る事に
より、事を特徴とする 【効果】入力バッファにプルアップ抵抗をつける事によ
りＩＣの入力に無入力状態が発生しても、内部トランジ
スタの入力貫通電流が流れる事を防止し、設計時のタイ
ミング設計負荷を軽減できる。誤信号が入力されても、
内部トランジスタを保護する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関わり、
特に、他の半導体集積回路と相互に信号のやり取りを行
う為の一端子双方向入出力回路を有する半導体装置に関
する。
【０００２】
【従来の技術】従来の技術で半導体集積回路をシステム
の一部として相互に信号のやり取りを行う場合は、半導
体集積回路から信号を出力する為に必要なドライバ−等
を構成する出力回路と、同システムの他の半導体集積回
路などからの信号を半導体集積回路内部に入力する為に
レベル合わせを行う入力回路とを一対で構成する入出力
双方向セルを構成し、出力ドライバ−にはトランスファ
−ゲ−トの機能を持たせる事により、入力と出力の状態
の切り替えを行っていた。あるいは、入力回路と出力回
路の両者にトランスファ−ゲ−トを構成し、交互にトラ
ンスファ−ゲ−トを切り替える事で半導体集積回路の外
部信号と、半導体集積回路内部の信号がコンテンション
する事を防ぎ、実現していた。
【０００３】
【発明が解決しようとする課題】しかし、上記の方法で
はトランスファ−ゲ−トをＯＮ、ＯＦＦに動作させる事
により信号を入力、出力に切り替えていたので、入力側
の信号を確実に定めていなければ、ＭＯＳ形のトランジ
スタなどの場合は、トランジスタゲ−トが浮いてしまう
事があり貫通電流が流れすぎて、トランジスタ自体を破
壊しかねない。この欠点はＩＣの設計者が、回路の論理
確認シミュレ−ションなどで入力と出力の信号切り替え
を行い半導体集積回路の一端子双方向セルの入出力の信
号状態を確認していた。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
一端子双方向セルの入力側にプルアップ抵抗を接続する
事で、ＩＣに無入力の状態が発生しても、ＩＣ入力側の
トランジスタゲ−トがフロ−ティング状態になる事を防
止し、トランジスタゲ−トに電流が流れるのを防ぎ、ト
ランジスタの破壊を防ぐ事を特徴とする。
【０００５】
【実施例】図１は本発明の半導体装置の構成図である。
図中１は出力側最終段の出力バッファである。コントロ
−ル端子付きでコントロ−ル端子をＬにする事でＯＮ
し、Ｈにする事でＯＦＦに切り替える事によって、ＯＮ
状態の時は、ＩＣ内部の信号をＩＣ外部へ出力し、ＯＦ
Ｆ状態の時にはＩＣの内部へ外部信号を入力する為のバ
ッファである。図中２は入力側のバッファである。図中
１がＯＦＦ状態の時に、ＩＣ外部の信号とＩＣ内部のレ
ベル合わせを行う。図中３は本発明の半導体装置のプル
アップ抵抗部である。図中４が不本意に無入力状態にな
り図中１が無入力状態時にこの抵抗を介してＨレベルが
入力される。図中５はＩＣ内部に結線されている。
【０００６】
【発明の効果】本発明は以上述べた様に一端子双方向セ
ルの入力側回路に於て、プルアップ抵抗を付ける事で、
システムとして構成した後で誤った方法で使用されても
ＩＣの入力側トランジスタを破壊する事を防ぐ事ができ
る。これにより、設計時に行っていた回路の論理確認シ
ミュレ−ションなどで入力と出力の信号切り替えを行い
半導体集積回路の一端子双方向セルの入出力の信号状態
を確認するなどの一端子双方向セルの微妙なタイミング
設計がある程度軽減される事になる。
【図面の簡単な説明】
【図１】一端子双方向セルの構成図をしめした説明図で
ある。
【符号の説明】
１・・・コントロ−ル端子付き出力バッファ ２・・・ 入力バッファ ３・・・ 入力回路保護用プルアップ抵抗 ４・・・ 入出力パッド ５・・・ 内部回路接続結線
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/16 Ｊ 9184−5Ｊ 19/0175 6959−5Ｊ Ｈ０３Ｋ 19/00 １０１ Ｓ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路に於て、一端子双方向の
    入出力セルと内部初段トランジスタ間に、プルアップ抵
    抗を設ける事により、誤信号が入力されても内部トラン
    ジスタ回路を保護する事を特徴とする半導体装置。
JP3229008A 1991-09-09 1991-09-09 半導体装置 Pending JPH0567733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3229008A JPH0567733A (ja) 1991-09-09 1991-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3229008A JPH0567733A (ja) 1991-09-09 1991-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH0567733A true JPH0567733A (ja) 1993-03-19

Family

ID=16885315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3229008A Pending JPH0567733A (ja) 1991-09-09 1991-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH0567733A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350429A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp 半導体集積回路の信号入出力回路
JP2004173307A (ja) * 2004-01-28 2004-06-17 Renesas Technology Corp 半導体集積回路の信号入出力回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350429A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp 半導体集積回路の信号入出力回路
JP2004173307A (ja) * 2004-01-28 2004-06-17 Renesas Technology Corp 半導体集積回路の信号入出力回路

Similar Documents

Publication Publication Date Title
EP0364925B1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
JPH11150467A (ja) スルーレート制御装置及びスルーレート制御方法
JPH04233320A (ja) 状態遷移制御式の３安定出力バッファ
EP0709964A1 (en) Programmable pull-up buffer
US5426432A (en) IC card
JPH0567733A (ja) 半導体装置
US4980792A (en) BiCMOS power transition circuit
JPH0567954A (ja) 半導体装置
US6097218A (en) Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate
JPH0644031B2 (ja) テスト回路
US6111450A (en) Operating voltage adapting buffer
JPH0736826A (ja) 半導体装置
US20030112033A1 (en) Method and apparatus for a programmable output interface
US5514993A (en) Apparatus for preventing transferring noise of digital signal
JPH0710421Y2 (ja) 出力デ−タ制御回路
US6784691B2 (en) Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit
JP2820062B2 (ja) 半導体集積回路及びこの回路が実装されたプリント基板
JP2782946B2 (ja) 半導体集積回路
US5726601A (en) Integrated circuit and method for producing the same
JPH0743892U (ja) 出力データ制御回路
JP2752778B2 (ja) 半導体集積回路
JP3076368B2 (ja) インバータ装置の制御回路
JPH07325780A (ja) マイコンの入出力回路
JPH05265949A (ja) 集積回路装置
JPH04138717A (ja) 半導体集積回路装置