JPH10242832A - 半導体装置、半導体装置の双方向バッファ - Google Patents

Abstract

(57)【要約】 【課題】 複数本の制御端子により、全ての入出力の論
理モードと信号の入出力モードとを個々に外部から制御
することができること。 【解決手段】 信号用のＬＳＩ端子２０に接続された理
論反転機能を有する入力バッファと論理反転機能を有す
る出力バッファとから構成された双方向バッファ１０
と、制御用のＬＳＩ入力端子に接続され双方向バッファ
１０の論理モードと信号の入出力モードとを制御する入
出力バッファ制御部１２とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理反転機能付き
双方向バッファを有する半導体装置、半導体装置の双方
向バッファに属する。

【０００２】

【従来の技術】従来技術の論理反転機能を有するバッフ
ァは、各入出力バッファを一つずつ個々に制御して論理
を設定するか、全てのバッファを一括して論理を設定す
る構成となっている（例えば、実開昭６３−１４７０３
５号公報を参照）。

【０００３】

【発明が解決しようとする課題】しかしながら、また、
論理反転機能を有する双方向バッファはなく、バッファ
の論理モードと信号の入出力モードを同時に外部から制
御することは不可能である。

【０００４】またＬＳＩは、バッッファの論理モードを
個々に制御するために、入出力端子数に相当する制御端
子を必要とするという問題がある。

【０００５】それ故に、本発明の課題は、複数本の制御
端子により、全ての入出力の論理モードと信号の入出力
モードとを個々に外部から制御することができる半導体
装置、半導体装置の双方向バッファを提供することにあ
る。

【０００６】

【課題を解決するための手段】本発明によれば、複数の
入力端子と複数の出力端子を持つ入出力インターフェー
ス回路において、信号用の端子に接続された理論反転機
能を有する入力バッファと論理反転機能を有する出力バ
ッファとから構成された双方向バッファと、制御用の入
力端子に接続され前記双方向バッファの論理モードと信
号の入出力モードを制御する入出力バッファ制御部とを
備えていることを特徴とする半導体装置が得られる。

【０００７】また、本発明によれば、前記入出力バッフ
ァ制御部は前記制御用の入力端子を複数本有し、前記双
方向バッファを１個、もしくは複数個制御することを特
徴とする半導体装置が得られる。

【０００８】さらに、本発明によれば、複数の入力端子
と複数の出力端子を持つ入出力インターフェース回路に
おける半導体装置の双方向バッファにおいて、信号用の
端子に接続された理論反転機能を有する入力バッファと
論理反転機能を有する出力バッファとから構成されてい
ることを特徴とする半導体装置の双方向バッファが得ら
れる。

【０００９】

【発明の実施の形態】図１は本発明の複数の入力端子と
複数の出力端子を持つ入出力インターフェース回路に用
いる半導体装置（ＬＳＩ）の一実施の形態例を示してい
る。

【００１０】図１を参照して、半導体装置は信号用のＬ
ＳＩ端子２０に接続された理論反転機能を有する入力バ
ッファと論理反転機能を有する出力バッファとから構成
された双方向バッファ１０と、制御用のＬＳＩ入力端子
に接続され双方向バッファ１０の論理モードと信号の入
出力モードとを制御する入出力バッファ制御部１２とを
備えている。

【００１１】図１においては、４つの双方向バッファ１
０を備えており、これらが半導体装置の主要回路部１１
と入出力バッファ制御部１２とに接続されている。ま
た、４つの双方向バッファ１０のそれぞれれに信号用の
ＬＳＩ端子２０が接続されている。

【００１２】入出力バッファ制御部１２は制御用のＬＳ
Ｉ入力端子を複数本有し、双方向バッファ１０を１個、
もしくは複数個制御する。ない、図１においては、入出
力バッファ制御部１２が制御用のＬＳＩ入力端子を３本
有している。

【００１３】双方向バッファ１０はそれぞれにスリース
テイト非反転バッファ１もしくはスリーステイト非反転
バッファ３と、スリーステイト反転バッファ２もしくは
スリーステイト反転バッファ４ととを有している。

【００１４】こので、双方向バッファ１０を非反転のバ
ッファとするか、論理反転機能とするかは入出力バッフ
ァ制御部１２からの制御により、個々に設定することが
できる。入出力バッファ制御部１２は、双方向バッファ
１の入出力の方向を設定するのと同時に、半導体装置の
主要回路部１１に対しても処理内容のモードを通知す
る。入力バッファ制御部１２へは、ＬＳＩ外部端子から
シリアルデータにより、各入出バッファのモード設定デ
ータを記憶するメモリを備えた構成となっている。

【００１５】図２はシリアルデータフォーマットの一例
を示している。図２においては、入出力バッファモード
制御用のデータ入力端子２１、入出力バッファモード制
御用のクロック入力端子２２、入出力バッファモード制
御用のフレームパルス入力端子２３に入力される波形を
示している。

【００１６】図２を参照して、入出力バッファモード制
御用のデータ入力端子２１の波形中のデータ１ａ、デー
タ２ａ、データ３ａ… …データｎａが個々の入出力バ
ッファのモード設定データとなる。例えば、「Ｌｏ」レ
ベルなら非反転制御、「Ｈｉ」レベルなら論理反転制御
となる。また、「Ｌｏ」レベルなら入力バッファ、「Ｈ
ｉ」レベルなら出力バッファとなる。

【００１７】入出力バッファモード制御用のデータ入力
端子２１に入力されるモード設定データは、入出力バッ
ファモード制御用のクロック入力端子２２、及び入出力
バッファモード制御用のフレームパルス入力端子２３に
入力される信号に同期しており、常時、書き換え可能で
ある。そのため、自由に論理モード及び入出力モードの
設定が可能である。

【００１８】

【発明の効果】以上、実施の形態例で説明したように、
本発明の半導体装置の双方向バッファによると、入出力
の論理変更及び方向が容易に行えるという効果を奏す
る。これにより、半導体装置の接続先がいかなる条件で
あっても柔軟に対応できる。

【００１９】また、半導体装置を他の装置で流用して使
用する場合においても、インターフェイスとしての論理
及び方向を変えられるので流用しやすいという効果を奏
する。

【図面の簡単な説明】

【図１】本発明の半導体装置の一実施の形態例を示すブ
ロック図である。

【図２】外部から入力するシリアルデータフォーマット
の一例を示す波形図である。

【符号の説明】

１，３ スリーステイト非反転バッファ ２，４ スリーステイト反転バッファ １０ 双方向バッファ １１ 主要回路部 １２ 入出力バッファ制御部 ２０ 信号用のＬＳＩ端子 ２１ 入出力バッファモード制御用のデータ入力端子 ２２ 入出力バッファモード制御用のクロック入力端
子 ２３ 入出力バッファモード制御用のフレームパルス
入力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の入力端子と複数の出力端子を持つ
   入出力インターフェース回路において、信号用の端子に
   接続された理論反転機能を有する入力バッファと論理反
   転機能を有する出力バッファとから構成された双方向バ
   ッファと、制御用の入力端子に接続され前記双方向バッ
   ファの論理モードと信号の入出力モードを制御する入出
   力バッファ制御部とを備えていることを特徴とする半導
   体装置。
2. 【請求項２】 請求項１記載の半導体装置において、前
   記入出力バッファ制御部は前記制御用の入力端子を複数
   本有し、前記双方向バッファを１個、もしくは複数個制
   御することを特徴とする半導体装置。
3. 【請求項３】 複数の入力端子と複数の出力端子を持つ
   入出力インターフェース回路における半導体装置の双方
   向バッファにおいて、信号用の端子に接続された理論反
   転機能を有する入力バッファと論理反転機能を有する出
   力バッファとから構成されていることを特徴とする半導
   体装置の双方向バッファ。