JPH02158844A - マイクロコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は開発サポート用デバイスのマイクロコントロー
ラに関し、マイクロコントローラ側にエバリユエーショ
ンチップとのインターフェース用の専用端子を設けるこ
となく、筒易にかつコスト上昇を来すことなく安価にエ
バリユエーションチップとのインターフェースを行う開
発サポート用デバイスのマイクロコントローラをうろこ
とを目的とし、マイクロコントローラにおけるリソース
に関連する接続端子を除く少なくとも１つの接続端子を
エバリユエーションチップとの接続モード時に切り換え
ることによりエバリユエーションチップとの接続端子と
して使用しうるように構成する。

〔産業上の利用分野〕

本発明は開発サポート用デバイスを構成することができ
るためのインターフェースを有するマイクロコントロー
ラに関するものである。

〔従来の技術〕

マイクロコントローラ（ＣＰ　Ｕ）を含む量産チップを
開発するメーカーにあっては量産型チップの開発ととも
に量産チップの評価又はプログラムの開発或いはデパッ
ク評価を行うためのサポート用デバイスの開発を行いこ
れをユーザーに提供しなければならない。サポート用デ
バイスはＣＰＵの評価用として提供されるものであって
、ユーザー側でプログラムを開発するに当たりツールと
のインターフェースとして使用されるものでありＣＰＵ
と評価用の回路、更にはりソースと称するＣＰＵの周辺
回路から構成されるものである。従来。

サポート用デバイスは１チツプで構成されＣＰＵは同じ
でもリソース等の周辺回路の組み合わせが変わるとその
度に別々のチップを開発し製造する必要があった。

サポート用デバイスの開発工数を削減し、開発コストを
下げるための１つの方法として量産チップとエバリユエ
ーションチップとを１つのバフケージ内に収納して接続
し２チツプ１体型構成のサポート用デバイスを使用して
いる。ここでのエバリユエーションチップとは、内部に
ＣＰＵを有し。

かつ評価用の回路及びツールとのインターフェース回路
が加わったものである。２チツプ１体型構成のサポート
用デバイスでは、内蔵される量産チップは単体のコント
ローラーとしての機能に加えてサポート用デバイスの構
成要素として動作するエバリユエーションチップとのイ
ンターフェースを行うための別の機能を有している必要
がある。

又該エバリユエーションチップと量産チップとの接続に
おいては、量産チップ内部のアドレス／データバス、周
辺回路用の制御信号に加えてＣＰＵのステータス信号や
周辺回路からの割込制御信号等が必要となるための量産
チップ側に新たに専用端子を設ける必要があった。この
ことは量産チップ即ちマイクロコントローラに、マイク
ロコントローラがコントローラとして動作する時には全
く意味を持たない端子が設けられることになりこれはチ
ップ面積を増大させコストアップにもつながっていた。

更に前記したように従来技術にあってはＣＰＵの評価用
エバリユエーションチップと量産チップ即チマイクロコ
ントローラとを１つの基板上に形成させるためその組合
せ毎に回路を形成させる必要があるので工程が複雑とな
りコストも高くなっていた。

〔発明が解決しようとする課題〕

本発明の目的は上記したような従来技術における問題点
を改良し、マイクロコントローラ側にエバリユエーショ
ンチップとのインターフェース用の専用端子を設けるこ
となく、簡易にかつコスト上昇を来すことなく安価にエ
バリユエーションチップとのインターフェースを行うこ
との出来る開発サポート用デバイスのマイクロコントロ
ーラを提供することである。

〔課題を解決するための手段〕

本発明は前述した従来技術の問題点を克服し上記した目
的を達成するため次の技術的構成を採用するものである
。即ち開発サポート用デバイスを構成するためのインタ
ーフェースを有するマイクロコントローラにおいて、該
マイクロコントローラにおけるリソースに関連する接続
端子を除く少なくとも１つの接続端子をエバリユエーシ
ョンチップとの接続モード時に切り換えることによりエ
バリユエーションチップとの接続端子として使用しうる
ように構成した開発サポートデバイスのマイクロコント
ローラである。

本発明の特徴は、従来技術にあってはサポート用デバイ
スの構成要素として動作するエバリユエーションチップ
１７とマイクロコントローラ１とを同一の基板内に形成
しているのに対しこの両者を分離して別体に構成すると
ともに、マイクロコントローラ１における外部接続端子
の一部をエバリユエーションチップとの接続モード時と
マイクロコントローラにおける通常の使用時とを兼用出
来るようにし、マイクロコントローラの端子数を増加さ
せることなくマイクロコントローラ１とエバリユエーシ
ョンチップ１７とのインターフェースを可能にしたもの
である。

即ち本発明において開発サポート用デバイスを構成する
に際し、種々検討した結果、エバリユエーションチップ
１７及びマイクロコントローラ（量産チップ）のいずれ
にもＣＰＵ２とその周辺回路であるリソース回路３．４
が設けられていること、又マイクロコントローラは通常
の方法（コントローラモード）で使用されれている時は
アドレス、データーバス等を含む大部分の端子は制御信
号の出し入れに使用されるが、評価する場合にエバリユ
エーションチップと接続される時にはマイクロコントロ
ーラのＣＰＵは停止されその周辺のリソース回路に関係
する端子のみが使用されること、又ＣＰＵはエバリユエ
ーションチップ内のＣＰＵを使用すること、従ってマイ
クロコントローラにおけるリソース回路に関係する端子
のみがエバリユエーションチップ内のＣＰＵに直接アク
セスするようなインターフェースがあれば好ましいとい
う知見にもとづき、マイクロコントローラが通常のコン
トローラモードにおいては制御信号を出す端子のうちで
エバリユエーションチップとの接続時即ちサポート用デ
バイスモード時においては実際に使用されない即ち不必
要な端子を有効に活用するように両モード時に切り換え
て使用するようにしたものである０本発明における端子
切換回路は特に限定されるものではなく公知のスイッチ
ング回路を使用することが出来る。更にかかる技術的構
成に到る背景には、エバリユエーションチップとの接続
には量産チップ（マイクロコントローラ）で使用する程
多くの端子を必要としないのでインターフェースに際し
ては端子の数を減らすことが可能であるとの知見もある
。かかる基本的技術理想にもとづい、本発明においては
マイクロコントローラの全ての制御信号用端子と、エバ
リユエーションチップとのインターフェース用回路との
間に切り換え手段を設は一部の端子を兼用するようにし
て専用端子を設けずにインターフェースを可能とするよ
うにしたものである。

ここで本発明に係るマイクロコントローラ１の基本的構
成を第１図にもとづいて実施例１として説明する。

第１図中１は量産チップであるマイクロコントローラ、
２はＣＰＵ、３及び４は周辺のリソース回路、５は端子
切り換え回路、６はエバリユエーションチップ１７との
Ｉ１０インターフェース回路でエバリユエーションチッ
プ１７の端子と接続される。７はモード指定端子、８は
モード信号、９は内部アドレス／データーバス、１０は
周辺リソース回路用制御信号線、１１はエバリユエーシ
ョンチップ用ＣＰＵステータス信号線、１２はマイクロ
コントローラモード即ち量産チップの通常の制御動作時
においては使用されるがエバリユエーションチップとの
接続時（サポート用デバイスモード時）には不必要とな
る信号線、工３は各周辺のリソース回路が使用する信号
線であり、又１４はＩ１０インターフェース信号線であ
る。尚エバリユエーションチップ１７は該マイクロコン
トローラとは独立に別のチップ体として構成されている
。

本発明におけるモード指定端子７によりマイクロコント
ローラモードかサポート用デバイスモードが選択されマ
イクロコントローラのＣＰＵ２０）動作を制御し、又同
時に端子切換回路５を作動させ必要な端子の機能を切り
換えるものである。

本具体例ではモード端子７からのモード信号により端子
切り換え回路が制御され通常のコントローラモードでは
前記信号線１２をＩ１０インターフェース信号線１４と
接続させ標準のＩ１０端子として機能させるようにし、
又サポート用デバイスモード時にはエバリユエーション
チップ用ＣＰＵステータス信号線１１を前記Ｉ１０イン
ターフェース信号線１４と接続させこれをエバリユエー
ションチップ用ＣＰＵステータス信号線子として機能さ
せるようにしたものである。次に本発明に係る第２の実
施例を第２図にもとづいて説明する。

第２図は、本発明の他の実施例である。図中、第１図で
示したものと同一のものは同一の番号で示している。１
５はエバリユエーションチップとのアドレス用に使用さ
れる上位アドレスデコーダー回路、１６は上位アドレス
デコード信号である。

かかる実施例においては内部アドレス／データバス９を
分岐させ上位アドレスに相当する分をアドレスデコーダ
回路１５を介して１本のアドレスデコード信号線１６に
まとめて端子切り換え回路に接続させである。

量産チップのアドレスを全部出すとそれだけで端子の本
数を多くしなければならない。然しながらエバリユエー
ションチップとの接続に際しては量産品内部の周辺回路
には大きなアドレス領域を必要としないため量産品内部
の周辺回路のためのアドレス空間を限定することにより
残りの端子を空けておこうとするものである。特にエバ
リユエーションチップとの接続する際に上位アドレスは
一部が不要となるのでこれをデコーダ回路で一本の線と
して出すようにしたものであって、これによって他の端
子を空けることが出来、その空いた端子を例えばコアエ
バ用ＣＰＵステータス信号線の端子として割り当てるこ
とが出来る。勿論これ等の上位アドレスは通常のマイク
ロコントローラモードにおいては全部使用されるもので
あることは云うまでもない。更に第２実施例に使用され
る端子切り換え回路５の具体例を第３図により説明する
。

第３図は、第２図における切り換え回路５とその周辺部
分の回路構成図である０図中、第１図、第２図で示した
ものと同一のものは同一の番号で示している。３０はイ
ンバーター回路、１８〜２３はスイッチ素子、２４．２
６．２８はアドレス／データ・バスの上位ビット（本具
体例では３ビツトを使用している。）　、２５．２７は
サポート用デバイスモード時に必要なＣＰＵ・ステータ
ス信号、２９はＡＬＥ　（アドレス・ラッチ・イネーブ
ル）信号線を示している。

切り換え回路５で、モード信号は分岐しインバータ１７
と、スイッチ素子１８〜２０に接続される。

またインバータ１７を介してスイッチ素子２１〜２３に
接続される。図中には３端子分のみ示したが実際には、
切り換えの必要な信号骨のスイッチ素子がこのモード信
号か、その反転出力信号に接続される。

コントローラモードではモード端子からのモード信号８
が「０」として、信号切り換え回路に入力される。この
場合、モード信号は、インバーター回路３０を介してス
イッチ素子２１〜２３に接続されているのでこれらは導
通し、またスイッチ素子１８〜２０は「断」の状態とな
る。従って、Ｉ１０インターフェース回路６　（端子部
）へは、アドレス／データ・バスの上位ピント２４．２
６．２８がつながる０次に、サポート用デバイスモード
ではモード端子からのモード信号８が「１」として、信
号切り換え回路に入力される。この場合は、スイッチ素
子１８〜２０は導通し、スイッチ素子２１〜２３が「断
」の状態となる。従って、Ｉ１０インターフェース回路
６（端子部）へは上位アドレスデコーダー回路１５で作
った上位アドレスデコード信号１６とサポート用デバイ
スモード時に必要なＣ，ＰＵ・ステータス信号がつなが
り、端子をモードによって切り換えることを実現してい
る０図中のＡＬＥ（アドレス・ラッチ・イネーブル）信
号線２９は、両方のモードに於いて共通して必要である
ので切り換えを行わないで通り抜けるだけである。

〔本発明の作用及び効果〕

本発明においては、マイクロコントローラの動作モード
は、モード指定端子７により指定され、サポート用デバ
イスモードと単体のコントローラモードを切り換える。

コントローラモードではモード端子からのモード信号に
より、信号切り換え回路５は、標準のＩ１０端子として
機能させるため、アドレス／データバス、周辺回路用の
制御信号線などをＩ１０インターフェース回路６とつな
ぎ、サポート用デバイスモードでは、エバリユエーショ
ンチップ用ＣＰＵステータス信号端子となるようにＩ１
０インターフェース回路６　（端子部）との信号線を切
り換えを行う。

従って、モード指定端子でサポート用デバイスモードに
することで端子の機能を切り換えることにより、量産品
の端子数を増加させることなくエバリユエーションチッ
プとのインターフェースを行い、サポート用デバイスの
構成要素として動作することが可能となる。

【図面の簡単な説明】

第１図は本発明の１実施例を示す概略ダイアグラム図で
ある。 第２図は本発明の他の実施例を示す概略ダイアグラム図
である。 第３図は第２図における実施例に使用される切り換え回
路とその周辺部の回路構成図を部分的に示す図である。 １・・・マイクロコントローラ、 ２・・・ＣＰＵ。 ３．４・・・周辺リソース回路、 ５・・・端子切り換え回路、 ６・・・Ｉ１０インターフェース回路、７・・・モード
指定端子、 ９・・・内部アドレス／データバス、 １０・・・周辺リソース回路用制御信号線、１１・・・
エバリユエーションチップ用ＣＰＵステータス信号線、 １２・・・サポート用デバイス時に不必要となる信号線
、 １３・・・周辺リソース回路が使用する信号線、１４・
・弓１０インターフェース信号線、１５・・・上位アド
レスデコーダ回路、１６・・・上位アドレスデコード信
号線、１７・・・エバリユエーションチップ、３０・・
・インバータ回路。 本発明の１実施例を示すダイアダラム 第１図 本発明の他の実施例を示すダイアグラム朶２図

Claims (1)

【特許請求の範囲】
1. 開発サポート用デバイスを構成するためのインターフェ
   ースを有するマイクロコントローラにおいて、該マイク
   ロコントローラにおけるリソースに関連する接続端子を
   除く少なくとも１つの接続端子をエバリュエーションチ
   ップとの接続モード時に切り換えることによりエバリュ
   エーションチップとの接続端子として使用しうるように
   構成したことを特徴とするマイクロコントローラ。