JPH0322471A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0322471A JPH0322471A JP15762689A JP15762689A JPH0322471A JP H0322471 A JPH0322471 A JP H0322471A JP 15762689 A JP15762689 A JP 15762689A JP 15762689 A JP15762689 A JP 15762689A JP H0322471 A JPH0322471 A JP H0322471A
- Authority
- JP
- Japan
- Prior art keywords
- internal
- data
- terminal group
- semiconductor device
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000006870 function Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000004075 alteration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多端子の論理ICの半
導体装置に関する。
導体装置に関する。
従来、この種の半導体装置は、外部にあらかじめ定めら
れた機能の配列の論理信号入出力及び電源用の端子群を
有していた。
れた機能の配列の論理信号入出力及び電源用の端子群を
有していた。
上述した従来の半導体装置は、論理機能が固定された端
子配列の外部端子群を有しているので、装置設計の際に
、回路基板の配線パターンなどに制約が多く、回路配線
の引き回しによる基板面積の増大あるいは多層基板の採
用によりコストかがさむという欠点があった。
子配列の外部端子群を有しているので、装置設計の際に
、回路基板の配線パターンなどに制約が多く、回路配線
の引き回しによる基板面積の増大あるいは多層基板の採
用によりコストかがさむという欠点があった。
本発明の半導体装置は、機能配列が固定された内部端子
群を有する内部半導体装置と、外部端子群と、アドレス
信号,端子機能の配列データ.制御信号,プログラム信
号を入力して前記配列データを記憶する電気的にプログ
ラム可能な不揮発性メモリ及び該不揮発性メモリにデコ
ーダ入力線を介して接続されかつ前記内部端子群及び前
記外部端子群間に挿入されたデコーダを有する不揮発性
スイッチとを含んで楕成されている。
群を有する内部半導体装置と、外部端子群と、アドレス
信号,端子機能の配列データ.制御信号,プログラム信
号を入力して前記配列データを記憶する電気的にプログ
ラム可能な不揮発性メモリ及び該不揮発性メモリにデコ
ーダ入力線を介して接続されかつ前記内部端子群及び前
記外部端子群間に挿入されたデコーダを有する不揮発性
スイッチとを含んで楕成されている。
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例のブロック図である。
半導体装置11は、不揮発性メモリ9及びデコーダ13
を有する不揮発性スイッチ14と、内部端子群12を有
する内部半導体装置4と、外部端子群10とを含んで構
成されている。
を有する不揮発性スイッチ14と、内部端子群12を有
する内部半導体装置4と、外部端子群10とを含んで構
成されている。
各ブロックには、動作電源端子2とGND3が接続され
ている。
ている。
外部端子群10の機能の端子配列は、不揮発性スイッチ
14の不揮発性メモリ9に記憶されたメモリデータSM
により決定し、メモリデータSMの内容をデコーダ入力
線8がらデコーダ13に入力する。
14の不揮発性メモリ9に記憶されたメモリデータSM
により決定し、メモリデータSMの内容をデコーダ入力
線8がらデコーダ13に入力する。
デコーダ13は、データSMをデコードし、外部端子群
10と内部端子群12とを指定の組合せに接続する。
10と内部端子群12とを指定の組合せに接続する。
外部端子群10の機能の端子配列は、不揮発性スイッチ
l4を用いているので、電源を切っても保たれる。
l4を用いているので、電源を切っても保たれる。
この端子配列の変更は、不揮発性メモリ9のメモリデー
タSMを書き換えることにより行う。
タSMを書き換えることにより行う。
本実施例では、不揮発性メモリ9にEEPROMを用い
ている。
ている。
メモリデータSMの変更は、アドレス・バス6からアド
レス信号SAを入力し、データ・バス7から入力する端
子配列データSTDをプログラム端子1および制御バス
5から入力する制御信号SCによって、不揮発性メモリ
9内部のEEPROMに書き込むことにより実行する。
レス信号SAを入力し、データ・バス7から入力する端
子配列データSTDをプログラム端子1および制御バス
5から入力する制御信号SCによって、不揮発性メモリ
9内部のEEPROMに書き込むことにより実行する。
従って、外部端子群10の仮想の機能配列が変更容易で
あり、実効的に端子配列可変型半導体装置を得たことを
相当する。
あり、実効的に端子配列可変型半導体装置を得たことを
相当する。
また、本実施例では、外部がら不揮発性スイッチ9を操
作できるので、随時、端子配列が変更できるため、機密
保護も図れる効果がある。
作できるので、随時、端子配列が変更できるため、機密
保護も図れる効果がある。
第2図は本発明の第2の実施例のブロック図である。
第1の実施例との相違点は、第1図の制御バス5.アド
レスバス6,データバス7を外部端子群10と共用端子
とし、外部からのプログラム端子1に入力するプログラ
ム信号SPによって不揮発性スイッチ14の不揮発性メ
モリ9または、デコーダ13の選択を行なう不揮発性メ
モリ/デコーダ切換回路15を用いた事である。
レスバス6,データバス7を外部端子群10と共用端子
とし、外部からのプログラム端子1に入力するプログラ
ム信号SPによって不揮発性スイッチ14の不揮発性メ
モリ9または、デコーダ13の選択を行なう不揮発性メ
モリ/デコーダ切換回路15を用いた事である。
この実施例では、端子を有効に使用できるため半導体装
置118の端子数が少なくできるという利点がある。
置118の端子数が少なくできるという利点がある。
以上説明したように本発明は、装置設計者が外部端子群
と内部半導体装置の内部端子群との接続を任意に設定で
きる内部機能を内蔵することにより、装置の基板設計が
容易になり、装置全体のコストパフォーマンスを図るこ
とができる効果がある。
と内部半導体装置の内部端子群との接続を任意に設定で
きる内部機能を内蔵することにより、装置の基板設計が
容易になり、装置全体のコストパフォーマンスを図るこ
とができる効果がある。
第1図は本発明の第1の実施例のブロック図、第2図は
本発明の第2の実施例のブロック図である。
本発明の第2の実施例のブロック図である。
1・・・プログラム端子、2・・・動作電源端子、3・
・・GND、4・・・内部半導体装置、5・・・制御バ
ス、6・・・アトレス・バス、7・・・データ・バス、
8・・・テコーダ入力線、9・・・不揮発性メモリ、1
o・・・外部端子群、11・・・半導体装置、12・・
・内部端子群、13・・・デコーダ、14・・・不揮発
性スイッチ、15・・・不揮発性メモリ/デコーダ切換
回路。
・・GND、4・・・内部半導体装置、5・・・制御バ
ス、6・・・アトレス・バス、7・・・データ・バス、
8・・・テコーダ入力線、9・・・不揮発性メモリ、1
o・・・外部端子群、11・・・半導体装置、12・・
・内部端子群、13・・・デコーダ、14・・・不揮発
性スイッチ、15・・・不揮発性メモリ/デコーダ切換
回路。
Claims (1)
- 機能配列が固定された内部端子群を有する内部半導体装
置と、外部端子群と、アドレス信号、端子機能の配列デ
ータ、制御信号、プログラム信号を入力して前記配列デ
ータを記憶する電気的にプログラム可能な不揮発性メモ
リ及び該不揮発性メモリにデコーダ入力線を介して接続
されかつ前記内部端子群及び前記外部端子群間に挿入さ
れたデコーダを有する不揮発性スイッチとを含むことを
特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15762689A JPH0322471A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15762689A JPH0322471A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0322471A true JPH0322471A (ja) | 1991-01-30 |
Family
ID=15653842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15762689A Pending JPH0322471A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0322471A (ja) |
-
1989
- 1989-06-19 JP JP15762689A patent/JPH0322471A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930018857A (ko) | 프로그래머블 논리회로 | |
KR890005622A (ko) | 단일칩 마이크로 컴퓨터 | |
US20020103958A1 (en) | Programmable nonvolatile memory apparatus and microcomputer using the same | |
JPS6364088B2 (ja) | ||
US5265048A (en) | Semiconductor storage device and method of accessing the same | |
JPH0863444A (ja) | Eeprom内蔵マイクロコンピュータ及びeeprom内蔵マイクロコンピュータの製造方法 | |
JPS61156336A (ja) | リセツトアドレス発生回路 | |
JPH0322471A (ja) | 半導体装置 | |
US6611462B2 (en) | Semiconductor integrated circuit | |
JPH04223617A (ja) | 半導体集積回路装置のインターフェース | |
RU2216796C2 (ru) | Электронное запоминающее устройство | |
JPH1139212A (ja) | マイクロコンピュータ | |
JPH0563551A (ja) | プログラマブル論理回路装置 | |
KR930005648B1 (ko) | 입력절환장치 | |
KR920010468A (ko) | 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기 | |
JPH05241698A (ja) | 入出力ポートの制御方式 | |
JPH09251448A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
JPH11284503A (ja) | プログラマブルゲートアレイ | |
KR900010783A (ko) | 반도체 집적회로 | |
JP2731747B2 (ja) | 電子デジタルプロセッサ装置 | |
JPS5971557A (ja) | 半導体集積回路装置 | |
JP2767794B2 (ja) | マイクロコンピュータ | |
KR20000008278U (ko) | 롬 선택 장치 및 이를 구비한 전자 장치 | |
JPH06150022A (ja) | メモリチップ選択コントロール回路 | |
JPH05233439A (ja) | Icメモリカード |