JPS61156336A - リセツトアドレス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 不発明はマイクロプロセッサが電源投入時るるいは中動
リセット操作時または外部割込み信号の入力時に実行す
るリセットプログラムのアドレス信号を発生するリセッ
トアドレス発生回路に関するものでるる。

従来の技術 周知のように、マイクロプロセッサは電源投入時のリセ
ット信号あるいは手動リセット操作時のリセット信号が
入力されると、アドレス信号を特定番地の値にジャンプ
させ、この特定番地に予め記憶されたリセットプログラ
ムを実行する。従って、この特定番地、すなわちリセッ
トアドレスに所望のプログラムを予め記憶させておくこ
とにより、リセット信号の発生に対し、て所望の動作を
させることができる。

ところで、このようなマイクロプロセッサを用いたシス
テム機器では、電源投入時のリセット信号が入力された
時と、手動操作によるリセット信号が入力された時とで
リセットアドレスを変更しそれぞれ異なる応答をさせた
い場盆が多々ある。

発明が解決しようとする問題点 ところが、従来においては電源投入時のリセット信号も
手動リセット操作時のリセット信号も同一に処理されて
いたため、電源投入後における手動リセット操作時に電
源投入時と異なる応８をさせることができず、システム
の柔軟性に欠けるという間組点があった。

間組点を解決するための手段、作用 不発明は、リセットアドレス信号を記憶する回路にリセ
ットアドレス信号のビット数と同一数のスイッチを設け
、電源投入時のリセット信号あるいは手動リセット操作
時のリセット信号をこｎらスイッチを介して記憶素子の
セット入力およびリセット入力に入力して所望のリセッ
トアドレス１５号をスイッチ操作によって設定可能にす
ると共（Ｑマイクロプロセッサのデータバスからも所望
のリセットアドレス信号を設定可能に構成し、この記憶
回路をマイクロプロセッサのリセットアドレスに配置し
、上記リセット信号が発生した時にはこの記憶回路に設
定されたリセットアドレス信号で指示される番地のリセ
ットプログラムをマイクロプロセッサに実行させるよう
にしたものである。

実施例 第１図は本発明を適用したマイクロプロセッサシステム
の装部のブロック図であり、本発明によるリセットアド
レス発生部ｌは、マイクロプロセッサ（ＭＰＵ）２のデ
ータバスＤＢおよびアドレスバスＡＢに結合され、リセ
ット信号トシて［６゜投入時のリセット信号（以下、初
期リセット信号とｎｏう）ＩＺが入力されている。一方
、ＭＰｔＪＪには初期リセット信号ＩＺと共に、手動リ
セット操作時のリセット信号（以下、マニュアルリセッ
ト信号と言う）ＭＲ８Ｔがオアゲート≠を介して入力さ
れている。なお、ＪはプログラムメモリなどＭＰＵコの
周辺回路部である。

第２図はリセットアドレス発生部ｌの評＃Ｉを示す回路
図であシ、リセットアドレス信号のビット数Ｎに対応し
九〇型７リツプ７０ツブＩＯ−／〜１０−Ｎおよび３ス
テートゲート１ｌ−７〜１ｉ−Ｎが設けられると共に、
初期リセット信号ＩＺ（論理“１“＝“Ｌ“レベル）を
Ｄ型７リツプ７０ツブ１０−／〜１０−Ｎのセット人力
ｔＳ＋およびリセット人力■に入力するスイッチノコ−
／Ｓ〜ｌλ−ＮＲが設けられている。

またＤ型フリッグ７ａツブ１０−／〜１０−Ｎのデータ
人力０はそれぞれＭＰＵＪのデータバスＤＢの各ピッ）
Ｂ／〜Ｂ　Ｎ　Ｋ　＠続され、チップセレクト信号Ｃ８
が“Ｌ“レベルで、かつ唇込み信号ＷＲが“Ｌ“レベル
の時、ツアーゲート１３から出力される書込み信号ＷＲ
により、データバスＤＢのデータがビット単位で各７リ
ツプフロツプ１０−／〜１０−Ｎにセットされるように
構成されている。また、チップセレクタ信号Ｃ８が“Ｌ
“レベルで、かつＭＰＵＪからの胱出し信号ＲＤが“Ｌ
“レベル時、ツアーゲート１４ｃから出力される続出し
信号ＲＤによってゲート／　／−／〜／／−Ｎが開状態
となシ、セット出力ｑの信号がデータバスＤＢに送出さ
れるように構成されている。

以上の構成において、リセットアドレス発生部ｌはシス
テム全体のメモリ空間上ではＭＰＵＪにリセット信号Ｉ
ＺまたはＭＲ８Ｔが入力された時にジャンプするリセッ
トアドレスに配置される。

そこでこのリセットアドレス発生部ｌには、電源投入目
１１の状態ではシステム起動プログラムの記憶アトＶ°
スがスイッチｌコーｌＳ〜ｌコーＮＲによって設定され
る。この状態で電募が投入されると、この時の初期リセ
ット１６号ＩＺによってスイッチｌ−一／３〜／Ｊ−Ｎ
Ｒのオンオフ状態に応じてシステム起動プログラムの記
憶アドレス信号がフリップ７０ツブ１０−／〜１０−Ｎ
にセットされる。一方、ＭＰＵＪは初期リセット信号Ｉ
　Ｚが人力されることにより、リセットアドレスにジャ
ンプし、リセットアドレス信号Ｃ８七人力すると共に、
睨出し憤号ＲＤｔ−人力する。これによってζリセット
アドレス発生回路ｌにスイッチ／Ｊ−７３〜ｌコーＮＲ
で設定されたシステム起動プログラムの記憶アドレス信
号がＭＰＵＪにゲート／／　　／〜／／−Ｎを介して転
送され、ＭＰＵＪはこのアドレス信号に従ってシステム
起動プログラムｔ−読出し、電源投入時の応答を実行す
る。

システムの起動によシ、ＭＰＵ−の動作がユーザプログ
ラムで指定される動作に移行し、このユーザプログラム
の中にリセットアドレス発生部ｌの記憶内容（すなわち
、リセットアドレス）１に変更するコマンドがあった場
合、リセットアドレス発生部ｌの記憶内容はこのコマン
ドに従って別の内容に変更される。その後、マニュアル
リセット信号ＭＲ８Ｔが発生し、ＭＰＵＪが再びリセッ
トアドレスにジャンプすると、今度はリセットアドレス
発生部ｌから電源投入時と異なるリセットアドレス信号
が出力さｎ、ＭＰＵＪはこのリセットアドレス信号で示
さｎる番地のプログラムを実行するようになる。

従って、ユーザプログラムの中にリセットアドレスを変
更するプログラムを挿入しておくことにより、ｘ諒投入
後のｉニュアルリセット信号入力時にはユーザプログラ
ムで指定したプログラムによる応答を行なわせることが
できる。こｎによって、システムの柔軟性を同上させる
ことがでキモなお、リセットアドレス信号発生部ｌｔ″
外部割込み信号が入力された時の割込みアドレスプログ
ラムのアドレスに配λすることにより、外部割込み信号
発生後の応答も０田に変更することができる。

発明の効果 以上の説明から明らかなように本発明によれベマイクロ
プロセッサを電源投入後のマニュアルリセット信号ある
いは外部割込み信号の発生の都鳳異なるプログラムで動
作させることができ、システムの柔軟性を大幅に向上さ
せることが可能となる。

【図面の簡単な説明】

第１図は不発明ｔ−適用したマイクロプロセッサシステ
ムの要部のブロック図、第２図は不発明によるリセット
アドレス発生回路の一冥施例を示す回路図である。 符号の説明 ｌ・・・リセットアドレス発生部、コ・・・マイクロプ
ロセッサ、１０−／〜ｔｏ−Ｎ・・・Ｄ型７リツプ７０
ツブ、／／−／〜ｔｉ−Ｎ・・・３ステートゲート、／
Ｊ−／３〜ｌコＮＲ…スイッチ、／Ｊ、／μ・・嗜アン
ドゲート。

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサが電源投入時または手動リセット操
   作時あるいは外部割込み信号の入力時に実行するリセッ
   トプログラムのアドレス信号を発生する回路であつて、
   複数ビットから成るリセットアドレス信号をビット単位
   で記憶する複数のメモリ素子と、これらメモリ素子のセ
   ット入力およびリセット入力に対し電源投入時または手
   動リセット操作時のリセット信号あるいは外部割込み信
   号を選択的に入力する複数のスイッチと、マイクロプロ
   セッサのデータバスに送出された所望のリセットアドレ
   ス信号を各メモリ素子に記憶させる第１ゲート回路と、
   マイクロプロセッサからの読込み信号によつて各メモリ
   素子に記憶されたリセットアドレス信号をデータバスに
   送出する第２ゲート回路とを備え、前記スイッチのオン
   オフ操作によつて所望のリセットアドレス信号を発生す
   ると共に、データバスを介してそのリセットアドレス信
   号を変更可能に構成したことを特徴とするリセットアド
   レス発生回路。