KR20010091656A - 이피롬（ｅｐｒｏｍ）프로그래밍 장치 - Google Patents
이피롬（ｅｐｒｏｍ）프로그래밍 장치 Download PDFInfo
- Publication number
- KR20010091656A KR20010091656A KR1020000013574A KR20000013574A KR20010091656A KR 20010091656 A KR20010091656 A KR 20010091656A KR 1020000013574 A KR1020000013574 A KR 1020000013574A KR 20000013574 A KR20000013574 A KR 20000013574A KR 20010091656 A KR20010091656 A KR 20010091656A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- eprom
- control
- decoder
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 대용량 MCU 온 칩 EPROM의 프로그램에 있어 멀티 바이트 프로그램을 실행하기 위한 EPROM 프로그래밍 장치에 관한 것으로, 데이터 비트 단위로 나누어진 EPROM 셀 어레이부에 프로그램하는 EPROM의 프로그래밍 장치에 있어서, 외부 신호에 의해 EPROM의 동작 모드를 결정하는 제어 신호를 출력하는 제 1 제어부와, 상기 제 1 제어부에서 출력된 제어신호에 따라 데이터버스를 통해 들어온 신호를 선택적으로 출력하는 제 2 제어부와, 상기 제 1 제어부에서 출력된 제어신호로 카운터 리셋을 하고 라이팅신호를 클럭 입력으로 받아 순차적으로 카운팅하여 카운트값을 출력하는 카운터부와, 상기 제 2 제어부에서 출력된 신호와 상기 카운터부에서 출력된 카운트값을 비교하여 출력하는 비교부와, 상기 카운터부에서 출력된 카운팅신호를 디코딩하여 출력하는 제 1 디코더부와, 상기 제 1 제어부에서 출력된 각 제어신호 및 상기 비교부에서 출력된 신호에 의해 외부에서 입력되는 복수개의 어드레스를 디코딩하여 워드라인 및 비트라인을 선택하는 제 2 디코더부 및 제 3 디코더부와, 상기 제 1 디코더부에 의해 순차적으로 선택되고 데이터의 이동경로가 되는 복수개의 제 1 데이터 선택용 스위치 어레이부와, 상기 각 EPROM 셀 어레이부에 연결되어 입력되는 데이터를 모드에 따라 임시로 저장하는 데이터 버퍼부와, 상기 제 3 디코더부에 의해 선택되어 프로그램시에 데이터의 이동경로가 되는 복수개의 제 2 데이터 선택용 스위치 어레이부로 구성됨을 특징으로 한다.
Description
본 발명은 EPROM에 관한 것으로, 특히 대용량 MCU(Micro Controller Unit) 온(On) 칩 EPROM의 프로그램에 있어 멀티 바이트 프로그램을 실행하기 위한 EPROM 프로그래밍 장치에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 EPROM 프로그래밍 장치를 설명하면 다음과 같다.
먼저, 도 1은 종래의 기술에 의한 EPROM 프로그래밍 장치를 나타낸 구성도이다.
도 1에 도시한 바와 같이, 복수개의 외부 신호(Con<N:0>)에 의해 EPROM의 동작 모드를 결정하는 제어 신호(Cnt<N:0>)들을 출력하는 제어부(101), 상기 제어부(101)에서 출력된 제어 신호에 의해 외부에서 입력되는 N비트의 어드레스를 디코드하여 워드 라인 및 비트 라인을 선택하는 워드 라인 디코더부(102) 및 비트 라인 디코더부(103), 상기 비트 라인 디코더부(103)의 디코딩된 신호에 의해 데이터를 선택하는 복수개의 데이터 선택용 스위치 어레이부(105), 그리고 데이터 비트 단위로 나누어진 8개의 EPROM 셀 어레이부(104)로 구성되어 있다.
상기와 같이 구성된 종래의 EPROM의 프로그래밍 장치의 동작을 설명하면 다음과 같다.
먼저, 미리 정해진 외부 제어 신호(Con<N:0>)가 제어부(101)로 입력되고, 상기 제어부(101)에서 상기 외부 제어 신호를 조합하여 프로그램 신호/조회(verify) 신호/다른 여러 가지 제어 신호등(Cnt<N:0>)을 출력한다.
이어, 상기 제어부(101)에서 출력되는 각 제어 신호에 따라 어드레스 버스(address bus)로부터 입력되는 N비트의 어드레스를 워드 라인 디코더(102) 및 비트 라인 디코더(103)에서 디코딩하여 EPROM 셀 어레이부(104)에 프로그램/조회(verify)할 셀들을 결정한다.
종래 기술의 예에서는 하위 3비트를 비트 라인 디코더 비트로 할당하여 데이터 한 비트당 8개의 비트라인이 존재한다.
상기 워드라인 디코더부(102) 및 비트라인 디코더부(103)에서 디코딩 신호가 출력되면 데이터 선택용 스위치 어레이부(105)에서 어드레스에 따라 선택적으로 NMOS 트랜지스터가 온/오프 됨으로서 데이터 버스에 있던 데이터가 EPROM 셀 어레이부(105)에 프로그램 된다.
이 때, 워드 라인과 비트 라인의 디코더 깊이는 레이아웃 전력에 따라 각 소자마다 다를 수 있다.
그러나 상기와 같은 종래의 기술에 따른 EPROM 프로그래밍 장치에 있어서 다음과 같은 문제점이 있다.
즉, EPROM 프로그래밍시 데이터 버스에서 데이터를 직접 비트 라인으로 보내어 하나의 어드레스가 한 바이트 데이터만을 프로그램 할 수 있기 때문에 비트 라인을 동시에 여러 개를 선택하는 모드가 있어도 데이터는 한 바이트씩만 선택되어 프로그램은 한 바이트씩 밖에 할 수 없어 MCU 온 칩 EPROM이 대용량화되는 추세에서 프로그램 시간이 길어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 EPROM 프로그램시 멀티 바이트(multi-byte) 프로그래밍을 실행하여 프로그램 시간을 줄이기 위한 EPROM 프로그래밍 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 기술에 의한 EPROM 프로그래밍 장치를 나타낸 구성도
도 2는 본 발명에 의한 EPROM 프로그래밍 장치를 나타낸 구성도
도면의 주요 부분에 대한 부호 설명
201 : 제 1 제어부 202 : 제 2 제어부
203 : 카운터부 204 : 비교부
205 : 제 1 디코더부 206 : 제 2 디코더부
207 : 제 3 디코더부 208 : 제 1데이터선택용 스위치어레이부
209 : 데이터 버퍼부 210 : 제 2데이터선택용 스위치어레이부
211 : EPROM 셀 어레이부
상기와 같은 목적을 달성하기 위한 본 발명에 의한 EPROM 프로그래밍 장치는데이터 비트 단위로 나누어진 복수개의 EPROM 셀 어레이부에 프로그램하는 EPROM의 프로그래밍 장치에 있어서, 외부 신호에 의해 EPROM의 동작 모드를 결정하는 복수개의 제어 신호를 출력하는 제 1 제어부와, 상기 제 1 제어부에서 출력된 제어 신호에 따라 데이터버스를 통해 들어온 신호를 선택적으로 출력하는 제 2 제어부와, 상기 제 1 제어부에서 출력된 제어 신호로 카운터 리셋을 하고 라이팅신호를 클럭 입력으로 받아 순차적으로 카운팅하여 카운트값을 출력하는 카운터부와, 상기 제 2 제어부에서 출력된 신호와 상기 카운터부에서 출력된 카운트값을 비교하여 출력하는 비교부와, 상기 카운터부에서 출력된 카운팅신호를 디코딩하여 출력하는 제 1 디코더부와, 상기 제 1 제어부에서 출력된 각 제어 신호 및 상기 비교부에서 출력된 신호에 의해 외부에서 입력되는 복수개의 어드레스를 디코딩하여 워드라인 및 비트라인을 선택하는 제 2 디코더부 및 제 3 디코더부와, 상기 제 1 디코더부에 의해 순차적으로 선택되고 데이터의 이동경로가 되는 복수개의 제 1 데이터 선택용 스위치 어레이부와, 상기 각 EPROM 셀 어레이부에 연결되어 입력되는 데이터를 모드에 따라 임시로 저장하는 데이터 버퍼부와, 상기 제 3 디코더부에 의해 선택되어 프로그램시에 데이터의 이동경로가 되는 복수개의 제 2 데이터 선택용 스위치 어레이부로 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 EPROM 프로그래밍 장치를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 EPROM 프로그래밍 장치를 나타낸 구성도이다.
도 2에 도시한 바와 같이, 데이터 비트 단위로 나누어진 EPROM 셀에레이부(211), 외부 신호에 의해 EPROM의 동작 모드를 결정하는 복수개의 제어 신호(Cnt<N:0>)를 출력하는 제 1 제어부(201), 상기 제 1 제어부(201)에서 출력된 제어신호에 따라 데이터버스를 통해 들어온 신호를 선택적으로 출력하는 제 2 제어부(202)가 있다.
상기 제 1 제어부(201)에서 출력된 제어신호로 카운터 리셋(reset)을 하고 라이팅(writing)신호를 클럭(CK) 입력으로 받아 순차적으로 카운팅하여 카운트값을 출력하는 카운터부(203), 상기 제 2 제어부(202)에서 선택된 신호와 상기 카운터부(203)에서 출력된 카운트값을 비교하여 출력하는 비교부(204)가 있다.
상기 카운터부(203)에서 출력된 카운팅신호를 디코더하여 출력하는 제 1 디코더부(205), 상기 제 1 제어부(201)에서 출력된 각 제어신호 및 상기 비교부(204)에서 출력된 신호에 의해 외부에서 입력되는 복수개의 어드레스를 디코딩하여 워드라인 및 비트라인을 선택하는 제 2 디코더부(206) 및 제 3 디코더부(207)가 있다.
상기 제 1 디코더부(201)에 의해 순차적으로 선택되고 데이터의 이동경로가 되는 복수개의 제 1 데이터 선택용 스위치 어레이부(208)와, 상기 EPROM 셀 어레이부(211)에 연결되고 데이터 버스를 통해 입력되는 프로그램할 데이터를 모드에 따라 임시로 저장하는 데이터 버퍼부(209), 상기 제 3 디코더부(207)에 의해 선택되고 프로그램시에 데이터의 이동경로가 되는 복수개의 제 2 데이터 선택용 스위치 어레이부(210)로 구성되어 있다.
상기와 같이 구성된 본 발명에 의한 EPROM 프로그래밍 장치의 동작을 설명하면 다음과 같다.
먼저, 미리 정해진 외부 제어신호(Con<N:0>)의 조합에 의해 제 1 제어부(201)에서 프로그램신호/조회(verify)신호/멀티바이트 모드를 위한 N바이트 선택신호등의 제어신호(Cnt<N:0)>)를 출력한다.
이어, 상기 제 1 제어부(201)에서 출력된 제어신호에 따라 데이터버스를 통해 들어온 신호가 제 2 제어부(202)에서 선택되어 비교부(204)로 들어간다.
즉, 데이터 버스로 데이터 정보를 보내기 전에 멀티바이트 모드에 따라 데이터 비트값을 데이터 버스를 통하여 비교부(204)에 입력한다. 이 때, 상기 제어신호의 역할은 데이터 버스로 들어오는 데이터 중에서 상기 데이터 비트값이 비교부(204)로 입력되도록 한다.
상기 제 1 제어부(201)에서 카운터를 리셋시키기 위한 제어신호를 입력하고, 라이팅신호가 카운터부(203)의 클럭신호로 들어와서 순차적으로 카운팅을 한다.
이 때, 비교부(204)의 값과 계속 비교를 하여 데이터 비트값에 도달하면 비교부(204)에서 제 2 및 제 3 디코더부(206,207)로 출력신호를 보낸다.
상기의 출력신호에 의해 외부에서 입력되는 복수개의 어드레스를 디코딩하여 제 2 및 제 3 디코더부(206,207)에서 프로그램할 워드라인 및 비트라인을 선택한다.
본 발명의 예에서는 하위 3비트를 제 3 디코더부(207) 비트로 할당하여 데이터 한 비트당 8(=23)개의 비트라인이 존재하며, 멀티바이트(multi-byte)로 선택할 수 있는 바이트 수 N은 최소 1에서 8이 된다.
그리고 데이터 버퍼부(209)의 수도 최소 1개에서 최대 8개이다.
상기 제 1 디코더부(205)에서 디코딩 신호가 출력되면 제 1 데이터 선택용 스위치 어레이부(208)의 스위치가 디코딩 신호에 따라 차례대로 온(on)되어 상기 데이터 버퍼부(209)에 데이터를 저장하기 위한 이동경로가 된다.
제 2, 제 3 디코더부(206,207)에서 워드라인 및 비트라인을 선택하는 신호가 출력되면 제 2 데이터 선택용 스위치 어레이부(210)의 NMOS 트랜지스터가 선택적으로 온/오프되어 프로그램시에 데이터의 이동경로가 된다.
따라서, 데이터 버퍼부(209)에 임시로 저장되어 있던 데이터가 동시에 프로그램된다.
상기 데이터 버퍼부(209)에서 데이터를 라이팅하는 동작을 다시 설명하면, 멀티 바이트 신호가 예를 들어 8바이트 프로그램이라면 먼저 비교부(204)에 8바이트를 저장하고, 카운터부(203)의 카운터값이 8바이트가 될 때까지 순차적으로 8개의 데이터 버퍼부(209)에 데이터를 차례대로 저장한다.
그리고 제 2 데이터 선택용 스위치 어레이부(210)의 NMOS 트랜지스터가 제 3 디코더부(207)에 의해 선택적으로 온/오프되어 8바이트가 동시에 EPROM 셀 어레이부(211)에 프로그램된다.
이상에서 설명한 바와 같이 본 발명에 의한 EPROM 프로그래밍 장치에 있어서 다음과 같은 효과가 있다.
첫째, 동시에 N바이트씩 프로그램 할 수 있어 한 바이트씩 프로그램 할 때보다 프로그램 속도를 N배만큼 빠르게 할 수 있다.
둘째, 데이터 버퍼부를 사용하여 반도체 생산시 테스트 과정에서의 테스트 시간 및 사용자들이 프로그램 하는 시간을 줄일 수 있다.
Claims (1)
- 데이터 비트 단위로 나누어진 복수개의 EPROM 셀 어레이부에 프로그램하는 EPROM의 프로그래밍 장치에 있어서,외부 신호에 의해 EPROM의 동작 모드를 결정하는 복수개의 제어 신호를 출력하는 제 1 제어부;상기 제 1 제어부에서 출력된 제어신호에 따라 데이터버스를 통해 들어온 신호를 선택적으로 출력하는 제 2 제어부;상기 제 1 제어부에서 출력된 제어신호로 카운터 리셋을 하고 라이팅신호를 클럭 입력으로 받아 순차적으로 카운팅하여 카운트값을 출력하는 카운터부;상기 제 2 제어부에서 출력된 신호와 상기 카운터부에서 출력된 카운트값을 비교하여 출력하는 비교부;상기 카운터부에서 출력된 카운팅신호를 디코딩하여 출력하는 제 1 디코더부;상기 제 1 제어부에서 출력된 각 제어신호 및 상기 비교부에서 출력된 신호에 의해 외부에서 입력되는 복수개의 어드레스를 디코딩하여 워드라인 및 비트라인을 선택하는 제 2 디코더부 및 제 3 디코더부;상기 제 1 디코더부에 의해 순차적으로 선택되고 데이터의 이동경로가 되는 복수개의 제 1 데이터 선택용 스위치 어레이부;상기 각 EPROM 셀 어레이부에 연결되어 입력되는 데이터를 모드에 따라 임시로 저장하는 데이터 버퍼부; 그리고상기 제 3 디코더부에 의해 선택되어 프로그램시에 데이터의 이동경로가 되는 복수개의 제 2 데이터 선택용 스위치 어레이부로 구성됨을 특징으로 하는 EPROM 프로그래밍 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000013574A KR20010091656A (ko) | 2000-03-17 | 2000-03-17 | 이피롬（ｅｐｒｏｍ）프로그래밍 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000013574A KR20010091656A (ko) | 2000-03-17 | 2000-03-17 | 이피롬（ｅｐｒｏｍ）프로그래밍 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010091656A true KR20010091656A (ko) | 2001-10-23 |
Family
ID=19656111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000013574A KR20010091656A (ko) | 2000-03-17 | 2000-03-17 | 이피롬（ｅｐｒｏｍ）프로그래밍 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010091656A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474203B1 (ko) * | 2002-07-18 | 2005-03-10 | 주식회사 하이닉스반도체 | 비트 카운터 및 이를 이용한 반도체 소자의 프로그램 회로및 프로그램방법 |
| KR100967222B1 (ko) * | 2008-06-16 | 2010-07-05 | 정진황 | 이송챔버 및 기판이송방법 |
-
2000
- 2000-03-17 KR KR1020000013574A patent/KR20010091656A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474203B1 (ko) * | 2002-07-18 | 2005-03-10 | 주식회사 하이닉스반도체 | 비트 카운터 및 이를 이용한 반도체 소자의 프로그램 회로및 프로그램방법 |
| KR100967222B1 (ko) * | 2008-06-16 | 2010-07-05 | 정진황 | 이송챔버 및 기판이송방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227782B2 (en) | NAND flash memory device capable of improving read speed | |
| KR100530930B1 (ko) | 낸드 플래시 메모리 장치의 멀티-ｉ/ｏ 리페어 방법 및그의 낸드 플래시 메모리 장치 | |
| US8195839B2 (en) | Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection | |
| US7808825B2 (en) | Non-volatile memory device and method of programming the same | |
| JP2501993B2 (ja) | 半導体記憶装置 | |
| US6707692B2 (en) | Content addressable memory device capable of being used as binary CAM device or as ternary CAM device and structure method therefor | |
| KR20020086542A (ko) | 비정렬 접근을 지원하는 메모리 장치 | |
| KR100309800B1 (ko) | 동기랜덤액세스메모리장치 | |
| US6937515B2 (en) | Semiconductor memory device | |
| JPH05334898A (ja) | 半導体記憶装置 | |
| KR20010091656A (ko) | 이피롬（ｅｐｒｏｍ）프로그래밍 장치 | |
| JP2741836B2 (ja) | 適応型可変長符号器 | |
| JP2003157683A (ja) | マルチバンク構造のフラッシュメモリ装置 | |
| KR100231723B1 (ko) | 플래쉬 메모리 장치 | |
| US8897048B2 (en) | Semiconductor memory device and programming method thereof | |
| US6032222A (en) | Semiconductor memory device with simultaneously write capability | |
| KR100939116B1 (ko) | 프리차지 시 전류소모를 줄일 수 있는 반도체 메모리 소자 | |
| EP0645700B1 (en) | Programmable logic array | |
| US10395703B2 (en) | Column decoder of memory device | |
| JPH10116226A (ja) | 半導体記憶装置のアドレス整列装置 | |
| US7669005B1 (en) | Content addressable memory (CAM) devices having soft priority resolution circuits therein and methods of operating same | |
| KR100424167B1 (ko) | 반도체 메모리 장치의 컬럼 어드레스 카운팅 회로 | |
| KR100800105B1 (ko) | 임베디드 디램 | |
| KR950000426B1 (ko) | 복수 바이트 단위의 틀림 정정회로를 내장한 불휘발성 메모리장치 | |
| JP3251265B2 (ja) | メモリ出力制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |