JPS6039223A - マイクロコンピユ−タ装置 - Google Patents
マイクロコンピユ−タ装置Info
- Publication number
- JPS6039223A JPS6039223A JP58147504A JP14750483A JPS6039223A JP S6039223 A JPS6039223 A JP S6039223A JP 58147504 A JP58147504 A JP 58147504A JP 14750483 A JP14750483 A JP 14750483A JP S6039223 A JPS6039223 A JP S6039223A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- instruction
- switching
- switching signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電力消費量をイ氏滅することができるマイク
ロコンピュータ製置に関するものでおる。
ロコンピュータ製置に関するものでおる。
従来のマイクロコンピュータ装置は第１図のブロック図
で示すように、プログラムを格納する読み出し専用メモ
リ（以下ＲＯＭと言う）（１）と、とのｎｏｈｔ（１）
から読み出すべきプログラムのアドレスを生成スるプロ
グラムアドレスカウンタ（２）と、各種情報が書き込ま
れておシ、かつ読み出すことができるランダムアクセス
メモリ（以下ＲＡＭと言う）（３）と、このＲＡＭ （
３）にアクセスするためのアドレスを生成するメモリア
ドレスレジスタ（４）と、共通バス（５）と、上記ＲＯ
Ｍ（１）から読み出されたプログラム命令が一時記憶さ
れＮ読される命令レジスタおよび命令デコーダ（６）と
、この命令レジスタおよび命令デコーダ（６）からの信
号とＲＡＭ（３）から読み出されたデータによって各種
の制御を行なう制御回路（７）と、ボートラッチ回路（
８）と、クロック発生回路（９）とから構成されておシ
、周知のように、共通パス（５）を介して接続される制
御回路（７）の制御の下に、各種の命令が実行されるも
のである。
で示すように、プログラムを格納する読み出し専用メモ
リ（以下ＲＯＭと言う）（１）と、とのｎｏｈｔ（１）
から読み出すべきプログラムのアドレスを生成スるプロ
グラムアドレスカウンタ（２）と、各種情報が書き込ま
れておシ、かつ読み出すことができるランダムアクセス
メモリ（以下ＲＡＭと言う）（３）と、このＲＡＭ （
３）にアクセスするためのアドレスを生成するメモリア
ドレスレジスタ（４）と、共通バス（５）と、上記ＲＯ
Ｍ（１）から読み出されたプログラム命令が一時記憶さ
れＮ読される命令レジスタおよび命令デコーダ（６）と
、この命令レジスタおよび命令デコーダ（６）からの信
号とＲＡＭ（３）から読み出されたデータによって各種
の制御を行なう制御回路（７）と、ボートラッチ回路（
８）と、クロック発生回路（９）とから構成されておシ
、周知のように、共通パス（５）を介して接続される制
御回路（７）の制御の下に、各種の命令が実行されるも
のである。
しかしながら、従来のマイクロコンピュータ製置では外
部電源電圧より低い電圧で使用してもよい場合、例えば
高速動作を必要としない場合であっても、その外部電源
電圧が固定であるため、その外部電源電圧を低減せずに
使用するだめ、消費電力が大きくなる欠点があった。
部電源電圧より低い電圧で使用してもよい場合、例えば
高速動作を必要としない場合であっても、その外部電源
電圧が固定であるため、その外部電源電圧を低減せずに
使用するだめ、消費電力が大きくなる欠点があった。
したがって、この発明の目的は、外部電源電圧よシ低い
電源電圧を使用してもよい場合には、その低減した電圧
１ｐ６作電圧として使用することにより、消費電力を軽
減することができるマイクロコンピュータ装置を提供す
るものである。
電源電圧を使用してもよい場合には、その低減した電圧
１ｐ６作電圧として使用することにより、消費電力を軽
減することができるマイクロコンピュータ装置を提供す
るものである。
このような目的を達成するため、この発明は命令レジス
タにセットされたマイクロ命令をデコードし、そのデコ
ード結果によりセットまたけリセットされ、切換え信号
を出力する切換えメモリと、この切換え信号の入力によ
り、出力する電源電圧を選択的に切換える電源電圧生成
制御回路とを備えるものであシ、以下実施例を用いて詳
細に説明する。
タにセットされたマイクロ命令をデコードし、そのデコ
ード結果によりセットまたけリセットされ、切換え信号
を出力する切換えメモリと、この切換え信号の入力によ
り、出力する電源電圧を選択的に切換える電源電圧生成
制御回路とを備えるものであシ、以下実施例を用いて詳
細に説明する。
第２図はこの発明に係るマイクロコンピュータ装置の一
実施例を示すブロック図である。同図において、（１０
＞は前記命令レジスタおよび命令デコーダ（６）により
解読された命令の指示によりセットまたはリセットされ
、第３図（ｅ）に示す切換え信号２を出力する切換えメ
モリ、（１１）は第３図（ハ）に示すように、外部から
供給される電源電圧ＶＡの入力によシ、所望の電圧に低
減して出力する電圧低減回路、（１２）は入力する切換
え（Ｒ号２の論理が「０」のときには切換えられず、切
換え信号２の論理が「１」のときには切換えられるセレ
クタ、（１３）はこのセレクタ（１２）が切換えられな
い状態では電源電圧ｖＡを出力し、このセレクタ（１２
）が切換えられた状態では動作電圧ＶＢ（ただし、ＶＢ
＜ＶＡ）を出力する電源電圧生成回路である。
実施例を示すブロック図である。同図において、（１０
＞は前記命令レジスタおよび命令デコーダ（６）により
解読された命令の指示によりセットまたはリセットされ
、第３図（ｅ）に示す切換え信号２を出力する切換えメ
モリ、（１１）は第３図（ハ）に示すように、外部から
供給される電源電圧ＶＡの入力によシ、所望の電圧に低
減して出力する電圧低減回路、（１２）は入力する切換
え（Ｒ号２の論理が「０」のときには切換えられず、切
換え信号２の論理が「１」のときには切換えられるセレ
クタ、（１３）はこのセレクタ（１２）が切換えられな
い状態では電源電圧ｖＡを出力し、このセレクタ（１２
）が切換えられた状態では動作電圧ＶＢ（ただし、ＶＢ
＜ＶＡ）を出力する電源電圧生成回路である。
力お、上記電圧低減回路（１１） 、セレクタ（１２）
および電源電圧生成回路（１３）から電源電圧生成制御
回路（１４）を構成する。
および電源電圧生成回路（１３）から電源電圧生成制御
回路（１４）を構成する。
次に、上記構成によるマイクロコンピュータ装置の動作
について第３図（ａ）〜第３図（ｅ）を参照して説明す
る。まず、第３図（ａ）〜第３図（ｅ）の時刻ｔｌにお
いて、命令レジスタおよび命令デコーダ（６）により解
読された命令の指示により、切換メーメモリ（１０）が
リセットされている場合には第３図（Ｃ）に示す切換え
信号２は“０”を出力する。このため、セレクタ（１０
）は切換えられないため、電源電圧生成口Ｆ３ （１３
）１．１ｍ ３１Ｅ”１（ｂ）ＩＣＣナスｔ ウＫＴ１
．ｎＷｔ、圧ＶＡ ｋ出力する。次に、第３図（＾）〜
第３図（ｃ）の時刻ｔ２において、命令レジスタおよび
命令デコーダ（６）によりＷＦ甑窩れた命令の指示によ
り、切換えメモリ（１０）がセットされた場合には第３
図（ｃ）に示す切換え信号Ｚｔｊ：″１°゛を出力する
。このため、セレクタ（１０）社切換えられるため、電
源電圧生成回路（１３）は第３図（ｂ）に示すように４
％作電圧Ｖ、を１ｈカする。
について第３図（ａ）〜第３図（ｅ）を参照して説明す
る。まず、第３図（ａ）〜第３図（ｅ）の時刻ｔｌにお
いて、命令レジスタおよび命令デコーダ（６）により解
読された命令の指示により、切換メーメモリ（１０）が
リセットされている場合には第３図（Ｃ）に示す切換え
信号２は“０”を出力する。このため、セレクタ（１０
）は切換えられないため、電源電圧生成口Ｆ３ （１３
）１．１ｍ ３１Ｅ”１（ｂ）ＩＣＣナスｔ ウＫＴ１
．ｎＷｔ、圧ＶＡ ｋ出力する。次に、第３図（＾）〜
第３図（ｃ）の時刻ｔ２において、命令レジスタおよび
命令デコーダ（６）によりＷＦ甑窩れた命令の指示によ
り、切換えメモリ（１０）がセットされた場合には第３
図（ｃ）に示す切換え信号Ｚｔｊ：″１°゛を出力する
。このため、セレクタ（１０）社切換えられるため、電
源電圧生成回路（１３）は第３図（ｂ）に示すように４
％作電圧Ｖ、を１ｈカする。
この低減された動作電圧ＶＢによりマイクロコンピュー
タ装置が動作されるため、電力消費汽を低減することが
できる。なお、マイクロコンピュータ装置の消費電力ｐ
ｗはＣＴＶＣｃ２・ｆ ％ （ただし、ＣＴはトータル
容量、ｖｃｃは動作電圧、ｆは動作周波数である）。こ
の式から、動作電圧を低減することにより、電力消費量
を減らすことができる。
タ装置が動作されるため、電力消費汽を低減することが
できる。なお、マイクロコンピュータ装置の消費電力ｐ
ｗはＣＴＶＣｃ２・ｆ ％ （ただし、ＣＴはトータル
容量、ｖｃｃは動作電圧、ｆは動作周波数である）。こ
の式から、動作電圧を低減することにより、電力消費量
を減らすことができる。
なお、前記切換えメモリ（１０）のセットおよびリセッ
トについてはこれに限定亡ず、種りの方法を用いること
ができることはもちろんである。
トについてはこれに限定亡ず、種りの方法を用いること
ができることはもちろんである。
し発明の効果〕
以上詳細に説明したように、この発明に係るマイクロコ
ンピュータ装置によればｌ’ｉｌＪ作時の消費電力を低
減することができる効果がある。
ンピュータ装置によればｌ’ｉｌＪ作時の消費電力を低
減することができる効果がある。
第１図は従来のマイクロコンピュータ装置を示すブロッ
ク図、第２図はこの発明に係るマイクロコンピュータ装
置の一実施例を示すブロック図、第３図（ａ）〜第３図
（ｅ）は第２図の各部の波形を示す図である。 （１）・・・・読み出し専用メモＩＪ （ＲＯＭ） 、
（２）・・−・プ四グ２ム・アドレス・カウンタ、（３
）・・・・ランダム・アクセス・メモリ（ＲＡＭ） 、
（４）・・・・メモリアドレスレジスタ、（５）・・・
・共通バス、（６）・・・・命令レジスタおよび命令デ
コーダ、（７）・・・・制御回路、（８）・・・・ボー
トラッチ回路、（９）・φ・・クロック発生回路、（１
０）・・・−切換えメモリ、（１１）・・・・電圧低減
回路、（１２）・拳・・セレクタ、（１３）−・・・電
源電圧生成回路、（１４）・・・・電源電圧生成制御回
路。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 Ｊｌｌｉ 第１図 第２図 第３図 Ｖ ＯＶ 會、 ｔ２
ク図、第２図はこの発明に係るマイクロコンピュータ装
置の一実施例を示すブロック図、第３図（ａ）〜第３図
（ｅ）は第２図の各部の波形を示す図である。 （１）・・・・読み出し専用メモＩＪ （ＲＯＭ） 、
（２）・・−・プ四グ２ム・アドレス・カウンタ、（３
）・・・・ランダム・アクセス・メモリ（ＲＡＭ） 、
（４）・・・・メモリアドレスレジスタ、（５）・・・
・共通バス、（６）・・・・命令レジスタおよび命令デ
コーダ、（７）・・・・制御回路、（８）・・・・ボー
トラッチ回路、（９）・φ・・クロック発生回路、（１
０）・・・−切換えメモリ、（１１）・・・・電圧低減
回路、（１２）・拳・・セレクタ、（１３）−・・・電
源電圧生成回路、（１４）・・・・電源電圧生成制御回
路。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 Ｊｌｌｉ 第１図 第２図 第３図 Ｖ ＯＶ 會、 ｔ２
Claims (1)
- 命令レジスタにセットされたマイクロ命令をデコードし
、そのデコード結果によｐセットまたはリセットされ、
切換え信号を出力する切換えメモリと、この切換え信号
の入力によシ、出力する電源電圧を選択的に切換える電
源電圧生成制御回路とを備えたことを特徴とするマイク
ロコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147504A JPS6039223A (ja) | 1983-08-10 | 1983-08-10 | マイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147504A JPS6039223A (ja) | 1983-08-10 | 1983-08-10 | マイクロコンピユ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039223A true JPS6039223A (ja) | 1985-03-01 |
Family
ID=15431858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58147504A Pending JPS6039223A (ja) | 1983-08-10 | 1983-08-10 | マイクロコンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376848B2 (en) | 1997-06-27 | 2008-05-20 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148430A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Digital device |
-
1983
- 1983-08-10 JP JP58147504A patent/JPS6039223A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148430A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Digital device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376848B2 (en) | 1997-06-27 | 2008-05-20 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| US7900067B2 (en) | 1997-06-27 | 2011-03-01 | Broadcom Corporation | Battery powered device with dynamic and performance management |
| US8504852B2 (en) | 1997-06-27 | 2013-08-06 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61170828A (ja) | マイクロプログラム制御装置 | |
| JP3725270B2 (ja) | 半導体装置 | |
| KR920002661B1 (ko) | 어드레스수식회로 | |
| JPS6039223A (ja) | マイクロコンピユ−タ装置 | |
| JPS638493B2 (ja) | ||
| US5410659A (en) | Digital processor with instruction memory of reduced storage size | |
| JPH08241296A (ja) | 半導体集積回路 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPH08255034A (ja) | 低消費電力型データ処理装置 | |
| JPS6031652A (ja) | Ｒｏｍ内蔵マイクロコンピュ−タ | |
| JP3642420B2 (ja) | 半導体装置 | |
| JPS642177Y2 (ja) | ||
| JPS58220298A (ja) | Ｒｏｍ内蔵半導体集積回路 | |
| JPH06325572A (ja) | メモリーの消費電力低減回路 | |
| JPS6280744A (ja) | Ｒａｍの制御回路 | |
| JPH02116077A (ja) | 論理合成機能付メモリ | |
| JPH04142623A (ja) | マイクロプログラム制御装置 | |
| JPS60254344A (ja) | メモリアドレス割付け方式 | |
| JPH0497455A (ja) | メモリ制御回路 | |
| JPH05173715A (ja) | 入出力回路 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPH02249028A (ja) | マイクロプログラム制御装置 | |
| JPH09120392A (ja) | データ処理装置 | |
| JPH0377158A (ja) | マイクロプロセッサ | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 |