JPH0554665A - メモリー装置およびそれを内蔵した半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】任意に設定されたビット位置だけを書き換える
場合でも、書き換える前のデータを一旦読み出す時間を
省いて書き換え処理時間を短縮する。 【構成】複数ビットの各ビット毎に設けられたデータ入
出力可能なデータ入出力端子３、４・・のそれぞれに対
応した書込み信号入力端子12、13・・を設けたので、あ
るデータの任意のビット位置を書き換えたいときに、そ
のアドレス値をアドレス信号入力端子２に与えて書き換
えたいデータを指定し、そして、そのデータの書き換え
たいビット位置に相当する端子、たとえばデータ入出力
端子３に、書き換えるビットデータを入力する。ここ
で、データ入出力端子３に対応した書込み信号入力端子
12に入力される書込み信号入力をアクティブにすること
で、指定したビットのみ書き換えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数ビットのデータ幅
を持つメモリー装置およびこのメモリー装置を内蔵した
半導体装置に関するものである。

【０００２】

【従来の技術】従来、この種のメモリーを装置は、図３
に示すような構成であった。図３において、メモリー装
置１は、アドレス信号入力端子２、データ入出力端子
３、４、書込み信号入力端子５を有していた。これらデ
ータ入出力端子３、４は複数ビットのデータの各ビット
毎に端子が設けられており、たとえば、８ビットのデー
タであれば８個のデータ入出力端子３、４・・を有して
いる。

【０００３】上記構成により、メモリー装置１にデータ
を書き込む場合、アドレス信号入力端子２にアドレス信
号を入力する。そして、書込み信号入力端子５に書込み
信号を入力して、８ビットのデータであれば８個のデー
タ入出力端子３、４・・のそれぞれに各ビット毎のデー
タ入力する。

【０００４】

【発明が解決しようとする課題】上記従来の構成では、
書込み時に、複数ビットのデータ幅の全体にわたって書
き込まれるが、任意に設定されたビット位置だけを書き
換える場合、書き換える前のデータを一旦読み出して論
理和および論理積などの演算処理をした後に書き込む必
要があり、書き換え処理に時間がかかるという問題を有
していた。

【０００５】本発明は上記従来の問題を解決するもの
で、任意に設定されたビット位置だけを書き換える場合
でも、書き換える前のデータを一旦読み出す時間を省い
て書き換え処理時間を短縮することができるメモリー装
置およびそれを内蔵した半導体装置を提供することを目
的とするものである。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に本発明のメモリー装置は、複数ビットのデータ幅を持
つメモリー装置であって、前記複数ビットの各ビット毎
に設けられたデータ入出力可能なデータ入出力部と、前
記データ入出力部のそれぞれに対応して設けられ、前記
各ビット毎にデータを書込むための書込み信号入力部と
を具備し、前記複数ビットのデータ幅の全てのビットに
わたって１ビット毎に独立に書込み制御可能な構成とし
たものである。

【０００７】また、本発明の半導体装置は、上記メモリ
ー装置の書込み信号入力部に入力するデータ書込み信号
を、装置外部より与えられる入力信号と、書き換えるビ
ットデータのビット位置に応じた信号に設定された書換
え可能なレジスタの出力信号との論理積で、書き換える
ビットデータのビット位置に対応するデータ書込み信号
入力をアクティブにするように制御する制御手段を前記
メモリー装置とともに内蔵したものである。

【０００８】さらに、本発明の半導体装置のレジスタは
メモリー装置のアドレスの一部のアドレスに割り振って
配置されるものである。

【０００９】

【作用】上記構成により、複数ビットの各ビット毎に設
けられたデータ入出力可能なデータ入出力部のそれぞれ
に対応した書込み信号入力部を設けたので、任意のビッ
ト位置を書き換えたいときに、書き換えるビットデータ
を、書き換えるビット位置のデータ入出力部に入力する
とともに、このデータ入出力部に対応する書込み信号入
力部に書込み信号を入力して、指定したビットデータの
み書き換えられる。これにより、従来のように、該当ア
ドレスの書換え前のデータを一旦読み出すことなくデー
タの書換えが可能となり、任意に設定されたビット位置
だけを書き換える場合でも、書き換える前のデータを一
旦読み出す時間が省けて書き換え処理時間が短縮され
る。

【００１０】また、半導体装置に内蔵された制御手段に
より、書込み信号入力部に入力するデータ書込み信号
を、半導体装置外部より与えられる入力信号と、書き換
えるビットデータのビット位置に応じた信号に設定され
た書換え可能なレジスタの出力信号との論理積で、書き
換えるビットデータのビット位置に対応するデータ書込
み信号入力をアクティブにするように制御するので、半
導体装置における書込み信号入力端子の増加はなく半導
体装置の小型化を阻害しない。

【００１１】さらに、レジスタはメモリー装置のアドレ
スの一部のアドレスに割り振って配置されるので、半導
体装置外部よりレジスタ設定するための信号線が必要な
くなり構成も簡単になってレジスタ設定の手間も省け
る。

【００１２】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。なお、従来例と同一の作用効果を奏
するものには同一の符号を付してその説明を省略する。

【００１３】図１は本発明の一実施例のメモリー装置の
構成を示すブロック図である。図１において、メモリー
装置11が８ビットのデータ幅を持つものとすれば、８個
のデータ入出力端子３、４・・を有しており、これら８
個のデータ入出力端子３、４・・のそれぞれに対応した
書込み信号入力端子12、13・・をメモリー装置11に設
け、データ幅の全てのビットにわたって１ビット毎に独
立に書込み制御可能な構成としている。

【００１４】上記構成により、まず、あるデータの任意
のビット位置を書き換えたいときに、そのアドレス値を
アドレス信号入力端子２に与えて書き換えたいデータを
指定し、そして、そのデータの書き換えたいビット位置
に相当する端子、たとえばデータ入出力端子３に、書き
換えるビットデータを入力する。ここで、データ入出力
端子３に対応した書込み信号入力端子12に入力される書
込み信号をアクティブにすることで、指定したビットの
み書き換えられる。なお、書き換えたくないビット位置
に相当するデータ入出力端子４・・に対応したデータ
は、データ入出力端子４・・に対応した書込み信号入力
端子13・・に入力される書込み信号をアクティブにして
いないため書き込まれない。

【００１５】図２は本発明の他の実施例の半導体装置の
構成を示すブロック図である。図２において、メモリー
装置11のデータ入出力端子３は書込み用制御レジスタ21
のＤ端子に接続され、また、データ入出力端子４は書込
み用制御レジスタ22のＤ端子に接続されている。装置外
部より書込み信号が入力される書込み信号入力端子23は
論理積ゲート24、25の一方の入力端子にそれぞれ接続さ
れ、また、これら論理積ゲート24、25の他方の入力端子
のそれぞれには書込み用制御レジスタ21、22のＱ端子が
それぞれ接続されている。さらに、論理積ゲート24、25
の出力端のそれぞれは書込み入力信号端子12、13にそれ
ぞれ接続されている。

【００１６】ここで、メモリー装置11が８ビットのデー
タ幅を持つものとすれば、８個のデータ入出力端子３、
４・・のそれぞれに対応した書込み信号入力端子12、13
・・が設けられており、８個のデータ入出力端子３、４
・・のそれぞれに書込み用制御レジスタ21、22・・のそ
れぞれのＤ端子が接続され、書込み用制御レジスタ21、
22・・のそれぞれのＱ端子が論理積ゲート24、25・・の
他方の入力端子にそれぞれ接続されて、書込み用制御レ
ジスタおよび論理積ゲートの組が８組設けられる。

【００１７】上記構成により、まず、書き換えたいデー
タ幅ビット位置に対応する、たとえば書込み用制御レジ
スタ21に「１」を設定し、書き換えたくないデータ幅ビ
ット位置に対応する、たとえば書込み用制御レジスタ22
・・に「０」を設定する。次に、書き換えたいデータの
アドレスを設定して、書き換えたいビットデータをデー
タ入出力端子３に設定する。ここで、書込み信号入力端
子23に入力する書込み信号入力を「１」とすると、デー
タ入力端子３のデータのみ書き込まれ、他のデータ入出
力端子４・・のデータは書き込まれない。

【００１８】このように、半導体装置における書込み信
号入力端子23はメモリー装置11の書込み信号入力端子1
2、13・・の数だけ必要とするのではなく１個あればよ
い。したがって、半導体装置における書込み信号入力端
子23の数は従来のものに比べて増加しないので、半導体
装置の小型化を阻害しない。そして、複数ビットのデー
タ幅を持つメモリーの特定ビット位置だけ書き換えたい
ときに、従来のように、書き換えられるアドレスのデー
タを読みだすことなく、簡略化した手順で書き換えるこ
とができる。

【００１９】なお、本実施例では、書込み用制御レジス
タ21、22・・に、書き換えるビットデータのビット位置
に応じた信号を半導体装置外部より設定したが、書込み
用制御レジスタ21、22・・をそれぞれメモリー装置11の
アドレスの一部のアドレスに割り振って配置し、メモリ
ー装置11のアドレス入力端子２に入力されるアドレスに
よって自動的に書込み用制御レジスタ21、22・・に、書
き換えるビットデータのビット位置に応じた信号を設定
するようにしてもよい。この場合、半導体装置外部より
設定するための信号線を用いることなく構成も簡単にな
り、設定の手間も省ける。

【００２０】

【発明の効果】以上のように本発明によれば、複数ビッ
トの各ビット毎に設けられたデータ入出力可能なデータ
入出力部のそれぞれに対応した書込み信号入力部を設け
ることにより、任意に設定されたビット位置だけを書き
換える場合でも、従来のように、書き換える前のデータ
を一旦読み出していた時間などを省くことができ、書き
換え処理時間の短縮化を図ることができるものである。
また、書き換えるビットデータのビット位置に対応する
書込み信号入力をアクティブにする制御手段をメモリー
装置とともに半導体装置に内蔵することにより、半導体
装置における書込み信号入力端子の増加はなく半導体装
置の小型化を阻害しない。さらに、制御手段のレジスタ
をメモリー装置のアドレスの一部のアドレスに割り振っ
て配置することにより、半導体装置外部よりレジスタ設
定するための信号線を省くことができ、装置の構成を簡
単なものにすることができるとともに、レジスタ設定の
手間も省くことができるものである。

【図面の簡単な説明】

【図１】本発明の一実施例のメモリー装置の構成を示す
ブロック図である。

【図２】本発明の他の実施例の半導体装置の構成を示す
ブロック図である。

【図３】従来のメモリー装置の構成を示すブロック図で
ある。

【符号の説明】 ２ アドレス信号入力端子 ３、４ データ入出力端子 11 メモリー装置 12、13、23 書込み信号入力端子 21、22 書込み用制御レジスタ 24、25 論理積ゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数ビットのデータ幅を持つメモリー装置
   であって、前記複数ビットの各ビット毎に設けられたデ
   ータ入出力可能なデータ入出力部と、前記データ入出力
   部のそれぞれに対応して設けられ、前記各ビット毎にデ
   ータを書込むための書込み信号入力部とを具備し、前記
   複数ビットのデータ幅の全てのビットにわたって１ビッ
   ト毎に独立に書込み制御可能な構成としたメモリー装
   置。
2. 【請求項２】請求項１のメモリー装置の書込み信号入力
   部に入力するデータ書込み信号を、装置外部より与えら
   れる入力信号と、書き換えるビットデータのビット位置
   に応じた信号に設定された書換え可能なレジスタの出力
   信号との論理積で、書き換えるビットデータのビット位
   置に対応するデータ書込み信号入力をアクティブにする
   ように制御する制御手段を前記メモリー装置とともに内
   蔵した半導体装置。
3. 【請求項３】レジスタはメモリー装置のアドレスの一部
   のアドレスに割り振って配置される請求項２記載の半導
   体装置。