JPH0433142A - 半導体メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリ装置に係り、特にコンビーータや
その他のデジタル制御機器等に使用される半導体メモリ
に関する。

〔従来の技術〕

従来、大容量のアドレス空間を持つメモリ装置を構成す
る場合、小容量の半導体メモリを複数個用い、個々の半
導体メモリのアロケーションのために、上位アドレスを
デコードした信号をチップイネーブル信号として、半導
体メモリに入力していた。高速動作のために、デコーダ
を半導体メモリ内にとり込んだ場合、個々の半導体メモ
リの識別のための識別デコード値は、半導体メモリ内の
ＰＲＯ，Ｍにプログラムされていた。

〔発明が解決しようとする課題〕

前述した従来の上位アドレスのデコーダを内置した半導
体メモリでは、装置に実装する前に、アドレスデコーダ
のデコード値をＦＲＯＭライタでプログラムしなければ
ならないという欠点があった。従って、装置に実装した
後でアドレスデコーダをプログラムしたり、またはプロ
グラムされたデコード値を変更することは不可能であっ
た。

前記問題を解決するために、半導体メモリ内のアドレス
デコーダのデコード値を記憶するＦＲＯＭを、う、チ等
に置き換える事は簡単に考えられるが、単純な置き換え
では、デコード値設定前の半導体メモリが複数個ある場
合、全ての半導体メモリが同様の接続になっているので
、アドレスデコーダのデコード値を個別にプログラムす
ることが出来ないという欠点があった。

本発明の目的は、前記欠点が解決され、アドレスデコー
ダのデコード値を個別にプログラムできるようにした半
導体メモリ装置を提供することにある。

〔課題を解決するための手段〕

本発明の半導体メモリ装置の構成は、半導体メモリと、
前記半導体メモリのアドレス空間を確定するプログラム
可能なアドレスデコーダと、前記半導体メモリが複数あ
る場合に前記アドレスデコーダを個別にプログラムする
プログラム信号リレー回路とを備えたことを特徴とする
半導体メモリ装置。

〔実施例〕

次に図面を参照しながら本発明を説明する。

第１図は本発明の一実施例の半導体メモリ装置を示す回
路ブロック図である。

第１図において、本実施例の半導体メモリ装置は、メモ
リ６と、上位アドレスをデコードするアドレスデコーダ
ｌと、う、チ２　、３　、４．及びこれらう、チ２，３
．４のプログラムを制御するプログラム信号リレー回路
５とを有する第１の半導体メモリ１９と、同様な構成の
第２．第３の半導体メモＩＪ　ｌ　７　、１８とを含み
、構成される。データバス７はメモリ６に、アドレスノ
くス８はメモリ６に、またアドレス信号線１０，１１．
１２を介してアドレスデコーダｌに、コントロールノく
ス９はリセット、信号線１３をプログラムリレー回路５
に、またリード、ライト各信号線１４．１５を介してメ
モリ６にそれぞれ接続されている。

また、第２図は第１図のプログラム信号リレー回路５の
入力Ｉ、及び几と、０及びＰとのタイミング図である。

次に、第１図と第２図とを用いて本実施例の動作全説明
する。アドレスデコーダのデコード値をプログラムする
プログラム信号入力線１６に、プログラム信号を、入カ
ニの波形２３で示すタイミングで入力する時、プログラ
ム信号リレー回路５は第１番目のプログラム信号波形２
６を受けて、ラッチ制御線２０へ出力Ｐの波形２７を出
力する。

これを受けたラッチ２，３．４は、データバス７からデ
コード値をとり込み記憶する。次に、第２の入カニのプ
ログラム信号波形２８以後を受けたプログラム信号リレ
ー回路５は、出力０のプログラム信号出力線２１に出力
０の波形２５に示す様に、信号波形２９以後を出力する
。プログラム信号出力線２１の出力Ｏは、前記と同様の
第２の半導体メモリ１７に入力され、半導体メモＩＪ　
１７のプログラム信号出力線は同様の第３の半導体メモ
リ１８に入力される。以上の様に、プログラム信号はプ
ログラム信号リレー回路５により、複数個の半導体メモ
リに順次送られるため、半導体メモリのデコード値を個
別にプログラムすることができる。

以上、本実施例の半導体メモリ装置は、一般の半導体メ
モリ回路の他にメモリ容量以上のアドレスをデコードす
るデコーダと、デコーダのデコード値を記憶するう、チ
とを有し、デコーダをプログラムする第１のプログラム
信号を受けて前記う、チにデコード値を記憶することを
命する信号を発し、第２回目以後プログラム信号は、そ
のまま本実施例と同様の他の半導体メモリに対して出力
するプログラム信号リレー回路を有する。

〔発明の効果〕

以上説明したように、本発明は、プログラム信号リレー
回路を用いる事により、メモリ装置に半導体メモリを実
装後、それぞれの半導体メモリのアロケーションを設定
、又は変更できるという効果がある。

また、本発明を特に汎用メモリボードに用いる事により
、ボード上の物理的な変更を必要とせず、メモリーのア
ロケーションを行う事ができるという効果がある。さら
に、本発明は、メモリにデータを書き込んだ後、アロケ
ーションを変更することにより、メモリデータを瞬時に
してプロ、り転送したのと同様の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体メモリ装置を示す回
路ブロック図、第２図は第１図のプログラム信号リレー
回路の動作を表わすタイピング図である。 ｌ・・・・・・アドレスデコーダ、２，３，４・−・・
・・う。 チ、５・・・・−・プログラム信号リレー回路、６・・
・・・・メモリ、７・・・・・−テータハス、８・・・
・・・アドレスバス、９・・・・−・コントロールバス
、１０．ｌｌ、１２−−−−−−上位のアドレス信号線
、１３・−・・・・リセット信号線、１４・・・・・・
リード信号線、１５・−・・・・ライト信号線、１７．
１８，１９・・・・・・半導体メモリ、２２・−・−・
プログラム信号リレー回路のリセット入力波形、２３・
・・・−プログラム信号入力波形、２４・・・・・・ラ
ッチ制御波形、２５・・・・・・プログラム信号出力の
各波形、３０．３１・・・・・−出力信号の不定波形。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 半導体メモリと、前記半導体メモリのアドレス空間を確
   定するプログラム可能なアドレスデコーダと、前記半導
   体メモリが複数ある場合に前記アドレスデコーダを個別
   にプログラムするプログラム信号リレー回路とを備えた
   ことを特徴とする半導体メモリ装置。