JPH01196645A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータ等に用いられるメモリ
装置に関する。

〔従来の技術〕

第２図は、例えば特開昭６２−２０２２３６号に開示さ
れたマイクロコンピュータの構成を示す概略図である。

ＣＰＵ　（中央処理装置）１はシステムバス２を介し、
ＲＡＭ　３ａ及びＲＯＭ　３ｂ等のメモリ素子からなる
メモリ装置３にアクセスしてデータを読出し、または書
き込み、メモリ装置３から読出したデータに基づきプロ
グラムを実行する。また、プログラムを実行している途
中でエラーが発生すると、メモリ装置３がＣＰＵ　１に
対して割込み信号６を発生させ、プログラムの実行を中
断させる。

〔発明が解決しようとする課題〕

ところで、従来のメモリ装置は、パリティエラー等のエ
ラーが発生した場合、ＣＰＵに対してはノンマスカブル
割込みを行い１、プログラムの実行を中断させるのみで
あって、エラー発生の際アクセスされていたメモリのア
ドレス及びパリティエラーを発生したデータ等の情報は
保持されておらず、エラー発生の原因究明が困難である
という問題点があった。

本発明はこのような問題点を解決するためになされたも
のであって、エラー発生時にアクセスされたアドレス、
エラーを発生したデータ等の情報を保持し、エラー発生
の原因究明を容易にするメモリ装置の提供を目的とする
。

〔課題を解決するための手段〕

本発明のメモリ装置は、中央処理装置に対して割込み信
号を発生させると、割込み信号の発生時に読出している
データを保持するとともに、保持したデータをその外部
へ出力し得るデータ保持部を備えてなることを特徴とす
る。

〔作用〕

本発明のメモリ装置は、処理実行中に、中央処理装置に
対する割込み信号を発生して処理を中断させるとともに
、データ保持部が、割込み信号の発生時に続出している
データを保持するとともに、保持したデータを外部へ出
力する。

〔実施例〕 以下、本発明をその実施例を示す図面に基づき詳述する
。第１図は、本発明に係るメモリ装置の概略的な構成を
示すブロック図であって、図中１はＣＰＵである。ＣＰ
Ｕ　１はシステムバス２を介してメモリ装置３にアクセ
スし、メモリ装置３を構成するＲＡＭ　３ａの所要アド
レスからデータを読出し、読出したデータ及びそのアド
レスを内部バス７を介して誤り検出回路５へ送出し、誤
り検出回路５は読出したデータの誤り検出を行って、検
出したデータの誤りを訂正し、訂正したデータはデータ
バス９を介してＣＰＩＪ　１へ伝送される。

一方、誤り検出回路５が読出したデータにパリティエラ
ー等の誤りを検出した場合、メモリ装置３はＣＰＵ　１
に対する割込み信号６を発生し、この割込み信号６がＣ
ＰＵ　１に伝送されると、プログラムの処理が中断され
るとともに、レジスタ、フリップ・フロップ等からなる
データ保持部４が、割込み信号６を発生した際にＣＰＵ
　１に伝送すべく内部バス７に出力されている、エラー
を発生したデータ及びそのアドレス等の情報を保持する
。

さらに、データ保持部４が保持したエラー発生時の情報
を、ＣＰＵ　１へ出力し、ＣＰＵ　１がこれらの情報を
リードすることによって、アドレス情報からはエラーが
発生したメモリ素子の特定が可能となり、またデータか
らはエラーの発生原因が容易に究明できる。

なお、本実施例ではデータ保持部をレジスタ。

フリップ・フロップで構成したが、データの保持及び保
持データの出力が制御できるものであればこれに限らな
い。

また、本実施例ではＲＡＭによって構成されるメモリ装
置につき詳述したが、これに限らずＲＯＭ等の他のメモ
リ素子によって構成されるメモリ装置であっても同様の
効果が得られる。

さらに、データ保持部にて保持されている情報はＣＰＵ
にリードさせるのみではなく、第１図に示す如く、情報
量に応じた数並設したＬＥＤ　８等へ情報を出力し、Ｌ
ＥＤ　８を点滅させる等して発生エラーを確認させる構
成としてもよい。

〔発明の効果〕

本発明のメモリ装置は、割込み信号が発生した際に中央
処理装置がメモリから読出したデータに関する情報を保
持する機能を設けたことにより、エラーの発生原因究明
が容易になるという優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るメモリ装置の概略的な構成を示す
ブロック図、第２図は従来のマイクロコンピュータの概
略的な構成を示すブロック図である。 ｌ・・・ＣＰＵ　　２・・・システムハス　３・・・メ
モリ装置３ａ・・・）ｌＡ？Ｉ　　３ｂ・・・Ｉ？ＯＭ
　　４・・・データ保持部５・・・誤り検出回路　６・
・・割込み信号　７・・・内部バス　　　８　・・・し
ＥＤ なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置による処理実行中に、中央処理装置に
   対して割込み信号を発生させ、処理を中断させるメモリ
   装置において、 中央処理装置に対して割込み信号を発生さ せると、割込み信号の発生時に読出しているデータを保
   持するとともに、保持したデータをその外部へ出力し得
   るデータ保持部を備えてなることを特徴とするメモリ装
   置。