KR101409040B1 - 피엘씨 시스템의 데이터 처리 장치 및 방법 - Google Patents

Abstract

본 발명의 실시 예에 따른 피엘씨 시스템에서 데이터 처리 방법은 유효 데이터 출력을 위한 CS(Chip Selection)신호를 갖는 영역에 제1더미코드 데이터를 출력하는 단계; 인터럽트를 디스에이블 하는 단계; 상기 제1더미코드 데이터 출력 후 유효 데이터를 출력하는 단계; 상기 유효데이터 출력 후 상기 제1더미 코드 데이터를 출력한 영역에 제2더미코드 데이터를 출력하는 단계; 상기 디스에이블된 인터럽트를 인에이블 하는 단계;를 포함한다.

Description

피엘씨 시스템의 데이터 처리 장치 및 방법{Apparatus and method for data processing in Programmable Logic Controller system}

본 발명은 PLC시스템에 관한 것으로, 특히 PLC시스템에서 데이터 처리를 위한 장치 및 방법에 관한 것이다.

PLC(Programmable Logic Controller)(이하, '피엘씨')에서 입출력 포트가 제한된 MPU를 사용하는 경우 입출력 점수가 많아지면 정보 저장 기능을 가지는 플립플롭과 버퍼를 이용하여 포트를 확장할 수 있다. 이때 플리플롭과 버퍼에는 데이터와 클록신호, 또는 인에이블 신호를 인가하게 된다. 출력 포트를 확장하는 경우에는 플립플롭에 데이터와 클록 신호를 인가하며 클록 신호는 WR(Write) 신호와 CS(Chop Select)신호를 놀리 회로로 조합하여 생성할 수 있다. 조합회로의 노이즈 내량을 높이기 위하여 WR신호와 CS신호에 바이패스 커패시터를 추가 구성할 수 있다. 이와 같은 회로 설계방식은 커패시터와 논리회로에 의한 신호 지역을 야기하며 데이터 버스에 출력하고자 하는 데이터가 아닌 다음 데이터 또는 천이 과정에 있는 데이터를 출력되게 할 수 있다.

도 1은 일반적인 피엘씨 시스템에서 데이터 출력을 위한 하드웨어 블록 구성도이고, 도 2는 출력 버퍼의 로직 다이어그램과 펑션 테이블을 나타낸 예시도이다.

도 1 내지 도 2를 참조하면, 일반적인 피엘씨 시스템에서는 출력 버퍼(110)로 입력되는 클록을 만들기 위하여 MPU(120)에서 출력되는 어드레스와 CS. WR신호를 OR게이트(130)에 입력한다. 클록은 상기 어드레스 신호, CS신호 및 WR신호가 모드 로우(low)일 경우에만 로우가 될 수 있다. 즉, 도 2 (a)와 (b)에 개시된 바와 같이 출력 버퍼로 사용되는 D-플립플롭인 경우 클록신호가 상승할 때 입력 D가 출력 Q로 전달될 수 있다.

클록 신호가 로우에서 하이(High)로 상승하면 데이터 버스에 실린 값들이 출력 버퍼(110)에 업데이트 되고, 포토커플러(140)로 값을 출력되어 상기 포토커플러(140)의 스위칭 동작을 제어할 수 있다..

상기의 구성에 따라 도 3 내지 도 4를 참조하여 종래의 피엘씨 시스템에서의 데이터 처리 동작을 설명한다.

도 3은 종래의 피엘씨 프로그램의 동작 흐름도이고, 도 4는 종래의 클록에 따른 데이터 흐름도이다.

도 3 내지 도 4를 참조하면, MPU(120)는 피엘씨 시스템의 동작 모드 시 최초로 초기화 동작을 수행한다.(S310)

피엘씨 시스템의 프로그램을 이용한 동작 모드 수행 시 사용할 입력 데이터를 수집하고, 입력 이미지 영역에 상기 수집된 데이터를 저장하는 입력 이미지 영역 리프레시 동작을 수행한다.(S320)

MPU(120)는 기 설정된 프로그램을 기초하여 동작 모드를 수행하고, 프로그램 수행에 따라 입력되는 데이터를 입력 이미지 영역에 저장할 수 있다. 이때 연산 결과는 실시간으로 출력 이미지 영역에 업데이트될 수 있다.(S330)

MPU(120)는 프로그램 수행에 따른 출력 이미지 영역에 저장한 데이터를 출력포트 또는 출력 버퍼로 전송하는 출력 이미지 영역 리프레시 동작을 수행할 수 있다.(S340)

상기와 같이 출력 이미지 영역에 저장한 데이터를 출력 포트 또는 출력 버퍼로 전송할 때 도 4에서와 같이 버퍼에 해당하는 어드레스 영역 구분 신호인 CS1(Chip selection 1)과 WR신호가 로우로 바뀌면서 OR게이트 출력인 클록도 로우로 바뀌게 된다. CS1신호와 WR신호에 추가된 커패시터와 논리회로의 영향으로 410과 같이 클록신호의 하강/상승시간과 WR신호의 하강/상승 시간 사이에 지연이 발생할 수 있다.(410a, 410b) 따라서 출력 버퍼(110)의 출력 Q에 업데이트된 데이터(420)는 지연시간 발생에 따라 데이터가 유효(valid)하지 않을 수 있다.

즉, MPU클록 속도는 점차 빨라지고 있으나 노이즈 내량을 높이기 위해 사용하는 커패시터와 클록 생성용 논리게이트는 신호 지연을 발생시켜 실제 출력하고자 하는 데이터와 출력되는 데이터 사이에 오차를 유발할 수 있다.

본 발명은 피엘씨 시스템에서 데이터 처리시 발생되는 지연 시간을 고려하여 데이터를 처리하는 피엘씨 시스템에서 데이터 처리 장치 및 방법을 제공한다.

또한 본 발명은 피엘씨 시스템에서 처리되는 동작에 따른 데이터의 신뢰성을 증대시키고, 유효한 데이터를 용이하게 획득할 수 있도록 하는 피엘씨 시스템에서 데이터 처리 장치 및 방법을 제공한다.

본 발명의 실시 예에 따른 피엘씨 시스템에서 데이터 처리 방법은 유효 데이터 출력을 위한 CS(Chip Selection)신호를 갖는 영역에 제1더미코드 데이터를 출력하는 단계; 인터럽트를 디스에이블하는 단계; 상기 제1더미코드 데이터 출력 후 유효 데이터를 출력하는 단계; 상기 유효데이터 출력 후 상기 제1더미 코드 데이터를 출력한 영역에 제2더미코드 데이터를 출력하는 단계; 상기 디스에이블된 인터럽트를 인에블하는 단계;를 포함한다.

본 발명에 따르면, 피엘씨 시스템에서 데이터 처리 시 클록 발생 시까지의 지연 시간을 고려하여 실제 출력하고자 하는 데이터의 유효성 및 신뢰성을 증대시킬 수 있는 효과를 가지고 있다.

또한, 피엘씨 시스템에서 데이터 처리 시 데이터의 신뢰성 및 유효성을 증대시킴으로써 시스템 설계시의 출력을 안정화 할 수 있는 효과를 가지고 있다.

도 1은 일반적인 피엘씨 시스템에서 데이터 출력을 위한 하드웨어 블록 구성도이다.
도 2는 출력 버퍼의 로직 다이어그램과 펑션 테이블을 나타낸 예시도이다.
도 3은 종래의 피엘씨 프로그램의 동작 흐름도이다.
도 4는 종래의 클록에 따른 데이터 흐름도이다.
도 5는 본 발명의 실시 예에 따른 피엘씨 시스템에서의 데이터 처리 동작 흐름도이다.
도 6은 본 발명의 실시 예에 따른 입출력 데이터를 처리하기 위한 동작에 따른 프로그램 코드를 나타낸 예시도이다.
도 7은 본 발명의 실시 예에 따른 데이터 흐름도이다.

이하 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.

도 5는 본 발명의 실시 예에 따른 피엘씨 시스템에서의 데이터 처리 동작 흐름도이고, 도 6은 본 발명의 실시 예에 따른 입출력 데이터를 처리하기 위한 동작에 따른 프로그램 코드를 나타낸 예시도이고, 도 7은 본 발명의 실시 예에 따른 데이터 흐름도이다.

도 5를 참조하면, 본 발명의 실시 예에 따른 피엘씨 시스템에서의 데이터 처리 동작은 프로그램 동작 중 출력 버퍼를 통한 데이터 출력 과정을 수행 하기 전에 엠피유(120)에서 인터럽트를 디스에이블하여 다른 인터럽트에서 데이터 버스를 점유하지 못하도록 한다.(S510)

이후 엠피유(120)는 출력 버퍼에 유효값이 기재되는 CS신호 구간에 임의 데이터를 출력하기 위한 더미(dummy)코드 데이터(제1더미 코드 데이터)를 버스를 통하여 상기 유효값 출력 전에 출력할 수 있다. (S520)

즉, 도 6에서와 같이 인터럽트를 디스에이블하면, 도 7의 CS1영역에 실제 데이터를 출력하기 전에 해당영역에 더미 코드로 데이터를 우선 출력하는 코드(610)를 리드하게 된다.

이후 엠피유(110)는 도 6에서의 코딩(620)을 리드하여 실제 데이터를 입력하고자 하는 어드레스에 데이터를 출력한다.(S530) 이때, 상기 제1, 제2더미 코드 데이터와 유효 데이터가 출력되는 영역(CS1)은 동일할 수 있으나, 어드레스는 상이할 수 있다.

엠피유(110)는 상기 실제 데이터 출력 전에 해당 어드레스로 출력된 더미 코드 데이터와 동일하게 실제 데이터 출력이 이루어진 후에도 데이터 버스의 변화를 방지하고자 더미 코드 데이터(제2더미 코드 데이터)를 출력한다.(S540) 따라서 클럭 상승 에지에서 데이터가 바뀌어 발생될 수 있는 오출력을 차단하고, 안정적인 데이터를 출력할 수 있다.

엠피유(110)는 상기 데이터 출력이 완료되면 초기 동작 시 디스에이블된 인터럽트를 인에이블하여 정상 상태로 복귀되도록 할 수 있다.(S550)

도 7에서와 같이 더미 코드를 사용하여 CS1영역에 데이터를 실어주면 데이터 버스가 안정된 상태에서 실제 출력하고자 하는 영역에 데이터를 출력 함으로써 클록을 생성할 수 있게 된다. 이때 클록이 지연되어도 실제 데이터 출력 이후에 추가로 더미코드를 사용하여 CS1영역에 실어줌으로써 출력하고자 하는 데이터가 버퍼에 저장되게 할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.

따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.

본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (4)

1. 피엘씨 시스템에서 데이터 처리 방법에 있어서,
   유효 데이터 출력을 위한 CS(Chip Selection)신호를 갖는 영역에 제1더미코드 데이터를 출력하는 단계;
   인터럽트를 디스에이블하는 단계;
   상기 제1더미코드 데이터 출력 후 유효 데이터를 출력하는 단계;
   상기 유효데이터 출력 후 상기 제1더미 코드 데이터를 출력한 영역에 제2더미코드 데이터를 출력하는 단계;
   상기 디스에이블된 인터럽트를 인에이블 하는 단계;를 포함하는
   피엘씨 시스템에서 데이터 처리 방법.
2. 제1항에 있어서,
   상기 제1더미 코드 데이터와 제2더미 코드 데이터는 상기 유효 데이터가 출력되는 동일한 어드레스에서 출력되는
   피엘씨 시스템에서 데이터 처리 방법.
3. 삭제
4. 제1항에 있어서,
   상기 제1더미 코드 데이터, 제2더미 코드 데이터 및 유효 데이터는 각각의 고유 어드레스로 출력되도록 함을 특징으로 하는
   피엘시 시스템에서 데이터 처리 방법.

Images